JP5288399B2 - パラメータ抽出方法及び装置 - Google Patents
パラメータ抽出方法及び装置 Download PDFInfo
- Publication number
- JP5288399B2 JP5288399B2 JP2008158993A JP2008158993A JP5288399B2 JP 5288399 B2 JP5288399 B2 JP 5288399B2 JP 2008158993 A JP2008158993 A JP 2008158993A JP 2008158993 A JP2008158993 A JP 2008158993A JP 5288399 B2 JP5288399 B2 JP 5288399B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- drain
- vgs
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
名野隆夫 他、「BSIM3v3による高耐圧デバイスのモデル化とパラメータ抽出技法」、電子情報通信学会技術研究報告 集積回路 Vol.98 No.352 p.79−86、1998年 近藤博司、「HP Rootモデルの開発:標準問題への提案」、電子情報通信学会総合大会講演論文集 エレクトロニクス No.1 p.487、1996年 電気学会電気規格調査会標準規格 No.2406、「MOS形電界効果パワートランジスタ」、2004年
2 インピーダンス測定器
3 電圧源
4 電圧源
5 電圧計
6 電圧計
7 電流計
8 高周波遮断用リアクトル
9 高周波遮断用リアクトル
10 直流遮断用コンデンサ
11 誘導性負荷
12 電圧源
13 パルス電圧発生器
14 転流ダイオード
15 可変抵抗
16 電圧計
17 電圧計
18 電圧計
19 電流計
20 ゲート−ソース間寄生容量
21 ゲート−ドレイン間寄生容量
22 電力用FET
23 転流ダイオード
24 ゲート回路
25 ゲート抵抗
26 出力コンデンサ
27 出力インダクタ
28 入力コンデンサ
Claims (14)
- 電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出するパラメータ抽出方法において、
前記等価回路モデルは、ゲート−ソース間容量Cgs、ゲート−ドレイン間容量Cgd、ドレイン−ソース間容量Cds、およびチャネル電流源Ichからなるパラメータにより構成されており、
前記等価回路モデルは、電界効果型トランジスタのドレイン電極とソース電極との中間に、ドレイン−ソース間容量Cdsからなる回路と、直列に接続されたゲート−ドレイン間容量Cgdとゲート−ソース間容量Cgsとの中間に電界効果型トランジスタのゲート電極が設けられた回路と、およびチャネル電流源Ichからなる回路とが並列に接続されて構成されていて、
前記等価回路モデルの対象となる電界効果型トランジスタのドレイン電極に、電圧源の一端に誘導性負荷と転流ダイオードとを並列に接続した回路を直列に接続した回路の該並列に接続した回路側の一端を接続し、該電圧源の他端を前記電界効果型トランジスタのソース電極に接続し、前記電界効果型トランジスタのゲート電極にゲート抵抗とパルス電圧発生器とを順に直列に接続し、該パルス電圧発生器の他端を、前記電界効果型トランジスタのソース電極に接続した回路において、
前記パルス電圧発生器により該電界効果型トランジスタに所定の電圧が印加されてオンまたはオフとした状態において、
該電界効果型トランジスタをパルス電圧発生器の発生する所定のパルス電圧の印加によりオンからオフの状態に、またはオフからオンの状態にスイッチングした場合に、
前記オンからオフの状態へ、または前記オフからオンの状態へ移行する期間のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの変化を表わすスイッチング波形に基づいて前記ゲート−ソース間容量Cgs、ゲート−ドレイン間容量Cgd、及びチャネル電流源Ichを抽出することを特徴とするパラメータ抽出方法。 - 前記スイッチング波形は、電界効果型トランジスタがオン状態からオフ状態に移行する期間における、ゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの波形であり、
前記パルス電圧の印加により始まったゲート−ソース間電圧Vgsの下降が止まりドレイン−ソース間電圧Vdsの上昇が始まる時刻t1、ゲート−ソース間電圧Vgs及びドレイン電流Idの下降が始まる時刻t2、及びゲート−ソース間電圧Vgsがパルス電圧発生器の出力電圧Vgccに達する時刻t3として、かつ、時刻t1からt2までを期間1、及び時刻t2からt3までを期間2として、
ゲート−ソース間容量Cgsは、期間2におけるゲート−ソース間電圧Vgsの降下速度が、ゲート電流によって、Cgsが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Cgdは、期間1におけるドレイン−ソース間電圧Vdsの上昇速度が、ゲート電流によって、Cgdが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ichは、誘導性負荷11に流れる負荷電流ILの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Vgsとドレイン−ソース間電圧Vdsとの数値をX,Y座標とするグラフ上の任意のゲート−ソース間電圧Vgsおよびドレイン−ソース間電圧Vdsにおける当該時刻に測定したドレイン電流Idの値として抽出する、
ことから成る請求項1に記載のパラメータ抽出方法。 - 前記スイッチング波形は、電界効果型トランジスタがオフ状態からオン状態に移行する期間における、ゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの波形であり、
パルス電圧発生器からパルス電圧が出力される時刻t4、ゲート−ソース間電圧Vgsの上昇が止まりドレイン−ソース間電圧Vdsの下降が始まる時刻t5、及びゲート−ソース間電圧Vgsの上昇が始まりドレイン−ソース間電圧Vdsの下降が止まる時刻t6として、かつ、時刻t4からt5までを期間3、及び時刻t5からt6までを期間4として、
ゲート−ソース間容量Cgsは、期間3におけるゲート−ソース間電圧Vgsの上昇速度が、ゲート電流によって、Cgsが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Cgdは、期間4におけるドレイン−ソース間電圧Vdsの下降速度が、ゲート電流によって、Cgdが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ichは、誘導性負荷11に流れる負荷電流ILの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Vgsとドレイン−ソース間電圧Vdsとの数値をX,Y座標とするグラフ上の任意のゲート−ソース間電圧Vgsおよびドレイン−ソース間電圧Vdsにおける当該時刻に測定したドレイン電流Idの値として抽出する、
ことから成る請求項1に記載のパラメータ抽出方法。 - 電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出するパラメータ抽出装置において、
前記等価回路モデルは、ゲート−ソース間容量Cgs、ゲート−ドレイン間容量Cgd、ドレイン−ソース間容量Cds、およびチャネル電流源Ichからなるパラメータにより構成されており、
前記等価回路モデルは、電界効果型トランジスタのドレイン電極とソース電極との中間に、ドレイン−ソース間容量Cdsからなる回路と、直列に接続されたゲート−ドレイン間容量Cgdとゲート−ソース間容量Cgsとの中間に電界効果型トランジスタのゲート電極が設けられた回路と、およびチャネル電流源Ichからなる回路とが並列に接続されて構成されていて、
前記等価回路モデルの対象となる電界効果型トランジスタのドレイン電極に、電圧源の一端に誘導性負荷と転流ダイオードとを並列に接続した回路を直列に接続した回路の該並列に接続した回路側の一端を接続し、該電圧源の他端を前記電界効果型トランジスタのソース電極に接続し、前記電界効果型トランジスタのゲート電極にゲート抵抗とパルス電圧発生器とを順に直列に接続し、該パルス電圧発生器の他端を、前記電界効果型トランジスタのソース電極に接続した回路において、
前記パルス電圧発生器により該電界効果型トランジスタに所定の電圧が印加されてオンまたはオフとした状態において、
該電界効果型トランジスタをパルス電圧発生器の発生する所定のパルス電圧の印加によりオンからオフの状態に、またはオフからオンの状態にスイッチングした場合に、
前記オンからオフの状態へ、または前記オフからオンの状態へ移行する期間のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの変化を表わすスイッチング波形に基づいて前記ゲート−ソース間容量Cgs、ゲート−ドレイン間容量Cgd、及びチャネル電流源Ichを抽出することを特徴とするパラメータ抽出装置。 - 前記スイッチング波形は、電界効果型トランジスタがオン状態からオフ状態に移行する期間における、ゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの波形であり、
前記パルス電圧の印加により始まったゲート−ソース間電圧Vgsの下降が止まりドレイン−ソース間電圧Vdsの上昇が始まる時刻t1、ゲート−ソース間電圧Vgs及びドレイン電流Idの下降が始まる時刻t2、及びゲート−ソース間電圧Vgsがパルス電圧発生器の出力電圧Vgccに達する時刻t3として、かつ、時刻t1からt2までを期間1、及び時刻t2からt3までを期間2として、
ゲート−ソース間容量Cgsは、期間2におけるゲート−ソース間電圧Vgsの降下速度が、ゲート電流によって、Cgsが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Cgdは、期間1におけるドレイン−ソース間電圧Vdsの上昇速度が、ゲート電流によって、Cgdが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ichは、誘導性負荷11に流れる負荷電流ILの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Vgsとドレイン−ソース間電圧Vdsとの数値をX,Y座標とするグラフ上の任意のゲート−ソース間電圧Vgsおよびドレイン−ソース間電圧Vdsにおける当該時刻に測定したドレイン電流Idの値として抽出する、
ことから成る請求項8に記載のパラメータ抽出装置。 - 前記スイッチング波形は、電界効果型トランジスタがオフ状態からオン状態に移行する期間における、ゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Id、及びパルス電圧発生器の出力電圧Vgccの波形であり、
パルス電圧発生器からパルス電圧が出力される時刻t4、ゲート−ソース間電圧Vgsの上昇が止まりドレイン−ソース間電圧Vdsの下降が始まる時刻t5、及びゲート−ソース間電圧Vgsの上昇が始まりドレイン−ソース間電圧Vdsの下降が止まる時刻t6として、かつ、時刻t4からt5までを期間3、及び時刻t5からt6までを期間4として、
ゲート−ソース間容量Cgsは、期間3におけるゲート−ソース間電圧Vgsの上昇速度が、ゲート電流によって、Cgsが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Cgdは、期間4におけるドレイン−ソース間電圧Vdsの下降速度が、ゲート電流によって、Cgdが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ichは、誘導性負荷11に流れる負荷電流ILの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Vgsとドレイン−ソース間電圧Vdsとの数値をX,Y座標とするグラフ上の任意のゲート−ソース間電圧Vgsおよびドレイン−ソース間電圧Vdsにおける当該時刻に測定したドレイン電流Idの値として抽出する、
ことから成る請求項8に記載のパラメータ抽出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158993A JP5288399B2 (ja) | 2008-06-18 | 2008-06-18 | パラメータ抽出方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158993A JP5288399B2 (ja) | 2008-06-18 | 2008-06-18 | パラメータ抽出方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010002202A JP2010002202A (ja) | 2010-01-07 |
JP5288399B2 true JP5288399B2 (ja) | 2013-09-11 |
Family
ID=41584060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158993A Expired - Fee Related JP5288399B2 (ja) | 2008-06-18 | 2008-06-18 | パラメータ抽出方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5288399B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012176449A1 (ja) | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | 双方向スイッチの等価回路、双方向スイッチのシミュレーション方法、及び双方向スイッチのシミュレーション装置 |
JP2013026342A (ja) * | 2011-07-19 | 2013-02-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
JP6347052B2 (ja) | 2013-06-05 | 2018-06-27 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6251310B2 (ja) * | 2016-03-29 | 2017-12-20 | ローム株式会社 | 電流電圧特性の測定方法 |
US11933836B2 (en) * | 2019-04-08 | 2024-03-19 | Rohm Co., Ltd. | Method of measuring a device parameter |
CN111211762B (zh) * | 2020-02-19 | 2023-07-21 | 湖南大学 | 一种高开通性能的SiC MOSFET驱动电路 |
CN114002572B (zh) * | 2021-10-22 | 2023-06-30 | 西安交通大学 | 一种用于测试功率器件的共源电感的测试电路及测试方法 |
CN116626460B (zh) * | 2023-04-18 | 2024-01-30 | 山东大学 | 一种确定GaN晶体管纳米尺寸栅长二维电子气面密度的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268417A (ja) * | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | 等価回路モデル作製方法 |
JP4539356B2 (ja) * | 2005-02-09 | 2010-09-08 | 日本電気株式会社 | 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 |
-
2008
- 2008-06-18 JP JP2008158993A patent/JP5288399B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010002202A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5288399B2 (ja) | パラメータ抽出方法及び装置 | |
Duan et al. | Improved SiC power MOSFET model considering nonlinear junction capacitances | |
Liu et al. | Package parasitic inductance extraction and simulation model development for the high-voltage cascode GaN HEMT | |
Gelagaev et al. | A fast voltage clamp circuit for the accurate measurement of the dynamic on-resistance of power transistors | |
Gareau et al. | Review of loss distribution, analysis, and measurement techniques for GaN HEMTs | |
Rodríguez et al. | High-frequency PWM buck converters using GaN-on-SiC HEMTs | |
Chen et al. | A complete switching analytical model of low-voltage eGaN HEMTs and its application in loss analysis | |
Peng et al. | Analytical loss model for power converters with SiC MOSFET and SiC Schottky diode pair | |
Nikoo et al. | New insights on output capacitance losses in wide-band-gap transistors | |
Liu et al. | Simulation model development and verification for high voltage GaN HEMT in cascode structure | |
Liang et al. | An improved analytical model for predicting the switching performance of SiC MOSFETs | |
Rødal et al. | Capacitance variations and gate voltage hysteresis effects on the Turn-ON switching transients modeling of high-voltage SiC MOSFETs | |
Li et al. | Simplified analytical model for estimation of switching loss of cascode GaN HEMTs in totem-pole PFC converters | |
Diaz et al. | Hybrid behavioral-analytical loss model for a high frequency and low load DC-DC buck converter | |
Radhakrishna et al. | GaNFET compact model for linking device physics, high voltage circuit design and technology optimization | |
Cheng et al. | More accurate miller capacitor modeling for SiC switching characteristic prediction in high frequency applications | |
Yeo et al. | Modelling technique utilizing modified sigmoid functions for describing power transistor device capacitances applied on GaN HEMT and silicon MOSFET | |
Peng et al. | Performance projection and scalable loss model of SiC MOSFETs and SiC Schottky diodes | |
Khoshzaman et al. | A performance comparison of gan fet and silicon mosfet | |
Musumeci et al. | Saturable Inductor Modelling in GaN FETs Based Synchronous Buck Converter | |
Zhang et al. | Investigation of soft-switching behavior of 600 V cascode GaN HEMT | |
Li et al. | Analytical switching loss model of cascode GaN HEMTs based totem-pole PFC converters considering stray inductances | |
Salcines et al. | Dynamic characterization of the input and reverse transfer capacitances in power MOSFETs under high current conduction | |
Rodriguez et al. | Superjunction cascode, a configuration to break the silicon switching frequency limit | |
Korada et al. | Loss characterization and analysis of high voltage E-mode GaN HEMT in soft-switching application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |