JP5288399B2

JP5288399B2 - Parameter extraction method and apparatus

Info

Publication number: JP5288399B2
Application number: JP2008158993A
Authority: JP
Inventors: 昭中島; 和人高尾; 弘通大橋
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2008-06-18
Filing date: 2008-06-18
Publication date: 2013-09-11
Anticipated expiration: 2028-06-18
Also published as: JP2010002202A

Description

本発明は、電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出するパラメータ抽出方法及び装置に関する。 The present invention relates to a parameter extraction method and apparatus for extracting parameters of an equivalent circuit model of a field effect transistor used in a power conversion circuit.

全エネルギー消費に占める電気エネルギーの比率（電力化率）は年々大きくなっている。現在、日本における電力化率は４割に達しており、今後さらに増加していくと見込まれる。限りある資源を有効に利用するためには、電気エネルギーの変換・制御技術を行う電力変換回路の高効率化が大きな課題である。また、ユビキタス社会の到来に伴い、パソコンや携帯電話などの情報機器に用いられる電力変換回路においては、より一層の小型化が望まれている。 The ratio of electric energy to the total energy consumption (electricity generation rate) is increasing year by year. Currently, the rate of electrification in Japan has reached 40% and is expected to increase further in the future. In order to effectively use limited resources, it is a major issue to improve the efficiency of a power conversion circuit that performs electric energy conversion and control technology. In addition, with the advent of the ubiquitous society, further miniaturization is desired in power conversion circuits used in information devices such as personal computers and mobile phones.

そのような状況の中、電力変換回路に用いられる電界効果型トランジスタ（以下、ＦＥＴ）は、従来に増して重要となっている。ＦＥＴは、ユニポーラ素子であるため高速動作が可能であり、電力変換回路の小型化が期待できる。ＦＥＴの種類として金属−酸化膜−半導体電界効果型トランジスタ（以下、ＭＯＳＦＥＴ）、金属−絶縁膜−半導体電界効果型トランジスタ（以下、ＭＩＳＦＥＴ）、金属−半導体電界効果型トランジスタ（以下、ＭＥＳＦＥＴ）、高電子移動度トランジスタ（以下、ＨＥＭＴ）、及び静電誘導型トランジスタ（以下、ＳＩＴ）などが挙げられる。 Under such circumstances, field effect transistors (hereinafter referred to as FETs) used in power conversion circuits have become more important than ever. Since the FET is a unipolar element, it can operate at high speed, and the power conversion circuit can be expected to be downsized. As the types of FET, metal-oxide film-semiconductor field effect transistor (hereinafter referred to as MOSFET), metal-insulating film-semiconductor field effect transistor (hereinafter referred to as MISFET), metal-semiconductor field effect transistor (hereinafter referred to as MESFET), high Examples thereof include an electron mobility transistor (hereinafter referred to as HEMT) and an electrostatic induction transistor (hereinafter referred to as SIT).

電力変換回路に用いられるＦＥＴ（以下、電力用ＦＥＴ）において、現在、最も一般的に利用されているのは、半導体材料としてＳｉを用いた、Ｓｉ−ＭＯＳＦＥＴである。しかし、この従来型のＭＯＳＦＥＴは、オン抵抗が高いという問題があったため、電力用ＦＥＴの応用範囲は限られていた。 Among FETs used in power conversion circuits (hereinafter referred to as power FETs), the most commonly used at present is Si-MOSFETs using Si as a semiconductor material. However, since this conventional MOSFET has a problem of high on-resistance, the application range of the power FET is limited.

近年では、この問題を解決した、スーパージャンクションＭＯＳＦＥＴなどの、新しい素子構造が開発されており、電力用ＦＥＴの応用範囲が拡大している。また、従来用いられてきたＳｉに比べて、物性の優れたＳｉＣ、III−Ｖ族窒化物半導体、II−VI族酸化物半導体、及びダイヤモンド等のワイドバンドギャップ材料を用いたＦＥＴの研究も進んでおり、将来的には電力用ＦＥＴの応用範囲が、さらに広まると期待されている。 In recent years, new element structures such as a super junction MOSFET that solve this problem have been developed, and the application range of power FETs has been expanded. Also, research on FETs using SiC, III-V nitride semiconductors, II-VI group oxide semiconductors, and wide band gap materials such as diamond, which have superior physical properties compared to conventionally used Si, has advanced. In the future, the application range of power FETs is expected to further widen.

これらの電力用ＦＥＴを用いて、小型かつ高効率な電力変換回路を作製するためには、スイッチング周波数、波形整形のための入出力フィルタ、および放熱のためのヒートシンクなどを、電力変換回路の寄生容量、及び寄生インダクタンスを考慮して、総合的に設計することが必要である。従来技術では、開発者のノウハウに頼りながら試作と評価を繰り返すことにより、最適設計を行う方法が一般的である。しかし、このような方法では、電力変換回路の開発に多大な労力を必要とする。また、電力変換回路の実測による正確な評価は、電圧および電流波形を精密に測定する技術を必要とするが、電圧および電流測定のプローブ自体が波形に影響を与えること、およびプローブの立ち上がり時定数よりも高速な波形は測定できないことなどが原因となって、一般的に困難な課題となっている。 In order to fabricate a small and highly efficient power conversion circuit using these power FETs, the switching frequency, the input / output filter for waveform shaping, the heat sink for heat dissipation, and the like are used. It is necessary to design comprehensively in consideration of capacitance and parasitic inductance. In the prior art, an optimum design method is generally performed by repeating trial production and evaluation while relying on developer know-how. However, such a method requires a great deal of effort to develop a power conversion circuit. In addition, accurate evaluation by actual measurement of the power conversion circuit requires technology to accurately measure voltage and current waveforms, but the voltage and current measurement probes themselves affect the waveforms, and the rise time constant of the probes. In general, this is a difficult problem due to the fact that higher-speed waveforms cannot be measured.

係る課題を解決し、迅速な最適設計を行うためには、回路シミュレーション技術の利用が有効である。電力変換回路の作製にあたり、あらかじめ回路シミュレーションにより結果を予測することで、試作回数を減らすことが可能であるため、開発期間及び開発費用の大幅な低減が期待できる。 In order to solve such a problem and perform a quick optimum design, it is effective to use a circuit simulation technique. In producing a power conversion circuit, the number of prototypes can be reduced by predicting the result by circuit simulation in advance, so that a significant reduction in development period and development cost can be expected.

電力変換回路の回路シミュレーションを行うためには、電力用ＦＥＴを等価回路モデルで表すことが必要不可欠である。等価回路モデルとは、コンピュータによる演算可能なパラメータを用いて、ＦＥＴの動作特性を擬似的に表した回路モデルである。図１に、従来から広く用いられている、一般的な電力用ＦＥＴの等価回路モデルを示す。この等価回路モデルは、ゲート−ソース間容量（以下、Ｃｇｓ）、ゲート−ドレイン間容量（以下、Ｃｇｄ）、ドレイン−ソース間容量（以下、Ｃｄｓ）、及びチャネル電流源（以下、Ｉｃｈ）の４つのパラメータにより構成されている。 In order to perform circuit simulation of the power conversion circuit, it is indispensable to represent the power FET by an equivalent circuit model. An equivalent circuit model is a circuit model that artificially represents the operating characteristics of an FET using parameters that can be computed by a computer. FIG. 1 shows an equivalent circuit model of a general power FET that has been widely used. This equivalent circuit model includes 4 gate-source capacitance (hereinafter Cgs), gate-drain capacitance (hereinafter Cgd), drain-source capacitance (hereinafter Cds), and channel current source (hereinafter Ich). It consists of two parameters.

等価回路モデルは、これらのパラメータの記述方法の違いにより、大きく分けて物理モデルと実験モデルの２種類に分類される。物理モデルにおけるパラメータは、半導体の物性および素子寸法を基にした方程式として記述される。物理モデルの特長は、素子の寸法の変化やドーピング濃度のばらつきなどに対応できることである。しかし、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ、ＨＥＭＴ、及びＳＩＴなどのように、素子構造が異なる場合は、新たに方程式を導出する必要がある。また、半導体の物性や素子寸法を用いて現実の電力用ＦＥＴの特性を完全に再現することは困難であり、シミュレーションと実測値の間の誤差が大きい。物理モデルの一例として、ＢＳＩＭ３ｖ３などがあり、これを電力用ＦＥＴの回路シミュレーションへの応用例として、例えば、非特許文献１がある。 Equivalent circuit models are roughly classified into two types, that is, physical models and experimental models, depending on the description method of these parameters. The parameters in the physical model are described as equations based on the semiconductor physical properties and device dimensions. The feature of the physical model is that it can cope with changes in the dimensions of the device and variations in doping concentration. However, when the device structures are different, such as MOSFET, MISFET, MESFET, HEMT, and SIT, it is necessary to newly derive equations. In addition, it is difficult to completely reproduce the characteristics of an actual power FET using the physical properties and element dimensions of the semiconductor, and the error between the simulation and the actual measurement value is large. An example of the physical model is BSIM3v3, and Non-Patent Document 1 is an example of application of this to circuit simulation of power FETs.

一方、実験モデルにおけるパラメータは、実測によりパラメータ抽出した値を基にした、適当な近似式、又は表として記述される。実験モデルの特長は、ユニポーラ素子であれば、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ、ＨＥＭＴ、及びＳＩＴといったあらゆる種類のＦＥＴに対応できる汎用性の高さである。また、実測値をそのまま用いるためシミュレーションの精度が高く、アナログ回路のシミュレーションにも適している。そのため、実験モデルはＧａＡｓによるＦＥＴを用いたモノリシックマイクロ波集積回路などのアナログ高周波回路において用いられており、その一例として非特許文献２にあるＲｏｏｔモデルがある。しかし、従来の高周波用の実験モデルにおけるパラメータ抽出方法は、直流特性、高周波特性、及び雑音特性を再現するために、Ｓパラメータ測定等を駆使して行う必要があり、複雑な手順、及び多くのノウハウを必要とする。 On the other hand, the parameters in the experimental model are described as an appropriate approximate expression or table based on the values extracted by actual measurement. The feature of the experimental model is high versatility that can be applied to all kinds of FETs such as MOSFET, MISFET, MESFET, HEMT, and SIT as long as they are unipolar elements. In addition, since the actual measurement values are used as they are, the simulation accuracy is high and it is suitable for analog circuit simulation. Therefore, the experimental model is used in an analog high-frequency circuit such as a monolithic microwave integrated circuit using a GaAs FET, and an example is the Root model described in Non-Patent Document 2. However, the conventional parameter extraction method in the high-frequency experimental model needs to be performed by using S parameter measurement or the like in order to reproduce the direct current characteristic, the high frequency characteristic, and the noise characteristic. Requires know-how.

そのため、電力用ＦＥＴの実験モデルにおけるＣｇｓ、Ｃｇｄ、及びＣｄｓ等のパラメータ抽出には、より簡便な手法として、インピーダンス測定器を用いたパラメータ抽出方法が、従来技術として一般的に利用されている。インピーダンス測定器を用いたパラメータ抽出方法の説明は、非特許文献３にある。一例として、インピーダンス測定器を用いたＣｇｄのパラメータ抽出装置の概略図を図２に示す。まず、電圧源３、及び電圧源４により、任意のゲート−ソース間電圧（以下、Ｖｇｓ）、及びドレイン−ソース間電圧（以下、Ｖｄｓ）を、抽出対象となる電力用ＦＥＴ１に印加する。インピーダンス測定器２から微小な高周波電圧を発生させ、それに対する電流の応答を測定することで、Ｃｇｄを抽出することができる。 Therefore, a parameter extraction method using an impedance measuring instrument is generally used as a conventional technique for extracting parameters such as Cgs, Cgd, and Cds in an experimental model of a power FET as a simpler technique. Non-patent document 3 describes a parameter extraction method using an impedance measuring instrument. As an example, FIG. 2 shows a schematic diagram of a Cgd parameter extraction apparatus using an impedance measuring instrument. First, an arbitrary gate-source voltage (hereinafter referred to as Vgs) and a drain-source voltage (hereinafter referred to as Vds) are applied to the power FET 1 to be extracted by the voltage source 3 and the voltage source 4. Cgd can be extracted by generating a minute high-frequency voltage from the impedance measuring instrument 2 and measuring the current response thereto.

また、インピーダンス測定器を用いた従来技術によるＣｇｓ、及びＣｄｓの抽出装置では、図２におけるＣｇｄの抽出装置と比べて、インピーダンス測定器、高周波遮断用リアクトル、及び直流遮断用コンデンサの構成が異なるが、基本的な抽出方法は、上記のＣｇｄの抽出方法と同じである。 Also, the Cgs and Cds extraction device according to the prior art using an impedance measuring device differs from the Cgd extraction device in FIG. 2 in the configuration of the impedance measuring device, the high frequency cutoff reactor, and the DC cutoff capacitor. The basic extraction method is the same as the above Cgd extraction method.

現在、市販されているほとんどの電力用ＦＥＴのデータシートには、このインピーダンス測定器を用いた従来技術により抽出されたモデルパラータが記載されている。しかし、この従来技術によるパラメータ抽出方法により測定したパラメータを用いて作成した等価回路モデルを使った、回路シミュレーション方法は、実測値との誤差が大きい。
名野隆夫他、「ＢＳＩＭ３ｖ３による高耐圧デバイスのモデル化とパラメータ抽出技法」、電子情報通信学会技術研究報告集積回路Ｖｏｌ．９８Ｎｏ．３５２ｐ．７９−８６、１９９８年近藤博司、「ＨＰＲｏｏｔモデルの開発：標準問題への提案」、電子情報通信学会総合大会講演論文集エレクトロニクスＮｏ．１ｐ．４８７、１９９６年電気学会電気規格調査会標準規格Ｎｏ．２４０６、「ＭＯＳ形電界効果パワートランジスタ」、２００４年 Currently, most power FET data sheets on the market describe model parameters extracted by the prior art using this impedance measuring instrument. However, the circuit simulation method using the equivalent circuit model created using the parameters measured by the parameter extraction method according to the prior art has a large error from the actual measurement value.
Takao Nano et al., “Modeling and parameter extraction techniques for high voltage devices with BSIM3v3”, IEICE Technical Report Integrated Circuits Vol. 98 No. 352 p. 79-86, 1998 Hiroshi Kondo, “Development of HP Root Model: Proposal for Standard Problems”, Proceedings of the IEICE General Conference Electronics No. 1 p. 487, 1996 IEEJ Electrical Standards Committee Standard No. 2406, "MOS field effect power transistor", 2004

上述のように従来技術における電力用ＦＥＴの等価回路モデルは、モデルの精度、又はパラメータ抽出方法の複雑さが課題となっている。本発明の目的は、係る課題を解決するために、電力用ＦＥＴにおける、実験モデルに属する等価回路モデルに関して、比較的簡単な方法により高精度のパラメータを抽出し、かつ、これによって得られた等価回路モデルを用いた回路シミュレーション技術を提供することを目的とする。 As described above, in the equivalent circuit model of the power FET in the prior art, the accuracy of the model or the complexity of the parameter extraction method is a problem. An object of the present invention is to solve the above-mentioned problem by extracting high-accuracy parameters by a relatively simple method with respect to an equivalent circuit model belonging to an experimental model in a power FET, and obtaining an equivalent circuit obtained thereby. An object is to provide a circuit simulation technique using a circuit model.

本発明のパラメータ抽出方法及び装置は、電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出する。前記等価回路モデルは、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、ドレイン−ソース間容量Ｃｄｓ、およびチャネル電流源Ｉｃｈからなるパラメータにより構成されている。前記電界効果型トランジスタに誘導性負荷、転流ダイオード、及びパルス電圧発生器、を接続して、該電界効果型トランジスタをスイッチングし、そのゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃのスイッチング波形から前記ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを抽出する。 The parameter extraction method and apparatus of the present invention extract parameters of an equivalent circuit model of a field effect transistor used in a power conversion circuit. The equivalent circuit model includes parameters including a gate-source capacitance Cgs, a gate-drain capacitance Cgd, a drain-source capacitance Cds, and a channel current source Ich. An inductive load, a commutation diode, and a pulse voltage generator are connected to the field effect transistor to switch the field effect transistor, and the gate-source voltage Vgs, drain-source voltage Vds, drain The gate-source capacitance Cgs, the gate-drain capacitance Cgd, and the channel current source Ich are extracted from the switching waveform of the current Id and the output voltage Vgcc of the pulse voltage generator.

ここで、前記スイッチング波形は、電界効果型トランジスタがオン状態からオフ状態、又はオフ状態からオン状態に移行する期間におけるゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの波形である。 Here, the switching waveform includes a gate-source voltage Vgs, a drain-source voltage Vds, a drain current Id, and a pulse during a period in which the field-effect transistor transitions from an on state to an off state or from an off state to an on state. It is a waveform of the output voltage Vgcc of a voltage generator.

オン状態からオフ状態に移行する期間におけるスイッチング波形を用いて、前記ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈは、以下のように抽出される。まず、ゲート−ソース間電圧Ｖｇｓの下降が止まりドレイン−ソース間電圧Ｖｄｓの上昇が始まる時刻ｔ１、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの下降が始まる時刻ｔ２、及びゲート−ソース間電圧Ｖｇｓがパルス電圧発生器の出力電圧Ｖｇｃｃに達する時刻ｔ３として、かつ、時刻ｔ１からｔ２までを期間１、及び時刻ｔ２からｔ３までを期間２とする。ゲート−ソース間容量Ｃｇｓは、期間２におけるゲート−ソース間電圧Ｖｇｓの降下速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出する。ゲート−ドレイン間容量Ｃｇｄは、期間１におけるドレイン−ソース間電圧Ｖｄｓの上昇速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出する。チャネル電流源Ｉｃｈは、任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける測定したドレイン電流Ｉｄの値として抽出する。 The gate-source capacitance Cgs, the gate-drain capacitance Cgd, and the channel current source Ich are extracted as follows using the switching waveform in the period of transition from the on state to the off state. First, the time t1 when the gate-source voltage Vgs stops decreasing and the drain-source voltage Vds starts increasing, the time t2 when the gate-source voltage Vgs and drain current Id start decreasing, and the gate-source voltage Vgs A time t3 when the output voltage Vgcc of the pulse voltage generator is reached, a period 1 from time t1 to t2, and a period 2 from time t2 to t3. The gate-source capacitance Cgs is extracted using the fact that the rate of decrease of the gate-source voltage Vgs in period 2 is regulated by the rate at which Cgs is charged and discharged by the gate current. The gate-drain capacitance Cgd is extracted by utilizing the fact that the rising speed of the drain-source voltage Vds in period 1 is regulated by the speed at which Cgd is charged and discharged by the gate current. The channel current source Ich is extracted as the value of the measured drain current Id at an arbitrary gate-source voltage Vgs and drain-source voltage Vds.

同様に、オフ状態からオン状態に移行する期間におけるスイッチング波形を用いて、前記ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈは、以下のように抽出される。パルス電圧発生器からパルス電圧が出力される時刻ｔ４、ゲート−ソース間電圧Ｖｇｓの上昇が止まりドレイン−ソース間電圧Ｖｄｓの下降が始まる時刻ｔ５、及びゲート−ソース間電圧Ｖｇｓの上昇が始まりドレイン−ソース間電圧Ｖｄｓの下降が止まる時刻ｔ６として、かつ、時刻ｔ４からｔ５までを期間３、及び時刻ｔ５からｔ６までを期間４とする。ゲート−ソース間容量Ｃｇｓは、期間３におけるゲート−ソース間電圧Ｖｇｓの上昇速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出する。ゲート−ドレイン間容量Ｃｇｄは、期間４におけるドレイン−ソース間電圧Ｖｄｓの下降速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出する。チャネル電流源Ｉｃｈは、任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける測定したドレイン電流Ｉｄの値として抽出する。 Similarly, the gate-source capacitance Cgs, the gate-drain capacitance Cgd, and the channel current source Ich are extracted as follows using the switching waveform during the transition from the off state to the on state. The time t4 when the pulse voltage is output from the pulse voltage generator, the time t5 when the rise of the gate-source voltage Vgs stops and the drop of the drain-source voltage Vds starts, and the rise of the gate-source voltage Vgs starts and drain- Time t6 when the drop of the source voltage Vds stops, time 3 from time t4 to time t5, and time period 4 from time t5 to time t6. The gate-source capacitance Cgs is extracted using the fact that the rising speed of the gate-source voltage Vgs in period 3 is regulated by the speed at which Cgs is charged and discharged by the gate current. The gate-drain capacitance Cgd is extracted using the fact that the rate of decrease of the drain-source voltage Vds in period 4 is regulated by the rate at which Cgd is charged and discharged by the gate current. The channel current source Ich is extracted as the value of the measured drain current Id at an arbitrary gate-source voltage Vgs and drain-source voltage Vds.

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを以下の（１）式を基に抽出する。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Ｒａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 The gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted based on the following equation (1).

Here, Vgcc is the output voltage of the pulse voltage generator connected to the gate, Vgs is the gate-source voltage, dVgs / dt is the amount of change in Vgs per unit time, and dVds / dt is the amount of change in Vds per unit time. , Ra is a resistance value inserted between the pulse voltage generator and the gate, Ca is a gate-source parasitic capacitance, and Cb is a gate-drain parasitic capacitance.

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを、以下の（２）式を基に抽出する。

The gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted based on the following equation (2).

前記ゲート−ソース間容量Ｃｇｓを、以下の（３）式を基に抽出する。

The gate-source capacitance Cgs is extracted based on the following equation (3).

前記ゲート−ドレイン間容量Ｃｇｄを、以下の（４）式を基に抽出する。

The gate-drain capacitance Cgd is extracted based on the following equation (4).

本発明による電力用ＦＥＴの等価回路モデルにおけるパラメータ抽出方法は、比較的簡単であり、かつ高精度なパラメータが得られるという特長を有し、また、それにより得られた等価回路モデルを用いることで、高精度な回路シミュレーションが行えるという、有利な効果が得られる。 The parameter extraction method in the equivalent circuit model of the power FET according to the present invention has a feature that it is relatively simple and can obtain a highly accurate parameter, and by using the equivalent circuit model obtained thereby. An advantageous effect that a highly accurate circuit simulation can be performed is obtained.

以下、本発明の実施形態について、図面を参照しながら説明する。図１は、従来技術において一般的に用いられているＦＥＴの等価回路モデルの基本構成である。本発明における電力用ＦＥＴの等価回路モデルおいても、図１に示した等価回路モデルの構成を用いる。この等価回路モデルにおけるパラメータは、Ｃｇｓ、Ｃｇｄ、Ｃｄｓ、及びＩｃｈ、の４種類である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a basic configuration of an equivalent circuit model of an FET generally used in the prior art. The equivalent circuit model of the power FET in the present invention also uses the configuration of the equivalent circuit model shown in FIG. There are four types of parameters in this equivalent circuit model: Cgs, Cgd, Cds, and Ich.

本発明によるこれらのパラメータのパラメータ抽出方法を説明する。図３は、本発明におけるパラメータ抽出装置の概略図である。電力用ＦＥＴ１が抽出対象となるＦＥＴ、及び誘導性負荷１１がスイッチングにおける誘導性負荷である。パルス電圧発生器１３から、パルス電圧を発生させることで、電力用ＦＥＴ１を、オン状態からオフ状態、又はオフ状態からオン状態にスイッチングさせる。 A parameter extraction method for these parameters according to the present invention will be described. FIG. 3 is a schematic diagram of a parameter extraction apparatus according to the present invention. The FET for power 1 is an extraction target, and the inductive load 11 is an inductive load in switching. By generating a pulse voltage from the pulse voltage generator 13, the power FET 1 is switched from the on state to the off state, or from the off state to the on state.

本発明によるパラメータ抽出は、オン状態からオフ状態、又はオフ状態からオン状態における、どちらのスイッチング波形を用いても、行うことが出来る。ここでは、オン状態からオフ状態に移行する期間におけるスイッチング波形を用いたパラメータの抽出方法を説明する。まず、パルス電圧発生器１３の出力電圧を調整することで、電力用ＦＥＴ１に閾値電圧以上の電圧を印加してオン状態にする。そして、誘導性負荷１１に任意の負荷電流ＩＬを流す。そして、パルス電圧発生器１３により閾値電圧以下のパルス電圧を発生させることにより、電力用ＦＥＴ１をオン状態からオフ状態にスイッチングさせる。これにより、電力用ＦＥＴ１を流れていた負荷電流ＩＬの電流経路が、転流ダイオード１４に、転流する。このときの電力用ＦＥＴ１におけるＶｇｓ、Ｖｄｓ、Ｉｄ、及びパルス電圧発生器１３の出力電圧Ｖｇｃｃのスイッチング波形を、電圧計１７、電圧計１８、電流計１９、及び電圧計１６によりそれぞれ測定することで、図４に示す誘導性負荷におけるスイッチング波形が得られる。 The parameter extraction according to the present invention can be performed using any switching waveform from the on state to the off state or from the off state to the on state. Here, a parameter extraction method using a switching waveform during a period of transition from an on state to an off state will be described. First, by adjusting the output voltage of the pulse voltage generator 13, a voltage higher than the threshold voltage is applied to the power FET 1 to turn it on. Then, an arbitrary load current IL is passed through the inductive load 11. Then, the pulse voltage generator 13 generates a pulse voltage equal to or lower than the threshold voltage, thereby switching the power FET 1 from the on state to the off state. As a result, the current path of the load current IL flowing through the power FET 1 is commutated to the commutation diode 14. By measuring the switching waveforms of Vgs, Vds, Id and the output voltage Vgcc of the pulse voltage generator 13 in the power FET 1 at this time by the voltmeter 17, the voltmeter 18, the ammeter 19, and the voltmeter 16, respectively. A switching waveform in the inductive load shown in FIG. 4 is obtained.

ここで、図４に示したスイッチング波形は、時刻ｔ１からｔ２までの期間１、及び時刻ｔ２からｔ３までの期間２に分けることが出来る。ただし、ｔ１、ｔ２、及びｔ３は、それぞれ、ゲート−ソース間電圧Ｖｇｓの下降が止まりドレイン−ソース間電圧Ｖｄｓの上昇が始まる時刻、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの下降が始まる時刻、及びゲート−ソース間電圧Ｖｇｓがゲートに接続されたパルス電圧発生器からの出力電圧に達する時刻である。 Here, the switching waveform shown in FIG. 4 can be divided into a period 1 from time t1 to t2 and a period 2 from time t2 to t3. However, t1, t2, and t3 are the time when the gate-source voltage Vgs stops decreasing and the drain-source voltage Vds starts increasing, the gate-source voltage Vgs and the drain current Id start decreasing, And the time when the gate-source voltage Vgs reaches the output voltage from the pulse voltage generator connected to the gate.

ただし、可変抵抗１５が小さすぎる場合には、測定装置のもつ寄生インダクタンスと電力用ＦＥＴ１の出力容量の間の共振により、Ｖｄｓ波形にサージ電圧が発生するため、本発明によるパラメータ抽出の精度が低下する。そのような場合には、可変抵抗１５の抵抗値を調整することで、共振の発生を抑えることが可能である。共振の発生を抑えるために必要な可変抵抗１５の値は、抽出対象となる電力用ＦＥＴ１の特性によって異なる。 However, if the variable resistor 15 is too small, a surge voltage is generated in the Vds waveform due to resonance between the parasitic inductance of the measuring device and the output capacitance of the power FET 1, so that the accuracy of parameter extraction according to the present invention is reduced. To do. In such a case, the occurrence of resonance can be suppressed by adjusting the resistance value of the variable resistor 15. The value of the variable resistor 15 necessary for suppressing the occurrence of resonance varies depending on the characteristics of the power FET 1 to be extracted.

本発明によれば、以上のようにして得られた誘導性負荷におけるスイッチング波形を用いることで、Ｃｇｓ及びＣｇｄの値は、以下の方法で抽出することが出来る。まず、スイッチング期間１及び期間２において、本発明におけるＣｇｓ及びＣｇｄの抽出の基本となる、以下の関係式が成り立つ。

ここで、Ｖｇｃｃは電圧計１６により測定したパルス電圧発生器１３の出力電圧、Ｖｇｓは電圧計１７で測定したゲート−ソース間電圧、ｄＶｇｓ／ｄｔは電圧計１７で測定した単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは電圧計１８で測定した単位時間当たりのＶｄｓの変化量、Ｒａは可変抵抗１５の抵抗値、Ｃａはパラメータ抽出装置の持つゲート−ソース間寄生容量２０の値、及びＣｂはパラメータ抽出装置の持つゲート−ドレイン間寄生容量２１の値である。上記（５）式における、左辺はゲート電流、及び右辺はＣｇｓ、Ｃｇｄ、Ｃａ、及びＣｂを流れる変位電流を表す。 According to the present invention, by using the switching waveform in the inductive load obtained as described above, the values of Cgs and Cgd can be extracted by the following method. First, in the switching period 1 and the period 2, the following relational expression is established, which is the basis for extracting Cgs and Cgd in the present invention.

Here, Vgcc is the output voltage of the pulse voltage generator 13 measured by the voltmeter 16, Vgs is the gate-source voltage measured by the voltmeter 17, and dVgs / dt is the Vgs per unit time measured by the voltmeter 17. The amount of change, dVds / dt is the amount of change in Vds per unit time measured by the voltmeter 18, Ra is the resistance value of the variable resistor 15, Ca is the value of the gate-source parasitic capacitance 20 of the parameter extraction device, and Cb Is the value of the gate-drain parasitic capacitance 21 of the parameter extraction device. In the above equation (5), the left side represents the gate current, and the right side represents the displacement current flowing through Cgs, Cgd, Ca, and Cb.

上記（５）式において、Ｒａ、Ｃａ、及びＣｂは抽出装置に固有の既知の値であるため、未知数はＣｇｓ、及びＣｇｄの２つである。そのため、Ｃｇｓ、又はＣｇｄのどちらか一方を仮定することで、他方の値を、上記（５）式により、抽出することが出来る。ここでは、より具体的な例として、Ｃｇｓに比べてＣｇｄが十分小さいと仮定した場合の、抽出方法を説明する。Ｃｇｓに比べてＣｇｄが十分小さいと仮定した場合、上記（５）式は、次のように簡略化される。

ここで、上記（６）における、Ｃｇｓに比べてＣｇｄが十分小さいという仮定は、一般的な電力用ＦＥＴにおいて成り立つ。 In the above equation (5), Ra, Ca, and Cb are known values unique to the extraction device, and therefore there are two unknowns, Cgs and Cgd. Therefore, by assuming either Cgs or Cgd, the other value can be extracted by the above equation (5). Here, as a more specific example, an extraction method when it is assumed that Cgd is sufficiently smaller than Cgs will be described. When it is assumed that Cgd is sufficiently smaller than Cgs, the above equation (5) is simplified as follows.

Here, the assumption that Cgd is sufficiently smaller than Cgs in (6) above holds true for a general power FET.

上記式（６）を用いて、Ｃｇｓの値は、図４における期間２のスイッチング波形から、以下の方法で抽出される。期間２では、Ｖｄｓの値はほぼ一定であり、ゲート−ソース間電圧Ｖｇｓの降下速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則さる。よって、Ｃｇｓは、期間２におけるスイッチング波形より、上記（６）式を変形した、次式により高精度に抽出することが出来る。

上記（７）式における、右辺第二項、右辺第三項、及び右辺第四項は、それぞれ期間２におけるＶｄｓの変化、装置のゲート−ソース間寄生容量２０、及び装置のゲート−ドレイン間寄生容量２１の影響を表す、補正項である。 Using the above equation (6), the value of Cgs is extracted from the switching waveform of period 2 in FIG. 4 by the following method. In period 2, the value of Vds is substantially constant, and the rate of decrease in the gate-source voltage Vgs is regulated by the rate at which Cgs is charged and discharged by the gate current. Therefore, Cgs can be extracted with high accuracy from the switching waveform in period 2 by the following equation obtained by modifying the above equation (6).

In the above equation (7), the second term on the right side, the third term on the right side, and the fourth term on the right side are the change in Vds, the gate-source parasitic capacitance 20 of the device, and the gate-drain parasitic of the device, respectively. This is a correction term representing the influence of the capacity 21.

上記（７）式における、右辺第二項に含まれるＣｇｄの値には、例えば図２を参照して説明したインピーダンス測定器を用いた従来技術により抽出した値、又は下記（９）式又は（１０）式により抽出した値を用いればよい。 The value of Cgd included in the second term on the right side in the above equation (7) is, for example, a value extracted by the conventional technique using the impedance measuring device described with reference to FIG. 2, or the following equation (9) or ( The value extracted by equation (10) may be used.

また、右辺第二項の影響が小さい場合には、上記（７）式における、右辺第二項を無視することにより簡略化した、次式によりＣｇｓを抽出することが出来る。

上記（８）式によるＣｇｓの抽出は、上記（７）式に比べて、抽出精度は低下するが、Ｃｇｄが未知の条件においても、Ｃｇｓを抽出できる利点を持つ。 Further, when the influence of the second term on the right side is small, Cgs can be extracted by the following formula simplified by ignoring the second term on the right side in the above equation (7).

Extraction of Cgs by the above equation (8) has an advantage that it can extract Cgs even under a condition where Cgd is unknown, although the extraction accuracy is lower than that of the above equation (7).

次に、Ｃｇｄの値は、図４における期間１のスイッチング波形から、以下の方法で抽出される。期間１では、Ｖｇｓの値はほぼ一定であり、ドレイン−ソース間電圧Ｖｄｓの上昇速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則される。よって、Ｃｇｄは、期間１におけるスイッチング波形より、上記（６）式を変形した、次式により高精度に抽出することが出来る。

上記（９）式における、右辺第二項、及び右辺第三項は、それぞれ期間１におけるＶｇｓの変化、及び装置のゲート−ドレイン間寄生容量２１の影響を表す、補正項である。 Next, the value of Cgd is extracted from the switching waveform of period 1 in FIG. 4 by the following method. In the period 1, the value of Vgs is substantially constant, and the rising speed of the drain-source voltage Vds is regulated by the speed at which Cgd is charged and discharged by the gate current. Therefore, Cgd can be extracted from the switching waveform in period 1 with high accuracy by the following equation obtained by modifying the above equation (6).

In the above equation (9), the second term on the right side and the third term on the right side are correction terms representing the change in Vgs in period 1 and the influence of the gate-drain parasitic capacitance 21 of the device, respectively.

上記（９）式における、右辺第二項に含まれるＣｇｓの値には、例えばインピーダンス測定器を用いた従来技術により抽出したＣｇｓ、又は上記（７）式又は（８）式により抽出したＣｇｓの値を用いればよい。 The value of Cgs included in the second term on the right side in the above equation (9) includes, for example, Cgs extracted by a conventional technique using an impedance measuring instrument, or Cgs extracted by the above equation (7) or (8). A value may be used.

また、右辺第二項の影響が小さい場合には、上記（９）式における、右辺第二項を無視することにより簡略化した、次式によりＣｇｄを抽出することが出来る。

上記（１０）式によるＣｇｄの抽出は、上記（９）式に比べて、抽出精度は低下するが、Ｃｇｓが未知の条件においても、Ｃｇｄを抽出できる利点を持つ。 Further, when the influence of the second term on the right side is small, Cgd can be extracted by the following formula simplified by ignoring the second term on the right side in the above formula (9).

Extraction of Cgd by the above equation (10) has an advantage that it can extract Cgd even under conditions where Cgs is unknown, although the extraction accuracy is lower than that of the above equation (9).

次に、Ｉｃｈの値は、図４に示したスイッチング波形から、以下の方法で抽出される。まず、誘導性負荷１１に流れる負荷電流ILの値を少しずつ変化させながら、図４に示すようなスイッチング波形を測定する。これによって得られたスイッチング波形における、ＶｇｓとＶｄｓの関係をプロットすることで、図５に示すようなグラフが得られる。それぞれのＶｇｓおよびＶｄｓにおいて、電流計１９により測定されたドレイン電流Ｉｄの値を、Ｉｃｈとすることで、任意のＶｇｓおよびＶｄｓにおける、Ｉｃｈの値を抽出することが出来る。 Next, the value of Ich is extracted from the switching waveform shown in FIG. 4 by the following method. First, a switching waveform as shown in FIG. 4 is measured while gradually changing the value of the load current IL flowing through the inductive load 11. By plotting the relationship between Vgs and Vds in the switching waveform thus obtained, a graph as shown in FIG. 5 is obtained. By setting the value of the drain current Id measured by the ammeter 19 at each Vgs and Vds to be Ich, the value of Ich at any Vgs and Vds can be extracted.

以上のように、本発明による誘導性負荷におけるスイッチング波形から、Ｃｇｓ、Ｃｇｄ、及びＩｃｈを抽出することが可能となる。また、本発明におけるＣｄｓの抽出方法は、従来技術であるインピーダンス測定器による抽出方法を、用いるものとする。 As described above, Cgs, Cgd, and Ich can be extracted from the switching waveform in the inductive load according to the present invention. The Cds extraction method in the present invention uses the conventional extraction method using an impedance measuring instrument.

また、以上では電力用ＦＥＴがオン状態からオフ状態に移行する期間における、スイッチング波形を用いて、本発明の説明を行った。同様に方法により、電力用ＦＥＴがオフ状態からオン状態に移行する期間における、スイッチング波形を用いて、本発明によるパラメータ抽出を行うことが可能である。 Further, the present invention has been described above using the switching waveform in the period in which the power FET shifts from the on state to the off state. Similarly, the parameter extraction according to the present invention can be performed by using the switching waveform in the period in which the power FET shifts from the off state to the on state.

図６は、図３に示したパラメータ抽出装置によって得られる、電力用ＦＥＴ１が、オフ状態からオン状態に移行する期間におけるスイッチング波形の概略図である。ここで、図６に示したスイッチング波形は、パルス電圧発生器１３からパルス電圧が出力される時刻ｔ４、ゲート−ソース間電圧Ｖｇｓの上昇が止まりドレイン−ソース間電圧Ｖｄｓの下降が始まる時刻ｔ５、及びゲート−ソース間電圧Ｖｇｓの上昇が始まりドレイン−ソース間電圧Ｖｄｓの下降が止まる時刻ｔ６とすることで、時刻ｔ４からｔ５までの期間３、及び時刻ｔ５からｔ６までの期間４に分けられる。 FIG. 6 is a schematic diagram of switching waveforms obtained by the parameter extraction device shown in FIG. 3 during a period in which the power FET 1 shifts from the off state to the on state. Here, the switching waveform shown in FIG. 6 includes a time t4 when the pulse voltage is output from the pulse voltage generator 13, a time t5 when the rise of the gate-source voltage Vgs stops and the drop of the drain-source voltage Vds starts. In addition, the period 3 from time t4 to t5 and the period 4 from time t5 to t6 are divided by setting the time t6 when the rise of the gate-source voltage Vgs starts and the decrease of the drain-source voltage Vds stops.

オフ状態からオン状態へのスイッチング波形を用いた、本発明によるパラメータ抽出方法は、上記で説明した、オン状態からオフ状態へのスイッチング波形を用いた方法における、期間１を期間４、及び期間２を期間３と置き換えることにより、実行することが可能である。 The parameter extraction method according to the present invention using the switching waveform from the off state to the on state is the above-described method using the switching waveform from the on state to the off state. Can be executed by replacing period 3 with period 3.

ここで、本発明における誘導背負荷によるスイッチング波形を用いた、パラメータ抽出方法の利点を説明する。本発明によるパラメータ抽出方法の利点は、従来技術であるインピーダンス測定器を用いたパラメータ抽出方法に比べて、高精度なパラメータのパラメータ抽出が行えることである。抽出精度が向上する理由は、誘導性負荷を用いることにある。誘導性負荷を用いることで、実際の電力変換回路における電力用ＦＥＴの動作条件に近い状態でパラメータのパラメータ抽出が可能となり、抽出精度を向上させることが出来る。つまり、実際の電力変換回路は、多くの場合において誘導性負荷を有している。例えば、電力変換回路の一種であるインバータ回路を用いて、交流電動機を駆動する場合、交流電動機における電磁石が誘導性負荷となる。また、電力変換回路の一種であるＤＣ−ＤＣコンバータでは、出力段の低域通過濾波器に用いられるインダクタンスが誘導性負荷となる。 Here, the advantages of the parameter extraction method using the switching waveform due to the induced back load in the present invention will be described. The advantage of the parameter extraction method according to the present invention is that the parameter extraction of the parameter can be performed with high accuracy compared to the parameter extraction method using the impedance measuring instrument as the prior art. The reason why the extraction accuracy is improved is that an inductive load is used. By using the inductive load, parameter extraction of parameters can be performed in a state close to the operating conditions of the power FET in the actual power conversion circuit, and the extraction accuracy can be improved. That is, actual power conversion circuits often have inductive loads. For example, when an AC motor is driven using an inverter circuit which is a kind of power conversion circuit, an electromagnet in the AC motor becomes an inductive load. In addition, in a DC-DC converter which is a kind of power conversion circuit, an inductance used for an output stage low-pass filter becomes an inductive load.

このように、誘導性負荷を用いることで、実際の動作条件に近い状態において、パラメータのパラメータ抽出が可能となる。そして、これによって得られた電力用ＦＥＴの等価回路モデルを用いることで、実際の波形を高精度に再現することが可能な、回路シミュレーションを行うことが可能となる。 As described above, by using the inductive load, it is possible to extract the parameters of the parameters in a state close to the actual operating condition. By using the equivalent circuit model of the power FET obtained in this way, it is possible to perform a circuit simulation that can reproduce an actual waveform with high accuracy.

以下では、本発明の実施例として、電力用ＦＥＴの一種であるＳｉ−ＭＯＳＦＥＴを用いた電力変換回路における、実測値と回路シミュレーション結果の比較を行う。まず、Ｓｉ−ＭＯＳＦＥＴのパラメータ抽出を、図３に示したパラメータ抽出装置を用いて行った。パラメータ抽出装置における電圧源１２は１００Ｖに設定した。可変抵抗１５は、１．２ｋΩとした。 In the following, as an embodiment of the present invention, an actual measurement value and a circuit simulation result in a power conversion circuit using a Si-MOSFET which is a kind of power FET are compared. First, Si-MOSFET parameter extraction was performed using the parameter extraction apparatus shown in FIG. The voltage source 12 in the parameter extracting device was set to 100V. The variable resistor 15 was 1.2 kΩ.

図７は、図３に示したパラメータ抽出装置を用いて測定した、Ｓｉ−ＭＯＳＦＥＴにおける、オン状態からオフ状態への移行期間におけるスイッチング波形の一例である。このスイッチング波形から、図４を参照して説明した本発明によるパラメータ抽出方法を用いて、Ｃｇｓ、Ｃｇｄ、及びＩｃｈを抽出した。また、Ｃｄｓは、従来技術であるインピーダンス測定器を用いた方法により抽出した。以上によって得られた、Ｃｇｓ、Ｃｇｄ、Ｃｄｓ、及びＩｃｈによって図１に示した構成の等価回路モデルを作成し、これを本発明による等価回路モデルとした。 FIG. 7 is an example of a switching waveform in the transition period from the on-state to the off-state in the Si-MOSFET, measured using the parameter extracting device shown in FIG. From this switching waveform, Cgs, Cgd, and Ich were extracted using the parameter extraction method according to the present invention described with reference to FIG. Cds was extracted by a method using an impedance measuring instrument which is a conventional technique. An equivalent circuit model having the configuration shown in FIG. 1 is created from Cgs, Cgd, Cds, and Ich obtained as described above, and this is used as an equivalent circuit model according to the present invention.

また、比較のためにＣｇｓ及びＣｇｄの抽出を、従来技術であるインピーダンス測定器を用いた方法により抽出し、上記の本発明による等価回路モデルにおける、ＣｇｓおよびＣｇｄの代わりとしたものを、従来技術による等価回路モデルとした。 For comparison, the extraction of Cgs and Cgd is extracted by a method using an impedance measuring device as a conventional technique, and the equivalent circuit model according to the present invention is replaced with Cgs and Cgd. Equivalent circuit model.

本発明及び従来技術により抽出したＣｇｄの比較を、図８に示す。このように、本発明と従来技術により抽出したＣｇｄの値は異なっていた。 A comparison of Cgd extracted by the present invention and the prior art is shown in FIG. Thus, the Cgd values extracted by the present invention and the prior art were different.

本発明及び従来技術により作成した等価回路モデルを用いた回路シミュレーション結果を、電力変換回路における実測値と比較した。ここでは、電力変換回路として、ＤＣ−ＤＣコンバータの一種である、降圧チョッパを用いた。図９に一般的な降圧チョッパの概略図を示す。本実験に用いた降圧チョッパにおける、入力電圧は４０Ｖ、出力電流は４Ａ、及びゲート抵抗は８１Ωであった。 The circuit simulation result using the equivalent circuit model created by the present invention and the prior art was compared with the actual measurement value in the power conversion circuit. Here, a step-down chopper, which is a kind of DC-DC converter, is used as the power conversion circuit. FIG. 9 shows a schematic diagram of a general step-down chopper. In the step-down chopper used in this experiment, the input voltage was 40 V, the output current was 4 A, and the gate resistance was 81Ω.

図１０は、降圧チョッパにおけるターンオフ波形の実測値、および従来技術による回路シミュレーション結果の比較である。回路シミュレーション結果におけるＶｄｓの立ち上がりは、実測値に比べて速く、誤差が大きいことが分かる。 FIG. 10 is a comparison of the actual measurement value of the turn-off waveform in the step-down chopper and the circuit simulation result according to the prior art. It can be seen that the rise of Vds in the circuit simulation result is faster than the actually measured value and the error is large.

一方、図１１は、実測値、および本発明による回路シミュレーション結果の比較である。実測値と回路シミュレーション結果はほぼ重なっており、図１０に示した従来技術に比べて、良い一致が得られていることが分かる。 On the other hand, FIG. 11 is a comparison of actual measurement values and circuit simulation results according to the present invention. The measured value and the circuit simulation result almost overlap each other, and it can be seen that a good agreement is obtained as compared with the conventional technique shown in FIG.

以上のように、本発明を用いることで、実際の電力変換回路における回路シミュレーションを、高精度に行うことができる。 As described above, by using the present invention, circuit simulation in an actual power conversion circuit can be performed with high accuracy.

以下では、本発明の実施例として、電力用ＦＥＴの一種であるＧａＮ−ＨＭＥＴを用いた電力変換回路における、実測値と回路シミュレーション結果の比較を行う。ＧａＮはＩＩＩ−Ｖ族窒化物半導体と呼ばれるワイドバンドギャップ半導体である。 In the following, as an example of the present invention, an actual measurement value and a circuit simulation result in a power conversion circuit using GaN-HMET which is a kind of power FET are compared. GaN is a wide band gap semiconductor called III-V nitride semiconductor.

まず、ＧａＮ−ＨＥＭＴのパラメータ抽出を、図３に示したパラメータ抽出装置を用いて行った。パラメータ抽出装置における電圧源１２は４５Ｖに設定した。可変抵抗１５は９．８ｋΩとした。図３のパラメータ抽出装置を用いて測定したスイッチング波形から、図４を参照して説明した本発明によるパラメータ抽出方法を用いて、Ｃｇｓ、Ｃｇｄ、及びＩｃｈを抽出した。また、Ｃｄｓは、従来技術であるインピーダンス測定器を用いた方法により抽出した。以上によって得られた、Ｃｇｓ、Ｃｇｄ、Ｃｄｓ、及びＩｃｈによって図１に示した構成の等価回路モデルを作成し、これを本発明による等価回路モデルとした。 First, GaN-HEMT parameter extraction was performed using the parameter extraction apparatus shown in FIG. The voltage source 12 in the parameter extracting device was set to 45V. The variable resistor 15 was 9.8 kΩ. Cgs, Cgd, and Ich were extracted from the switching waveform measured using the parameter extraction apparatus of FIG. 3 by using the parameter extraction method according to the present invention described with reference to FIG. Cds was extracted by a method using an impedance measuring instrument which is a conventional technique. An equivalent circuit model having the configuration shown in FIG. 1 is created from Cgs, Cgd, Cds, and Ich obtained as described above, and this is used as an equivalent circuit model according to the present invention.

本発明及び従来技術により抽出したＣｇｄの比較を、図１２に示す。このように、本発明と従来技術により抽出したＣｇｄの値は異なっていた。また、図８に示したＳｉ−ＭＯＳＦＥＴにおける抽出結果と比較して、本発明および従来技術により抽出したＣｇｄの大小関係は、逆になっていた。 A comparison of Cgd extracted by the present invention and the prior art is shown in FIG. Thus, the Cgd values extracted by the present invention and the prior art were different. Compared with the extraction result in the Si-MOSFET shown in FIG. 8, the magnitude relationship of Cgd extracted by the present invention and the prior art was reversed.

本発明及び従来技術により作成した等価回路モデルを用いた回路シミュレーション結果を、電力変換回路における実測値と比較した。ここでは、電力変換回路として、降圧チョッパを用いた。降圧チョッパの入力電圧は４０Ｖとし、ゲート抵抗および出力電流の値を変化させた。 The circuit simulation result using the equivalent circuit model created by the present invention and the prior art was compared with the actual measurement value in the power conversion circuit. Here, a step-down chopper is used as the power conversion circuit. The input voltage of the step-down chopper was 40 V, and the gate resistance and output current values were changed.

図１３は、降圧チョッパのゲート抵抗を３２０Ωとして、出力電流を変化させたときの、スイッチング損失における、実測値、本発明による回路シミュレーション結果、及び従来技術における回路シミュレーション結果の、比較である。ただし、本明細書おけるスイッチング損失とは、電力用ＦＥＴのターンオンおよびターンオフにおける、ＶｄｓおよびＩｄ波形の掛け算を時間積分したものとして定義する。図１３から分かるように、従来技術による回路シミュレーション結果は、実測値との誤差が大きく、その最大誤差は24％であった。一方で、本発明による回路シミュレーション結果は、実測値との整合性が良く、最大誤差は６％と小さかった。 FIG. 13 is a comparison of measured values, circuit simulation results according to the present invention, and circuit simulation results according to the prior art in switching loss when the gate resistance of the step-down chopper is 320Ω and the output current is changed. However, the switching loss in this specification is defined as the time integral of the multiplication of the Vds and Id waveforms at the turn-on and turn-off of the power FET. As can be seen from FIG. 13, the circuit simulation result according to the prior art has a large error from the actual measurement value, and the maximum error is 24%. On the other hand, the circuit simulation result according to the present invention has good consistency with the actually measured value, and the maximum error is as small as 6%.

図１４は、スイッチング損失の実測値、および本発明による回路シミュレーション結果を、ゲート抵抗を大きく変化させて、比較した結果である。ゲート抵抗を変化させても、本発明による回路シミュレーション結果は、実測値とよく一致していることがわかる。また、出力電流の値を４Ａ、２Ａ、および１Ａと変化させても、実測値との良い一致が得られている。本発明による回路シミュレーション結果の、実測値に対する最大誤差は、６％と小さかった。 FIG. 14 shows the result of comparing the actual measurement value of switching loss and the circuit simulation result according to the present invention with greatly changing the gate resistance. Even when the gate resistance is changed, it can be seen that the circuit simulation result according to the present invention is in good agreement with the actually measured value. Moreover, even if the value of the output current is changed to 4A, 2A, and 1A, good agreement with the actually measured value is obtained. The maximum error of the circuit simulation result according to the present invention with respect to the actually measured value was as small as 6%.

また、本明細書では、図１に示したＣｇｓ、Ｃｇｄ、Ｃｄｓ、及びＩｃｈからなる電力用ＦＥＴの等価回路モデルの基本構成を用いて本発明の説明を行ったが、図１は電力用ＦＥＴの振る舞いを表すために最低限必要な等価回路モデルの構成であり、この基本構成に加えて、ゲート電極に伴う内部抵抗、ドレイン電極に伴う内部抵抗、ソース電極に伴う内部抵抗、ゲート電極に伴う内部インダクタンス、ドレイン電極に伴う内部インダクタンス、及びソース電極に伴う内部インダクタンス等の、パラメータが追加された等価回路モデルの構成においても、本発明を適用することが可能である。 In the present specification, the present invention has been described using the basic configuration of the equivalent circuit model of the power FET composed of Cgs, Cgd, Cds, and Ich shown in FIG. In addition to this basic configuration, the internal circuit is associated with the gate electrode, the internal resistance associated with the drain electrode, the internal resistance associated with the source electrode, and the gate electrode. The present invention can also be applied to the configuration of an equivalent circuit model to which parameters such as internal inductance, internal inductance associated with the drain electrode, and internal inductance associated with the source electrode are added.

また、本実施例では、電力用ＦＥＴとしてＳｉ−ＭＯＳＦＥＴおよびＧａＮ−ＨＥＭＴを用いたパラメータ抽出結果および回路シミュレーション結果を示したが、本発明は、これら以外のあらゆる電力用ＦＥＴに適用することが可能である。例えば、今回紹介したＭＯＳＦＥＴおよびＨＥＭＴとは異なる素子構造を有する、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ、およびＳＩＴ等の電力用ＦＥＴにおいても、本発明を適用することが出来る。また、ＳｉおよびＧａＮ以外にも、ＳｉＣ化合物半導体、ＩＩＩ−Ｖ族窒化物半導体、ＩＩ−ＶＩ族酸化物半導体、ダイヤモンド等の半導体材料を用いた電力用ＦＥＴにおいても、本発明を適用することが出来る。 In this embodiment, the parameter extraction result and the circuit simulation result using Si-MOSFET and GaN-HEMT as the power FET are shown. However, the present invention can be applied to all other power FETs. It is. For example, the present invention can also be applied to power FETs such as MISFET, MESFET, and SIT, which have an element structure different from the MOSFET and HEMT introduced this time. In addition to Si and GaN, the present invention can also be applied to power FETs using semiconductor materials such as SiC compound semiconductors, III-V group nitride semiconductors, II-VI group oxide semiconductors, and diamonds. I can do it.

また、本明細書では、電子が電流を運ぶｎチャネル型の電力用ＦＥＴを用いて本発明の説明を行ったが、正孔が電流を運ぶｐチャネル型の電力用ＦＥＴにおいても、本発明である誘導性負荷を用いたスイッチング波形によるパラメータ抽出方法を、適用することが出来る。ｐチャネル型の電力用ＦＥＴにおいて、本発明を適用した場合、図４及び図６を参照して説明した、ｎチャネル型の電力用ＦＥＴにおけるスイッチング波形に対して、ゲート−ソース間電圧Ｖｇｓの上昇、及び下降の関係が逆になる。 In the present specification, the present invention has been described using an n-channel type power FET in which electrons carry current. However, the present invention also applies to a p-channel type power FET in which holes carry current. A parameter extraction method based on a switching waveform using a certain inductive load can be applied. When the present invention is applied to a p-channel power FET, the gate-source voltage Vgs rises with respect to the switching waveform in the n-channel power FET described with reference to FIGS. , And the descent relationship is reversed.

また、本実施例では、電力変換回路として降圧チョッパを用いたが、本発明は電力用ＦＥＴを用いる、すべての電力変換回路における回路シミュレーションに適用することが可能である。 In this embodiment, the step-down chopper is used as the power conversion circuit. However, the present invention can be applied to circuit simulation in all power conversion circuits using power FETs.

電力用ＦＥＴの等価回路モデルの概略図Schematic diagram of equivalent circuit model of power FET 従来技術によるインピーダンス測定器を用いたＣｇｄ抽出装置の概略図Schematic diagram of Cgd extraction device using impedance measuring device according to the prior art 本発明によるパラメータ抽出装置の概略図Schematic diagram of parameter extraction apparatus according to the present invention パラメータ抽出に用いるオン状態からオフ状態への移行期間におけるスイッチング波形の概略図Schematic diagram of switching waveforms during the transition from on to off state used for parameter extraction Ｉｃｈの抽出に用いるスイッチング波形の概略図Schematic diagram of switching waveforms used for Ich extraction パラメータ抽出に用いるオフ状態からオン状態への移行期間におけるスイッチング波形の概略図Schematic diagram of switching waveform during transition from OFF state to ON state used for parameter extraction Ｓｉ−ＭＯＳＦＥＴにおけるパラメータ抽出に用いるスイッチング波形の測定結果Measurement result of switching waveform used for parameter extraction in Si-MOSFET Ｓｉ−ＭＯＳＦＥＴにおける、従来技術および本発明によるＣｇｄの抽出結果Extraction results of Cgd according to the prior art and the present invention in Si-MOSFET 降圧チョッパの概略図Schematic diagram of step-down chopper Ｓｉ−ＭＯＳＦＥＴを用いた降圧チョッパにおける、ターンオフ波形の実測値、および従来技術による回路シミュレーション結果Measured value of turn-off waveform in step-down chopper using Si-MOSFET and circuit simulation result by conventional technology Ｓｉ−ＭＯＳＦＥＴを用いた降圧チョッパにおける、ターンオフ波形の実測値、および本発明による回路シミュレーション結果Measured value of turn-off waveform in step-down chopper using Si-MOSFET, and circuit simulation result according to the present invention ＧａＮ−ＨＥＭＴおける、従来技術および本発明によるＣｇｄの抽出結果Extraction results of Cgd according to the prior art and the present invention in GaN-HEMT ＧａＮ−ＨＥＭＴを用いた降圧チョッパにおいて、出力電流を変化させたときのスイッチング損失の、実測値および回路シミュレーション結果Measured values and circuit simulation results of switching loss when the output current is changed in a step-down chopper using a GaN-HEMT ＧａＮ−ＨＥＭＴを用いた降圧チョッパにおいて、ゲート抵抗を変化させたときのスイッチング損失の、実測値および回路シミュレーション結果Measured values and circuit simulation results of switching loss when the gate resistance is changed in a step-down chopper using GaN-HEMT

符号の説明Explanation of symbols

１抽出対象となる電力用ＦＥＴ
２インピーダンス測定器
３電圧源
４電圧源
５電圧計
６電圧計
７電流計
８高周波遮断用リアクトル
９高周波遮断用リアクトル
１０直流遮断用コンデンサ
１１誘導性負荷
１２電圧源
１３パルス電圧発生器
１４転流ダイオード
１５可変抵抗
１６電圧計
１７電圧計
１８電圧計
１９電流計
２０ゲート−ソース間寄生容量
２１ゲート−ドレイン間寄生容量
２２電力用ＦＥＴ
２３転流ダイオード
２４ゲート回路
２５ゲート抵抗
２６出力コンデンサ
２７出力インダクタ
２８入力コンデンサ 1 Power FET to be extracted
2 Impedance measuring device 3 Voltage source 4 Voltage source 5 Voltmeter 6 Voltmeter 7 Ammeter 8 High frequency cutoff reactor 9 High frequency cutoff reactor 10 DC cutoff capacitor 11 Inductive load 12 Voltage source 13 Pulse voltage generator 14 Commutation diode DESCRIPTION OF SYMBOLS 15 Variable resistance 16 Voltmeter 17 Voltmeter 18 Voltmeter 19 Ammeter 20 Parasitic capacitance between gate-sources 21 Parasitic capacitance between gate-drains 22 Power FET
23 commutation diode 24 gate circuit 25 gate resistor 26 output capacitor 27 output inductor 28 input capacitor

Claims

電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出するパラメータ抽出方法において、
前記等価回路モデルは、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、ドレイン−ソース間容量Ｃｄｓ、およびチャネル電流源Ｉｃｈからなるパラメータにより構成されており、
前記等価回路モデルは、電界効果型トランジスタのドレイン電極とソース電極との中間に、ドレイン−ソース間容量Ｃｄｓからなる回路と、直列に接続されたゲート−ドレイン間容量Ｃｇｄとゲート−ソース間容量Ｃｇｓとの中間に電界効果型トランジスタのゲート電極が設けられた回路と、およびチャネル電流源Ｉｃｈからなる回路とが並列に接続されて構成されていて、
前記等価回路モデルの対象となる電界効果型トランジスタのドレイン電極に、電圧源の一端に誘導性負荷と転流ダイオードとを並列に接続した回路を直列に接続した回路の該並列に接続した回路側の一端を接続し、該電圧源の他端を前記電界効果型トランジスタのソース電極に接続し、前記電界効果型トランジスタのゲート電極にゲート抵抗とパルス電圧発生器とを順に直列に接続し、該パルス電圧発生器の他端を、前記電界効果型トランジスタのソース電極に接続した回路において、
前記パルス電圧発生器により該電界効果型トランジスタに所定の電圧が印加されてオンまたはオフとした状態において、
該電界効果型トランジスタをパルス電圧発生器の発生する所定のパルス電圧の印加によりオンからオフの状態に、またはオフからオンの状態にスイッチングした場合に、
前記オンからオフの状態へ、または前記オフからオンの状態へ移行する期間のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの変化を表わすスイッチング波形に基づいて前記ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを抽出することを特徴とするパラメータ抽出方法。 In a parameter extraction method for extracting parameters of an equivalent circuit model of a field effect transistor used in a power conversion circuit,
The equivalent circuit model is composed of parameters including a gate-source capacitance Cgs, a gate-drain capacitance Cgd, a drain-source capacitance Cds, and a channel current source Ich.
The equivalent circuit model includes a circuit including a drain-source capacitance Cds between a drain electrode and a source electrode of a field effect transistor, a gate-drain capacitance Cgd and a gate-source capacitance Cgs connected in series. A circuit in which a gate electrode of a field effect transistor is provided in between and a circuit formed by a channel current source Ich are connected in parallel,
A circuit side in which a circuit in which an inductive load and a commutation diode are connected in parallel to one end of a voltage source is connected in parallel to the drain electrode of the field effect transistor that is the target of the equivalent circuit model. One end of the voltage source, the other end of the voltage source is connected to the source electrode of the field effect transistor, a gate resistor and a pulse voltage generator are connected in series to the gate electrode of the field effect transistor, In a circuit in which the other end of the pulse voltage generator is connected to the source electrode of the field effect transistor,
Te state smell predetermined voltage to the field effect transistor by the pulse voltage generator was applied to on or off,
The field effect transistor from off to on state by applying a predetermined pulse voltage generated by the pulse voltage generator, or when switched from OFF ON state,
Changes in the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the transition from the ON state to the OFF state or from the OFF state to the ON state. A parameter extracting method, wherein the gate-source capacitance Cgs, the gate-drain capacitance Cgd, and the channel current source Ich are extracted on the basis of the represented switching waveform.

前記スイッチング波形は、電界効果型トランジスタがオン状態からオフ状態に移行する期間における、ゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの波形であり、
前記パルス電圧の印加により始まったゲート−ソース間電圧Ｖｇｓの下降が止まりドレイン−ソース間電圧Ｖｄｓの上昇が始まる時刻ｔ１、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの下降が始まる時刻ｔ２、及びゲート−ソース間電圧Ｖｇｓがパルス電圧発生器の出力電圧Ｖｇｃｃに達する時刻ｔ３として、かつ、時刻ｔ１からｔ２までを期間１、及び時刻ｔ２からｔ３までを期間２として、
ゲート−ソース間容量Ｃｇｓは、期間２におけるゲート−ソース間電圧Ｖｇｓの降下速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Ｃｇｄは、期間１におけるドレイン−ソース間電圧Ｖｄｓの上昇速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ｉｃｈは、誘導性負荷１１に流れる負荷電流ＩＬの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電圧Ｖｄｓとの数値をＸ，Ｙ座標とするグラフ上の任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける当該時刻に測定したドレイン電流Ｉｄの値として抽出する、
ことから成る請求項１に記載のパラメータ抽出方法。 The switching waveforms are the waveforms of the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the period in which the field effect transistor transitions from the on state to the off state. And
The time t1 at which the gate-source voltage Vgs starts to drop and the drain-source voltage Vds starts to rise and the gate-source voltage Vgs and the drain current Id start to drop starts at the time when the pulse voltage application starts. A time t3 when the source-to-source voltage Vgs reaches the output voltage Vgcc of the pulse voltage generator, a period 1 from time t1 to t2, and a period 2 from time t2 to t3.
The gate-source capacitance Cgs is extracted using the fact that the rate of decrease of the gate-source voltage Vgs in period 2 is regulated by the rate at which Cgs is charged / discharged by the gate current,
The gate-drain capacitance Cgd is extracted by utilizing the fact that the rate of rise of the drain-source voltage Vds in period 1 is regulated by the rate at which Cgd is charged and discharged by the gate current,
The channel current source Ich is a numerical value of the gate-source voltage Vgs and the drain-source voltage Vds at each time of the switching waveform obtained by gradually changing the value of the load current IL flowing through the inductive load 11. Is extracted as the value of the drain current Id measured at the time at an arbitrary gate-source voltage Vgs and drain-source voltage Vds on the graph with X and Y coordinates .
The parameter extracting method according to claim 1, comprising:

前記スイッチング波形は、電界効果型トランジスタがオフ状態からオン状態に移行する期間における、ゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの波形であり、
パルス電圧発生器からパルス電圧が出力される時刻ｔ４、ゲート−ソース間電圧Ｖｇｓの上昇が止まりドレイン−ソース間電圧Ｖｄｓの下降が始まる時刻ｔ５、及びゲート−ソース間電圧Ｖｇｓの上昇が始まりドレイン−ソース間電圧Ｖｄｓの下降が止まる時刻ｔ６として、かつ、時刻ｔ４からｔ５までを期間３、及び時刻ｔ５からｔ６までを期間４として、
ゲート−ソース間容量Ｃｇｓは、期間３におけるゲート−ソース間電圧Ｖｇｓの上昇速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Ｃｇｄは、期間４におけるドレイン−ソース間電圧Ｖｄｓの下降速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ｉｃｈは、誘導性負荷１１に流れる負荷電流ＩＬの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電圧Ｖｄｓとの数値をＸ，Ｙ座標とするグラフ上の任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける当該時刻に測定したドレイン電流Ｉｄの値として抽出する、
ことから成る請求項１に記載のパラメータ抽出方法。 The switching waveforms are the waveforms of the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the period in which the field effect transistor transitions from the off state to the on state. And
The time t4 when the pulse voltage is output from the pulse voltage generator, the time t5 when the rise of the gate-source voltage Vgs stops and the drop of the drain-source voltage Vds starts, and the rise of the gate-source voltage Vgs starts and drain- As time t6 when the drop of the source-to-source voltage Vds stops, and from time t4 to t5 as period 3 and from time t5 to t6 as period 4,
The gate-source capacitance Cgs is extracted using the fact that the rising speed of the gate-source voltage Vgs in period 3 is regulated by the speed at which Cgs is charged and discharged by the gate current,
The gate-drain capacitance Cgd is extracted using the fact that the rate of decrease of the drain-source voltage Vds in period 4 is regulated by the rate at which Cgd is charged / discharged by the gate current,
The channel current source Ich is a numerical value of the gate-source voltage Vgs and the drain-source voltage Vds at each time of the switching waveform obtained by gradually changing the value of the load current IL flowing through the inductive load 11. Is extracted as the value of the drain current Id measured at the time at an arbitrary gate-source voltage Vgs and drain-source voltage Vds on the graph with X and Y coordinates .
The parameter extracting method according to claim 1, comprising:

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを以下の（１）式より抽出する請求項２、又は請求項３に記載のパラメータ抽出方法。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 4. The parameter extracting method according to claim 2, wherein the gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted from the following equation (1).

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを以下の（２）式より抽出する請求項２、又は請求項３に記載のパラメータ抽出方法。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 4. The parameter extracting method according to claim 2, wherein the gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted from the following equation (2).

前記ゲート−ソース間容量Ｃｇｓを以下の（３）式より抽出する請求項２、又は請求項３に記載のパラメータ抽出方法。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 4. The parameter extracting method according to claim 2, wherein the gate-source capacitance Cgs is extracted from the following equation (3).

Here, Vgcc is the output voltage of the pulse voltage generator connected to the gate, Vgs is the gate-source voltage, dVgs / dt is the amount of change in Vgs per unit time, and Ra is between the pulse voltage generator and the gate. The inserted resistance value, Ca is a gate-source parasitic capacitance, and Cb is a gate-drain parasitic capacitance.

前記ゲート−ドレイン間容量Ｃｇｄを以下の（４）式より抽出する請求項２、又は請求項３に記載のパラメータ抽出方法。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、及びＣｂはゲート−ドレイン間寄生容量である。 4. The parameter extracting method according to claim 2, wherein the gate-drain capacitance Cgd is extracted from the following equation (4).

Here, Vgcc is the output voltage of the pulse voltage generator connected to the gate, Vgs is the gate-source voltage, dVds / dt is the amount of change in Vds per unit time, and Ra is between the pulse voltage generator and the gate. The inserted resistance value and Cb are the gate-drain parasitic capacitance.

電力変換回路に用いられる電界効果型トランジスタの等価回路モデルのパラメータを抽出するパラメータ抽出装置において、
前記等価回路モデルは、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、ドレイン−ソース間容量Ｃｄｓ、およびチャネル電流源Ｉｃｈからなるパラメータにより構成されており、
前記等価回路モデルは、電界効果型トランジスタのドレイン電極とソース電極との中間に、ドレイン−ソース間容量Ｃｄｓからなる回路と、直列に接続されたゲート−ドレイン間容量Ｃｇｄとゲート−ソース間容量Ｃｇｓとの中間に電界効果型トランジスタのゲート電極が設けられた回路と、およびチャネル電流源Ｉｃｈからなる回路とが並列に接続されて構成されていて、
前記等価回路モデルの対象となる電界効果型トランジスタのドレイン電極に、電圧源の一端に誘導性負荷と転流ダイオードとを並列に接続した回路を直列に接続した回路の該並列に接続した回路側の一端を接続し、該電圧源の他端を前記電界効果型トランジスタのソース電極に接続し、前記電界効果型トランジスタのゲート電極にゲート抵抗とパルス電圧発生器とを順に直列に接続し、該パルス電圧発生器の他端を、前記電界効果型トランジスタのソース電極に接続した回路において、
前記パルス電圧発生器により該電界効果型トランジスタに所定の電圧が印加されてオンまたはオフとした状態において、
該電界効果型トランジスタをパルス電圧発生器の発生する所定のパルス電圧の印加によりオンからオフの状態に、またはオフからオンの状態にスイッチングした場合に、
前記オンからオフの状態へ、または前記オフからオンの状態へ移行する期間のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの変化を表わすスイッチング波形に基づいて前記ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを抽出することを特徴とするパラメータ抽出装置。 In a parameter extraction device for extracting parameters of an equivalent circuit model of a field effect transistor used in a power conversion circuit,
The equivalent circuit model is composed of parameters including a gate-source capacitance Cgs, a gate-drain capacitance Cgd, a drain-source capacitance Cds, and a channel current source Ich.
The equivalent circuit model includes a circuit including a drain-source capacitance Cds between a drain electrode and a source electrode of a field effect transistor, a gate-drain capacitance Cgd and a gate-source capacitance Cgs connected in series. A circuit in which a gate electrode of a field effect transistor is provided in between and a circuit formed by a channel current source Ich are connected in parallel,
A circuit side in which a circuit in which an inductive load and a commutation diode are connected in parallel to one end of a voltage source is connected in parallel to the drain electrode of the field effect transistor that is the target of the equivalent circuit model. One end of the voltage source, the other end of the voltage source is connected to the source electrode of the field effect transistor, a gate resistor and a pulse voltage generator are connected in series to the gate electrode of the field effect transistor, In a circuit in which the other end of the pulse voltage generator is connected to the source electrode of the field effect transistor,
Te state smell predetermined voltage to the field effect transistor by the pulse voltage generator was applied to on or off,
The field effect transistor from off to on state by applying a predetermined pulse voltage generated by the pulse voltage generator, or when switched from OFF ON state,
Changes in the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the transition from the ON state to the OFF state or from the OFF state to the ON state. 3. A parameter extracting apparatus that extracts the gate-source capacitance Cgs, the gate-drain capacitance Cgd, and the channel current source Ich based on a switching waveform that is expressed .

前記スイッチング波形は、電界効果型トランジスタがオン状態からオフ状態に移行する期間における、ゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの波形であり、
前記パルス電圧の印加により始まったゲート−ソース間電圧Ｖｇｓの下降が止まりドレイン−ソース間電圧Ｖｄｓの上昇が始まる時刻ｔ１、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの下降が始まる時刻ｔ２、及びゲート−ソース間電圧Ｖｇｓがパルス電圧発生器の出力電圧Ｖｇｃｃに達する時刻ｔ３として、かつ、時刻ｔ１からｔ２までを期間１、及び時刻ｔ２からｔ３までを期間２として、
ゲート−ソース間容量Ｃｇｓは、期間２におけるゲート−ソース間電圧Ｖｇｓの降下速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Ｃｇｄは、期間１におけるドレイン−ソース間電圧Ｖｄｓの上昇速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ｉｃｈは、誘導性負荷１１に流れる負荷電流ＩＬの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電圧Ｖｄｓとの数値をＸ，Ｙ座標とするグラフ上の任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける当該時刻に測定したドレイン電流Ｉｄの値として抽出する、
ことから成る請求項８に記載のパラメータ抽出装置。 The switching waveforms are the waveforms of the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the period in which the field effect transistor transitions from the on state to the off state. And
The time t1 at which the gate-source voltage Vgs starts to drop and the drain-source voltage Vds starts to rise and the gate-source voltage Vgs and the drain current Id start to drop starts at the time when the pulse voltage application starts. A time t3 when the source-to-source voltage Vgs reaches the output voltage Vgcc of the pulse voltage generator, a period 1 from time t1 to t2, and a period 2 from time t2 to t3.
The gate-source capacitance Cgs is extracted using the fact that the rate of decrease of the gate-source voltage Vgs in period 2 is regulated by the rate at which Cgs is charged / discharged by the gate current,
The gate-drain capacitance Cgd is extracted by utilizing the fact that the rate of rise of the drain-source voltage Vds in period 1 is regulated by the rate at which Cgd is charged and discharged by the gate current,
The channel current source Ich is a numerical value of the gate-source voltage Vgs and the drain-source voltage Vds at each time of the switching waveform obtained by gradually changing the value of the load current IL flowing through the inductive load 11. Is extracted as the value of the drain current Id measured at the time at an arbitrary gate-source voltage Vgs and drain-source voltage Vds on the graph with X and Y coordinates .
The parameter extracting device according to claim 8, comprising:

前記スイッチング波形は、電界効果型トランジスタがオフ状態からオン状態に移行する期間における、ゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及びパルス電圧発生器の出力電圧Ｖｇｃｃの波形であり、
パルス電圧発生器からパルス電圧が出力される時刻ｔ４、ゲート−ソース間電圧Ｖｇｓの上昇が止まりドレイン−ソース間電圧Ｖｄｓの下降が始まる時刻ｔ５、及びゲート−ソース間電圧Ｖｇｓの上昇が始まりドレイン−ソース間電圧Ｖｄｓの下降が止まる時刻ｔ６として、かつ、時刻ｔ４からｔ５までを期間３、及び時刻ｔ５からｔ６までを期間４として、
ゲート−ソース間容量Ｃｇｓは、期間３におけるゲート−ソース間電圧Ｖｇｓの上昇速度が、ゲート電流によって、Ｃｇｓが充放電される速度により律則されることを利用して抽出し、
ゲート−ドレイン間容量Ｃｇｄは、期間４におけるドレイン−ソース間電圧Ｖｄｓの下降速度が、ゲート電流によって、Ｃｇｄが充放電される速度により律則されることを利用して抽出し、
チャネル電流源Ｉｃｈは、誘導性負荷１１に流れる負荷電流ＩＬの値を漸次変化させて得られる各スイッチング波形の当該期間の各時刻におけるゲート−ソース間電圧Ｖｇｓとドレイン−ソース間電圧Ｖｄｓとの数値をＸ，Ｙ座標とするグラフ上の任意のゲート−ソース間電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓにおける当該時刻に測定したドレイン電流Ｉｄの値として抽出する、
ことから成る請求項８に記載のパラメータ抽出装置。 The switching waveforms are the waveforms of the gate-source voltage Vgs, the drain-source voltage Vds, the drain current Id, and the output voltage Vgcc of the pulse voltage generator during the period in which the field effect transistor transitions from the off state to the on state. And
The time t4 when the pulse voltage is output from the pulse voltage generator, the time t5 when the rise of the gate-source voltage Vgs stops and the drop of the drain-source voltage Vds starts, and the rise of the gate-source voltage Vgs starts and drain- As time t6 when the drop of the source-to-source voltage Vds stops, and from time t4 to t5 as period 3 and from time t5 to t6 as period 4,
The gate-source capacitance Cgs is extracted using the fact that the rising speed of the gate-source voltage Vgs in period 3 is regulated by the speed at which Cgs is charged and discharged by the gate current,
The gate-drain capacitance Cgd is extracted using the fact that the rate of decrease of the drain-source voltage Vds in period 4 is regulated by the rate at which Cgd is charged / discharged by the gate current,
The channel current source Ich is a numerical value of the gate-source voltage Vgs and the drain-source voltage Vds at each time of the switching waveform obtained by gradually changing the value of the load current IL flowing through the inductive load 11. Is extracted as the value of the drain current Id measured at the time at an arbitrary gate-source voltage Vgs and drain-source voltage Vds on the graph with X and Y coordinates .
The parameter extracting device according to claim 8, comprising:

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを以下の（１）式より抽出する請求項９、又は請求項１０に記載のパラメータ抽出装置。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 11. The parameter extracting device according to claim 9, wherein the gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted from the following equation (1):

前記ゲート−ソース間容量Ｃｇｓ及び前記ゲート−ドレイン間容量Ｃｇｄを以下の（２）式より抽出する請求項９、又は請求項１０に記載のパラメータ抽出装置。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 11. The parameter extraction device according to claim 9, wherein the gate-source capacitance Cgs and the gate-drain capacitance Cgd are extracted from the following equation (2):

前記ゲート−ソース間容量Ｃｇｓを以下の（３）式より抽出する請求項９、又は請求項１０に記載のパラメータ抽出装置。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｇｓ／ｄｔは単位時間当たりのＶｇｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、Ｃａはゲート−ソース間寄生容量、及びＣｂはゲート−ドレイン間寄生容量である。 The parameter extracting device according to claim 9 or 10, wherein the gate-source capacitance Cgs is extracted from the following equation (3).

前記ゲート−ドレイン間容量Ｃｇｄを以下の（４）式より抽出する請求項９、又は請求項１０に記載のパラメータ抽出装置。

ここで、Ｖｇｃｃはゲートに接続したパルス電圧発生器の出力電圧、Ｖｇｓはゲート−ソース間電圧、ｄＶｄｓ／ｄｔは単位時間当たりのＶｄｓの変化量、Rａは前記パルス電圧発生器とゲートの間に挿入した抵抗値、及びＣｂはゲート−ドレイン間寄生容量である。 The parameter extracting device according to claim 9 or 10, wherein the gate-drain capacitance Cgd is extracted from the following equation (4).