JP5279879B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5279879B2 JP5279879B2 JP2011174269A JP2011174269A JP5279879B2 JP 5279879 B2 JP5279879 B2 JP 5279879B2 JP 2011174269 A JP2011174269 A JP 2011174269A JP 2011174269 A JP2011174269 A JP 2011174269A JP 5279879 B2 JP5279879 B2 JP 5279879B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- layer
- memory
- variable resistance
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
[全体構成]
図1は、本発明の第1の実施の形態に係る不揮発性メモリのブロック図である。
図2は、メモリセルアレイ1の一部の斜視図、図3は、図2におけるI−I´線で切断して矢印方向に見たメモリセル1つ分の断面図である。
次に、図6に示した本実施形態に係る不揮発性メモリの製造方法について説明する。ここでは、説明を簡単にするため、メモリセルレイヤが1層の場合について説明する。
本発明の第2の実施形態では、ワード線WLあるいはビット線BLを各メモリセルアレイで共有させた場合の積層構造のメモリセルアレイを有する不揮発性メモリについて説明する。
本発明の第3の実施形態では、エッチングによって、2つのメモリセルレイヤに対し同時にL/S加工を行う場合について説明する。この場合の不揮発性メモリのプロセスを図22〜図27に示す。
なお、本発明は、上記説明のように可変抵抗素子及びダイオードからなるメモリセルに限定されるものではなく、相変化メモリ素子、MRAM素子、PFRAM等、種々のクロスポイント型の多層構造を有するメモリ装置に適用可能である。
Claims (5)
- 互いに交差する複数の第1及び第2の配線、並びにこれら複数の第1及び第2の配線の各交差部に設けられたメモリセルを有するメモリセルレイヤを複数積層してなるメモリセルアレイを備え、
前記メモリセルは、前記メモリセルアレイの積層方向に積層された可変抵抗素子及び非オーミック素子を有し、
所定の前記メモリセルレイヤのメモリセルである第1のメモリセルの前記可変抵抗素子及び非オーミック素子の積層順と、他の前記メモリセルレイヤのメモリセルである第2のメモリセルの前記可変抵抗素子及び非オーミック素子の積層順が同じであり、
前記第1及び第2のメモリセルは、前記メモリセルアレイの下層から上層にかけて次第に断面積が小さくなるテーパー形状であり、
前記第1及び第2メモリセルのサイズは、均一である
ことを特徴とする不揮発性半導体記憶装置。 - 前記第1又は第2の配線は、積層方向に隣接する2つの前記メモリセルレイヤで共有されている
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記非オーミック素子は、前記メモリセルアレイの積層方向に積層されたP型半導体及びN型半導体を含むダイオードであり、
所定の前記メモリセルレイヤのダイオードと、隣接する前記メモリセルレイヤのダイオードとは、P型半導体とN型半導体の積層順が逆である
ことを特徴とする請求項2記載の不揮発性半導体記憶装置。 - 前記メモリセルは、前記メモリセルアレイの下層から上層にかけて前記非オーミック素子、前記可変抵抗素子の順に積層されている
ことを特徴とする請求項1〜3のいずれか1項記載の不揮発性半導体記憶装置。 - 前記メモリセルは、前記メモリセルアレイの下層から上層にかけて前記可変抵抗素子、前記非オーミック素子の順に積層されている
ことを特徴とする請求項1〜3のいずれか1項記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174269A JP5279879B2 (ja) | 2011-08-09 | 2011-08-09 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174269A JP5279879B2 (ja) | 2011-08-09 | 2011-08-09 | 不揮発性半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069788A Division JP2010225741A (ja) | 2009-03-23 | 2009-03-23 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004586A JP2012004586A (ja) | 2012-01-05 |
JP5279879B2 true JP5279879B2 (ja) | 2013-09-04 |
Family
ID=45536139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011174269A Expired - Fee Related JP5279879B2 (ja) | 2011-08-09 | 2011-08-09 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5279879B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10566386B2 (en) | 2017-10-23 | 2020-02-18 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of manufacturing the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6045983B2 (ja) * | 2013-01-31 | 2016-12-14 | 株式会社東芝 | 半導体記憶装置 |
US9246088B2 (en) | 2013-01-31 | 2016-01-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a variable resistance layer serving as a memory layer |
KR102001466B1 (ko) * | 2013-09-25 | 2019-07-18 | 에스케이하이닉스 주식회사 | 전자 장치 |
US10510957B2 (en) * | 2017-07-26 | 2019-12-17 | Micron Technology, Inc. | Self-aligned memory decks in cross-point memory arrays |
US20210184113A1 (en) * | 2019-12-17 | 2021-06-17 | International Business Machines Corporation | Conductive Oxide Diffusion Barrier for Laser Crystallization |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298022A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
KR101046852B1 (ko) * | 2006-10-16 | 2011-07-06 | 파나소닉 주식회사 | 비휘발성 기억소자 및 그 제조방법 |
KR101048199B1 (ko) * | 2006-11-20 | 2011-07-08 | 파나소닉 주식회사 | 비휘발성 반도체 기억 장치 및 그 제조 방법 |
KR101494335B1 (ko) * | 2007-06-29 | 2015-02-23 | 쌘디스크 3디 엘엘씨 | 선택적으로 증착된 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법 |
JP5159270B2 (ja) * | 2007-11-22 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
-
2011
- 2011-08-09 JP JP2011174269A patent/JP5279879B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10566386B2 (en) | 2017-10-23 | 2020-02-18 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2012004586A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101128620B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP5159270B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5175526B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4881400B2 (ja) | 不揮発性半導体記憶装置、及びそのスクリーニング方法 | |
KR101015325B1 (ko) | 반도체 기억 장치 | |
JP5044586B2 (ja) | 半導体記憶装置 | |
KR101141823B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JP2009130139A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US7729158B2 (en) | Resistance change memory device | |
TWI545729B (zh) | Semiconductor memory device | |
JP2010165803A (ja) | 半導体記憶装置の製造方法及び半導体記憶装置 | |
JP2010192718A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5279879B2 (ja) | 不揮発性半導体記憶装置 | |
JP2011129737A (ja) | 半導体記憶装置の製造方法及び半導体記憶装置 | |
JP2012248620A (ja) | 半導体記憶装置の製造方法 | |
US8772754B2 (en) | Semiconductor storage device comprising a memory cell array including a rectifying element and a variable resistor | |
JP2011066347A (ja) | 半導体記憶装置 | |
JP2012028468A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5279879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |