JP5271661B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5271661B2 JP5271661B2 JP2008268301A JP2008268301A JP5271661B2 JP 5271661 B2 JP5271661 B2 JP 5271661B2 JP 2008268301 A JP2008268301 A JP 2008268301A JP 2008268301 A JP2008268301 A JP 2008268301A JP 5271661 B2 JP5271661 B2 JP 5271661B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- crystal display
- dummy pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 abstract description 32
- 230000005611 electricity Effects 0.000 abstract description 31
- 239000010408 film Substances 0.000 description 30
- 230000001681 protective effect Effects 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶表示装置に関し、特に表示領域の周囲に形成された個々のダミー画素に
複数個の静電気保護用のスイッチング素子が形成された液晶表示装置に関する。
The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which a plurality of electrostatic protection switching elements are formed in individual dummy pixels formed around a display region.
一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、特に、スイッチング素子として薄膜トランジスタTFT(Thin Film Transistor)を用いたアクティブマトリクス型の液晶表示装置は、携帯電話機、携帯端末から大型テレビに至るまで幅広く利用されている。しかしながら、液晶表示装置は、製造工程中や使用中に、表示領域内に静電気が進入すると、液晶表示装置としてでき上がった段階で表示欠陥が生じる。特に中小型機種においては高精細化が進むにつれて今まで以上に静電気不良が発生しやすくなっている。静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで発生してしまう。また、配向膜のラビング時には摩擦により最も静電気が発生しやすい。したがって、液晶表示装置の製造技術分野では、静電気による表示欠陥が生じないようにすることが要求されている。 In general, liquid crystal display devices are characterized by thinness, light weight, and low power consumption. In particular, active matrix liquid crystal display devices using thin film transistors (TFTs) as switching elements are used in mobile phones and portable terminals for large televisions. Widely used. However, in the liquid crystal display device, when static electricity enters the display area during the manufacturing process or during use, a display defect occurs when the liquid crystal display device is completed. Especially in small and medium-sized models, static electricity defects are more likely to occur as the resolution becomes higher. Static electricity is generated only by contact with other objects in the manufacturing process and when the panel is transported. Further, when the alignment film is rubbed, static electricity is most likely to occur due to friction. Therefore, in the manufacturing technical field of liquid crystal display devices, it is required to prevent display defects due to static electricity.
このような静電気による画素欠陥の発生を防止するために、下記特許文献1には、表示
領域の周辺部にダミー画素を形成し、このダミー画素内に静電気保護用の複数個の微小な
ダミー画素電極とスイッチング素子を形成した液晶表示装置の発明が開示されている。こ
こで、下記特許文献1に開示されている液晶表示装置のダミー画素部分の構成を図8〜図
10を用いて説明する。
In order to prevent the occurrence of such pixel defects due to static electricity, Japanese Patent Application Laid-Open No. 2004-151867 discloses that dummy pixels are formed in the periphery of the display area, and a plurality of minute dummy pixels for electrostatic protection are formed in the dummy pixels. An invention of a liquid crystal display device in which an electrode and a switching element are formed is disclosed. Here, the configuration of the dummy pixel portion of the liquid crystal display device disclosed in
図8は下記特許文献1に開示されているアレイ基板のダミー画素領域の拡大平面図であ
る。図9は図8のIX部分の拡大平面図である。図10は図9のX−X線の断面図である。
FIG. 8 is an enlarged plan view of the dummy pixel region of the array substrate disclosed in
従来例の液晶表示装置50は、半透過型液晶表示装置であり、第1の透光性基板51上
にゲート絶縁膜を挟んでマトリクス状に設けられた複数の走査線及び信号線が設けられて
いる。なお、図8には走査線としては走査線Xn−2、Xn−1、Xn、Xn+1、Xn
+2の部分のみ、信号線としてはY1、Y2・・・Ymの部分のみが示されている。この
うち、複数の走査線X1、X2・・・Xn及び信号線Y1、Y2・・・Ymで囲まれた領
域が表示領域であり、複数の走査線Xn、Xn+1、Xn+2及び信号線Y1、Y2・・
・Ymで囲まれた領域が非表示領域となっている。
The liquid
Only the portion of +2, and only the portions of Y1, Y2,... Ym are shown as signal lines. Among these, the area surrounded by the plurality of scanning lines X1, X2... Xn and the signal lines Y1, Y2... Ym is a display area, and the plurality of scanning lines Xn, Xn + 1, Xn + 2 and the signal lines Y1, Y2 are.・ ・
The area surrounded by Ym is a non-display area.
この表示領域においては、各走査線及び信号線で囲まれた領域毎に、表示に寄与する画
素電極52及び反射板65が設けられている。また、TFT54においては、そのソース
電極Sは信号線Y1、Y2・・・Ymに接続され、ゲート電極Gは走査線X1、X2・・
・Xnに接続され、さらに、ドレイン電極Dはコンタクトホール(図示せず)を介して画
素電極52及び反射板65に電気的に接続されている。また、ドレイン電極Dの下部には
補助容量電極53が設けられている。このような構成の液晶表示装置50の動作原理は、
既に周知のものであるので、その詳細な説明は省略する。
In this display area, a
The drain electrode D is electrically connected to the
Since it is already known, its detailed description is omitted.
一方、液晶表示装置50の表示領域の周囲には、走査線Xn、Xn+1、Xn+2及び信号線Y1、Y2・・・Ymで囲まれた非表示領域が形成され、この非表示領域には、TFT66及び表示に寄与しないダミー画素電極67を有するダミー画素がそれぞれの信号線Y1、Y2・・・Ym毎に複数個設けられている。このダミー画素のTFT66のソース電極Sは、各信号線Y1、Y2・・・Ym毎に並列に接続され、ゲート電極Gは各走査線Xn+1、Xn+2毎に並列に接続され、更にドレイン電極Dは、図10に示すように、コンタクトホール68を介して層間膜69上に設けられたダミー画素電極67に接続されている。そして、このダミー画素のTFT66は、表示に寄与する画素電極52に接続されているTFT54のチャネル幅及びチャネル長よりも小さくなっており、それによって表示に寄与する画素電極52に接続されているTFT54よりも優先的に静電破壊されるようになっている。
On the other hand, a non-display area surrounded by scanning lines Xn, Xn + 1, Xn + 2 and signal lines Y1, Y2,... Ym is formed around the display area of the liquid
ダミー画素電極67の面積は、表示領域における1画素分の表示に寄与する画素電極5
2及び反射板65の面積を合わせたものよりも小さくされている。なお、図8及び図9に
おいては、ダミー画素電極67のそれぞれの面積を表示領域における1画素分の表示に寄
与する画素電極52及び反射板65の面積の1/10とし、走査線XnとXn+1の間及
びXn+1及びXn+2の間にそれぞれ10個づつ、計20個設けたものが示されている
。
The area of the
2 and the area of the reflecting
このような構成の液晶表示装置50においては、信号線用入力端子62から静電気が進入すると、信号線用入力端子62に最も近いダミー画素領域のTFT661が静電破壊を起こして静電気を放電する。その後、再度信号線用入力端子62から静電気が進入すると、最初に静電破壊を起こしたダミー画素領域のTFT661の隣りのTFT662が静電破壊することにより静電気を放電する。そのため、この液晶表示装置50の製造工程時においては、表示領域の薄膜トランジスタ54が破壊されるような静電気進入は20回まで許容できることになるから、実質的に表示欠陥が生じることがない半透過型液晶表示装置50が得られるというものである。
しかしながら、上記特許文献1に開示されている液晶表示装置50に示されているダミ
ー画素は、平面視で表示領域の上下側の非表示領域(以下、「ソースダミー画素領域」と
いう。)に形成されているものである。そのため、ソースダミー画素領域では、1画素分
の領域内に複数個のダミー画素が形成されているので、信号線側からの複数回の静電気進
入に対処することができる。しかしながら、平面視で表示領域の左右側の非表示領域(以
下、「ゲートダミー画素領域」という。)においては、1画素分の領域内に複数個のダミ
ー画素を形成し難いので、走査線側からの複数回の静電気進入に対処できるようにするた
めには、平面視で表示領域の左右の両側において外側に向かって複数のダミー画素を形成
する必要がある。そのため、ゲートダミー画素領域の幅を狭くすることは困難となる。加
えて、上記特許文献1に開示されている液晶表示装置50に示されているダミー画素は、
TFT66とダミー画素電極67とを備えているために構成が複雑となっている。
However, the dummy pixels shown in the liquid
Since the
本発明は、上述の従来技術の問題点を解決するためになされたものである。すなわち、本発明は、全ての非表示領域においても1画素分の領域内に簡単な構成の静電保護素子を複数個形成することができ、しかも、非表示領域の幅を増加させることなく、多数回の静電気進入に対処できる液晶表示装置を提供することを目的とする。 The present invention has been made to solve the above-described problems of the prior art. That is, according to the present invention, it is possible to form a plurality of electrostatic protection elements having a simple configuration in the area corresponding to one pixel in all the non-display areas, and without increasing the width of the non-display area. An object of the present invention is to provide a liquid crystal display device that can cope with a large number of static electricity ingresses .
上記目的を達成するため、本発明の液晶表示装置は、液晶層を挟持して対向配置された第1基板及び第2基板を有し、前記第1基板の液晶層側には、マトリクス状に配置された複数の走査線及び信号線と、表示領域の前記各走査線及び信号線の交差部近傍に配置された薄膜トランジスタと、前記表示領域の前記各走査線及び信号線で囲まれた画素領域毎にそれぞれ配置されているとともに前記薄膜トランジスタに電気的に接続された画素電極と、前記表示領域の周囲の非表示領域に前記各走査線及び信号線で囲まれたダミー画素が複数個形成された液晶表示装置において、複数個の前記ダミー画素のそれぞれには、ゲート電極が前記走査線に、ソース電極が前記信号線に接続された複数の薄膜トランジスタが形成され、前記複数の薄膜トランジスタは互いに並列に接続されて前記複数の薄膜トランジスタのドレイン電極はコモン電位に接続されている。 In order to achieve the above object, a liquid crystal display device of the present invention has a first substrate and a second substrate that are arranged to face each other with a liquid crystal layer interposed therebetween, and the liquid crystal layer side of the first substrate has a matrix shape. A plurality of scanning lines and signal lines arranged, a thin film transistor arranged in the vicinity of the intersection of each scanning line and signal line in the display area, and a pixel area surrounded by each scanning line and signal line in the display area A plurality of dummy pixels surrounded by the scanning lines and signal lines are formed in a non-display area around the display area and a pixel electrode that is arranged for each and electrically connected to the thin film transistor . in the liquid crystal display device, each of the plurality of the dummy pixel, the gate electrode and the scanning lines, a plurality of thin film transistors source electrode connected to said signal lines are formed, the plurality of thin films Thorens Star drain electrodes of said plurality of thin film transistor is connected in parallel with each other that is connected to the common potential.
本発明の液晶表示装置は、表示領域の周囲の非表示領域に各走査線及び信号線で囲まれたダミー画素が複数個形成されている。すなわち、本発明の液晶表示装置は、平面視で表示領域の列方向の両端側に位置する非表示領域であるソースダミー画素領域にも、平面視で表示領域の行方向の両端側に位置する非表示領域であるゲートダミー画素領域にもダミー画素領域が形成されている。そして、ダミー画素領域には複数のダミー画素が形成され、ダミー画素のそれぞれには複数の薄膜トランジスタが形成され、複数の薄膜トランジスタは互いに並列に接続され、薄膜トランジスタのドレイン電極はコモン電位に接続されている。なお、ダミー画素領域にダミー画素電極を形成してもよく、このダミー画素電極を、コンタクトホールを介して薄膜トランジスタのドレイン電極と接続し、薄膜トランジスタのドレイン電極をコモン電位に接続するために利用してもよい。 In the liquid crystal display device of the present invention, a plurality of dummy pixels surrounded by each scanning line and signal line are formed in a non-display area around the display area. That is, the liquid crystal display device of the present invention is located on both ends of the display region in the row direction in plan view also in the source dummy pixel region, which is a non-display region located on both ends in the column direction of the display region in plan view. A dummy pixel region is also formed in the gate dummy pixel region which is a non-display region. Then, the dummy pixel area a plurality of dummy pixels formed in each of the dummy pixels are formed with a plurality of thin film transistors, multiple thin film transistor is connected in parallel with each other, the drain electrodes of the thin film transistor is connected to the common potential ing. Note that a dummy pixel electrode may be formed in the dummy pixel region, and this dummy pixel electrode is connected to the drain electrode of the thin film transistor through the contact hole, and is used to connect the drain electrode of the thin film transistor to the common potential. Also good.
加えて、複数の薄膜トランジスタは、走査線ないし信号線に接続されているために、走査線ないし信号線に沿って並んで形成されていることになる。しかも、複数の薄膜トランジスタのドレイン電極はコモン電位に接続されているから、走査線ないし信号線に静電気が進入した場合、静電気の進入箇所に近い薄膜トランジスタから順に静電破壊され、この静電気はコモン電位に流れて放電されるので、液晶表示装置の表示領域を有効に保護することができる。しかも、静電気の進入は、複数の薄膜トランジスタの全てが静電破壊されるまで許容されるので、薄膜トランジスタの数を多くすることにより実質的に表示欠陥が生じることがない液晶表示装置が得られる。 In addition, since the plurality of thin film transistors are connected to the scanning lines or signal lines, they are formed side by side along the scanning lines or signal lines. Moreover, since the drain electrodes of the plurality of thin film transistors is connected to the common potential, when static electricity to the scan line or signal line enters, the electrostatic breakdown from TFT near the entry point of the static electricity in order, the static electricity common potential Therefore, the display area of the liquid crystal display device can be effectively protected. In addition, since the entrance of static electricity is allowed until all of the plurality of thin film transistors are electrostatically destroyed, a liquid crystal display device in which display defects do not substantially occur can be obtained by increasing the number of thin film transistors .
なお、本発明は、TN(Twisted Nematic)モード、VA(Vertical Alignment)モード、ECB(Electrically Controlled Birefringence)モード等の縦電界方式の液晶表示装置だけでなく、IPS(In-Plane Switching)モードや、FFS(Fringe Field Switching)モード等の横電界方式の液晶表示装置に対しても適用可能である。また、本願発明で使用できるスイッチング素子としては、薄膜トランジスタ(TFT:Thin Film Transistor)以外にも、薄膜ダイオード(Thin Film Diode)、MIM(Metal Insulator Metal)素子等を使用し得る。 The present invention is not limited to a vertical electric field liquid crystal display device such as a TN (Twisted Nematic) mode, a VA (Vertical Alignment) mode, and an ECB (Electrically Controlled Birefringence) mode, but also an IPS (In-Plane Switching) mode, The present invention can also be applied to a horizontal electric field type liquid crystal display device such as an FFS (Fringe Field Switching) mode. Further, as a switching element which can be used in the present invention, a thin film transistor (TFT: Thin Film Transistor) Besides, the thin-film diode (Thin Film Diode), may be used a MIM (Metal Insulator Metal) element or the like.
本発明の液晶表示装置においては、前記ダミー画素に形成された複数の薄膜トランジスタは、前記画素領域に形成された薄膜トランジスタと略同一の大きさであることが好ましい。 In the liquid crystal display device of the present invention, it is preferable that the plurality of thin film transistors formed in the dummy pixels have substantially the same size as the thin film transistors formed in the pixel region.
ダミー画素に形成された複数の薄膜トランジスタが画素領域に形成された薄膜トランジスタと略同一の大きさであれば、特にダミー画素領域の薄膜トランジスタ形成用のマスク等を起こす必要がなくなり、しかも、液晶表示装置の薄膜トランジスタの形成時に同時に形成できる。そのため、本発明の液晶表示装置は、ダミー画素領域に複数の薄膜トランジスタを備えながらも、簡単に製造できるようになる。なお、本発明における「略同一の大きさ」とは、必ずしも同一の大きさでなくてもよいが、同一の大きさであることが好ましいという意味で用いられている。 If a plurality of thin film transistors TFT and substantially the same size formed in the pixel region formed in the dummy pixel, there is no particular need to take a mask or the like of the thin film transistor formed in the dummy pixel region, moreover, the liquid crystal display device It can be formed simultaneously with the formation of the thin film transistor . Therefore, the liquid crystal display device of the present invention can be easily manufactured even though it includes a plurality of thin film transistors in the dummy pixel region. The “substantially the same size” in the present invention is not necessarily the same size, but is used in the sense that the same size is preferable.
また、本発明の液晶表示装置においては、前記ダミー画素に形成された複数の薄膜トランジスタは、前記走査線に沿って形成され、前記信号線から直線状に延在された配線が前記複数の薄膜トランジスタのソース電極に接続されていることが好ましい。 In the liquid crystal display device of the present invention, a plurality of thin film transistors formed on the dummy pixel is made form along the scan lines, wiring which runs in a straight line from the signal line of the plurality thin film transistors It is preferable to be connected to the source electrode .
本発明の液晶表示装置は、1ダミー画素内に容易に複数の薄膜トランジスタを形成することができる。そのため、本発明の液晶表示装置によれば、ソースダミー画素領域の幅を広くしなくても複数の薄膜トランジスタを走査線に沿って形成できるので、ゲートダミー画素領域の幅が狭くても液晶表示装置の表示領域を有効に保護することができるようになる。 In the liquid crystal display device of the present invention, a plurality of thin film transistors can be easily formed in one dummy pixel. Therefore, according to the liquid crystal display device of the present invention, a plurality of thin film transistors can be formed along the scanning line without increasing the width of the source dummy pixel region. The display area can be effectively protected.
また、本発明の液晶表示装置においては、前記ダミー画素に形成された複数の薄膜トランジスタは、前記信号線に沿って形成され、前記走査線から直線状に延在された配線が前記複数の薄膜トランジスタのゲート電極に接続されていることが好ましい。 In the liquid crystal display device of the present invention, a plurality of thin film transistors formed on the dummy pixels, along said signal line made form, the extended wiring linearly from the scanning line said plurality of thin film transistors It is preferably connected to the gate electrode .
本発明の液晶表示装置によれば、ソースダミー画素領域の幅を広くしなくても複数の薄膜トランジスタを信号線に沿って形成できるので、ゲートダミー画素領域の幅が狭くても液晶表示装置の表示領域を有効に保護することができるようになる。 According to the liquid crystal display device of the present invention, since a plurality of thin film transistors can be formed along the signal line without increasing the width of the source dummy pixel region, the display of the liquid crystal display device can be achieved even when the width of the gate dummy pixel region is small. The area can be effectively protected.
TFTは液晶表示装置のスイッチング素子として汎用的に使用されているものである。
そのため、本発明の液晶表示装置によれば、表示領域のスイッチング素子及びダミー画素
のスイッチング素子とともにTFTからなるものとしたので、これらのスイッチング素子
を同時にかつ容易に製造することができるようになる。
The TFT is generally used as a switching element of a liquid crystal display device.
Therefore, according to the liquid crystal display device of the present invention, the switching element in the display area and the switching element in the dummy pixel are made of TFTs, and therefore, these switching elements can be simultaneously and easily manufactured.
更に、本発明の液晶表示装置においては、前記ダミー画素に形成されているTFTは、
前記表示領域に形成されているTFTのチャネル幅及びチャネル長よりも小さくなってい
ることが好ましい。
Furthermore, in the liquid crystal display device of the present invention, the TFT formed in the dummy pixel is
It is preferable that the channel width and channel length of the TFT formed in the display region are smaller.
ダミー画素に形成されているTFTのチャネル幅及びチャネル長が表示領域に形成されているTFTよりも小さくなっていると、より静電破壊され易くなる。そのため、本発明の液晶表示装置によれば、外部から静電気が進入しても確実にダミー画素に形成されているTFTが先に静電破壊されるので、静電気が表示領域内に進入し難くなり、液晶表示装置の表示領域を有効に保護することができるようになる。 If the channel width and channel length of the TFT formed in the dummy pixel are smaller than those of the TFT formed in the display region, electrostatic breakdown is more likely to occur. Therefore, according to the liquid crystal display device of the present invention, even if static electricity enters from the outside, the TFT formed on the dummy pixel is surely electrostatically destroyed first, so that it is difficult for static electricity to enter the display area. Thus, the display area of the liquid crystal display device can be effectively protected.
以下、実施形態及び図面を参照して本発明を実施するための最良の形態を説明するが、
以下に示す実施形態は、本発明をここに記載したものに限定することを意図するものでは
なく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行った
ものにも均しく適用し得るものである。なお、この明細書における説明のために用いられ
た各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示されて
いるものではない。
Hereinafter, the best mode for carrying out the present invention will be described with reference to the embodiment and the drawings.
The embodiments described below are not intended to limit the present invention to those described herein, and the present invention has been variously modified without departing from the technical idea shown in the claims. It can be applied equally. In each drawing used for the description in this specification, each layer and each member are displayed in different scales so that each layer and each member can be recognized on the drawing. However, it is not necessarily displayed in proportion to the actual dimensions.
図1は実施形態の液晶パネルのアレイ基板を示す模式平面図である。図2は図1のII部
分の拡大平面図である。図3は図2の表示領域の1サブ画素分の拡大平面図である。図4
は図3のIV−IV線の断面図である。図5は図2のゲートダミー画素領域の1ダミー画素分
の拡大平面図である。図6は図5のVI−VI線の断面図である。図7は変形例のゲートダミ
ー画素領域の1ダミー画素分の拡大平面図である。
FIG. 1 is a schematic plan view showing an array substrate of the liquid crystal panel of the embodiment. FIG. 2 is an enlarged plan view of a portion II in FIG. FIG. 3 is an enlarged plan view of one sub pixel in the display area of FIG. FIG.
FIG. 4 is a sectional view taken along line IV-IV in FIG. 3. FIG. 5 is an enlarged plan view of one dummy pixel in the gate dummy pixel region of FIG. 6 is a sectional view taken along line VI-VI in FIG. FIG. 7 is an enlarged plan view of one dummy pixel in the gate dummy pixel region of the modification.
[実施形態]
実施形態にかかる液晶パネル10を図1〜図6を用いて説明する。実施形態にかかる液
晶パネル10は、図4に示すように、液晶層LCをアレイ基板AR及びカラーフィルタ基
板CFとの間に挟持している。液晶層LCの厚みは図示しない柱状スペーサによって均一
に維持される。また、アレイ基板ARの背面及びカラーフィルタ基板CFの前面にはそれ
ぞれ偏光板(図示省略)が形成されている。そして、アレイ基板ARの背面側からバック
ライト(図示省略)により光が照射されている。
[Embodiment]
A
アレイ基板ARは、図1に示すように、各種の画像が表示される表示領域DAと、その
周辺である非表示領域NDとを備えており、この非表示領域NDの一つの端部側にドライ
バICを載置するための第1端子部Drと、外部接続用の第2端子部Tpとが形成されて
いる。そして、非表示領域NDには、表示領域DAの走査線を第1端子部Drへ引き回す
走査線引き回し配線GL及び信号線を第1端子部Drへと引き回す信号線引き回し配線S
Lを備えている。また、非表示領域NDには、補助容量線13(図3〜図5参照)を第1
端子部Drへと引き回すためのコモン配線COMも形成されている。
As shown in FIG. 1, the array substrate AR includes a display area DA on which various images are displayed and a non-display area ND that is a periphery of the display area DA. A first terminal portion Dr for mounting the driver IC and a second terminal portion Tp for external connection are formed. In the non-display area ND, the scanning line routing wiring GL for routing the scanning line of the display area DA to the first terminal portion Dr and the signal line routing wiring S for routing the signal line to the first terminal portion Dr.
L is provided. In addition, the auxiliary capacitance line 13 (see FIGS. 3 to 5) is provided in the non-display area ND for the first time.
A common wiring line COM for routing to the terminal portion Dr is also formed.
そして、図2に示したように表示領域DAと非表示領域NDとの境界部分には、ソースダミー画素領域SD、ゲートダミー画素領域GD及び共通ダミー画素領域CDからなるダミー画素領域DPがそれぞれ形成されている。ソースダミー画素領域SDは、非表示領域NDの信号線引き回し配線SL側に形成され、信号線引き回し配線SL側から進入してきた静電気に対する静電保護手段を形成している。また、ゲートダミー画素領域GDは非表示領域NDの走査線引き回し配線GL側に形成され、走査線引き回し配線GL側から進入してきた静電気に対する静電保護手段を形成している。更に、共通ダミー画素領域CDは、ソースダミー画素領域SDとゲートダミー画素領域GDとの間の角部に形成され、信号線引き回し配線SL及び走査線引き回し配線GLの両者側から進入してきた静電気に対する静電保護手段を形成している。なお、これらのダミー画素領域DPの詳細な構成については後述する。 As shown in FIG. 2, dummy pixel areas DP each including a source dummy pixel area SD, a gate dummy pixel area GD, and a common dummy pixel area CD are formed at the boundary between the display area DA and the non-display area ND. Has been. The source dummy pixel region SD is formed on the signal line routing line SL side of the non-display area ND, and forms an electrostatic protection means against static electricity that has entered from the signal line routing line SL side. The gate dummy pixel region GD is formed on the scanning line routing line GL side of the non-display area ND, and forms an electrostatic protection means against static electricity entering from the scanning line routing line GL side. Further, the common dummy pixel region CD is formed at a corner between the source dummy pixel region SD and the gate dummy pixel region GD, and is used for static electricity that has entered from both sides of the signal line routing line SL and the scanning line routing line GL. An electrostatic protection means is formed. The detailed configuration of these dummy pixel regions DP will be described later.
まず、アレイ基板ARの構成について製造工程順に説明する。アレイ基板ARは、図3
及び図4に示すように、ガラスや石英、プラスチック等からなる第1基板11の液晶LC
側に、アルミニウム金属、アルミニウム合金、モリブデン等の不透明な金属からなる複数
の走査線12と、この走査線12間に平行に形成された補助容量線(幅が広くなっている
補助容量電極として作用する部分も含む)13と、非表示領域NDに形成されたコモン配
線COM(図1参照)を有している。このうち、走査線12及び補助容量線13は、表示
領域DAだけでなくダミー画素領域DPにも形成される。また、この走査線12等の形成
時に、非表示領域NDの走査線引き回し配線GL部分には第1端子部Drに向かって伸び
る複数のゲート配線が形成され、信号線引き回し配線SLにおいても同じく第1端子部D
rに向かって伸びる複数のゲート配線が形成される(図示省略)。
First, the configuration of the array substrate AR will be described in the order of the manufacturing process. The array substrate AR is shown in FIG.
As shown in FIG. 4, the liquid crystal LC of the
On the side, a plurality of
A plurality of gate wirings extending toward r are formed (not shown).
これらの走査線12、補助容量線13、ゲート配線及びコモン配線COMは、第1基板
11の表面全体に亘ってアルミニウム金属、アルミニウム合金、モリブデン等の不透明な
金属層を形成した後、スピンコーティング法によってレジストを塗布し、所定のパターン
となるように露光及び現像処理を行った後、不要部分をエッチングすることにより作製さ
れる。その後、走査線12、ゲート配線、補助容量線13及び第1基板11の露出面を覆
って、酸化ケイ素ないし窒化ケイ素等の無機絶縁膜からなるゲート絶縁膜14が形成され
る。
These scanning lines 12,
次いで、ゲート絶縁膜14上に、例えばアモルファスシリコンからなる半導体層15が
形成される。この半導体層15も、ゲート絶縁膜14の表面全体に亘ってアモルファスシ
リコン層を形成した後、スピンコーティング法によってレジストを塗布し、所定のパター
ンとなるように露光及び現像処理を行った後、不要部分をエッチングすることにより作製
される。この半導体層15は、表示領域DAだけでなくダミー画素領域DPにも形成され
る。
Next, a
次いで、ダミー画素領域DPの補助容量線13と対向する部分に第1のコンタクトホー
ル19'(図5及び図6参照)を形成する。その後、半導体層15に一部乗り上げるよう
にして、ソース電極Sと、ドレイン電極Dとが形成される。この実施形態の液晶表示装置
10では、半導体層15はゲート絶縁膜14を介して走査線12の幅が部分的に広くされ
た箇所と対向配置されており、この走査線12と平面視で重畳する部分がTFTのゲート
電極Gを構成している。ソース電極Sは信号線16から分岐した部分からなる。信号線1
6及びドレイン電極Dは、それぞれアルミニウム金属、アルミニウム合金、モリブデン等
の不透明な金属で形成され、表示領域DAだけでなくダミー画素領域DPにも形成される
。そのため、ダミー画素領域DPに形成されたドレイン電極D部分は、コンタクトホール
19'を経て、補助容量線13と電気的に接続された状態となる。
Next, a
6 and the drain electrode D are each formed of an opaque metal such as an aluminum metal, an aluminum alloy, or molybdenum, and are formed not only in the display area DA but also in the dummy pixel area DP. Therefore, the drain electrode D portion formed in the dummy pixel region DP is in a state of being electrically connected to the
また、この信号線16及びドレイン電極Dの形成時に、非表示領域NDの走査線引き回
し配線GLには第1端子部Drに向かって伸びる複数のソース配線が形成されると共に、
信号線引き回し配線SLにも同じく第1端子部Drに向かって延びるソース配線が形成さ
れる(図示省略)。なお、本発明におけるゲート配線及びソース配線は、必ずしも液晶パ
ネルの走査線12ないし信号線16に接続されている配線を意味するものではなく、走査
線12と同時に形成された配線をゲート配線といい、信号線16と同時に形成された配線
をソース配線という。したがって、上記実施形態の液晶表示装置10では、ゲート絶縁膜
14の下にある配線部分がゲート配線となり、ゲート絶縁膜14の上にある配線部分がソ
ース配線となり、平面視では両者間に区別はない。
In addition, when the
Similarly, a source line extending toward the first terminal portion Dr is formed in the signal line routing line SL (not shown). Note that the gate wiring and the source wiring in the present invention do not necessarily mean wiring connected to the
そして、半導体層15、ソース電極S、ドレイン電極D、信号線16、ソース配線等及
びゲート絶縁膜14の露出部を覆うように、表示領域DA及び非表示領域ND共に、酸化
ケイ素ないし窒化ケイ素等の無機絶縁膜からなるパッシベーション膜17が形成される。
更に、表示領域DAにおいては、パッシベーション膜17を覆って樹脂材料からなる層間
膜18が形成される。層間膜18としては、透明性が良好で、電気絶縁性に優れた感光性
レジスト材料を適宜選択して使用し得る。この層間膜18は、パッシベーション膜17の
表面にスピンコーティング法によってレジストを塗布し、所定のパターンとなるように露
光及び現像処理を行った後、不要部分をエッチングすることにより作製される。
Then, both the display area DA and the non-display area ND are covered with silicon oxide or silicon nitride so as to cover the
Further, in the display area DA, an
次いで、パッシベーション膜17及び層間膜18を貫通してドレイン電極Dに達するよ
うにコンタクトホール19が形成される。更に、層間膜18を覆うように、表示領域DA
の画素領域毎にITO、IZO等の透明導電材料からなる画素電極20が形成される。こ
の画素電極20は、コンタクトホール19を経てドレイン電極Dと電気的に接続されてい
る。更に、画素電極20の表面を覆うように配向膜(図示省略)が形成されて、実施形態
の液晶表示装置10におけるアレイ基板ARが得られる。
Next, a
A
次にカラーフィルタ基板CFについて説明する。カラーフィルタ基板CFは、ガラスや
石英、プラスチック等からなる第2基板21を有している。この第2基板21には、サブ
画素毎に異なる色の光(R、G、Bあるいは無色)を透過するカラーフィルタ層22と遮
光層23が形成されている。カラーフィルタ層22と遮光層23を覆うようにしてトップ
コート層24が形成されており、トップコート層24を覆うようにしてITOないしIZ
Oからなる共通電極25が形成されている。そして、共通電極25の表面には配向膜(図
示せず)が形成されて、実施形態の液晶表示装置10のカラーフィルタ基板が完成される
。
Next, the color filter substrate CF will be described. The color filter substrate CF has a
A
そして、上述のように形成されたアレイ基板ARとカラーフィルタ基板CFと対向配置
させ、周縁部をシール材(図示せず)によってシールし、液晶LCをアレイ基板ARとカ
ラーフィルタ基板CFの間に形成された密封エリア内に封止することにより実施形態の液
晶装置10が得られる。
Then, the array substrate AR and the color filter substrate CF formed as described above are arranged to face each other, the peripheral portion is sealed with a sealing material (not shown), and the liquid crystal LC is interposed between the array substrate AR and the color filter substrate CF. By sealing in the formed sealing area, the
次に表示領域DAの周囲に形成されているダミー画素領域DPについて説明する。ダミ
ー画素領域DPは、ソースダミー画素領域SD、ゲートダミー画素領域GD及び共通ダミ
ー画素領域CDからなる。ソースダミー画素領域SDでは走査線12の間隔が狭くされて
いるが、ゲートダミー画素領域GDでは表示領域DAにおける走査線12の間隔と同じに
なっている。
Next, the dummy pixel area DP formed around the display area DA will be described. The dummy pixel region DP includes a source dummy pixel region SD, a gate dummy pixel region GD, and a common dummy pixel region CD. In the source dummy pixel area SD, the interval between the scanning lines 12 is narrowed, but in the gate dummy pixel area GD, the interval between the
そして、ダミー画素領域DPのそれぞれのダミー画素毎に、走査線12に沿って複数個
、ここでは2個の静電保護素子としてのTFT(以下、「保護TFT」という。)30が
形成されている。これらの保護TFT30は、表示領域DAに形成されているTFTと同
時に形成し易くするためにサイズは表示領域DAに形成されているTFTと実質的に同一
とされているが、チャネル幅及びチャネル長は表示領域DAに形成されているTFTのも
のよりも小さくされている。そのため、保護TFT30は、表示領域DAに形成されてい
るTFTよりも静電的に弱くなるので、表示領域DAに形成されているTFTよりも先に
静電破壊される。
A plurality of, here two, TFTs (hereinafter referred to as “protection TFTs”) 30 as electrostatic protection elements are formed along the
図2、図5及び図6の記載から明らかなように、それぞれのダミー画素において、ゲー
ト電極Gは同一の走査線12上に形成され、ソース電極Sは同一の信号線16に電気的に
接続され、更にドレイン電極Dも同一のダミー画素内に形成されている補助容量線13に
電気的に接続されている。すなわち、それぞれのダミー画素毎に、複数個の保護TFT3
0は互いに並列接続されている。
As apparent from the description of FIGS. 2, 5, and 6, in each dummy pixel, the gate electrode G is formed on the
0 are connected in parallel to each other.
このような構成のダミー画素によれば、例えば、第1端子部Drないし第2端子部Tp
から信号線引き回し配線SL(図1参照)を経て信号線16に沿って静電気が進入した場
合、最初に最も第1端子部Drないし第2端子部Tpに近い位置の信号線16に接続され
ている保護TFT30が静電破壊され、静電気は、コンタクトホール19'、補助容量線
13を経てコモン電位に流れて放電される。
According to the dummy pixel having such a configuration, for example, the first terminal portion Dr to the second terminal portion Tp
When static electricity enters along the
同様に第1端子部Drないし第2端子部Tpから走査線引き回し配線GLを経て走査線
12に沿って静電気が進入した場合においても、最初に最も第1端子部Drないし第2端
子部Tpに近い位置の走査線12に接続されている保護TFT30が静電破壊され、静電
気は、コンタクトホール19'、補助容量線13を経てコモン電位に流れて放電される。
Similarly, even when static electricity enters along the
そのため、本発明の液晶表示装置10によれば、信号線16側ないし走査線12側から
静電気が進入してきても、最も静電気が進入してきた側に近い保護TFTが静電破壊され
ることにより、他の保護TFT30及び表示領域DAのTFTは保護される。このような
保護動作は、表示領域DAに最も近い保護TFT30が静電破壊されるまで継続できるの
で、1走査線当たりないし1信号線当たりに接続されている保護TFT30の数を増加さ
せることにより、より多くの静電気進入に耐えることができるようになる。
Therefore, according to the liquid
なお、上記実施形態の液晶表示装置10では、ゲートダミー画素領域GDには1ダミー
画素分の面積内に2個のみ保護TFT30が形成されている例を示したが、このままでは
走査線12に沿って3回目の静電気進入があった場合には表示領域DAのTFTが静電破
壊されてしまうことがある。そのため、ゲートダミー画素領域GDは複数並列に形成して
1走査線当たりより多くの保護TFT30が接続されているようにすればよい。
In the liquid
[変更例]
上記実施形態の液晶表示装置10では、1ダミー画素当たり2個の保護TFT30を形
成した例を示した。この1ダミー画素当たりに形成し得る保護TFT30の数は、1ダミ
ー画素当たりの走査線12と平行な部分の幅によって定まってしまう。近年の液晶表示装
置は、高精細化されて画素サイズが小さくなり、しかも、表示領域の1ドット(1ピクセ
ル)が正方形となるようにされているため、1サブ画素の形状は長方形となっているので
、1ダミー画素当たりの走査線12と平行な部分の幅が非常に狭くなっている。
[Example of change]
In the liquid
そのため、上述の実施形態の液晶表示装置10の構成のままでは、ゲートダミー画素領
域GDの保護TFTの数を増加させるには、ゲートダミー画素領域GDの幅を増やす必要
がある。なお、ソースダミー画素領域SDにおいては、図2に示したように、走査線12
間距離を狭くできるので、ソースダミー画素領域SDの幅を増加させなくても多数の保護
TFT30を形成することが可能である。
Therefore, with the configuration of the liquid
Since the inter-distance can be narrowed, a large number of
そこで、変形例のダミー画素として、図7に示したように、1ダミー画素内において走査線12を枝状に分岐させた分岐走査線12'を形成し、1ダミー画素当たりより多くの、図7に示した例では8個の保護TFT30を形成した。このような構成とすると、特にゲートダミー画素領域GDの面積を増加させなくても、多数の保護TFT30を形成することができるようになる。
Therefore, as shown in FIG. 7, as a dummy pixel of the modification, a
なお、この変形例のダミー画素においては、製造工数を増加させないようにするために
は補助容量線13をダミー画素内にベタ状に配置することができないので、適宜ゲート配
線及びソース配線を利用してそれぞれの保護TFT30のドレイン電極Dを電気的に補助
容量線13に電気的に接続すればよい。更には、表示領域の画素電極20の場合と同様に
、ダミー画素領域に層間膜18及びダミー画素電極を形成し、このダミー画素電極を表示
領域外でコモン配線COMに接続すると共に、ダミー画素電極を層間膜18及びパッシベ
ーション膜17に形成したコンタクトホールを経て保護TFT30のドレイン電極Dと電
気的に接続してもよい。
In the dummy pixel of this modification, the
また、この変形例のダミー画素は、ゲートダミー画素領域GDだけでなく、ソースダミ
ー画素領域SD及び共通ダミー画素領域CDにおいても採用することができる。なお、こ
の変形例のダミー画素においては、走査線12から分岐した分岐走査線12'の幅は、イ
ンピーダンスを下げて、全ての保護TFT30が有効に作動するようになすため、可能な
限り太くするとよい。
Further, the dummy pixels of this modification can be employed not only in the gate dummy pixel region GD but also in the source dummy pixel region SD and the common dummy pixel region CD. In the dummy pixel of this modification, the width of the
なお、この上記実施形態においては、TNモードの縦電界方式の透過型液晶表示装置を例にとり説明したが、本発明はこれに限らず、他のモードの縦電界方式の液晶表示装置に対しても、或いは、横電界方式の液晶表示装置に対しても、更には反射部を有する液晶表示装置に対しても等しく適用可能である。特に、層間膜上に下電極及びスリットを有する上電極を備える構成のFFSモードの液晶表示装置においては、上電極又は下電極はコモン電位に接続されているので、上記変形例の構成を採用しても特に製造工数を増加させることなく簡単に保護TFT30のドレイン電極Dをコモン電位に接続することができるようになる。
In this embodiment, the TN mode vertical electric field type transmissive liquid crystal display device has been described as an example. However, the present invention is not limited to this, and other modes of the vertical electric field type liquid crystal display device are used. Alternatively, the present invention is equally applicable to a horizontal electric field type liquid crystal display device and further to a liquid crystal display device having a reflective portion. In particular, in the FFS mode liquid crystal display device having a lower electrode and an upper electrode having a slit on the interlayer film, the upper electrode or the lower electrode is connected to a common potential, so the configuration of the above modification is adopted. However, the drain electrode D of the
10…液晶表示装置 11…第1基板 12…走査線 12'…分岐走査線 13…補助
容量線 14…ゲート絶縁膜 15…半導体層 16…信号線 17…パッシベーション
膜 18…層間膜 19、19'…コンタクトホール 20…画素電極 21…第2基板
22…カラーフィルタ層 23…遮光層 24…トップコート層 25…共通電極 3
0…保護TFT AR…アレイ基板 CF…カラーフィルタ基板 DA…表示領域 ND
…非表示領域 COM…共通配線 GL…走査線引き回し配線 SL…信号線引き回し配
線 DP…ダミー画素領域 GD…ゲートダミー画素領域 SD…ソースダミー画素領域
CD…共通ダミー画素領域
DESCRIPTION OF
0 ... Protective TFT AR ... Array substrate CF ... Color filter substrate DA ... Display area ND
... non-display area COM ... common wiring GL ... scanning line routing wiring SL ... signal line routing wiring DP ... dummy pixel area GD ... gate dummy pixel area SD ... source dummy pixel area CD ... common dummy pixel area
Claims (5)
複数個の前記ダミー画素のそれぞれには、ゲート電極が前記走査線に、ソース電極が前記信号線に接続された複数の薄膜トランジスタが形成され、前記複数の薄膜トランジスタは互いに並列に接続されて前記複数の薄膜トランジスタのドレイン電極はコモン電位に接続されている液晶表示装置。 A first substrate and a second substrate are disposed opposite to each other with a liquid crystal layer interposed therebetween. On the liquid crystal layer side of the first substrate, a plurality of scanning lines and signal lines arranged in a matrix, and a display region A thin film transistor disposed near the intersection of each scanning line and signal line and a pixel area surrounded by each scanning line and signal line in the display area and electrically connected to the thin film transistor In a liquid crystal display device in which a plurality of dummy pixels surrounded by the scanning lines and signal lines are formed in the non-display area around the pixel electrode and the display area,
Each of a plurality of said dummy pixels, the gate electrode and the scanning lines are formed with a plurality of thin film transistors source electrode connected to said signal line, said plurality of thin film transistors of the plurality of connected in parallel to each other liquid crystal display device the drain electrode of the thin film transistor that is connected to the common potential.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268301A JP5271661B2 (en) | 2008-10-17 | 2008-10-17 | Liquid crystal display |
US12/547,738 US8493543B2 (en) | 2008-10-17 | 2009-08-26 | Liquid crystal display device |
KR1020090098197A KR101064389B1 (en) | 2008-10-17 | 2009-10-15 | Liquid crystal display device |
CN2009101740093A CN101726895B (en) | 2008-10-17 | 2009-10-16 | Liquid crystal display device |
TW098135065A TWI476496B (en) | 2008-10-17 | 2009-10-16 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268301A JP5271661B2 (en) | 2008-10-17 | 2008-10-17 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097024A JP2010097024A (en) | 2010-04-30 |
JP5271661B2 true JP5271661B2 (en) | 2013-08-21 |
Family
ID=42258744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268301A Active JP5271661B2 (en) | 2008-10-17 | 2008-10-17 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5271661B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6004560B2 (en) | 2011-10-06 | 2016-10-12 | 株式会社ジャパンディスプレイ | Display device |
KR102000738B1 (en) * | 2013-01-28 | 2019-07-23 | 삼성디스플레이 주식회사 | Circuit for preventing static electricity and display device comprising the same |
JP6320782B2 (en) * | 2014-02-06 | 2018-05-09 | 株式会社ジャパンディスプレイ | Array substrate |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3246194B2 (en) * | 1994-06-10 | 2002-01-15 | ソニー株式会社 | Active matrix type liquid crystal display |
JPH1062808A (en) * | 1996-08-23 | 1998-03-06 | Toshiba Corp | Liquid crystal display device |
JPH10213816A (en) * | 1997-01-31 | 1998-08-11 | Sharp Corp | Active matrix type liquid crystal display device |
JP4697524B2 (en) * | 2005-03-30 | 2011-06-08 | ソニー株式会社 | Active matrix liquid crystal display device |
US8139174B2 (en) * | 2006-01-10 | 2012-03-20 | Chimei Innolux Corporation | Display device for displaying images involving display pixels and non-display pixels |
JP2008003290A (en) * | 2006-06-22 | 2008-01-10 | Sharp Corp | Liquid crystal display device |
-
2008
- 2008-10-17 JP JP2008268301A patent/JP5271661B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010097024A (en) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8493543B2 (en) | Liquid crystal display device | |
JP5548488B2 (en) | LCD panel | |
KR101127826B1 (en) | Liquid crystal display pannel and fabricating method thereof | |
US20070252152A1 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP2003167270A (en) | Reflection type liquid crystal display device and its manufacturing method | |
KR20080025544A (en) | Liquid crystal display panel and method for manufacturing the same | |
KR20090033809A (en) | Liquid crystal display device and electronic apparatus | |
US8841679B2 (en) | Thin film transistor array panel | |
JP2010139598A (en) | Liquid crystal display panel | |
US20170219899A1 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
US8243242B2 (en) | Liquid crystal display device, method for producing same, and electronic apparatus | |
JP5271661B2 (en) | Liquid crystal display | |
US10168581B2 (en) | Display device | |
KR101423909B1 (en) | Display substrate and liquid crystal display device having the same | |
KR101172048B1 (en) | Liquid Crystal Display And Method For Fabricating The Same | |
JP5429775B2 (en) | LCD panel | |
JP5472895B2 (en) | Liquid crystal display | |
JP5100418B2 (en) | Liquid crystal display | |
JP2010217635A (en) | Liquid crystal display panel | |
KR20210054638A (en) | Liquid crystal display | |
KR20120015555A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR100637061B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
JP2010243527A (en) | Liquid crystal panel | |
US20200099014A1 (en) | Method of producing electronic component substrate, method of producing display panel, electronic component substrate, and display panel | |
KR101697272B1 (en) | Array Substrate for Liquid Crystal Display and Method for Fabricating The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100702 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5271661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |