JP5258187B2 - SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE - Google Patents
SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE Download PDFInfo
- Publication number
- JP5258187B2 JP5258187B2 JP2006293001A JP2006293001A JP5258187B2 JP 5258187 B2 JP5258187 B2 JP 5258187B2 JP 2006293001 A JP2006293001 A JP 2006293001A JP 2006293001 A JP2006293001 A JP 2006293001A JP 5258187 B2 JP5258187 B2 JP 5258187B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor element
- flow path
- fluid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子を放熱する放熱機能を有する半導体装置およびそのような半導体装置を備えた流体装置に関する。 The present invention relates to a semiconductor device having a heat dissipation function for radiating a semiconductor element and a fluid device including such a semiconductor device.
近年の情報処理用チップの高性能化に伴い、チップの発熱量が増大している。特に高機能計算機サーバーなどの情報処理用チップ(MPU)などでは発熱量の増大は顕著である。よって、発熱量の抑制や排熱機構を行なう目的で、高機能な冷却設備をチップ近傍に形成した構成や、MPUを実装する基板内に流路を形成してその流路内に液体を流す、いわゆる水冷基板を用いた構成などが採用されている(例えば特許文献1および特許文献2参照)。
しかし、冷却設備をMPU近傍に設置しようとした場合、通常の冷却用のファンなどを形成する場合に比べて冷却装置が大型となりシステムが大型化されることや冷却設備のコストが増大するという問題点があった。また、大型化を避けて簡易な冷却システムを導入しようとすると十分な冷却効率が得られず、MPUの誤作動、処理スピードの減少が起こるという問題があった。 However, when the cooling facility is installed in the vicinity of the MPU, the cooling device becomes larger and the system becomes larger and the cost of the cooling facility increases compared to the case of forming a normal cooling fan or the like. There was a point. In addition, if an attempt is made to introduce a simple cooling system while avoiding an increase in size, there has been a problem that sufficient cooling efficiency cannot be obtained, causing a malfunction of the MPU and a reduction in processing speed.
また、基板に流路を形成し、液体を介しての冷却を行ういわゆる水冷基板を使用する場合、冷却用液体は、MPUの配線基板に対する実装部分および基板を介してMPUを冷却することになるため、MPUの排熱効率を一定以上に上昇させることができないという問題があった。 Further, when a so-called water-cooled substrate that forms a flow path in the substrate and performs cooling via the liquid is used, the cooling liquid cools the MPU through the mounting portion of the MPU with respect to the wiring substrate and the substrate. Therefore, there has been a problem that the exhaust heat efficiency of the MPU cannot be increased beyond a certain level.
特に、小型の面実装コンセプトであるフリップチップ実装を行う場合には、MPUの配線基板に対する実装部分の熱抵抗が大きくなるため、MPUの熱が配線基板に逃げず、MPUの誤作動、処理スピードの減少が起こるという問題があった。 In particular, when performing flip chip mounting, which is a small surface mounting concept, the thermal resistance of the mounting portion of the MPU with respect to the wiring board increases, so the heat of the MPU does not escape to the wiring board, and the MPU malfunctions and processing speed. There was a problem that the decrease of.
本発明の目的は、半導体素子を有する小形の半導体装置であって、その半導体素子の放熱を高効率で行なうことができる半導体装置、並びにそのような半導体装置を有する流体装置を提供することである。 An object of the present invention is to provide a small-sized semiconductor device having a semiconductor element, which can perform heat dissipation of the semiconductor element with high efficiency, and a fluidic device having such a semiconductor device. .
本発明は(1)として、電極が形成された第1主面を有する半導体素子と、配線導体が形成された第2主面を有する配線基板と、前記第1主面と第2主面との間に設置され、前記電極と前記配線導体とを電気的に接続する電気接続部と、前記第1主面と第2主面との間に前記電気接続部を取り囲むように設置され、前記第1主面と第2主面とを接合する第1接合部と前記第1主面と第2主面との間において、前記電気接続部と前記第1接合部との間に前記電気接続部を取り囲むように設置され、前記第1主面と第2主面とを接合する第2接合部とを備え、前記配線基板は、前記半導体素子を冷却する冷却用流体が流れる流路を内部に有しており、前記半導体素子は、前記冷却用流体が流れる流路を内部に有しており、前記流路は、前記第1接合部と第2接合部との間において前記第2主面に開口する開口部を有しており、前記半導体素子の内部の流路は、前記第1接合部と前記第2接合部との間において前記第1主面に開口する開口部を有していることを特徴とする。
According to the present invention, as (1), a semiconductor element having a first main surface on which an electrode is formed, a wiring substrate having a second main surface on which a wiring conductor is formed, the first main surface and the second main surface, Between the first main surface and the second main surface, and so as to surround the electric connection portion, the electric connection portion for electrically connecting the electrode and the wiring conductor, The electrical connection between the electrical connection portion and the first joint portion between the first joint portion joining the first principal surface and the second principal surface and the first principal surface and the second principal surface. And a second joint portion that joins the first main surface and the second main surface, and the wiring board includes a flow path through which a cooling fluid for cooling the semiconductor element flows. It has to, the semiconductor device has a channel in which the cooling fluid flows inside the flow path, the first contact Parts and has an opening which opens into the second main surface between the second joint portion, the interior of the flow path of the semiconductor element, between the first junction and the second junction It characterized that you have an opening that opens to the first major surface in.
上記(1)の構成を前提とする本発明は、(2)として、前記第1接合部および第2接合部の少なくとも一方は、前記電極と前記配線導体とを電気的に接続することを特徴とする。
The present invention premised on the configuration of ( 1 ) is characterized in that, as ( 2 ), at least one of the first joint and the second joint electrically connects the electrode and the wiring conductor. And
上記(1)または(2)いずれかの構成を前提とする本発明は、(3)として前記半導体装置を搭載する搭載基板とを備え、前記搭載基板は、前記冷却用流体が流れる流路を内部に有し、前記配線基板の内部の流路は、前記搭載基板に対向する第3主面に開口する開口部を有し、前記搭載基板の内部の流路は、前記配線基板に対向する第4主面において、前記第3主面の開口部に対向するように開口する開口部を有することを特徴とする。
The present invention premised on the configuration of (1) or ( 2 ) includes a mounting substrate on which the semiconductor device is mounted as ( 3 ), and the mounting substrate has a flow path through which the cooling fluid flows. The flow path inside the wiring substrate has an opening opening in a third main surface facing the mounting substrate, and the flow channel inside the mounting substrate faces the wiring substrate. The fourth main surface has an opening that opens to face the opening of the third main surface.
本発明の半導体装置によれば、電極が形成された第1主面を有する半導体素子と、配線導体が形成された第2主面を有する配線基板と、第1主面と第2主面との間に設置され、電極と配線導体とを電気的に接続する電気接続部と、第1主面と第2主面との間に電気接続部を取り囲むように設置され、第1主面と第2主面とを接合する第1接合部とを備え、配線基板は、半導体素子を冷却する冷却用流体が流れる流路を内部に備え、流路は、第1接合部の内側において第2主面に開口する開口部を有することから、発熱量の大きな半導体素子を配線基板に実装した場合に、半導体素子の主面に接するように冷却用流体を流すことができる。これにより、冷却用流体が半導体素子に接して存在することから、半導体素子の冷却を効率良く行うことができる。 According to the semiconductor device of the present invention, the semiconductor element having the first main surface on which the electrode is formed, the wiring substrate having the second main surface on which the wiring conductor is formed, the first main surface and the second main surface, Between the first main surface and the second main surface so as to surround the electric connection portion, and to be electrically connected between the electrode and the wiring conductor. The wiring board includes a flow path through which a cooling fluid for cooling the semiconductor element flows, and the flow path is second inside the first joint. Since the opening portion opens on the main surface, when a semiconductor element having a large amount of heat generation is mounted on the wiring board, the cooling fluid can be flowed so as to be in contact with the main surface of the semiconductor element. Thereby, since the cooling fluid exists in contact with the semiconductor element, the semiconductor element can be efficiently cooled.
また本発明によれば、第1接合部は、電極と配線導体とを電気的に接続することから半導体素子への給電と電気信号の入力を行うことが可能となる。 Further, according to the present invention, since the first joint portion electrically connects the electrode and the wiring conductor, it is possible to supply power to the semiconductor element and input an electric signal.
また本発明によれば、第1接合部および第2接合部は、それぞれ枠状であり、流路は、第1接合部と第2接合部との間において第2主面に開口する開口部を有することから、半導体素子の主面に接するように流体を流すことができるとともに、外部と流体をより効果的に遮断することができる。これにより、流体が外気に晒されることを防ぎ、流体への異物の混入によるコンタミネーションを防ぐことができる。また流体が流れる系が小さくなるため、必要な流体の体積が小さくなり、扱う流体が少量ですむ。したがって流体を流すための動力も小さくてすみ、小量の流体を小流量で流すことが可能であり、冷却効率の高い半導体装置を実現することができる。 According to the invention, the first joint portion and the second joint portion each have a frame shape, and the flow path is an opening portion that opens to the second main surface between the first joint portion and the second joint portion. Therefore, the fluid can flow so as to be in contact with the main surface of the semiconductor element, and the outside and the fluid can be more effectively blocked. Thereby, it is possible to prevent the fluid from being exposed to the outside air, and to prevent contamination due to mixing of foreign matters into the fluid. In addition, since the system through which the fluid flows becomes smaller, the volume of the required fluid is reduced and a small amount of fluid is handled. Accordingly, the power for flowing the fluid is small, and a small amount of fluid can be flowed at a small flow rate, and a semiconductor device with high cooling efficiency can be realized.
また本発明によれば、第1接合部および第2接合部の少なくとも一方は、電極と配線導体とを電気的に接続することから、特に第1接合部が接地されている場合に第2接合部を電気的に外部から遮蔽することができる。 According to the invention, at least one of the first joint and the second joint electrically connects the electrode and the wiring conductor, so that the second joint particularly when the first joint is grounded. The portion can be electrically shielded from the outside.
また本発明によれば、電極が形成された表面を有する半導体素子と、半導体素子を収容する凹部を備え、該凹部の内表面に配線導体が形成されている基体と、半導体素子の第1主面と凹部の内表面との間に設置され、電極と配線導体とを電気的に接続する電気接続部とを備え、基体は、半導体素子を冷却する冷却用流体が流れる流路を内部に備え、流路は、凹部の内表面に開口する開口部を有することから、凹部内において、半導体素子の周囲全体を冷却用流体で満たすことができ、冷却効率を高めることができる。 According to the present invention, a semiconductor element having a surface on which an electrode is formed, a recess having a recess for accommodating the semiconductor element, and a wiring conductor is formed on the inner surface of the recess, and the first main element of the semiconductor element. An electrical connection portion that is installed between the surface and the inner surface of the recess and electrically connects the electrode and the wiring conductor, and the base body includes a flow path through which a cooling fluid for cooling the semiconductor element flows. Since the flow path has an opening that opens to the inner surface of the recess, the entire periphery of the semiconductor element can be filled with the cooling fluid in the recess, and the cooling efficiency can be improved.
また本発明によれば、基体に凹部を覆うように接合された蓋部を備えることから、流体が封止されて液体に高い圧力をかけることができ、冷却用の流体の流速を高めることができるのでより放熱効率を高めることができる。 Further, according to the present invention, since the lid is joined to the base so as to cover the recess, the fluid is sealed and high pressure can be applied to the liquid, and the flow rate of the cooling fluid can be increased. Therefore, the heat dissipation efficiency can be increased.
また本発明によれば、蓋部は、基体と同じ材料から成ることから、蓋部と凹部の接続信頼性、半導体素子の気密信頼性をより強固なものとすることができる。 Further, according to the present invention, since the lid portion is made of the same material as the base body, the connection reliability between the lid portion and the concave portion and the airtight reliability of the semiconductor element can be further strengthened.
また本発明の流体装置によれば、上述の第2主面を有する配線基板を備えたいずれかの半導体装置と半導体装置を搭載する搭載基板とを備え、搭載基板は、冷却用流体が流れる流路を内部に有し、配線基板の内部の流路は、搭載基板に対向する第3主面に開口する開口部を有し、搭載基板の内部の流路は、配線基板に対向する第4主面において、第3主面の開口部に対向するように開口する開口部を有することから、1つの流体装置に流体が流れる系全体を設けられるので、流体装置の外部に、流体を供給する構成を設けなくてもよく、流体が流れる系全体の規模を小さくすることができる。また流体が外気に晒されることを防ぎ、流体への異物の混入によるコンタミネーションを防ぐことができる。また流体が流れる系を小さくし、必要な流体の体積を小さくできるため、小量の流体を扱うことができる。したがって流体を流すための動力も小さくてすみ、小量の流体を小流量で流すことが可能であり、発熱効率の高い流体装置を実現することができる。 According to the fluid device of the present invention, any one of the semiconductor devices including the wiring substrate having the second main surface described above and a mounting substrate on which the semiconductor device is mounted is provided, and the mounting substrate has a flow through which the cooling fluid flows. The flow path inside the wiring substrate has an opening opening in the third main surface facing the mounting substrate, and the flow channel inside the mounting substrate is the fourth facing the wiring substrate. Since the main surface has an opening that opens to face the opening of the third main surface, the entire system in which the fluid flows can be provided in one fluid device, so that the fluid is supplied to the outside of the fluid device. A configuration need not be provided, and the scale of the entire system through which the fluid flows can be reduced. Further, it is possible to prevent the fluid from being exposed to the outside air and to prevent contamination due to foreign matters mixed into the fluid. Further, since the system through which the fluid flows can be reduced and the volume of the required fluid can be reduced, a small amount of fluid can be handled. Accordingly, the power for flowing the fluid can be small, and a small amount of fluid can be flowed at a small flow rate, and a fluid device with high heat generation efficiency can be realized.
また本発明の流体装置によれば、凹部を有する基体を備えた上述のいずれかの半導体装置と、半導体装置を搭載する搭載基板とを備え、搭載基板は、冷却用流体が流れる流路を内部に有し、基体の内部の流路は、搭載基板に対向する表面に開口する開口部を有し、搭載基板の内部の流路は、基体に対向する主面において、基体の表面の開口部に対向するように開口する開口部を有することを特徴とすることから、1つの流体装置に流体が流れる系全体を設けられるので、流体装置の外部に、流体を供給する構成を設けなくてもよく、流体が流れる系全体の規模を小さくすることができる。また流体が外気に晒されることを防ぎ、流体への異物の混入によるコンタミネーションを防ぐことができる。また流体が流れる系を小さくし、必要な流体の体積を小さくし、小量の流体を扱うことができる。したがって流体を流すための動力も小さくてすみ、小量の流体を小流量で流すことが可能であり、冷却効率の高い流体装置を実現することができる。 According to the fluid device of the present invention, any one of the above-described semiconductor devices including a base having a recess and a mounting substrate on which the semiconductor device is mounted are provided, and the mounting substrate includes a flow path through which a cooling fluid flows. The flow path inside the base has an opening that opens on the surface facing the mounting substrate, and the flow path inside the mounting substrate has an opening on the surface of the base on the main surface facing the base. Since the entire system through which the fluid flows can be provided in one fluid device, there is no need to provide a structure for supplying the fluid to the outside of the fluid device. Well, it is possible to reduce the scale of the entire system through which the fluid flows. Further, it is possible to prevent the fluid from being exposed to the outside air and to prevent contamination due to foreign matters mixed into the fluid. Further, the system through which the fluid flows can be reduced, the volume of the required fluid can be reduced, and a small amount of fluid can be handled. Therefore, the power for flowing the fluid is small, and a small amount of fluid can be flowed at a small flow rate, and a fluid device with high cooling efficiency can be realized.
以下に、添付の図面を参照して、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
(第1の実施の形態)
図1(a)は、本発明の第1の実施の形態による半導体装置の構成例を示す平面図であり、図1(b)は、図1(a)の半導体装置の切断面線I−I線における断面図である。図1(a),(b)に示されるように、本実施の形態による半導体装置1は、半導体素子2と配線基板3とを備える。それらは、半導体素子2の一方の主面(以下、「第1主面」という。)と、配線基板3の一方の主面(以下、「第2主面」という。)が対向するように配置されている。半導体素子2の第1主面には、複数の電極4が設けられており、この電極4と配線基板3の第2主面に設けられた配線導体(図示せず)とが接続端子5によってそれぞれ電気的に接続されている。ここで、半導体素子2が、例えば情報処理用のICチップなどである場合、半導体素子2は、配線基板3にフリップチップ接合により搭載されているとみなすことができる。
(First embodiment)
FIG. 1A is a plan view showing a configuration example of the semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional line I− of the semiconductor device in FIG. It is sectional drawing in I line. As shown in FIGS. 1A and 1B, the
さらに、上記第1主面と第2主面との間で、複数の接続端子5を取り囲むように、半導体素子2と配線基板3とを接合する枠状の接合材6が設けられている。また、配線基板3の内部には、流路7が設けられている。この流路7内に、半導体素子2を冷却するための冷却用流体を流すことができる。流路7は、接合材6の内側において、配線基板3における第2主面に開口する開口部を有する。
Further, a frame-shaped
半導体装置1は、上述したように、例えば情報処理用のICチップモジュールなどの、半導体プロセスを用いて作製された集積半導体ICであってよい。このような半導体装置1に用いられる半導体素子2は、情報処理を行う場合などに発熱する。また、半導体装置1は情報処理用ICチップモジュールのみではなく、例えば発熱量が大きなパワーモジュール、および光学装置などであってよい。すなわち、熱を発生する任意の半導体素装置に対して図1に示された構成を適用することができる。
As described above, the
半導体素子2は、主にシリコンで構成され表層および内部に電気配線が形成されている。しかし、半導体素子2を構成する材料は、シリコンに限定されるものではなく、例えば半導体内の電荷密度を減少させることによって、処理速度を向上させる場合など用いられるガリウム砒素、アルミニウムガリウム砒素、シリコンゲルマニウムなどであってよい。また、半導体装置1が光学装置である場合などは、半導体素子2は、窒化ガリウム、SiC、ダイアモンド半導体などで構成されてもよい。なお、半導体素子2はこれらの物性に限定されるものではなく、発熱量の大きな任意の材料から成る素子に対して図1に示された構成を適用することができる。
The
半導体素子2は、電気配線によって給電と処理する電気信号の授受とを行い、半導体素子2内で情報処理を行う。この場合に半導体素子2内で配線の抵抗成分などによって半導体素子2が発熱する。半導体装置1がパワーモジュールの場合、一般的に半導体素子2内に大電流が印加される。このためジュール熱効果によって半導体素子2内が発熱する。同じく、半導体装置1が光学装置の場合は、光学的なセンシングを行う場合や駆動を行う場合に大きな消費電力が必要となり、半導体素子2の部分が発熱することとなる。
The
半導体素子2の第1主面に設けられた電極4は半導体上に薄膜形成されており、Au、Cu、Alなどの金属材料からなる。半導体素子2は、この電極4を通じて外部との電気的な授受を行い、外部との電気的なやり取りを行う。
The
配線基板3は、半導体素子2を表面に実装する構造となっており、半導体素子2は、その第1主面が配線基板3の第2主面に対向するように配置されている。配線基板3は、例えばセラミックス材料、有機樹脂材料およびそれらの複合材料などの絶縁材料から成り、具体的には、例えばプリント配線基板が挙げられる。また、配線基板3は単層構造であってもよいし、多層構造であってもよい。
The
上記セラミックス材料は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラスセラミックス焼結体などである。また、有機樹脂材料は、例えばポリイミド、ガラスエポキシ樹脂などである。また、上記複合材料は、例えばセラミックスおよびガラスなどの無機粉末をエポキシ樹脂などの有機樹脂で結合して成る材料であってもよいし、ガラスから成ってもよい。 Examples of the ceramic material include an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, a silicon nitride sintered body, and a glass ceramic sintered body. The organic resin material is, for example, polyimide or glass epoxy resin. The composite material may be a material formed by bonding inorganic powders such as ceramics and glass with an organic resin such as an epoxy resin, or may be made of glass.
例えば、配線基板3は、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末などの原料粉末をシート状に形成したグリーンシートを複数枚積層し、焼成することによって形成される。配線基板3は、酸化アルミニウム質焼結体で形成するものに限らず、半導体装置1の用途などに応じて適したものを選択することが好ましい。例えば半導体素子2が情報処理用ICチップの場合、情報処理用ICチップの特性に応じて適したものを選択することが好ましい。
For example, if the
また、後述するように、配線基板3に流れる流体の特性に応じて、耐食性などの点で適した材料を選択することが好ましい。また配線基板3と半導体素子2は、互いに機械的に接続され、さらに加えて電気的に接続されるので、半導体素子2と配線基板3の熱膨張係数の差異に起因して生じる熱応力が小さくなるように、材料を選択することが好ましく、互いに接続される基板同士の熱膨張係数の差が小さくなるように材料を選択することが好ましい。
Further, as will be described later, it is preferable to select a material suitable in terms of corrosion resistance, etc., according to the characteristics of the fluid flowing through the
また、配線基板3の配線により伝送される電気信号の遅延を防止するために、配線基板3は、例えば、ポリイミドおよびガラスエポキシ樹脂などの有機樹脂材料、セラミックスおよびガラスなどの無機粉末をエポキシ樹脂などの有機樹脂で結合して成る複合材、並びに酸化アルミニウム−ホウ珪酸ガラス系および酸化リチウム系などのガラスセラミックス焼結体などのような比誘電率の小さい材料で形成することが好ましい。また、半導体素子2の発熱源で発生する熱の外部への放散性を良好とするために、例えば窒化アルミニウム質焼結体などのような熱伝導率の大きな材料で形成することが好ましい。
Further, in order to prevent a delay of an electric signal transmitted by the wiring of the
配線基板3中には流路7が形成されている。流路7を通じて冷却用の流体が配線基板3に流入、流出される。流路7は配線基板3の第2主面に形成された開口部を通じて半導体基板2の第1主面と配線基板3の第2主面の間に流体を満たすこととなる。
A
流路7は、例えば、配線基板3がセラミックの場合にはセラミックの焼成前の工程でいわゆるグリーンシートに形成された形状を積層して焼成前の加工体として、焼成後に流路7となる方法などで形成される。流路7の加工方法に関しては、本方法に限らず、研磨、ダイシング、エンドミル加工、切削加工などの後加工や、ロウ付け、半田付けなどの接合技術を用いて作製されてもよい。
For example, when the
また、接続端子5は、主に金属材料で形成されていることが多く、SnPb系半田、SnAgCu系半田、SnAg系半田、SnBi系半田、In系半田などの共晶金属が接合に用いられてもよく、An、Ag、Cuなどの金属が用いられてもよい。ICチップが電気接続される場合には実装信頼性、およびサンプルの作製性から接続端子5の高さが50〜150μmであることが望ましい。接続端子5は1つの半導体装置1内に複数子配列されている場合には、単一の材料系で作製されている必要は無く、半田材料と金属材料の組み合わせなどの異種材料同士が同一面内に分布していても良い。接続端子5の高さを高くしたい場合などには、例えば金属材料をスペーサーとして半田で電気接続を行っても良い。また金属材料と半田材料を接続しても良く、金属の種類、半田の種類も電気接続を満足する材料であれば特に上記の材料に限定されるものではない。
The
接合材6は、接続端子5を取り囲むようにしてなり、好ましくは熱硬化性樹脂、熱可塑性樹脂などの樹脂材料や、亜鉛系、BiO系、シリカ系、シリカ‐ホウ素系、などのガラス材料から成る。耐水性を重要視する場合は、特に樹脂材料ではテフロン(登録商標)系などの材料が好ましく、またガラス材料のほうがより耐水性が良い。
The
また、接合材6は、単一の材質である必要は無く、例えば接合強度を保つための金属部材と耐食性を保つためのテフロン(登録商標)系部材とを組み合わせたものでも良い。さらに、2種類の組み合わせに限定されるものではなく、3種類以上の材料を組み合わせたものであってよい。なお、接合材6は、接合強度と耐食性を併せ持つものであれば特に材質を限定されるものではない。
Further, the
流路7を流れる流体は、流体が液体の場合、冷却用の液体であると同時に、接続端子5に直接触れる構成となっているために絶縁性と金属材料に対する耐腐食性を確保しなければならない。このため、液体として、油脂系の液体、例えば一般的な鉱物油、PAO(ポリアルファオレフィン)、およびエステル系油脂などを用いることが好ましい。また、その他にも誘電体系の液体、例えば、エポキシ系樹脂、キシレン系樹脂、フェノール系樹脂などを用いることによって絶縁性と耐腐食性の両方を同時に満たすことができる。なお、これらの液体の排熱性を向上させるために絶縁性の固体成分をフィラーとして混入させておいても良く、熱容量の大きな絶縁材料である例えばアルミナ、窒化アルミニウム、結晶性のガラスなどの粉末を流体中に混入させることも可能である。この場合、第1主面と第2主面の間の空間に液体が淀み無く流れることを想定すると、好ましくはフィラーのサイズは1〜10μm程度であることが望まれる。特に、冷却用流体が樹脂の場合には、フィラーを混入すると粘度が低下し、第1主面と第2主面の間の空間に冷却用流体が流れ易くなる。
When the fluid flowing in the
他にも、液体の種類としては、気体を液化させたもの例えば液体窒素、液体ヘリウム、液体フロンなどでも良好な冷却効率と絶縁性・耐食性を満足する。 In addition, as a kind of liquid, a gas liquefied one such as liquid nitrogen, liquid helium, liquid chlorofluorocarbon, etc. satisfies satisfactory cooling efficiency and insulation / corrosion resistance.
なお、接合材6が樹脂材料で形成されている場合、冷却用液体は、樹脂材料への侵食の少ない油脂系の液体を用いることが好ましい。
In addition, when the joining
上述の半導体装置1では、接合材6の内側で接続端子5の間が満たされるように冷却用流体を流すことができる。
In the
本実施の形態による半導体装置では、発熱量の大きな半導体素子を配線基板に実装した場合に、半導体素子の主面に接するように冷却用流体を流すことができる。これにより、半導体素子が冷却用流体に直接接することから、半導体素子の冷却を効率良く行うことができる。すなわち、冷却設備を有することなく小型で、かつ半導体素子の放熱を高効率で行なうことができる半導体装置を実現することができる。 In the semiconductor device according to the present embodiment, when a semiconductor element having a large calorific value is mounted on a wiring board, a cooling fluid can be flowed so as to be in contact with the main surface of the semiconductor element. Thereby, since the semiconductor element is in direct contact with the cooling fluid, the semiconductor element can be efficiently cooled. That is, it is possible to realize a semiconductor device that is small in size and can perform heat dissipation of the semiconductor element with high efficiency without having a cooling facility.
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
図2は、本発明の第2の実施の形態による半導体装置の構成例を示す断面図である。なお、図2において、図1に示したものと同じ構成には同一の符号を付し、説明を省略する。図2に示されるように、この半導体装置9では、半導体素子10の内部に流路11を設け、この内部の流路11に冷却用流体を流している。
FIG. 2 is a sectional view showing a configuration example of a semiconductor device according to the second embodiment of the present invention. In FIG. 2, the same components as those shown in FIG. As shown in FIG. 2, in the
本実施の形態による半導体装置9の場合では、半導体素子2の第1主面と配線基板3の第2主面との間に、冷却用流体が流れる流路を形成し、その流路と半導体素子2の内部の流路11とを接続する。第1主面と第2主面との間の流路は、図2に示されるように、第1主面と第2主面との間で各接続端子5の間を埋めるように配置された接合材6に流路を設けることにより形成されてよい。また、第1主面と第2主面との間の流路は、2つの枠状の接合材6から構成されてもよい。すなわち、一方の枠状の接合材6を取り囲むように、他方の枠状の接合材6を配置し、それらの2つの接合材6の間に冷却用流体を流してもよい。その場合、配線基板3に設けられた流路7は、2つの接合材6の間において配線基板3の第2主面に開口する開口部を有し、半導体素子2の内部の流路11は、半導体素子2の第1主面に開口する開口部を有する。
In the case of the
このように半導体素子2の内部に冷却用流体を流す場合には、発熱する半導体素子2を直接冷却することができるので、半導体素子の冷却を効率良く行うことができる。
In this way, when the cooling fluid is allowed to flow inside the
なお、枠状に形成された2つの接合材6の少なくとも一方を導電性とし、第1主面の電極と第2主面の配線導体とを電気的に接続する構成にしてもよい。このような枠状の接合材6は、例えば接地導体として用いることができる。さらに、外側の枠状接合材6を接地導体とすれば、内側の枠状接合材6を電気的に外部から遮断することができる。
Note that at least one of the two
半導体素子2の内部に流路を作製する場合は、いわゆるMPUなどを形成する上でのCMOS作製用のマスキング、エッチングなどを繰り返し、3次元の空洞を作製すればよい。半導体基板2に流路を形成する場合にはD−RIE(Deep Reactive Ion Etching)などのドライエッチング、シリコン素材を酸、アルカリなどを用いてエッチングを行うウエットエッチング、レーザー加工、ハーフダイシング加工などの方法を用いて流路部分の形状に関してはフォトリソグラフィーでの形成が一般的である。若しくは、流路形成と半導体素子2の形成プロセスが異なる場合には、流路の形成されていない半導体素子2をウエハー上に作製する一方、流路が作製された基板を別途作製し、その後これらをウエハー上で貼り合わせることによって流路付の半導体素子2を得てもよい。この貼りあわせ方法としては、真空チャンバー内もしくは雰囲気チャンバー内で、半導体素子2と流路ウエハーとを熱圧着、陽極接合、直接接合、シラノール基を用いた半導体直接接合、共晶接合、若しくは金属接合する方法等が挙げられる。
When a flow path is formed inside the
接合部24は、SnPb系、SnAgCu系などの半田材料や、BiO系、V2O5系、SiO2系、SiO2ホウ素などのガラス材料やテフロン(登録商標)系、エポキシ系、ポリイミドなどの有機材料接着剤などで接合される。 The joint 24 is made of solder material such as SnPb or SnAgCu, glass material such as BiO, V2O5, SiO2 or SiO2 boron, or organic material adhesive such as Teflon (registered trademark), epoxy or polyimide. Are joined together.
なお、半導体素子10の内部に流路を作成する方法は、上記のCMOSプロセスを使用した作製もしくはウエハー接合を行う場合に限定されるものではなく、半導体素子10と流路の作製プロセスに応じて最適なプロセスで作製することが可能である。
In addition, the method of creating a flow path inside the
なお、半導体素子10の内部に冷却用流体を流すとともに、半導体素子の第1主面と配線基板3の第2主面との間に冷却用流体を満たしてもよい。すなわち、半導体装置1は、図1と図2の構成を組み合わせたような構成であってもよい。このように半導体素子2の内部および実装部分の両方に冷却用流体を流す構成では、半導体素子10の冷却をより効率良く行なうことができる。
The cooling fluid may be allowed to flow inside the
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。
(Third embodiment)
Next, a third embodiment of the present invention will be described.
図3は、本発明の第3の実施の形態による半導体装置が基板に搭載された流体装置の構成例を示す断面図である。なお、図3において、図1に示したものと同一の構成には同じ符号を付し、説明を省略する。図3に示されるように、流体装置21は、本実施の形態による半導体装置22とその半導体装置22を搭載する搭載基板23とを備えている。半導体装置22は、接合部24を介して搭載基板23に搭載されている。そして、半導体装置22は、半導体素子2と、その半導体素子2を収容する凹部を備えた基体25と、その凹部を覆うように基体1に接合された蓋体26とを備える。凹部の内表面には、配線導体(図示せず)が設けられており、半導体素子2の電極4と凹部の内表面の配線導体とが接続端子5によってそれぞれ電気的に接続されている。
FIG. 3 is a cross-sectional view showing a configuration example of a fluidic device in which a semiconductor device according to the third embodiment of the present invention is mounted on a substrate. In FIG. 3, the same components as those shown in FIG. As shown in FIG. 3, the
また、基体25の内部には、流路27が形成されている。この流路27内に、半導体素子2を冷却するための冷却用流体を流すことができる。流路27は、凹部の内表面に開口する開口部を有する。
A
搭載基板23は、ガラスエポキシ系の樹脂で作製されることが一般的である。耐水性・耐熱性を重視する場合にはテフロン(登録商標)系の材料・ポリイミドなどが用いられる。
The mounting
搭載基板23の内部には、流路28が形成されている。この流路28は、基体25の内部の流路27に接続され、流路27,28を介して基体25の凹部に冷却用流体が供給される。図3に示された構成では、接合部24は円筒状の形状を有し、内部の空洞を冷却用流体が流れる。接合部24は、導電性材料および絶縁材料のいずれから成ってもよく、たとえば金属材料、非金属無機系材料、樹脂材料などから成る。接合部材が複数存在数する場合は、全て同一の材料から成ってもよいし、異なる材料から成ってもよい。また、接合部24を、配線基板3および搭載基板23にそれぞれ接合する方法としては、錫−銀系などの半田、金−錫ろうなどの低融点ろう材、銀−ゲルマニウム系などの高融点ろう材、導電性有機樹脂などの接合材を介して接合する方法、並びにシーム溶接、電子ビーム溶接などの溶接法を用いることができる。
A
また、搭載基板23と配線基板3は電気的に接続されていてもよい。その場合、図3に示されるように、流体装置21は、電気接続部29を備えていてもよい。電気接続部29は、基体25の外表面に設けられた配線導体(図示せず)と、搭載基板23の配線導体(図示せず)とを電気的に接続する。この場合、電気接続部材28は、SnPb系半田、SnAgCu系半田、SnBi系半田、In系半田などの共晶金属等である。このほかにも搭載基板23と配線基板3との電気的な接続方法として、ソケット固定、メタルピンによる接合などの半田接合を行わない接合方法でも良く、特に接続信頼性が重視される場合にはメタルピンによるソケット実装などが用いられる。
Further, the mounting
配線基板3の流路27の開口部と搭載基板23の流路28の開口部は互いに対向している。特に、接合部分の信頼性を重視する場合には、円筒状の接合部24の内側表面をステンレス・鉄−ニッケル合金などの非腐食性の金属などの部材で囲んでおくようにしても良く、同じく耐水性、実装信頼性を向上させる場合にはテフロン(登録商標)などの樹脂材料で接続部材の内側をコーティングしてもよい。
The opening of the
また、基体25の凹部は、蓋部26によって密閉されている。凹部と蓋部26はSnPb、AuSnなどの共晶接合で接合する。このほかにもスポット溶接、YAGレーザーなどを用いたレーザー溶接、電子ビーム溶接、シーム溶接などの方法での溶接を行うことで接合されている。溶接方法としてはエポキシ樹脂などの樹脂材料を用いたシーラー接合表面活性化技術を用いた直接接合、ガラスフリット材料を用いたガラス接合そのほか陽極接合などの各種接合方法での接合が可能であり液体を流す目的を害しない限り特に接合方法に限定されるものではない。
Further, the concave portion of the
凹部は、基体25がセラミックスの場合はセラミックの焼成前の生工程でNCパンチングマシンや打ち抜き金型を用いて作製される工法で作製されてもよく、セラミックを焼成後にドリル加工、超音波ツール加工などの後加工技術を用いてもよい。
When the
凹部は、基体25が樹脂材料である場合にはドリル加工やエッチング加工、プレス整形などの方法で作製されていることが多い。
When the
蓋部26は金属材料としてはFeNiCo、合金FeNi合金などが用いられることが多い。また絶縁材料としてはアルミナ、低温焼成セラミックス(LTCC : Low Temperature Co−fired Ceramics)などのセラミックリッドであってもよく、ガラス材料で作製された蓋でも良い。
The
本実施の形態による半導体装置22によれば、基体25の凹部内において、半導体素子2の周囲全体を冷却用流体で満たすことができ、冷却効率を高めることができる。
According to the
また、上記流体装置1のように、半導体装置22を搭載基板23に搭載し、その搭載基板23に冷却用流体を貯蔵する貯蔵部を設ける等して搭載基板23から冷却用流体を供給する構成にすれば、1つの流体装置に、流体が流れる系全体を設けられるので、流体装置の外部に流体を供給する構成を設けなくてもよく、流体が流れる系全体の規模を小さくすることができる。また流体が外気に晒されることを防ぎ、流体への異物の混入によるコンタミネーションを防ぐことができる。また流体が流れる系を小さくし、必要な流体の体積を小さくし、小量の流体を扱うことができる。したがって流体を流すための動力も小さくてすみ、小量の流体を小流量で流すことが可能であり、効率の高い流体装置を実現することができる。
Also, like the
なお、基体25と蓋部26とを同一の材料で構成してもよい。図4は、そのような場合の流体装置の構成例を示す断面図である。図4に示された流体装置32において、基体32は、半導体素子2を収容する中空部を備える。基体32の材料としては、モールド樹脂などの中空構造形成可能な材質であってよい。基体25と蓋部26とを必ずしも同時に形成する必要は無く、別の工程で作製されたものを熱圧着などの方法で接合されたものでも良い。
The
このように、基体と蓋部とを同一の材料で形成した場合には、基体と蓋部との接続信頼性をより高めることができ、さらに半導体素子2の気密信頼性もより強固なものとすることができる。
As described above, when the base and the lid are formed of the same material, the connection reliability between the base and the lid can be further increased, and the hermetic reliability of the
なお、図3および図4は、半導体素子2の電極4と基体1の凹部の内表面に設けられた配線導体とがフリップチップ接合されている構成を示しているが、上記電極4と配線導体とがボンディングワイヤで接続されている場合でも、基体25の凹部内を冷却用流体で満たすことにより、半導体素子2を効率よく冷却することができる。
3 and 4 show a configuration in which the
また、第1の実施の形態および第2の実施の形態による半導体装置も搭載基板に搭載して、流体装置を構成することができる。図5は、第1の実施の形態による半導体装置1を登載した流体装置の構成例を示す断面図である。図5に示されるように、この流体装置41は、半導体装置1が登載基板23に搭載されている。なお、図5において、図1〜図4に示したものと同一の構成には同じ符号を付し、説明を省略する。
In addition, the semiconductor device according to the first embodiment and the second embodiment can also be mounted on the mounting substrate to constitute a fluid device. FIG. 5 is a cross-sectional view showing a configuration example of the fluid device on which the
本発明は前述の各実施の形態に限定されるものではなく、本発明の要旨の範囲内であれば、種々の変形は可能である。例えば、本発明の構成は半導体素子と配線基板と搭載基板と3枚の基板と素子によって構成されているが、構成によっては4枚以上の基板を有する構成であってもよく、複数の半導体素子が配線基板内に配置されている構成であってもよい。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the gist of the present invention. For example, the configuration of the present invention includes a semiconductor element, a wiring substrate, a mounting substrate, three substrates, and elements. However, depending on the configuration, a configuration having four or more substrates may be used. May be arranged in the wiring board.
1 半導体装置
2 半導体素子
3 配線基板
4 電極
5 接続端子
6 接合部材
7 流路
DESCRIPTION OF
Claims (3)
配線導体が形成された第2主面を有する配線基板と、
前記第1主面と前記第2主面との間に設置され、前記電極と前記配線導体とを電気的に接続する電気接続部と、
前記第1主面と前記第2主面との間に前記電気接続部を取り囲むように設置され、前記第1主面と前記第2主面とを接合する第1接合部と、
前記第1主面と前記第2主面との間において、前記電気接続部と前記第1接合部との間に前記電気接続部を取り囲むように設置され、前記第1主面と前記第2主面とを接合する第2接合部とを備え、
前記配線基板は、前記半導体素子を冷却する冷却用流体が流れる流路を内部に有しており、
前記半導体素子は、前記冷却用流体が流れる流路を内部に有しており、
前記流路は、前記第1接合部と第2接合部との間において前記第2主面に開口する開口部を有しており、
前記半導体素子の内部の流路は、前記第1接合部と前記第2接合部との間において前記第1主面に開口する開口部を有していることを特徴とする半導体装置。 A semiconductor element having a first main surface on which an electrode is formed;
A wiring board having a second main surface on which a wiring conductor is formed;
An electrical connecting portion that is installed between the first main surface and the second main surface and electrically connects the electrode and the wiring conductor;
A first joint that is installed so as to surround the electrical connection portion between the first main surface and the second main surface, and joins the first main surface and the second main surface;
Between the said 1st main surface and the said 2nd main surface, it installs so that the said electric connection part may be enclosed between the said electric connection part and the said 1st junction part, The said 1st main surface and the said 2nd A second joint for joining the main surface,
The wiring board has a flow path through which a cooling fluid for cooling the semiconductor element flows,
The semiconductor element has a flow path through which the cooling fluid flows,
The flow path has an opening that opens to the second main surface between the first joint and the second joint ,
The semiconductor device according to claim 1, wherein the flow path inside the semiconductor element has an opening that opens to the first main surface between the first joint and the second joint .
前記半導体装置を搭載する搭載基板とを備え、
前記搭載基板は、前記冷却用流体が流れる流路を内部に有し、
前記配線基板の内部の流路は、前記搭載基板に対向する第3主面に開口する開口部を有し、
前記搭載基板の内部の流路は、前記配線基板に対向する第4主面において、前記第3主面の開口部に対向するように開口する開口部を有することを特徴とする流体装置。 A semiconductor device according to claim 1 or 2 ,
A mounting substrate on which the semiconductor device is mounted;
The mounting substrate has a flow path through which the cooling fluid flows,
The flow path inside the wiring substrate has an opening that opens to a third main surface facing the mounting substrate,
The fluid device, wherein the flow path inside the mounting substrate has an opening portion that opens to face the opening portion of the third main surface on the fourth main surface facing the wiring substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293001A JP5258187B2 (en) | 2006-10-27 | 2006-10-27 | SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293001A JP5258187B2 (en) | 2006-10-27 | 2006-10-27 | SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112749A JP2008112749A (en) | 2008-05-15 |
JP5258187B2 true JP5258187B2 (en) | 2013-08-07 |
Family
ID=39445128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006293001A Expired - Fee Related JP5258187B2 (en) | 2006-10-27 | 2006-10-27 | SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5258187B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283861A (en) * | 2008-05-26 | 2009-12-03 | Toyota Central R&D Labs Inc | Semiconductor device |
KR20130106770A (en) | 2010-07-26 | 2013-09-30 | 하마마츠 포토닉스 가부시키가이샤 | Method for manufacturing semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147355U (en) * | 1986-03-11 | 1987-09-17 | ||
JP2710986B2 (en) * | 1989-05-23 | 1998-02-10 | 新光電気工業株式会社 | Electronic equipment |
JPH0661368A (en) * | 1992-08-05 | 1994-03-04 | Nec Corp | Flip chip type semiconductor device |
JPH10261748A (en) * | 1997-03-21 | 1998-09-29 | Fujitsu Ten Ltd | Mounting structure of semiconductor element |
JP2006165324A (en) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Structure of board mounting bga package |
-
2006
- 2006-10-27 JP JP2006293001A patent/JP5258187B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008112749A (en) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8362607B2 (en) | Integrated circuit package including a thermally and electrically conductive package lid | |
JP6416454B2 (en) | 3D integrated electronic device structure with improved heat dissipation capability | |
JP5807220B2 (en) | Interposer and semiconductor module using the same | |
US9237662B2 (en) | Device housing package and electronic apparatus employing the same | |
CN110301050B (en) | Thermoelectric element built-in package | |
US20040183172A1 (en) | Package for housing semiconductor chip, and semiconductor device | |
JP4822820B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6272140B2 (en) | Semiconductor element storage package and semiconductor device including the same | |
JP4480598B2 (en) | Electronic component storage package and electronic device | |
CN111769087A (en) | Heat dissipation and integration integrated structure of high-power GaN device and manufacturing method | |
JP5258187B2 (en) | SEMICONDUCTOR DEVICE AND FLUID DEVICE EQUIPPED WITH SEMICONDUCTOR DEVICE | |
JP2006237103A (en) | Thermally conductive member and electronic apparatus | |
CN212848377U (en) | Heat dissipation and integration integrated structure of high-power GaN device | |
US11721600B2 (en) | Method for forming hermetic package for a power semiconductor | |
JP6034054B2 (en) | Electronic component storage package and electronic device | |
JP6166101B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP3860831B2 (en) | Optical semiconductor element storage package | |
JP5992785B2 (en) | Semiconductor element storage package and semiconductor device | |
JP2006100410A (en) | Package for storing electronic component, and electronic apparatus | |
JP2005079386A (en) | Power semiconductor application apparatus | |
JP2005159251A (en) | Electronic part housing package, and electronic equipment | |
CN115315064A (en) | Airtight packaging assembly based on embedded micro-channel printed circuit board and preparation method thereof | |
JP2006324391A (en) | Package for storing electronic component, and electronic device | |
JP2006013352A (en) | Package for storing therein optical semiconductor device, and optical semiconductor apparatus | |
JP2003248151A (en) | Optical semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5258187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |