JP5257666B2 - Load control device and lighting apparatus - Google Patents
Load control device and lighting apparatus Download PDFInfo
- Publication number
- JP5257666B2 JP5257666B2 JP2008225470A JP2008225470A JP5257666B2 JP 5257666 B2 JP5257666 B2 JP 5257666B2 JP 2008225470 A JP2008225470 A JP 2008225470A JP 2008225470 A JP2008225470 A JP 2008225470A JP 5257666 B2 JP5257666 B2 JP 5257666B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- oscillation signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 62
- 230000005669 field effect Effects 0.000 description 72
- 239000003990 capacitor Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
本発明は、インバータ回路の対をなすスイッチング素子を交互にオンオフさせる制御が可能なドライバ回路を有する負荷制御装置およびこれを備えた照明器具に関する。 The present invention relates to a load control device having a driver circuit capable of controlling to alternately turn on and off switching elements forming a pair of inverter circuits, and a lighting fixture including the load control device.
従来、この種の負荷制御装置としての放電灯点灯装置は、例えば、交流、あるいは直流の入力電源を平滑および昇圧あるいは降圧して得た直流電圧を交流電圧に変換するハーフブリッジ形のインバータ回路と、このインバータ回路の出力間に接続されインダクタおよびコンデンサを備えたＬＣ共振回路とを備えており、このＬＣ共振回路の共振作用によって、このＬＣ共振回路の出力側に装着した熱陰極型の放電灯を始動、点灯させている。 Conventionally, a discharge lamp lighting device as a load control device of this type includes, for example, a half-bridge type inverter circuit that converts a DC voltage obtained by smoothing and boosting or stepping down an AC or DC input power source into an AC voltage, A hot-cathode discharge lamp mounted on the output side of the LC resonance circuit by the resonance action of the LC resonance circuit. Is started and lit.
このようなインバータ回路の２つのスイッチング素子である電界効果トランジスタ(ＦＥＴ)は、制御回路である制御ＩＣからの発振信号によりドライバ回路であるドライバＩＣを介して駆動される。具体的に、１つの発振信号で電界効果トランジスタを駆動する場合、制御ＩＣからドライバＩＣへの発振信号がハイレベルの場合にはハイサイドの電界効果トランジスタがオンし、制御ＩＣからドライバＩＣへの発振信号がローレベルの場合にはローサイドの電界効果トランジスタがオンする(例えば、特許文献１参照。)。
しかしながら、上述の放電灯点灯装置では、インバータ回路を停止させる際に、ドライバＩＣへの発振信号をハイレベルで停止させた場合にはハイサイドの電界効果トランジスタがオンした状態で停止し、ドライバＩＣへの発振信号をローレベルの状態で停止させた場合にはローサイドの電界効果トランジスタがオンした状態で停止するなど、いずれか一方の電界効果トランジスタが必ずオンした状態で停止するという問題を有している。 However, in the above-described discharge lamp lighting device, when the inverter circuit is stopped, if the oscillation signal to the driver IC is stopped at a high level, the high-side field effect transistor is stopped and the driver IC is stopped. When the oscillation signal is stopped in a low level state, there is a problem that one of the field effect transistors is always turned on, for example, the low side field effect transistor is turned on. ing.
また、各電界効果トランジスタを同時に停止する入力端子をドライバＩＣ側に設けることも考えられるものの、この場合、ドライバＩＣ側のピン数が増加し、小型化に適さないという問題がある。 Further, although it is conceivable to provide an input terminal on the driver IC side for simultaneously stopping the field effect transistors, in this case, the number of pins on the driver IC side increases and there is a problem that it is not suitable for miniaturization.
本発明は、このような点に鑑みなされたもので、小型化に対応しつつインバータ回路の停止時にスイッチング素子をともにオフさせることが可能な負荷制御装置およびこれを備えた照明器具を提供することを目的とする。 The present invention has been made in view of the above points, and provides a load control device capable of turning off both switching elements when an inverter circuit is stopped while corresponding to downsizing, and a lighting fixture including the load control device. With the goal.
請求項１記載の負荷制御装置は、直流電源と；対をなすスイッチング素子を有し、これらスイッチング素子のスイッチング動作により直流電源からの直流出力を交流に変換するインバータ回路と；負荷にインバータ回路の出力周波数に応じた電圧を印加する共振回路と；互いに異なる少なくとも３つの電圧状態を有する発振信号を出力可能な制御回路と；この制御回路と１つの信号線により接続され、この信号線を介して制御回路から出力された発振信号の異なる電圧状態に応じて、スイッチング素子を交互にオンオフさせる制御とスイッチング素子をともにオフさせる制御とが可能なドライバ回路と；を具備しているものである。
The load control device according to
直流電源は、例えば電池電源および整流化直流電源のいずれであってもよい。また、整流化直流電源の場合、平滑化および非平滑化直流電源のいずれであってもよい。さらに、所望により整流化直流電源に直流チョッパなどのスイッチングレギュレータからなる直流−直流コンバータを組み合わせることができる。 The DC power source may be, for example, either a battery power source or a rectified DC power source. In the case of a rectified DC power supply, either a smoothed or non-smoothed DC power supply may be used. Furthermore, a DC-DC converter composed of a switching regulator such as a DC chopper can be combined with a rectified DC power supply as desired.
インバータ回路は、例えば電界効果トランジスタなどの対をなすスイッチング素子の動作により直流電圧を高周波電圧に変換して出力できれば、ハーフブリッジ形、フルブリッジ形などいずれでもよい。 The inverter circuit may be either a half-bridge type or a full-bridge type as long as it can convert a DC voltage into a high-frequency voltage by an operation of a pair of switching elements such as a field effect transistor.
共振回路は、例えばインダクタおよびコンデンサなどを備え、印加されたインバータ回路の出力を共振により波形変換するとともに、共振の程度を加減して負荷の各種動作モードに応じた所要の電圧を負荷に印加する。 The resonance circuit includes, for example, an inductor and a capacitor, and converts the waveform of the output of the applied inverter circuit by resonance, and applies a required voltage according to various operation modes of the load to the load by adjusting the degree of resonance. .
負荷は、例えば熱陰極形蛍光ランプや高圧放電灯などの放電灯があるがこれらに限定されない。 Examples of the load include, but are not limited to, a discharge lamp such as a hot cathode fluorescent lamp and a high-pressure discharge lamp.
制御回路は、例えばＣＰＵおよびＲＡＭなどを備えソフトウェアによって制御されるものでもよく、あるいは、半導体集積回路をハード的に構成してもよい。 The control circuit may include a CPU and a RAM, for example, and may be controlled by software, or the semiconductor integrated circuit may be configured in hardware.
ドライバ回路は、例えば発振器を内部に有さない単ドライバである。 The driver circuit is, for example, a single driver that does not have an oscillator inside.
請求項２記載の負荷制御装置は、請求項１記載の負荷制御装置において、ドライバ回路は、信号線を介して制御回路から出力された発振信号の最も低い電圧状態に基づき、対をなすスイッチング素子をともにオフさせる第１閾値が設定された第１コンパレータと、第１閾値よりも大きく、信号線を介して制御回路から出力された発振信号の残りの他の電圧状態に基づき、対をなすスイッチング素子を選択的にオンさせる第２閾値が設定された第２コンパレータとを備えているものである。
The load control device according to claim 2 is the load control device according to
発振信号の最も低い電圧状態とは、例えば発振信号が０．５Ｖ以下など、グランドレベルである状態をいう。 The lowest voltage state of the oscillation signal refers to a state where the oscillation signal is at a ground level such as 0.5 V or less.
発振信号の残りの他の電圧状態とは、例えば発振信号が１．５Ｖおよび５Ｖなどである状態をいう。 The remaining voltage state of the oscillation signal refers to a state where the oscillation signal is 1.5V, 5V, and the like, for example.
第２閾値は、第２コンパレータの基準電圧となるものである。 The second threshold is a reference voltage for the second comparator.
請求項３記載の負荷制御装置は、請求項２記載の負荷制御装置において、制御回路は、対をなす制御用スイッチング素子を有し、これら制御用スイッチング素子のスイッチング動作により発振信号を出力する出力回路と、この出力回路の低圧側の制御用スイッチング素子に対して接続され、この低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を第１閾値よりも大きく第２閾値以下の所定のバッファ電圧とするバッファ部と、所定の信号によりバッファ部のバッファ電圧をキャンセルし、低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を第１閾値以下の電圧状態とするキャンセル部とを備えているものである。 A load control device according to a third aspect is the load control device according to the second aspect, wherein the control circuit has a pair of control switching elements and outputs an oscillation signal by a switching operation of the control switching elements. The oscillation signal output from the signal line via the low-voltage control switching element is connected to the circuit and the low-voltage control switching element of the output circuit. A buffer unit having a predetermined buffer voltage and a buffer state in which the buffer voltage of the buffer unit is canceled by a predetermined signal, and the oscillation signal output from the signal line via the control switching element on the low voltage side is a voltage state equal to or lower than the first threshold value And a cancel unit.
出力回路は、例えば電界効果トランジスタなどの対をなす制御用スイッチング素子をトーテンポール状に有するトーテンポール回路などである。 The output circuit is, for example, a totem pole circuit having a pair of control switching elements such as field effect transistors in a totem pole shape.
バッファ部は、例えば低圧側の制御用スイッチング素子に対して直列に接続されたバッファ用スイッチング素子をバッファによりスイッチングするものである。 The buffer unit switches, for example, a buffer switching element connected in series with a control switching element on the low-voltage side using a buffer.
キャンセル部は、例えば制御回路の出力側とグランド電位との間に、低圧側の制御用スイッチング素子と並列に接続されている電界効果トランジスタなどのキャンセル用スイッチング素子などである。 The canceling unit is, for example, a canceling switching element such as a field effect transistor connected in parallel with the control switching element on the low voltage side between the output side of the control circuit and the ground potential.
請求項４記載の照明器具は、負荷としての放電灯が装着可能な器具本体と；放電灯を点灯させる請求項１ないし３いずれか一記載の負荷制御装置と；を具備しているものである。
The lighting fixture according to claim 4 is provided with a fixture main body to which a discharge lamp as a load can be attached; and a load control device according to any one of
請求項１記載の負荷制御装置によれば、制御回路とドライバ回路とを１つの信号線により接続し、制御回路から出力された発信信号の少なくとも３つの異なる電圧状態に応じて、ドライバ回路でスイッチング素子を交互にオンオフさせる制御とスイッチング素子をともにオフさせる制御とを可能とすることにより、対をなすスイッチング素子をともに停止させるための停止制御用の端子などをドライバ回路側に別途設けることなく小型化に対応しつつ、対をなすスイッチング素子をインバータ回路の停止時にともにオフさせることが可能になる。 According to the load control device of the first aspect, the control circuit and the driver circuit are connected by one signal line, and switching is performed by the driver circuit in accordance with at least three different voltage states of the transmission signal output from the control circuit. By enabling control to turn on and off the elements alternately and control to turn off both of the switching elements, it is compact without providing a separate stop control terminal on the driver circuit side to stop both of the paired switching elements. It is possible to turn off both of the paired switching elements when the inverter circuit is stopped.
請求項２記載の負荷制御装置によれば、請求項１記載の負荷制御装置の効果に加えて、第１閾値を設定した第１コンパレータにより、信号線を介して制御回路から出力された発振信号の最も低い電圧状態に基づいて対をなすスイッチング素子をともにオフさせ、第１閾値よりも大きい第２閾値を設定した第２コンパレータにより、信号線を介して制御回路から出力された発振信号の残りの他の電圧状態に基づいて対をなすスイッチング素子を選択的にオンさせることで、制御回路から出力された発振信号の異なる電圧状態に応じて、スイッチング素子をともにオフさせる制御とスイッチング素子を交互にオンオフさせる制御とが容易に可能になる。
According to the load control device of claim 2, in addition to the effect of the load control device of
請求項３記載の負荷制御装置によれば、請求項２記載の負荷制御装置の効果に加えて、出力回路の低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を、バッファ部により第１閾値よりも大きく第２閾値以下の所定のバッファ電圧とすることで、第１閾値が設定された第１コンパレータの出力を、出力回路側からの発振信号により容易に切り替えできるとともに、所定の信号によりキャンセル部がバッファ部のバッファ電圧をキャンセルして低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を第１閾値以下の電圧状態とすることで、第２閾値が設定された第２コンパレータの出力を、出力回路側からの発振信号により容易に切り替えできる。 According to the load control device of claim 3, in addition to the effect of the load control device of claim 2, the oscillation signal output from the signal line via the control switching element on the low voltage side of the output circuit is buffered. By making the predetermined buffer voltage larger than the first threshold and lower than the second threshold by the unit, the output of the first comparator set with the first threshold can be easily switched by the oscillation signal from the output circuit side, The cancellation unit cancels the buffer voltage of the buffer unit by a predetermined signal, and the oscillation signal output from the signal line via the control switching element on the low voltage side is set to a voltage state equal to or lower than the first threshold value, whereby the second threshold value is obtained. Can be easily switched by an oscillation signal from the output circuit side.
請求項４記載の照明器具によれば、請求項１ないし３いずれか一記載の負荷制御装置を備えることで、それぞれの効果を奏することができる。
According to the lighting fixture of Claim 4, each effect can be show | played by providing the load control apparatus as described in any one of
以下、本発明の一実施の形態を図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図１は負荷制御装置の制御回路の要部およびドライバ回路の要部の回路図、図２は負荷制御装置の制御回路からの発振信号とドライバ回路の高圧側のスイッチング素子への出力とを示すタイミングチャート、図３は負荷制御装置の回路図、図４は負荷制御装置を適用した照明器具の斜視図である。 FIG. 1 is a circuit diagram of a main part of a control circuit of a load control device and a main part of a driver circuit, and FIG. 2 shows an oscillation signal from the control circuit of the load control device and an output to a switching element on the high voltage side of the driver circuit. FIG. 3 is a timing chart, FIG. 3 is a circuit diagram of the load control device, and FIG. 4 is a perspective view of a lighting fixture to which the load control device is applied.
図３に示すように、負荷制御装置としての放電灯点灯装置10は、直流電源11の出力側に、この直流電源11からの直流出力(直流電圧)を高周波交流電圧に変換して出力するインバータ回路12が接続され、このインバータ回路12の出力側に、このインバータ回路12の出力周波数に応じた電圧を出力する共振回路13が接続され、この共振回路13の出力側に負荷としての例えば熱陰極形蛍光ランプなどの放電灯FLが着脱可能に装着される。また、この放電灯点灯装置10には、インバータ回路12の動作を制御する制御回路16と、この制御回路16から出力される発振信号によりインバータ回路12を駆動するドライバ回路17が設けられ、これら制御回路16とドライバ回路17とが、１つの信号線18により互いに接続されている。
As shown in FIG. 3, a discharge
直流電源11は、例えば電池電源、あるいは、１００Ｖ〜２４２Ｖなどの交流や直流の入力電源を整流化した直流電源などである。 The DC power source 11 is, for example, a battery power source or a DC power source obtained by rectifying an AC or DC input power source such as 100V to 242V.
インバータ回路12は、ハーフブリッジ形インバータであり、直列接続された２つのスイッチング素子としての電界効果トランジスタ(ＦＥＴ)Q1，Q2を有している。 The inverter circuit 12 is a half-bridge type inverter and has field effect transistors (FETs) Q1 and Q2 as two switching elements connected in series.
共振回路13は、電界効果トランジスタQ2の両端に接続された直流カット用のコンデンサC1と、インダクタである共振インダクタンスＬとの直列回路を備えるとともに、この共振インダクタンスＬの出力側に、放電灯FLと並列にコンデンサである共振コンデンサC2が接続されている。 The resonance circuit 13 includes a series circuit of a DC cut capacitor C1 connected to both ends of the field effect transistor Q2 and a resonance inductance L as an inductor, and a discharge lamp FL and an output side of the resonance inductance L A resonant capacitor C2, which is a capacitor, is connected in parallel.
放電灯FLは、各フィラメントFLa，FLbに対して、コンデンサおよびインダクタなどの図示しない予熱回路が接続されている。 In the discharge lamp FL, a preheating circuit (not shown) such as a capacitor and an inductor is connected to each filament FLa, FLb.
制御回路16は、図１に示すように、電界効果トランジスタQ3，Q4により構成される出力回路21と、電界効果トランジスタQ4に接続される電界効果トランジスタQ5およびこの電界効果トランジスタQ5に接続されるバッファ用コンパレータであるバッファBAを備えたバッファ部22と、電界効果トランジスタQ6，Q7により構成され出力回路21と信号線18に接続される出力端子OUTとの間に接続される停止制御回路23とを有している。
As shown in FIG. 1, the
出力回路21は、高圧側の電界効果トランジスタQ3と、図示しない発信手段である発振器側からの信号OSCにより低圧側の電界効果トランジスタQ4とのスイッチング動作をすることで、発振信号を出力可能なものである。ここで、信号OSCは、例えばハイレベルとローレベルとを交互に繰り返すパルス状の信号である。 The output circuit 21 can output an oscillation signal by performing a switching operation between the high-voltage field effect transistor Q3 and the low-voltage field-effect transistor Q4 by a signal OSC from the oscillator which is a transmission means (not shown). It is. Here, the signal OSC is, for example, a pulse-like signal that alternately repeats a high level and a low level.
電界効果トランジスタQ3は、制御用スイッチング素子としての例えばｐチャネル型のＭＯＳＦＥＴであり、ソースが正出力電圧である５．０Ｖ側と接続され、ドレインが電界効果トランジスタQ6のソースと接続され、ゲートが電界効果トランジスタQ4のゲート、および、発振器側と接続されている。 The field effect transistor Q3 is, for example, a p-channel type MOSFET as a control switching element, the source is connected to the 5.0 V side which is a positive output voltage, the drain is connected to the source of the field effect transistor Q6, and the gate is It is connected to the gate of the field effect transistor Q4 and the oscillator side.
電界効果トランジスタQ4は、制御用スイッチング素子としての例えばｎチャネル型のＭＯＳＦＥＴであり、ドレインが電界効果トランジスタQ6，Q7のドレインとそれぞれ接続され、ソースがバッファ部22の電界効果トランジスタQ5のドレインと接続されている。 The field effect transistor Q4 is, for example, an n-channel type MOSFET as a control switching element, the drain is connected to the drains of the field effect transistors Q6 and Q7, and the source is connected to the drain of the field effect transistor Q5 in the buffer unit 22. Has been.
バッファ部22は、出力回路21の低圧側の電界効果トランジスタQ5から信号線18へと出力される発振信号をバッファ電圧(クランプ電圧)、例えば１．５Ｖとするものである。
The buffer unit 22 sets an oscillation signal output from the low-voltage field effect transistor Q5 of the output circuit 21 to the
電界効果トランジスタQ5は、キャンセル用スイッチング素子としての例えばｎチャネル型のＭＯＳＦＥＴであり、ソースがグランド電位と接続され、ドレインが抵抗器R1を介して５．０Ｖと接続され、かつ、ゲートがバッファBAの出力端子と接続されている。 The field effect transistor Q5 is, for example, an n-channel MOSFET as a canceling switching element, the source is connected to the ground potential, the drain is connected to 5.0 V via the resistor R1, and the gate is a buffer BA. Is connected to the output terminal.
バッファBAは、非反転入力端子が電界効果トランジスタQ4，Q5の接続点に接続され、反転入力端子が所定のバッファ電圧に接続され、かつ、負電源入力端子がグランド電位に接続されている。 The buffer BA has a non-inverting input terminal connected to the connection point of the field effect transistors Q4 and Q5, an inverting input terminal connected to a predetermined buffer voltage, and a negative power supply input terminal connected to the ground potential.
停止制御回路23は、図示しない停止信号出力手段からの所定の信号STOPに応じて、出力回路21からの発振信号を最も低い電圧状態であるグランドレベル、例えば０．５Ｖ以下とする状態と、他の２つの電圧状態、例えば１．５Ｖと５Ｖとのそれぞれの状態とを切り替えるものである。
In response to a predetermined signal STOP from a stop signal output means (not shown), the
電界効果トランジスタQ6は、停止制御用スイッチング素子としての例えばｐチャネル型のＭＯＳＦＥＴであり、また、電界効果トランジスタQ7は、停止制御用スイッチング素子としての例えばｎチャネル型のＭＯＳＦＥＴであり、それぞれのドレインが制御回路16の出力端子OUTと接続され、それぞれのゲートが停止信号出力手段側と接続されている。さらに、電界効果トランジスタQ7のソースは、グランド電位に接続されている。
The field effect transistor Q6 is, for example, a p-channel type MOSFET as a stop control switching element, and the field effect transistor Q7 is, for example, an n-channel type MOSFET as a stop control switching element, each drain being The
ここで、電界効果トランジスタQ7は、停止信号出力手段からの所定の信号STOPによりバッファ部22のバッファ電圧をキャンセルするキャンセル部となっている。 Here, the field effect transistor Q7 is a cancel unit that cancels the buffer voltage of the buffer unit 22 by a predetermined signal STOP from the stop signal output means.
この結果、制御回路16は、停止信号出力手段からの信号STOPがローレベルのとき、図２に示すように、例えば１．５Ｖと５Ｖとを交互に繰り返すパルス状の発振信号を信号線18(図１)を介してドライバ回路17(図１)の入力端子INへと出力し、停止信号出力手段からの信号STOPがハイレベルのとき、０．５Ｖ以下の発振信号を信号線18(図１)を介してドライバ回路17(図１)の入力端子INへと出力するように構成されている。
As a result, when the signal STOP from the stop signal output means is at the low level, the
一方、ドライバ回路17は、図１に示すように、信号線18と接続される入力端子INに対して、抵抗器R2と、第１コンパレータIC1と、第２コンパレータIC2とが並列に接続され、この第２コンパレータIC2の出力側が制御部であるコントロール部Ｃに接続されている。コントロール部Ｃには、電源電圧端子Vccに接続された不足電圧を検出する不足電圧検出部28が接続され、電源電圧端子Vccには、さらにダイオードＤを介して定電圧部29が接続されている。また、コントロール部Ｃの出力側は、レベルシフト用のレベルシフト回路32を介して高圧側の電界効果トランジスタQ1(図３)の駆動用の高圧側駆動部であるＨドライバ33と接続されているとともに、低圧側の電界効果トランジスタQ2(図３)の駆動用の低圧側駆動部であるＬドライバ34と接続されている。すなわち、このドライバ回路17は、内部に発振器を有さない単ドライバである。
On the other hand, as shown in FIG. 1, the
第１コンパレータIC1は、信号線18を介して制御回路16から出力された発振信号のうち、最も低い電圧状態、すなわちグランドレベルの電圧状態のとき、すなわち、所定の信号STOPがハイレベルになった状態での制御回路16側からの発振信号によりコントロール部Ｃを停止させて電界効果トランジスタQ1，Q2をともにオフさせるためのもので、反転入力端子が、第１閾値を設定するための第１閾値設定部37の正電圧側と接続され、非反転入力端子が、入力端子INに接続され、出力端子がフィルタ回路38を介してコントロール部Ｃへと接続されている。
The first comparator IC1 has the lowest voltage state among the oscillation signals output from the
ここで、第１コンパレータIC1は、例えばハイレベル用とローレベル用とで第１閾値が異なる、いわゆるヒステリシスコンパレータであり、例えばハイレベル用が１Ｖに設定され、ローレベル用が０．５Ｖに設定されている。 Here, the first comparator IC1 is a so-called hysteresis comparator in which the first threshold value is different for high level and low level, for example, the high level is set to 1V, and the low level is set to 0.5V. Has been.
第２コンパレータIC2は、信号線18を介して制御回路16から出力された発振信号のうち、最も低い電圧状態以外の２つの電圧状態、すなわち１．５Ｖと５Ｖとの電圧状態に応じて、電界効果トランジスタQ1，Q2を選択的にオンさせるためのもので、反転入力端子が、入力端子INと接続されているとともに、非反転入力端子が、第２閾値を設定するための第２閾値設定部39の正電圧側と接続されている。
The second comparator IC2 generates an electric field according to two voltage states other than the lowest voltage state among the oscillation signals output from the
ここで、第２コンパレータIC2は、例えばハイレベル用とローレベル用とで第２閾値が異なる、いわゆるヒステリシスコンパレータであり、例えばハイレベル用が４Ｖに設定され、ローレベル用が２Ｖに設定されている。 Here, the second comparator IC2 is a so-called hysteresis comparator in which the second threshold value is different for high level and low level, for example, the high level is set to 4V, and the low level is set to 2V. Yes.
コントロール部Ｃは、例えば第２コンパレータIC2からの信号に対して所定のデッドタイムDT(図２)を生成するデッドタイム生成回路、各種論理ゲート、第２コンパレータIC2からの信号をレベルシフトするコントロール部レベルシフト回路、レベルシフト回路32に接続されるパルス生成回路、および、Ｌドライバ34に接続される遅延回路などを備えており、第１コンパレータIC1からの出力がローレベルであるときに各ドライバ33，34に対して停止動作をさせる信号を出力するように構成されている。
The control unit C includes, for example, a dead time generation circuit for generating a predetermined dead time DT (FIG. 2) for the signal from the second comparator IC2, various logic gates, and a control unit for level shifting the signal from the second comparator IC2. Each of the drivers 33 includes a level shift circuit, a pulse generation circuit connected to the
不足電圧検出部28は、不足電圧を検出した際に、コントロール部Ｃからの出力を、各ドライバ33，34に対して停止動作をさせる信号とするように構成されている。
The
レベルシフト回路32は、コントロール部Ｃの出力に対して、レベルシフト用スイッチング素子としての電界効果トランジスタQ8，Q9のゲートがそれぞれ接続され、これら電界効果トランジスタQ8，Q9のドレインが抵抗器R3，R4を介してブートストラップ端子VBに接続されて構成されている。
In the
電界効果トランジスタQ8，Q9は、例えばｎチャネル型のＭＯＳＦＥＴであり、各ソースがグランド電位に接続され、各ドレインがＨドライバ33に接続されている。 The field effect transistors Q8 and Q9 are, for example, n-channel MOSFETs, each source is connected to the ground potential, and each drain is connected to the H driver 33.
Ｈドライバ33は、例えば図示しない不足電圧検出回路、フリップフロップ、論理ゲート、および、対をなすスイッチング素子をトーテンポール状に接続した高圧側出力部などを備えており、ブートストラップ端子VBおよび低電圧端子VSにそれぞれ接続され、出力側が高圧側出力端子HOUTに接続されている。 The H driver 33 includes, for example, an unillustrated undervoltage detection circuit, a flip-flop, a logic gate, and a high-voltage side output unit in which a pair of switching elements are connected in a totem pole shape, and a bootstrap terminal VB and a low voltage terminal Each is connected to VS, and the output side is connected to the high-voltage side output terminal HOUT.
Ｌドライバ34は、例えば図示しないフリップフロップ、論理ゲート、および、対をなすスイッチング素子をトーテンポール状に接続した低圧側出力部などを備えており、電源電圧端子Vccおよびグランド端子GNDにそれぞれ接続され、出力側が低圧側出力端子LOUTに接続されている。
The
このように構成された放電灯点灯装置10は、図４に示すような照明器具に適用できる。この照明器具は、放電灯点灯装置10が配置された器具本体41、この器具本体41の両端に直管形の放電灯FLが装着されるソケット42などを備えている。
The discharge
次に、上記一実施の形態の動作を説明する。 Next, the operation of the above embodiment will be described.
電源が投入されると、制御回路16はドライバ回路17を介して電界効果トランジスタQ1，Q2のスイッチング動作を制御してインバータ回路12を起動し、共振回路13によりインバータ回路12の出力周波数に対応して昇圧した電圧を出力し、予熱回路を用いてフィラメントFLa，FLbを予熱するなど、放電灯FLを適宜始動制御することで、放電灯FLが点灯に至る。
When the power is turned on, the
このとき、制御回路16において、通常動作時には、停止信号出力手段からの所定の信号STOPがローレベルとなっており、停止制御回路23において、電界効果トランジスタQ6がオン、電界効果トランジスタQ7がオフとなっている。
At this time, in the normal operation of the
この状態で、発振器からの信号OSCにより、電界効果トランジスタQ3，Q4が選択的に交互にオンオフし、出力回路21から出力端子OUTおよび信号線18を介してドライバ回路17へと、信号OSCが反転された発振信号が出力される。
In this state, the field effect transistors Q3 and Q4 are selectively turned on and off alternately by the signal OSC from the oscillator, and the signal OSC is inverted from the output circuit 21 to the
電界効果トランジスタQ3がオン(電界効果トランジスタQ4がオフ)となっている状態では、この電界効果トランジスタQ3に接続された５．０Ｖが電界効果トランジスタQ6を介して出力端子OUTへと出力される。 In a state where the field effect transistor Q3 is turned on (the field effect transistor Q4 is turned off), 5.0 V connected to the field effect transistor Q3 is output to the output terminal OUT via the field effect transistor Q6.
一方、電界効果トランジスタQ4がオン(電界効果トランジスタQ3がオフ)となっている状態では、バッファ部22のバッファBAにより電界効果トランジスタQ5を介して電圧がクランプされることで１．５Ｖが出力端子OUTへと出力される。 On the other hand, when the field effect transistor Q4 is turned on (the field effect transistor Q3 is turned off), the voltage is clamped via the field effect transistor Q5 by the buffer BA of the buffer unit 22, so that 1.5V is output terminal Output to OUT.
すなわち、出力端子OUTからは、図２に示すように、ハイレベルとして５．０Ｖ、ローレベルとして１．５Ｖの発振信号がドライバ回路17側へと出力される。
That is, from the output terminal OUT, as shown in FIG. 2, an oscillation signal having a high level of 5.0 V and a low level of 1.5 V is output to the
このとき、ドライバ回路17では、この発振信号が入力端子INから入力される。この発信信号は、１．５Ｖ／５．０Ｖで発振しているため、ハイレベル用の第１閾値が１．０Ｖに設定されている第１コンパレータIC1は、コントロール部Ｃへとハイレベル出力し、このコントロール部Ｃが動作される。
At this time, in the
また、ハイレベル用の第２閾値が４Ｖ、ローレベル用の第２閾値が２Ｖに設定されている第２コンパレータIC2は、発振信号が２Ｖより小さい１．５Ｖのときローレベルと認識し、発振信号が４Ｖより大きい５Ｖのときハイレベルと認識してコントロール部Ｃへと出力する。 Further, the second comparator IC2, in which the second threshold for high level is set to 4V and the second threshold for low level is set to 2V, recognizes that the oscillation level is 1.5V, which is smaller than 2V, and oscillates. When the signal is 5V greater than 4V, it is recognized as a high level and output to the control unit C.
コントロール部Ｃでは、Ｈドライバ33およびＬドライバ34のいずれもオンしない空白期間となるデッドタイムDTが生成される。この後、コントロール部レベルシフト回路でレベルシフトされた信号は、Ｌドライバ34側には、遅延回路により所定時間遅延されて入力され、このＬドライバ34の低圧側出力部を介して低圧側出力端子LOUTにハイレベルとローレベルとが交互に出力され、Ｈドライバ33側には、パルス生成回路および高圧のレベルシフト回路32を通った上で、Ｈドライバ33の高圧側出力部を介して高圧側出力端子HOUTにハイレベルとローレベルとが交互に出力される。
In the control unit C, a dead time DT that is a blank period in which neither the H driver 33 nor the
この結果、電界効果トランジスタQ1，Q2が交互にスイッチングされる。 As a result, the field effect transistors Q1 and Q2 are switched alternately.
一方、何らかの異常が発生した場合、あるいは電源を遮断した場合など、インバータ回路12の電界効果トランジスタQ1，Q2をともにオフさせたい必要が生じた場合、制御回路16では、停止信号出力手段からの所定の信号STOPがハイレベルとなり、電界効果トランジスタQ6がオフされ、電界効果トランジスタQ7がオンされる。このため、バッファ部22がバイパスされてこのバッファ部22によるバッファ電圧がキャンセルされてグランドレベルまで引き下げられ、出力端子OUTからは０．５Ｖ以下の発振信号がドライバ回路17側へと出力される。
On the other hand, when it is necessary to turn off both of the field effect transistors Q1 and Q2 of the inverter circuit 12, such as when some abnormality occurs or when the power is cut off, the
このとき、ドライバ回路17では、この発振信号が入力端子INから入力され、ローレベル用の第１閾値が０．５Ｖに設定されている第１コンパレータIC1は、コントロール部Ｃへとローレベル出力し、このコントロール部Ｃが各ドライバ33，34側へと、停止動作をするように信号を各ドライバ33，34側のフリップフロップなどへと出力する。
At this time, in the
この結果、各ドライバ33，34から各出力端子HOUT，LOUTへとローレベル出力され、電界効果トランジスタQ1，Q2がともにオフされる。
As a result, the
なお、第１コンパレータIC1は、ハイレベル用の第１閾値が１．０Ｖに設定されているため、上記のように入力端子INから入力される発振信号が０．５Ｖ以下まで低下した後、入力端子INから再度１．０Ｖ以上の発振信号が入力されると、ローレベルと認識し、ドライバ回路17は通常動作に戻る。
Since the first threshold value for the first comparator IC1 is set to 1.0V, the oscillation signal input from the input terminal IN is reduced to 0.5V or less as described above, and then input When an oscillation signal of 1.0 V or more is input again from the terminal IN, it is recognized as a low level, and the
以上のように、制御回路16とドライバ回路17とを１つの信号線18により接続し、制御回路16から出力された発信信号の３つの異なる電圧状態に応じて、ドライバ回路17で電界効果トランジスタQ1，Q2を交互にオンオフさせる制御と、電界効果トランジスタQ1，Q2をともにオフさせる制御とを可能とすることにより、電界効果トランジスタQ1，Q2をともに停止させるための停止制御用の端子(ピン)などをドライバ回路17側に別途設けることなく小型化に対応しつつ、電界効果トランジスタQ1，Q2を、例えば異常時などのインバータ回路12の停止時にともにオフさせることが可能になり、安全性をより向上できる。
As described above, the
また、第１閾値を設定した第１コンパレータIC1により、信号線18を介して制御回路16から出力された発振信号が最も低いグランドレベルの電圧状態に基づいて電界効果トランジスタQ1，Q2をともにオフさせ、第１閾値よりも大きい第２閾値を設定した第２コンパレータIC2により、信号線18を介して制御回路16から出力された発振信号の残りの他の電圧状態、すなわち１．５Ｖと５Ｖとで電界効果トランジスタQ1，Q2を選択的にオンさせることで、制御回路16から出力された発振信号の異なる電圧状態に応じて、電界効果トランジスタQ1，Q2をともにオフさせる制御と電界効果トランジスタQ1，Q2を交互にオンオフさせる制御とが容易に可能になる。
Further, the first comparator IC1 in which the first threshold is set turns off both the field effect transistors Q1 and Q2 based on the ground state voltage state where the oscillation signal output from the
さらに、出力回路21の低圧側の電界効果トランジスタQ4を介して信号線18から出力される発振信号を、バッファ部22により第１閾値よりも大きく第２閾値以下、例えば１．５Ｖのバッファ電圧とすることで、第１閾値が設定された第１コンパレータIC1の出力を、出力回路21側からの発振信号により容易に切り替えできるとともに、停止信号出力手段からの所定の信号STOPにより電界効果トランジスタQ7がオンされてバッファ部22のバッファ電圧をキャンセルし、低圧側の電界効果トランジスタQ4を介して信号線18から出力される発振信号を第１閾値以下、例えばグランドレベルの電圧状態とすることで、第２閾値が設定された第２コンパレータIC2の出力を、出力回路21側からの発振信号により容易に切り替えできる。
Further, an oscillation signal output from the
そして、このような放電灯点灯装置10を備えることで、照明器具は、小型化に対応しつつ、インバータ回路12の停止時に電界効果トランジスタQ1，Q2をともにオフさせて安全性をより向上できる。
By providing the discharge
なお、上記一実施の形態において、負荷としては放電灯FLに限定されるものではない。 In the above embodiment, the load is not limited to the discharge lamp FL.
また、制御回路16側は、互いに異なる少なくとも３つの電圧状態を有する発振信号を出力できれば、任意に構成できる。
Further, the
同様に、ドライバ回路17側は、制御回路16側からの発振信号の３つの異なる電圧状態に対応して電界効果トランジスタQ1，Q2を選択的に交互にオンオフさせる制御と、電界効果トランジスタQ1，Q2をともにオフさせる制御とを可能とすれば、任意の構成とすることができる。
Similarly, the
さらに、発振信号の互いに異なる３つの電圧状態は、０．５Ｖ以下、１．５Ｖおよび５．０Ｖだけでなく、他の任意の値とすることができる。 Furthermore, the three different voltage states of the oscillation signal can be not only 0.5 V or less, 1.5 V and 5.0 V, but also any other value.
したがって、バッファ部22でのバッファ電圧も、１．５Ｖに限定されるものではなく、各コンパレータIC1，IC2の各閾値電圧も、発振信号の電圧状態に応じて設定すればよい。 Therefore, the buffer voltage in the buffer unit 22 is not limited to 1.5 V, and the threshold voltages of the comparators IC1 and IC2 may be set according to the voltage state of the oscillation signal.
10 負荷制御装置としての放電灯点灯装置
11 直流電源
12 インバータ回路
13 共振回路
16 制御回路
17 ドライバ回路
18 信号線
21 出力回路
22 バッファ部
41 器具本体
FL 負荷としての放電灯
IC1 第１コンパレータ
IC2 第２コンパレータ
Q1，Q2 スイッチング素子としての電界効果トランジスタ
Q3，Q4 制御用スイッチング素子としての電界効果トランジスタ
Q7 キャンセル部としての電界効果トランジスタ
10 Discharge lamp lighting device as a load control device
11 DC power supply
12 Inverter circuit
13 Resonant circuit
16 Control circuit
17 Driver circuit
18 Signal line
21 Output circuit
22 Buffer section
41 Instrument body
Discharge lamp as FL load
IC1 first comparator
IC2 Second comparator
Q1, Q2 Field effect transistors as switching elements
Q3, Q4 Field effect transistors as control switching elements
Q7 Field effect transistor as canceling part
Claims (4)
対をなすスイッチング素子を有し、これらスイッチング素子のスイッチング動作により直流電源からの直流出力を交流に変換するインバータ回路と；
負荷にインバータ回路の出力周波数に応じた電圧を印加する共振回路と；
互いに異なる少なくとも３つの電圧状態を有する発振信号を出力可能な制御回路と；
この制御回路と１つの信号線により接続され、この信号線を介して制御回路から出力された発振信号の異なる電圧状態に応じて、スイッチング素子を交互にオンオフさせる制御とスイッチング素子をともにオフさせる制御とが可能なドライバ回路と；
を具備していることを特徴とする負荷制御装置。 DC power supply;
An inverter circuit having a pair of switching elements and converting a DC output from a DC power source into an AC by a switching operation of the switching elements;
A resonant circuit for applying a voltage according to the output frequency of the inverter circuit to the load;
A control circuit capable of outputting an oscillation signal having at least three different voltage states;
The control circuit is connected by a single signal line, and the switching element is alternately turned on / off and the switching element is turned off in accordance with different voltage states of the oscillation signal output from the control circuit via the signal line. A driver circuit capable of
A load control device comprising:
信号線を介して制御回路から出力された発振信号の最も低い電圧状態に基づき、対をなすスイッチング素子をともにオフさせる第１閾値が設定された第１コンパレータと、
第１閾値よりも大きく、信号線を介して制御回路から出力された発振信号の残りの他の電圧状態に基づき、対をなすスイッチング素子を選択的にオンさせる第２閾値が設定された第２コンパレータとを備えている
ことを特徴とする請求項１記載の負荷制御装置。 The driver circuit
A first comparator set with a first threshold value for turning off both of the paired switching elements based on the lowest voltage state of the oscillation signal output from the control circuit via the signal line;
A second threshold value that is larger than the first threshold value and that selectively turns on a pair of switching elements based on the remaining voltage state of the remaining oscillation signal output from the control circuit via the signal line is set. The load control device according to claim 1, further comprising a comparator.
対をなす制御用スイッチング素子を有し、これら制御用スイッチング素子のスイッチング動作により発振信号を出力する出力回路と、
この出力回路の低圧側の制御用スイッチング素子に対して接続され、この低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を第１閾値よりも大きく第２閾値以下の所定のバッファ電圧とするバッファ部と、
所定の信号によりバッファ部のバッファ電圧をキャンセルし、低圧側の制御用スイッチング素子を介して信号線から出力される発振信号を第１閾値以下の電圧状態とするキャンセル部とを備えている
ことを特徴とする請求項２記載の負荷制御装置。 The control circuit
An output circuit that has a pair of control switching elements and outputs an oscillation signal by the switching operation of these control switching elements;
The oscillation signal output from the signal line via the low-voltage side control switching element is connected to the low-voltage side control switching element of the output circuit. The oscillation signal is greater than the first threshold value and below the second threshold value. A buffer section as a buffer voltage;
A cancel unit that cancels the buffer voltage of the buffer unit by a predetermined signal and sets the oscillation signal output from the signal line via the low-voltage control switching element to a voltage state equal to or lower than the first threshold value. The load control device according to claim 2, wherein
放電灯を点灯させる請求項１ないし３いずれか一記載の負荷制御装置と；
を具備していることを特徴とする照明器具。 An instrument body to which a discharge lamp as a load can be attached;
The load control device according to any one of claims 1 to 3, wherein the discharge lamp is turned on;
The lighting fixture characterized by comprising.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008225470A JP5257666B2 (en) | 2008-09-03 | 2008-09-03 | Load control device and lighting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008225470A JP5257666B2 (en) | 2008-09-03 | 2008-09-03 | Load control device and lighting apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010061937A JP2010061937A (en) | 2010-03-18 |
| JP5257666B2 true JP5257666B2 (en) | 2013-08-07 |
Family
ID=42188526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008225470A Active JP5257666B2 (en) | 2008-09-03 | 2008-09-03 | Load control device and lighting apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5257666B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8521709B2 (en) | 2006-10-31 | 2013-08-27 | The Jellyvision Lab, Inc. | Methods for preloading media assets |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233197A (en) * | 1990-12-28 | 1992-08-21 | Toshiba Lighting & Technol Corp | Illuminator |
| JPH05153787A (en) * | 1991-11-25 | 1993-06-18 | Matsushita Electric Works Ltd | Inverter equipment |
| JP3496543B2 (en) * | 1998-11-25 | 2004-02-16 | 松下電工株式会社 | Power supply |
| JP2002233166A (en) * | 2001-01-31 | 2002-08-16 | Sanyo Electric Co Ltd | Half-bridge type inverter circuit |
| JP4366628B2 (en) * | 2002-12-24 | 2009-11-18 | 東芝ライテック株式会社 | Discharge lamp lighting device and lighting device |
-
2008
- 2008-09-03 JP JP2008225470A patent/JP5257666B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8521709B2 (en) | 2006-10-31 | 2013-08-27 | The Jellyvision Lab, Inc. | Methods for preloading media assets |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010061937A (en) | 2010-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6954055B2 (en) | Switching device driving apparatus and DC/DC converter incorporating the same | |
| JP2007068269A (en) | Switching power supply and semiconductor integrated circuit | |
| JP2004208396A (en) | Dc-ac converter, and controller ic thereof | |
| JP2008234995A (en) | Discharge tube lighting device and semiconductor integrated circuit | |
| US8222828B2 (en) | Circuit arrangement for igniting and operating a discharge lamp | |
| JP3851092B2 (en) | Half-bridge inverter circuit | |
| TWI331843B (en) | A dc/ac inverter with adjustable gate-source voltage and lcd device thereof | |
| JP4788805B2 (en) | Semiconductor switching element drive circuit | |
| JP2008042633A (en) | Resonant gate drive circuit for voltage controlled switching element | |
| JP5257666B2 (en) | Load control device and lighting apparatus | |
| JP4043321B2 (en) | Switching power supply | |
| RU2637773C9 (en) | Circuit of flyback switched mode power supply and lighting driver in which it is used | |
| US10892741B2 (en) | Power device driving apparatus | |
| US20050200303A1 (en) | Lighting device for discharge lamp | |
| US7242149B1 (en) | Lamp driving circuit with floating power supply driver | |
| JP5251391B2 (en) | DC / AC converter | |
| US20100237792A1 (en) | Discharge tube power supply apparatus and semiconductor integrated circuit | |
| US20080232147A1 (en) | Resonant inverter | |
| KR100760844B1 (en) | DC AC converter | |
| JP2009176515A (en) | Discharge tube lighting device and semiconductor integrated circuit | |
| JP2003257692A (en) | Discharge lamp lighting circuit | |
| JP6559613B2 (en) | Power supply device and method for controlling power supply device | |
| JP5640731B2 (en) | Drive circuit and switching power supply device | |
| JP4697412B2 (en) | Switching power supply | |
| EP2434644A1 (en) | High voltage floating gate driver topology for very high switching frequencies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5257666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |