JP5257300B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP5257300B2 JP5257300B2 JP2009199911A JP2009199911A JP5257300B2 JP 5257300 B2 JP5257300 B2 JP 5257300B2 JP 2009199911 A JP2009199911 A JP 2009199911A JP 2009199911 A JP2009199911 A JP 2009199911A JP 5257300 B2 JP5257300 B2 JP 5257300B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- initial setting
- data
- setting data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
本発明は、上記事情に鑑み、リブート時の初期値設定を速やかに行う技術を提供するものである。
次に、本発明のデータ処理装置をレーザプリンタ(画像形成装置)に用いた一実施形態について図1から図4を参照して説明する。図1は、本発明のデータ処理装置を備えたレーザプリンタの構成を概略的に示すブロック図である。ここで、レーザプリンタ1は、プリンタ機能、スキャナ機能、コピー機能、ファクシミリ機能などを備えた、いわゆる複合機である。
レーザプリンタ1は、図1に示すように、レーザプリンタ1の各部を制御する制御装置(「データ処理装置」の一例)10を含む。制御装置10は、BoardID(ボード識別子)生成部11、ROM12、RAM13、ネットワークインターフェイス(ネットワークI/F)14、ファクシミリ通信部15、および制御部(「データ処理部」の一例)20を含む。
次に、図2を参照して、制御装置10におけるリブートに係る構成を説明する。図2はリブートに係る構成を示す概略的なブロック図である。本実施形態において、リブートは、主に、BoardID生成部11およびASIC20によって実行される。なお、以下の説明において、便宜上、配線上の信号と配線とは同一の符合で表すものとする。例えば、符号「rom_adr[0]」は、アドレス線とそのアドレス線上の信号を示すために使用される。
双方向バッファ21は入力バッファ(「入力部」に相当)21aおよび出力バッファ(「出力部」に相当)21bを含む。各双方向バッファ21は、BoardID(101)bを含むアドレス線信号rom_adr[23:0]を入力バッファ21aに入力して、BoardID(101)bをD−F/F入力線boardid_in[23:0]を介してリセット制御回路40のD−F/F(フリップフロップ)41に供給する。
なお、リセットIC16は、電源投入時等に、「L」の入力信号rst_in_nをリセット制御回路40に供給し、リセット制御回路40にリセット動作を行わせる。
次に、図3および図4のタイムチャートを参照して、ASIC20によるリブート動作を説明する。図3はアドレス信号rom_adr[2:0]の推移を示すタイムチャートであり、図4は、図3におけるリブート時の初期期間の拡大図である。また、図5に、従来のアドレス信号rom_adr[2:0]の推移を示す。
次いで時刻t3において、ウォッチドッグタイマ33によってリブート要求がリセット制御回路40に対してなされたとすると、リブート要求によってリブート動作が開始される。リブート動作の初期期間において、リセットステートマシン42は、図4に示されるように、例えば、時刻t3から5番目のクロック信号の立上り時刻(時刻t3a)において、選択信号boardid_adr_out_enaの値を「H」にする。それによって、D−F/F41に保持されたBoardID(101)bがデータセレクタ22から出力されることによって、ROMアドレス出力信号rom_adr_out[2:0]およびアドレス信号rom_adr[2:0]の値が、(101)bに書き換えられる。
本実施形態においては、リブート時においてリセット(リブート時の初期化動作)を行う前に、D−F/F41からBoardID(101)bをアドレス線rom_adr[2:0]に一時的に出力させ、その後、BoardID(101)bがアドレス線rom_adr[2:0]に保持される。そのため、リブートリセット期間においてD−F/F41に保持されたBoardID(101)bがリセットされる場合にあっても、アドレス線rom_adr[2:0]からBoardID(101)bを、速やかにD−F/F41に取り込むことができる。これによって、リブート時の初期値設定を速やかに行うことができ、リブート期間を短縮することができる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
12…ROM
20…ASIC
21…双方向バッファ
41…D−F/F
42…リセットステートマシン
Ru1,Ru1…プルアップ抵抗
Rd1…プルダウン抵抗
rom_adr[23:0]…ROMアドレス線
Claims (3)
- 処理プログラムを記憶する記憶部と、前記処理プログラムにしたがってデータ処理するデータ処理部とを含むデータ処理装置であって、
前記データ処理部に接続され、初期設定データを生成する複数の信号線と、
前記複数の信号線の各信号線に接続されるプルアップ抵抗あるいはプルダウン抵抗と、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部と、
前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部と、を備え、
前記設定部は、
電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定し、
前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする、データ処理装置。 - 処理プログラムを記憶する記憶部に接続され、前記処理プログラムにしたがってデータ処理するデータ処理装置であって、
該データ処理装置は、プルアップ抵抗あるいはプルダウン抵抗に接続される複数の信号線であって、初期設定データを生成する複数の信号線に接続され、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部と、
前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部と、を備え、
前記設定部は、
電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定し、
前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする、データ処理装置。 - 請求項1または請求項2に記載のデータ処理装置において、
前記複数の信号線は、前記記憶部に接続され、前記記憶部のアドレスを指定する複数のアドレス線である、データ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199911A JP5257300B2 (ja) | 2009-08-31 | 2009-08-31 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199911A JP5257300B2 (ja) | 2009-08-31 | 2009-08-31 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011053772A JP2011053772A (ja) | 2011-03-17 |
JP5257300B2 true JP5257300B2 (ja) | 2013-08-07 |
Family
ID=43942740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199911A Active JP5257300B2 (ja) | 2009-08-31 | 2009-08-31 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5257300B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2627331B2 (ja) * | 1988-12-20 | 1997-07-02 | 三洋電機株式会社 | マイクロコンピュータの入出力回路 |
JPH04120611A (ja) * | 1990-09-12 | 1992-04-21 | Matsushita Electric Ind Co Ltd | 入出力回路 |
JPH04126625A (ja) * | 1990-09-19 | 1992-04-27 | Hitachi Ltd | 自動車用空調機の制御装置 |
JP2001290564A (ja) * | 2000-04-11 | 2001-10-19 | Mitsubishi Electric Corp | モード設定回路 |
WO2005101167A1 (ja) * | 2004-03-31 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置および情報処理装置の設定方法 |
JP5128250B2 (ja) * | 2007-11-27 | 2013-01-23 | 株式会社ユーシン | 仕向け地設定用制御回路 |
-
2009
- 2009-08-31 JP JP2009199911A patent/JP5257300B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011053772A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11296943B2 (en) | Information processing apparatus, control method for information processing apparatus, and recording medium | |
JP2012048243A (ja) | 画像形成装置、SoCユニット、及び画像形成装置の駆動方法 | |
US9906661B2 (en) | Apparatus having power-saving mode, control method of the apparatus, and storage medium | |
US8271770B2 (en) | Computer motherboard with automatically adjusted hardware parameter value | |
US20190230240A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
US9244692B2 (en) | Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP | |
JP2019159892A (ja) | 情報処理装置及び情報処理方法 | |
JP2007140920A (ja) | 画像形成装置 | |
JP5257300B2 (ja) | データ処理装置 | |
JP6253433B2 (ja) | 制御装置 | |
US10033895B2 (en) | Printing apparatus having plurality of power states and control method therefor | |
US20170289378A1 (en) | Electronic apparatus and control method | |
TWI222001B (en) | Microcomputer | |
US20140063035A1 (en) | Image Display Apparatus and Method for Displaying Image on Display Device | |
JP6590722B2 (ja) | 電子機器、その制御方法及びプログラム | |
JP6690375B2 (ja) | 車載表示装置 | |
JP4261453B2 (ja) | メモリ制御装置 | |
JP2008299793A (ja) | 情報処理装置及び画像処理装置 | |
JP2007241615A (ja) | 電子機器 | |
US20160350636A1 (en) | Image forming apparatus for improving power saving effect, and control method thereof | |
JP7298355B2 (ja) | 情報処理装置 | |
JP2022060789A (ja) | 電子機器、電子機器の制御方法および電子機器の制御プログラム | |
US20060212638A1 (en) | Motherboard and control method thereof | |
JP2014228925A (ja) | 画像形成装置、起動制御方法および起動制御プログラム | |
JP4411055B2 (ja) | 電源制御回路および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5257300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |