JP2012048243A - 画像形成装置、SoCユニット、及び画像形成装置の駆動方法 - Google Patents
画像形成装置、SoCユニット、及び画像形成装置の駆動方法 Download PDFInfo
- Publication number
- JP2012048243A JP2012048243A JP2011184870A JP2011184870A JP2012048243A JP 2012048243 A JP2012048243 A JP 2012048243A JP 2011184870 A JP2011184870 A JP 2011184870A JP 2011184870 A JP2011184870 A JP 2011184870A JP 2012048243 A JP2012048243 A JP 2012048243A
- Authority
- JP
- Japan
- Prior art keywords
- power
- saving mode
- unit
- power saving
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
- G06F3/1221—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
- G06F3/1229—Printer resources management or printer maintenance, e.g. device status, power levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Facsimiles In General (AREA)
- Power Sources (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
【課題】省電力モードからのリブート時の所要時間を短縮できる画像形成装置を提供する。
【解決手段】個別に電力を供給される第1及び第2パワードメイン部を含み、第2パワードメイン部は第1、第2メモリ、省電力モードで第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報が保存されるコンテキスト保存部を含み、第1パワードメイン部は通常モードで第1メモリを用いて制御動作を行なうメインコントローラを含み、通常モードから省電力モードへの切替時には、第1パワードメイン部の電源供給が遮断され、第1メモリはセルフリフレッシュモードで動作し、メインコントローラは電源遮断とともに失われるCPUコンテキスト情報をコンテキスト保存部にコピーし、省電力モードから通常モードへの復帰時には、コンテキスト保存部に保存されたCPUコンテキスト情報を用いてブートされる。
【選択図】図1
【解決手段】個別に電力を供給される第1及び第2パワードメイン部を含み、第2パワードメイン部は第1、第2メモリ、省電力モードで第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報が保存されるコンテキスト保存部を含み、第1パワードメイン部は通常モードで第1メモリを用いて制御動作を行なうメインコントローラを含み、通常モードから省電力モードへの切替時には、第1パワードメイン部の電源供給が遮断され、第1メモリはセルフリフレッシュモードで動作し、メインコントローラは電源遮断とともに失われるCPUコンテキスト情報をコンテキスト保存部にコピーし、省電力モードから通常モードへの復帰時には、コンテキスト保存部に保存されたCPUコンテキスト情報を用いてブートされる。
【選択図】図1
Description
本発明は、画像形成装置、システムオンチップ(System_on_Chip、以下SoCと略す)ユニット及びその駆動方法に関し、より詳細には、省電力モードの実現が可能な画像形成装置、SoCユニット、及び画像形成装置の駆動方法に関する。
最近、全ての電子製品に対して省電力を求める声が高まりつつあり、これに対応できなければ、他がいくら優れていても法規制により発売できなくなったり、一般消費者から見向きもされなくなってしまう。
「エネルギースター(Energy Star)」の現在の仕様は、装置の種類にもよるが、待機時の消費電力が1〜2W以下であることを求めている。今後は、ネットワークサービスの可能な待機状態でも1W以下の消費電力を求めるようになり、そこで、全ての電子メーカーはこれらを達成するために、様々な方法を動員している。
なお、消費者には機器が省電力モードであるか、通常モードかによらず、使用上不都合が生じてはならない。この点が、今後の機器間の技術競争力を左右することとなる。
現在、省電力待機モードの達成のために、多くのメーカーがアプローチしている方法は、高性能のメインCPUと低電力のサブCPUの構成により、通常モード時にはメインCPUを通じてサービスを提供し、システムが特定条件によって待機モードへの移行時にはサブCPUを通じて、メインCPUとシステムの必要でない電源をオフし、サブCPUを通じてサービス要請をモニタリングし、ユーザがサービスを要請すると、サブCPUはメインCPU及びサブ回路に電源を印加して該サービスを提供する。
一例として、従来のシステムでは、電力供給ラインを第1パワードメインと第2パワードメインとに分離して電源管理ができるようにシステムを構成した後、省電力モードのサービス時には、動作の必要のない第1パワードメインへの電源供給をオフする方式を採用する。
これにより、通常モードの状態から省電力モードへの切替条件が満たされると、システムは省電力モードへの切替を進め、サブコントローラにより実質的に第1パワードメインへの電源供給を遮断した後、省電力モードのサービス動作状態に移行する方式を採用する。
このような従来のシステムでは、第1パワードメインの電源オフ時、メインコントローラとDRAMの電源がオフされるため、DRAM内の全てのデータが消失し、その後の第1パワードメインの電源オンに際してメインコントローラはリブートされなければならない。即ち、ユーザからのサービスの要請により、省電力モードから通常モードに移行するためには、初期システムブートの手続と同様の手続が必要になるので、システムにより10秒又はそれ以上の立ち上がり時間が必要になる。
実際に、プリンタの場合、ネットワークからプリンティングを要請してから15秒以上ネットワークリンクが消えている場合、ユーザにエラーメッセージが表示される。
複合機でスキャン動作のためにパネルなどのボタンをクリックする際にも、数秒以内に反応がない場合には、いくら省電力を達成したとしても消費者は製品の性能を疑うようになるという問題がある。
そこで、本発明は、上記問題に鑑みてなされたものであって、本発明の目的とするところは、省電力モードからのリブート時の所要時間を短縮できる画像形成装置、SoCユニット、及び画像形成装置の駆動方法を提供することにある。
前記目的を達成するための本発明に係るホスト装置に接続される画像形成装置は、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含み、前記第2パワードメイン部は、省電力モードに切り替えられると“セルフリフレッシュ(self−refresh)”モードで動作する第1メモリ、第2メモリ、前記省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報の保存されるコンテキスト保存部を含み、前記第1パワードメイン部は、通常モードの状態から前記省電力モードの状態への切替時に電源供給が遮断され、前記通常モードの状態で前記第1メモリを用いて制御動作を行ない、前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーし、前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされるメインコントローラを含む。
なお、前記第1及び第2パワードメイン上に電源を供給する電源供給部及び前記省電力モードに切り替えられると、前記第1パワードメインに供給される電源を遮断するように前記第1メモリ及び電源供給部を制御するプロセス制御部を更に含んでよい。
なお、外部から入力される画像データを受信するデータ受信部、前記受信された画像データを処理するデータ処理部及び前記処理された画像データに対する画像形成ジョブを行なうエンジン部を更に含み、前記第1パワードメイン部は前記エンジン部及び前記データ処理部を更に含み、前記第2パワードメイン部は前記データ受信部を更に含んでよい。
なお、前記メインコントローラは、前記通常モードの状態から前記省電力モードの状態への切替時に前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報及び前記第1パワードメイン部に含まれた構成要素の必須コンテキスト情報を前記コンテキスト保存部にコピーしてよい。
なお、ブート動作がある場合、通常モードにおけるブートか省電力モードにおけるリブートかを判断するブートモード判断部を更に含み、前記メインコントローラは、前記ブート動作が省電力モードにおけるリブートの場合、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされてよい。
なお、前記メインコントローラは、前記通常モードから前記省電力モードへの切替時、省電力モードのためのクロックスピードの変更、ネットワークリンクスピードの変更及び省電力モードサービスのためのハードウェア設定を行なってよい。
なお、前記コンテキスト保存部は、前記第1メモリ、前記第2メモリ、前記第2パワードメイン部に配置される前記第1及び第2メモリと別個のSRAM及びレジスタのうち少なくとも一つで実現されてよい。
なお、前記第1パワードメイン部及び前記第2パワードメイン部は、一つのSoCの内部に備えられてよい。
なお、本発明の一実施形態に係る電子装置に搭載可能なSoCユニットは、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含み、前記第2パワードメイン部は、省電力モードに切り替えられると“セルフリフレッシュ”モードで動作する第1メモリ、第2メモリ、前記省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報の保存されるコンテキスト保存部を含み、前記第1パワードメイン部は、通常モードの状態から省電力モードの状態への切替時に電源供給が遮断され、前記通常モードの状態で前記第1メモリを用いて制御動作を行ない、前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーし、前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされるメインコントローラを含む。
一方、本発明の一実施形態に係る画像形成装置の駆動方法は、ホスト装置に接続され、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含み、前記第2パワードメイン部は、第1及び第2メモリ、前記省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報の保存されるコンテキスト保存部を含み、前記第1パワードメイン部は、前記通常モードの状態から前記省電力モードの状態への切替時に電源供給が遮断され、前記通常モードの状態で前記第1メモリを用いて制御動作を行なうメインコントローラを含む画像形成装置の駆動方法に係るものである。
該駆動方法は、前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1メモリを“セルフリフレッシュ”モードで動作するように切り替え、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーするステップを含む。
該駆動方法は、さらに、前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記メインコントローラは、前記コンテキスト保存部に保存されたCPUコンテキスト情報を用いてブートを行なうステップを含む。
なお、前記第1及び第2パワードメイン上に電源を供給するステップ、及び前記省電力モードに切り替えられると、前記第1パワードメインに供給される電源を遮断するように前記第1メモリ及び電源供給モジュールを制御するステップを更に含んでよい。
なお、外部から入力される画像データを受信するステップ、前記受信された画像データをデータ処理するステップ及び前記処理された画像データに対する画像形成ジョブを行なうステップを更に含み、前記第1パワードメイン部は前記データ処理を行なうデータ処理モジュール及び前記画像形成ジョブを行なうエンジンモジュールを更に含み、前記第2パワードメイン部は前記画像データを受信するデータ受信モジュールを更に含んでよい。
なお、前記コンテキスト情報をコピーするステップは、前記通常モードの状態から前記省電力モードの状態への切替時に前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報及び前記第1パワードメイン部に含まれた構成要素の必須コンテキスト情報を前記コンテキスト保存部にコピーしてよい。
なお、ブート動作がある場合、通常モードにおけるブートか省電力モードにおけるリブートかを判断するステップを更に含み、前記メインコントローラは、前記ブート動作が省電力モードにおけるリブートの場合、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされてよい。
なお、前記メインコントローラは、前記通常モードから前記省電力モードへの切替時、省電力モードのためのクロックスピードの変更、ネットワークリンクスピードの変更及び省電力モードサービスのためのハードウェア設定を行なってよい。
本発明によれば、コンテキスト保存部を備えているので、省電力モードから通常モードへの復帰時間を効果的に短縮できる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
図1は、本発明の一実施形態に係る画像形成装置の構成を示すブロック図である。
同図によると、本画像形成装置100は、データ受信部105と、メインコントローラ110と、第1メモリ115と、サブコントローラ120と、第2メモリ125と、電源供給部130と、機能部135と、エンジン部140及びコンテキスト保存部145を含む。
ここで、画像形成装置100は通常のプリンタ、コピー機、スキャナ、ファクシミリ、及びこれらの機能を一つの装置に複合的に実現した複合機(Multi Function Peripheral:MFP)などで実現されてよい。
画像形成装置100は、相互に異なる電力供給ラインを通じて個別に電力を供給される第1パワードメイン部PD1及び第2パワードメイン部PD2を含む形態で実現できる。ここで、パワードメイン部とは、同一の電力供給ラインを通じて電力を供給される領域を意味する。
画像形成装置100は、これから詳しく述べるように、通常モードと省電力モードの2種類の動作モードを有し、第1パワードメイン部PD1は、通常モードにおいてのみ電源供給され、省電力モードにおいては電源遮断される。第2パワードメイン部PD2は通常モード及び省電力モードを通じて電源供給される。
画像形成装置100は、これから詳しく述べるように、通常モードと省電力モードの2種類の動作モードを有し、第1パワードメイン部PD1は、通常モードにおいてのみ電源供給され、省電力モードにおいては電源遮断される。第2パワードメイン部PD2は通常モード及び省電力モードを通じて電源供給される。
ここで、第2パワードメインPD2は、第1メモリ115、第2メモリ125、サブコントローラ120、及びコンテキスト保存部145を含み、第1パワードメイン部PD1はメインコントローラ110を含む。
なお、第1パワードメイン部PD1は、機能部135及びエンジン部140を更に含んでよく、第2パワードメイン部PD2はデータ受信部105を更に含んでよい。
すなわちその場合、第1パワードメイン部PD1はメインコントローラ110に加えて機能部135及びエンジン部140を更に含み、第2パワードメイン部PD2は第1メモリ115、第2メモリ125、サブコントローラ120、及びコンテキスト保存部145に加えてデータ受信部105を更に含む。
データ受信部105は、少なくとも一つの外部機器とデータ通信を行なう機能を担う。ここで、少なくとも一つの外部機器は代表的にPC(Personal Computer)などのホスト装置でもよく、携帯電話やPDA、USBなどのユーザ端末装置で実現されてよい。
メインコントローラ110は、画像形成装置100の動作全般を制御し、特に、通常モードの状態で後述の第1メモリ115を用いて制御動作を行なう。
具体的に、メインコントローラ110は、省電力モードの状態で画像形成ジョブ(Job)に対する要請信号が入力されると通常モードに切り替えられて、第1メモリ115を活性化し活性化された第1メモリ115を用いて対応動作を行なう。
具体的に、メインコントローラ110は、省電力モードの状態で画像形成ジョブ(Job)に対する要請信号が入力されると通常モードに切り替えられて、第1メモリ115を活性化し活性化された第1メモリ115を用いて対応動作を行なう。
特に、メインコントローラ110は、通常モードの状態から省電力モードの状態に切り替えられる際に、コンテキスト情報をコンテキスト保存部145にコピーし、省電力モードの状態から通常モードの状態に切り替えられる際に、コンテキスト保存部145に保存されたコンテキスト情報を用いてブートされることができる。ここで、コンテキスト情報は、第1パワードメイン部PD1の電源遮断時に失われる、メインコントローラのデータ及び/又は状態情報である。なお、第1パワードメイン部PD1の電源遮断時に失われる他の構成要素(機能部135など)のコンテンツ情報もこれに含まれてよい。
サブコントローラ120は、省電力モードの状態で第2メモリ125を用いて制御動作を行なう。
具体的に、サブコントローラ120は、省電力モードを維持しつつ第2メモリ125を用いて予め設定された信号による動作を行なう。ここで、予め設定された信号は、省電力モードの維持が可能な状態でホスト装置(図示せず)に備えられたアプリケーションなどによる画像形成装置の状態要請信号であってよい。例えば、ホスト装置におけるスマート(SMART)パネルによる信号であってよい。ここで、スマートパネルとは、ホスト装置で画像形成装置の機器状態を表示するパネルであって、例えば、USB制御通信を通じて画像形成装置の状態を周期的に把握した結果を表示する。ユーザはスマートパネルを通じてホスト装置側で画像形成装置のプリンティングの状態、用紙の状態、トナーの状態、電源ON/OFFなどを把握できる。
ここで、通常モードとは、画像形成装置100が正常な動作を行なうモードのことを意味し、省電力モードとは、システムがいかなる作業も行なわない時に消耗する電力を最小化するために、ほとんどのモジュールの電力供給を遮断又は最小化する動作モードのことをいう。
本発明に係る省電力モードでは、より低い待機電力(1W以下)を実現するために、メインメモリ(通常、外部DRAM)をセルフフレッシュモードで動作させながら、通常モードでは使用していなかったSoC内の内部メモリ(通常、内部SRAM)でプログラムを駆動する。例えば、SRAMは、普通128KBくらいの小容量メモリを使うことができる。ところが、場合によっては、SDRAMが使われてよく、SRAM又はSDRAMに加えてROMが更に使われてよい。
第1メモリ115は、通常モードの動作に使われるメインメモリであり、通常揮発性メモリ、例えば、DRAM(Dynamic RAM:ダイナミックラム)などからなる。
第1メモリ115は、省電力モードにおいては“セルフリフレッシュ”モードで維持される。
第2メモリ125は、通常モードより低電力で駆動する省電力モードの動作に使われる。例えば、USBの場合、省電力モードの制御のためのプログラムは、データ受信部105へ信号を入力するか否かを判断するためのルーチン(routine)、USB制御信号による動作を行なうためのルーチン、及び通常モードに切り替えるためのウェークアップ(wake−up)時に必要なルーチンを含む。
第2メモリ125は、省電力モードをサポートする、上記のようなプログラム、アプリケーションなどを保存し、SRAM(Static RAM:スタティックラム)、及びSDRAM(Synchronous Dynamic Random Access Memory)のいずれかで具現化できる。その他にも、RAMBus、DRAM、DDR−SDRAMなどを使ってもよい。
なお、ROM(Read Only Memory)及びFlash memoryのいずれかを、省電力モードの実現時に必要なコントローラ実行可能コードを保存するのに用いるとよい。
一実施形態によると、第2メモリ125はSRAMで実現され、その場合SRAMは、DRAM、ROM、又はFlash memoryなどに保存された省電力モードの実現時に必要なコードをコピーして実行するのに用いられる。
なお、第2メモリ125はSRAMで実現され、ROM、Flash memoryなどに保存された省電力モードの実現時に必要なコードの実行に用いられてよい。
なお、第2メモリ125はSDRAMで実現され、ROM、Flash memoryなどに保存された省電力モードの実現時に必要なコードの実行に用いられてよい。
なお、第2メモリ125は通常モードの動作で、第1メモリ115とともに使える。即ち、通常モードでイメージ処理時にバッファメモリとして用いられるSRAMが、省電力モードでは第2メモリ125として再活用できる。
一方、メインコントローラ110は、省電力モードへの切替時に第1メモリ115を“セルフリフレッシュ”モードに切り替えることができる。
以下では、本発明の理解を促すために、各メモリの特徴について簡単に説明する。
SRAMは、メモリに電源が供給される間、そのデータが保持される特徴を持つ。SRAMは周期的に書き直し(re−written)作業は必要としないため、一度の書き込みでそのデータを保持することができる。SRAMは、小容量メモリで動作速度は非常に速いが、DRAMに比べて高価であるという短所により、キャッシュメモリと同様に速いが大きな容量を必要としない場面で使われる。
DRAMは、SRAMと違って、データを保持するために、周期的に書き直し(re−written)作業を行なわなければならないという特徴がある。従って、DRAMは、大容量メモリとして、相対的にSRAMより遅く、DRAMは多くのシステムで主メモリとして使われる。
SDRAMは、同期的、即ちシステムクロックに歩調を合わせて作動する特徴を持つ。理論的には、200MHzまでのシステムバススピードに合わせることができ、システムクロックに依存して作動するため、高いシステムスピードの向上が期待できるという効果がある。
電源供給部130は、画像形成装置100に電源を供給する。
具体的に、電源供給部130は通常モードの状態では第1パワードメイン部PD1及び第2パワードメイン部PD2に電源を供給し、省電力モードの状態では第1パワードメイン部PD1への電源供給を遮断し、第2パワードメイン部PD2にのみ電源を供給する。
一方、上述の実施形態では、メインコントローラ110及びサブコントローラ120が、画像形成装置100を制御するものとして説明したが、場合によっては、第1CPU(図示せず)及び第2CPU(図示せず)が各構成の該当する動作を行なうように、第1コントローラ(図示せず)及び第2コントローラ(図示せず)にコマンドを送信する形態でも実現できる。
なお、本画像形成装置100は、相違した動作周波数を生成するPLL部(図示せず)を含む。PLL部(図示せず)は生成された動作周波数をメインコントローラ110、サブコントローラ120、第1メモリ115、及び第2メモリ125に提供する。
機能部135は、画像のイメージ処理、及び画像に対する圧縮又は圧縮解除などのように、エンジン部140で印刷、コピー、スキャンなどのように、画像形成ジョブを行なうために処理されなければならない多様な機能を行なう。
動作モジュール(図示せず)は、機能部135の容量制限により、機能部135に含まれなかった多様な機能モジュールを含んでよい。動作モジュール(図示せず)は、少なくとも一つの機能モジュールを含んでよく、少なくとも一つの機能モジュールのそれぞれは単一チップで実現されてよい。
一方、メインコントローラ110は、予め設定された条件を満たす場合、通常モードから省電力モードに切り替えられるようにすることができる。例えば、予め設定された時間の間、命令がないという場合があり得る。ところが、これは一実施形態に過ぎず、モード切替イベントには多様なケースがあってよい。
一方、上述したように、通常モードから省電力モードに切り替えなければならない場合、メインコントローラ110は第1メモリ115から省電力モードを制御するためのプログラムを第2メモリ125の実行可能な領域にコピーし、又は、別途のROM、Flash memoryなどに保存されたプログラムを第2メモリ125の実行可能な領域にコピーする。これにより、メインコントローラ110は、通常モード時に用いられる第1メモリ115に保存されているUSBプログラムに比べて遥かに少ない容量のメモリをを持てばよい。コードコピーが完了すると、第1パワードメインPD1への電力を遮断して省電力モードに移行するようになる。
一方、コードコピーはFlash memory、ROMに保存されているコードをブート時にDRAMにコピーするか、及び/又は、省電力モードへの移行時にSRAMにコピーする形態であってよい。
サブコントローラ120は、予め設定された条件を満たす場合、省電力モードから通常モードに切り替えられるようにする。例えば、プリンタの場合、パネルキー入力、プリンティングサービス要請、ファクスリング(Fax Ring)などのイベントがある場合、省電力モードから通常モードに切り替えられる。
なお、上述のメインコントローラ110、機能部135、エンジン部140、データ受信部105、第1メモリ115、サブコントローラ120、及び第2メモリ125は、ASIC(Application−Specific Intergrated Circuit)チップ、FPGA(field Programmable Gate Array)、及び/又は、PLD(Programmable Logic Device)などの単一チップに統合集積されて、SoCと呼ばれる。
一般的に、省電力モードから通常モードへの復帰時のブート時間(ブート過程には、DRAMの初期化、ROMからDRAMへのコードコピー、画像形成装置の各構成H/Wの初期化、OSブート、そしてサービスプログラムの開始などの過程などが含まれる。)が、初期ブート時間と同様にかかる主な原因は、省電力モードへの切替のために、メインコントローラ(図示せず)とDRAM(図示せず)の配置された第1パワードメインの電源をオフすることにより、メインコントローラ(図示せず)とDRAM(図示せず)の電源がオフされ、電源再印加時のブート過程は初期のブート過程と同一になるからある。
しかしながら、上述のように本発明の一実施形態によると、第1に、通常モードに用いられる第1メモリ115をメインコントローラ110が配置される第1パワードメインPD1と異なる電力供給ラインで別個の電力を供給される第2パワードメインPD2に配置して第1メモリ115の電源をオフとせずに維持しつつ、“セルフリフレッシュ”モードに変更して第1メモリ115そのものの内容が保持されるようにできる。これにより、DRAMの電源をスイッチングオフしなくても、通所モードにおいて1〜2W消費される電力を200mW以下に下げることで省電力達成が可能となる。
以上により、第1メモリ115に保存されたデータが保持されたとしても、メインコントローラ110は第1パワードメインPD1の電源オフ、即ち、電源スイッチングの後に、電源が再印加されるので、メインコントローラ110そのものの実行コンテキスト及び/又は動作状態情報が失われる。例えば、メインコントローラ110がARM(登録商標)CPUで実現される場合、実行コンテキスト及び/又は動作状態情報には、レジスタセットと状態レジスタの他にSoC内部のIPブロックの設定値などがある。ちなみに、ARM CPUは、デスクトップPC用のCPUとクロックは類似しているが、その消費電力が40〜450mWと極めて低いという特性がある。
一方、図1の画像形成装置100によると、省電力モードへの切替時、第1パワードメインPD1への電源供給を中断する際に失われるメインコントローラ110、機能部135、エンジン部140などの必須実行コンテキスト情報を、メインコントローラ110は第2パワードメインPD2のコンテキスト保存部145に保存する。これにより、リブート時、コンテキスト保存部145に保存されたコンテキストを用いて省電力モードの状態に切り替える前の状態に復帰できるので、迅速なリブートが可能となる。
ここで、コンテキスト保存部145は、第2パワードメインPD2内の別途のレジスタ及び/又はSRAMなどで実現される。又は、第1メモリ115で実現することも可能である。即ち、CPUコンテキストなどを第1メモリ内のコンテキスト保存部145に保存した後、第1メモリ115を“セルフリフレッシュ”モードに変更する。こうするならば、通常のモードに復帰するための情報を保持できる。
図2は、本発明の別の実施形態に係る画像形成装置の構成を示すブロック図である。
図2による画像形成装置200は、データ受信部205、メインコントローラ210、第1メモリ215、サブコントローラ220、第2メモリ225、電源供給部230、機能部235、エンジン部240、コンテキスト保存部245、ブートモード判断部250及びプロセス制御部255を含む。
即ち、図2による画像形成装置200は、図1に示した画像形成装置100にブートモード判断部250及びプロセス制御部255を加えた形態である。一方、説明の便宜のために、図2に示された構成要素のうち、図1に示した構成要素と重なる部分に対する説明は省略する。
ブートモード判断部250は、ブートが行なわれると通常モードにおけるブートか省電力モードにおけるリブートかを判断する機能を担う。
ブートモード判断部250でブートモードが省電力モードにおけるブートであると判断されると、メインコントローラ210はコンテキスト保存部245からCPU動作モードレジスタ及び状態レジスタなどの内容を復元して直近の電源オフ直前の通常モード動作時点に復帰することにより、数ms以内のブートが可能になる。
ブートモード判断部250は、外部GPIOピンなどの入力を通じてブートモードを判断し、該ブートモードをレジスタに保存する。
これにより、メインコントローラ210でリセットベクトルが再実行されて、システム電源印加の際のブート過程に等しい長時間ブートの実行を防止又は最小限に抑える。ここで「リセットベクトル」は、第1メモリ215、第2メモリ225、及び/又は、その他の適切なメモリの、予め定められた番地であって、メインコントローラ110がリブートの際の最初に実行する命令を見いだすべき番地である。
一方、省電力モードから通常モードへの切替時に、省電力モードでブートした場合、第1メモリ215は“セルフリフレッシュ”モードから抜け出さなければならないが、メインコントローラ210がブートされているので、“セルフリフレッシュ”モードを終了できる。なお、サブコントローラ220が第1メモリ215の“セルフリフレッシュ”モードを終了してもよい。
プロセス制御部255は、省電力モードへの移行時にサブコントローラ220の制御を行なう。
具体的に、プロセス制御部255は、省電力モードへの切替時に第1メモリ215を“セルフリフレッシュ”モードに変更し、第1パワードメイン部PD1の電力供給を中断する。
なお、プロセス制御部255は、メインコントローラ210とサブコントローラ220に対するブート制御を行なう。
一方、図2で、データ受信部205、メインコントローラ210、第1メモリ215、サブコントローラ220、第2メモリ225、電源供給部230、機能部235、エンジン部240、コンテキスト保存部245、ブートモード判断部250及びプロセス制御部255は、単一のSoC内に実現される。
図3は、本発明の更に別の実施形態に係る画像形成装置の構成を示すブロック図である。
図3によると、画像形成装置200’は、メインコントローラ210、機能部235及びエンジン部240が第1のSoC、SoC1内に配置され、データ受信部205、サブコントローラ220及び第2メモリ225は第2のSoC、SoC2内に配置される形態で実現される。
なお、第1メモリ215、プロセス制御部255、コンテキスト保存部245及びブートモード判断部250は、第1、第2のSoC、SoC1、SoC2の外部に配置される形態で実現される。
この場合、サブコントローラ220は、通常モードでは別の用途で用いられてよく、省電力モードに切替時にリセットされる。具体的に、省電力モードへの切替時に、サブコントローラ220はリセットされ、省電力モードサービス用のマイクロファームウェアを第2メモリ225に保存し、省電力モード用に動作できるようになる。
一方、本発明の更に別の実施例によると、電子装置に搭載可能なSoCユニットは、互いに相違した電力供給ラインを通じて個別的に電力を供給される第1及び第2パワードメイン部を含み、第2パワードメイン部は、第1及び第2メモリ、省電力モードで第2メモリを用いて制御動作を行なうサブコントローラ及びコンテキスト情報が保存されるコンテキスト保存部を含んでよい。なお、第1パワードメイン部は、通常モードで第1メモリを用いて制御動作を行ない、通常モードが省電力モードに切り替えられる際、コンテキスト情報をコンテキスト保存部にコピーし、省電力モードから通常モードの状態に切り替えられる際、コンテキスト保存部に保存されたコンテキスト情報を用いてブートされるメインコントローラを含む形態で実現できる。
以下では、図1、図2、及び図3に示された画像形成装置100、200、200’とホスト装置(図示せず)との関係を簡略に説明する。
ホスト装置(図示せず)は、代表的にPCで実現でき、場合によっては、PDA、PMP、TV、サーバなどの多様な形態でも実現できる。
ホスト装置(図示せず)は、アプリケーション(図示せず)及びホストコントローラ(図示せず)を含む。
アプリケーション(図示せず)は、OS(Operating System)で多様なデータ通信機能をサポートするソフトウェアであってよい。
ホストコントローラ(図示せず)は、画像形成装置100、200、200’がホスト装置(図示せず)に結合できるようにする全てのS/W又はH/Wを含む形態であってよい。
その他に、ホスト装置(図示せず)は、上記のアプリケーションで作成された印刷すべきデータを画像形成装置100、200、200’が解釈可能なプリンタ言語(Printer Language)に切り替える役割を行なうプリンタドライバ(図示せず)などを更に含んでよく、これがホストコントローラ(図示せず)に含まれる形態で実現できる。なお、入力部(図示せず)、表示部(図示せず)などのホスト装置(図示せず)の一般的な構成要素を含んでよい。
一方、図1ないし図3に示した構成要素及びそれらの配置順番は、一実施形態に過ぎず、場合によっては一構成要素が削除されたり、別の構成要素が追加されてよく、その順番が変更されてよい。
図4は、本発明の一実施形態に係る画像形成装置の駆動方法を説明するためのフローチャートである。
図4によると、予め設定された条件を満たす(S310)と、メインコントローラが省電力モードへの移行を準備する(S320)。ここで、予め設定された条件を満たす場合とは、プリンティング/スキャンなどの画像形成ジョブの実行状態の一つであり、画像形成ジョブ実行の完了後に一定時間以上の休止時間が経過した状態を指す。
そして、省電力モードへの移行を準備する動作は、サブコントローラが省電力モードサービスを行なうためのマイクロコードなどを省電力モードサービス用のメモリ(第2メモリ)に搭載し、インタラプトコントローラバックアップ及びサービスを中止し、メインタイマーを中止する、などの省電力モードへの切替のための各種事前作業を進める動作のことを意味する。
省電力モードへの移行動作が完了すると(S320)、メインコントローラは自分の実行コンテキスト情報をコンテキスト保存部にバックアップする(S330)。この場合、電源がスイッチングされる際、メインコントローラのキャッシュ(Cache)情報も失われるので、必ずキャッシュのデータをDRAMにキャッシュフラッシュ(Cache Flush)を通じて反映しなければならない。
その後、メインコントローラはサブコントローラに省電力モードへの切替を要請する(S340)。即ち、メインコントローラはサブコントローラに省電力モードサービスの開始を通知して自分は電源がスイッチングされるまで待機する。
これにより、サブコントローラはメインコントローラの制御のもとで省電力モードサービスを開始する(S350)。この場合、サブコントローラは省電力モードに向けて、クロックスピードの変更、及びネットワークリンクスピードの変更を行ない、省電力モードサービスのための予め定められた低電力サービスに合わせて画像生成装置のハードウェアを設定する。
続いて、1W以下の待機電力で動作させるために、第1にDRAMの動作モードを“セルフリフレッシュ”モードに変更する(S360)。これは、サブコントローラによっても可能であるが、メインコントローラがキャッシュロッキング(Cache Locking)やSRAM(DRAMでないメモリスペース)などを用いて行なうことも可能である。
その後、第2に、省電力モードサービスへの移行前に、第1パワードメイン部の電源をスイッチングオフすることにより、1W以下の待機電力サービスを開始する(S370)。この状態になると、システムはサービス要請の受信検知のためのデータ受信部、コンテキスト保存部などの第2パワードメインに属する最小限のブロックのみがパワーを消耗するようになり、省電力モードの達成が可能となる。
図5は、本発明の一実施形態に係る画像形成装置の通常モードへの切替方法を説明するための図である。
図5によると、省電力モードサービスの実行中(S410)、モード変更が要請されたか否かの判断がなされ(S420)、実際にモード切替の要請がある場合(S420−Y)、即ち、例えば画像形成ジョブに対するサービス要請を受信すると、サブコントローラは通常モード、即ち、画像形成サービスモードへの復帰手続を踏む。
まず、サブコントローラはDRAMの“セルフリフレッシュ”モードを解除する(S430)。
続いて、メインコントローラが復帰時、通常モードにおけるブートではなく、省電力モードにおけるブートであるとメインコントローラに判断させるために、メインコントローラのブーティングモードを省電力ブーティングモードに指定する(S440)。このブーティングモードの指定は、通常モードへの復帰時に設定してもよく、直近の省電力モードへの移行手続中に行なってもよい。
その後、第1パワードメイン部に電源を供給する(S450)。即ち、メインコントローラをブートするために第1パワードメイン部に電源を印加する。
次に、メインコントローラのリセットを解除する(S460)。これは、図2、3に記載したプロセス制御部255を介して行なってもよい。
これにより、メインコントローラをブートする。一方、電源印加の際、メインコントローラのリセットが自動的に解除されるシステムでは、S450及びS460の統合が可能となる。
図6は、本発明の一実施形態に係る画像形成装置のブート方法を説明するための図である。
図6によると、ブートへのトライがある場合、通常モードにおけるブートか、省電力モードにおけるブートかを判断する(S510)。
S510ステップでの判断結果、通常モードにおけるブートである場合(S510−Y)、Clock/DRAM設定(S520)、各種ハードウェア設定(S530)、OSローディング及び駆動(S540)などの一般的なシステムブート手続を進める。その後、通常モードサービスが実行される(S550)。
S510ステップにおける判断結果、省電力モードにおけるブートである場合(S510−N)には、コンテキスト保存部に保存されたコンテキスト情報を復元してブートを行なう。これにより、各種レジスタの値を全て復元して、最後に“PC”(プログラムカウンタ)の値を直近の実行番地に移動して省電力モードへの移行直前のサービス実行の状態を復元する。
即ち、DRAMは、電源オフではなく、“セルフリフレッシュ”モードであるため、“セルフリフレッシュ”モードから抜け出られるようにする。そうすることで、メインコントローラはDRAMにアプローチ可能な状態になり、DRAMには省電力モードへの移行直前の全ての情報が保存されているが、CPUコンテキスト、即ちレジスタ情報及び状態レジスタ情報が失われており、このままでは省電力モードへの移行直前の状態に復元できない。そこでコンテキスト保存部に保存された情報を復元してブートを行なう。
ここで、コンテキスト情報は、CPUコンテキストとCPU Coreの情報、及び最小限のレジスタの情報を更に含むことができ、いずれも電源オフの際に失われる情報である。DRAMは“セルフリフレッシュ”モードにあるので、これらのコンテキスト情報をSoC内部のSRAM又はDRAM領域に保存しておくと、保存及び復元時間が数百μs以内で完了できる。
以上説明した本発明によれば、画像形成装置を省電力モードから通常モードへの復帰に要する復元時間は効果的に短縮乃至削減できる。即ち復元時間は、例えば、数10秒乃至数分要していた場合でも高々数msに短縮できる。
なお、本発明は、上述のような画像形成装置及びSoCの駆動方法を実行するためのプログラムを含むコンピュータ読取可能な保存媒体としても具現化される。コンピュータ読取可能な保存媒体はコンピュータシステムによって読み取られるデータが保存される全ての記録装置を含む。コンピュータ読取可能な保存媒体の例としては、ROM、RAM、CD−ROM、磁気データ、フロッピー(登録商標)ディスク、光データ保存装置などがあり、更に、コンピュータ読取記録媒体はネットワークで接続されたコンピュータシステムに分散され、分散方式でコンピュータが読み取り可能なコードが保存乃至実行できる。
一方、本発明に係る多様な実施形態は、多様な通信方式、例えば、ネットワーク通信、USB、ブルートゥース、HDMI(High Definition Multimedia Interface)、PCI(Peripheral Component Interconnect) express、イーサネット(登録商標)(Ethernet(登録商標))、ジグビー(ZigBee)、ファイヤワイヤ(FireWire)、CAN、IEEE 1394、PS/2、AGP(Accelerated Graphics Port)、ISA(Industry Standard Architecture)、MCA(Micro Channel Architecture)、EISA(Extended Industry Standard Architecture )、VESA(Video Electronics Standard Architecture)などに適用できる。
一方、上述の実施形態では、画像形成装置の場合を例えて説明したが、これに一実施形態に過ぎず、本発明の技術的思想が適用できる別の電子装置にも同様の原理及び構成が適用できる。
以上で説明したように、本発明によると、省電力モードから通常モードへの復帰の際、画像形成装置の復元時間を効果的に短縮できるようになる。例えば、数十秒から数分かかる復元時間を具体的に、数ms以内に短縮することが可能となる。
以上で説明したように、本発明によると、省電力モードから通常モードへの復帰の際、画像形成装置の復元時間を効果的に短縮できるようになる。例えば、数十秒から数分かかる復元時間を具体的に、数ms以内に短縮することが可能となる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる実施形態に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解できるであろう。
100、200、200’ 画像形成装置
105、205 データ受信部
110、210 メインコントローラ
115、215 第1メモリ
120、220 サブコントローラ
125、225 第2メモリ
130、230 電源供給部
135、235 機能部
140、240 エンジン部
145、245 コンテキスト保存部
250 ブートモード判断部
255 プロセス制御部
105、205 データ受信部
110、210 メインコントローラ
115、215 第1メモリ
120、220 サブコントローラ
125、225 第2メモリ
130、230 電源供給部
135、235 機能部
140、240 エンジン部
145、245 コンテキスト保存部
250 ブートモード判断部
255 プロセス制御部
Claims (15)
- ホスト装置に接続され、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含む画像形成装置において、
前記第2パワードメイン部に配置される第1メモリ及び第2メモリと、
前記第1パワードメイン部に配置され、通常モードの状態で前記第1メモリを用いて制御動作を行なうメインコントローラと、
前記第2パワードメイン部に配置される、省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報が保存されるコンテキスト保存部と、
を含み、
前記第1パワードメイン部は、
前記通常モードの状態から前記省電力モードの状態への切替時に電源供給が遮断され、
前記第1メモリは、
前記通常モードの状態から前記省電力モードの状態への切替時に“セルフリフレッシュ”モードで動作し、
前記メインコントローラは、
前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーし、前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされることを特徴とする画像形成装置。 - 前記第1及び第2パワードメインに電源を供給する電源供給部と、
前記省電力モードに切り替えられると、前記第1パワードメインに供給される電源を遮断するように前記電源供給部を制御するプロセス制御部と、
を更に含むことを特徴とする請求項1に記載の画像形成装置。 - 外部から入力される画像データを受信するデータ受信部と、
前記受信された画像データを処理するデータ処理部と、
前記処理された画像データに対する画像形成ジョブを行なうエンジン部と、
を更に含み、
前記エンジン部及び前記データ処理部は前記第1パワードメイン部に配置され、前記データ受信部は前記第2パワードメイン部に配置されることを特徴とする請求項1に記載の画像形成装置。 - 前記メインコントローラは、
前記通常モードの状態から前記省電力モードの状態への切替時に前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報及び前記第1パワードメイン部に含まれた構成要素の必須コンテキスト情報を前記コンテキスト保存部にコピーすることを特徴とする請求項1に記載の画像形成装置。 - ブート動作がある場合、通常モードにおけるブートか省電力モードにおけるリブートかを判断するブートモード判断部を更に含み、
前記メインコントローラは、
前記ブート動作が省電力モードにおけるリブートの場合、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされることを特徴とする請求項1に記載の画像形成装置。 - 前記メインコントローラは、
前記通常モードから前記省電力モードへの切替時、省電力モードのためのクロックスピードの変更、ネットワークリンクスピードの変更、及び省電力モードサービスのためのハードウェア設定を行なうことを特徴とする請求項1に記載の画像形成装置。 - 前記コンテキスト保存部は、
前記第1メモリ、前記第2メモリ、前記第2パワードメイン部に配置される前記第1及び第2メモリと別個のSRAM及びレジスタのうち少なくとも一つで実現されることを特徴とする請求項1に記載の画像形成装置。 - 前記第1パワードメイン部及び前記第2パワードメイン部は、
一つのSoC(システムオンチップ)の内部に備えられることを特徴とする請求項1に記載の画像形成装置。 - 電子装置に搭載可能なSoCユニットであって、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含むSoCユニットにおいて、
前記第2パワードメイン部に配置される第1メモリ及び第2メモリと、
前記第1パワードメイン部に配置され、通常モードの状態で前記第1メモリを用いて制御動作を行なうメインコントローラと、
前記第2パワードメイン部に配置され、省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラ、及びコンテキスト情報が保存されるコンテキスト保存部と、
を含み、
前記第1パワードメイン部は、
前記通常モードの状態から前記省電力モードの状態への切替時に電源供給が遮断され、
前記第1メモリは、
前記通常モードの状態から前記省電力モードの状態への切替時に“セルフリフレッシュ”モードで動作し、
前記メインコントローラは、
前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーし、前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされることを特徴とするSoCユニット。 - ホスト装置に接続され、相互に異なる電力供給ラインを通じて個別に電力を供給される第1及び第2パワードメイン部を含み、前記第2パワードメイン部は、第1及び第2メモリ、省電力モードの状態で前記第2メモリを用いて制御動作を行なうサブコントローラと、コンテキスト情報の保存されるコンテキスト保存部を含み、前記第1パワードメイン部は、通常モードの状態から前記省電力モードの状態への切替時に電源供給が遮断され、前記通常モードの状態で前記第1メモリを用いて制御動作を行なうメインコントローラを含む画像形成装置の駆動方法において、
前記通常モードの状態から前記省電力モードの状態に切り替えられる際、前記第1メモリを“セルフリフレッシュ”モードに切り替え、前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報を前記コンテキスト保存部にコピーするステップと、
前記省電力モードの状態から前記通常モードの状態に切り替えられる際、前記メインコントローラは、前記コンテキスト保存部に保存されたCPUコンテキスト情報を用いてブートを行なうステップと、
を含むことを特徴とする画像形成装置の駆動方法。 - 前記第1及び第2パワードメイン上に電源を供給するステップと、
前記省電力モードに切り替えられると、前記第1パワードメインに供給される電源を遮断するように電源供給モジュールを制御するステップと、
を更に含むことを特徴とする請求項10に記載の画像形成装置の駆動方法。 - 外部から入力される画像データを受信するステップと、
前記受信された画像データをデータ処理するステップと、
前記処理された画像データに対する画像形成ジョブを行なうステップと、
を更に含み、
前記第1パワードメイン部は前記データ処理を行なうデータ処理モジュール及び前記画像形成ジョブを行なうエンジンモジュールを更に含み、前記第2パワードメイン部は前記画像データを受信するデータ受信モジュールを更に含むことを特徴とする請求項10に記載の画像形成装置の駆動方法。 - 前記コンテキスト情報をコピーするステップは、
前記通常モードの状態から前記省電力モードの状態への切替時に前記第1パワードメイン部の電源供給の遮断とともに失われるCPUコンテキスト情報及び前記第1パワードメイン部に含まれた構成要素の必須コンテキスト情報を前記コンテキスト保存部にコピーすることを特徴とする請求項10に記載の画像形成装置の駆動方法。 - ブート動作がある場合、通常モードにおけるブートか省電力モードにおけるリブートかを判断するステップを更に含み、
前記メインコントローラは、
前記ブート動作が省電力モードにおけるリブートの場合、前記コンテキスト保存部に保存された前記CPUコンテキスト情報を用いてブートされることを特徴とする請求項10に記載の画像形成装置の駆動方法。 - 前記メインコントローラは、
前記通常モードから前記省電力モードへの切替時、省電力モードのためのクロックスピードの変更、ネットワークリンクスピードの変更、及び省電力モードサービスのためのハードウェア設定を行なうことを特徴とする請求項10に記載の画像形成装置の駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100083540A KR101235854B1 (ko) | 2010-08-27 | 2010-08-27 | 화상형성장치, SoC 유닛 및 그 구동 방법 |
KR10-2010-0083540 | 2010-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012048243A true JP2012048243A (ja) | 2012-03-08 |
Family
ID=44533976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011184870A Withdrawn JP2012048243A (ja) | 2010-08-27 | 2011-08-26 | 画像形成装置、SoCユニット、及び画像形成装置の駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9043630B2 (ja) |
EP (1) | EP2423801B1 (ja) |
JP (1) | JP2012048243A (ja) |
KR (1) | KR101235854B1 (ja) |
CN (1) | CN102387280B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019055511A (ja) * | 2017-09-20 | 2019-04-11 | ブラザー工業株式会社 | 電子機器 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101235854B1 (ko) * | 2010-08-27 | 2013-02-20 | 삼성전자주식회사 | 화상형성장치, SoC 유닛 및 그 구동 방법 |
KR101766835B1 (ko) * | 2011-05-04 | 2017-08-09 | 에스프린팅솔루션 주식회사 | 화상형성장치 및 그 제어 방법 |
JP5817287B2 (ja) * | 2011-07-25 | 2015-11-18 | 株式会社リコー | 情報処理装置と情報処理方法とプログラム |
EP2581850B1 (en) * | 2011-10-11 | 2018-12-12 | OCT Circuit Technologies International Limited | Increased flexibility of security framework during low power modes management |
JP5971925B2 (ja) * | 2011-11-21 | 2016-08-17 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、および情報処理装置のプログラム |
JP6050721B2 (ja) * | 2012-05-25 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6061531B2 (ja) * | 2012-07-26 | 2017-01-18 | キヤノン株式会社 | 印刷制御装置、印刷制御方法、及びプログラム |
KR101949813B1 (ko) * | 2012-09-17 | 2019-02-19 | 에이치피프린팅코리아 유한회사 | 화상형성장치, 호스트 장치 및 이들의 잡 수행 방법 |
KR20140090281A (ko) * | 2012-12-11 | 2014-07-17 | 삼성전자주식회사 | 디스플레이 컨트롤러 및 이를 포함하는 장치 |
CN103064503B (zh) * | 2012-12-24 | 2016-03-09 | 上海新储集成电路有限公司 | 片上***及其缓存器 |
US9804665B2 (en) * | 2013-12-29 | 2017-10-31 | Google Inc. | Apparatus and method for passing event handling control from a primary processor to a secondary processor during sleep mode |
US9753527B2 (en) | 2013-12-29 | 2017-09-05 | Google Technology Holdings LLC | Apparatus and method for managing graphics buffers for a processor in sleep mode |
KR102186960B1 (ko) | 2014-03-11 | 2020-12-04 | 삼성전자주식회사 | 디스플레이 구동 회로 및 디스플레이 장치 |
US9798378B2 (en) | 2014-03-31 | 2017-10-24 | Google Technology Holdings LLC | Apparatus and method for awakening a primary processor out of sleep mode |
KR102246120B1 (ko) * | 2014-11-21 | 2021-04-29 | 삼성전자주식회사 | 디스플레이 장치를 제어하기 위한 사용자 단말 및 이의 제어 방법 |
US9568971B2 (en) * | 2015-02-05 | 2017-02-14 | Apple Inc. | Solid state drive with self-refresh power saving mode |
KR102369940B1 (ko) * | 2015-04-27 | 2022-03-04 | 에스케이하이닉스 주식회사 | 저장 장치 및 이를 포함하는 메모리 시스템 |
KR102423861B1 (ko) | 2016-04-08 | 2022-07-22 | 엘지디스플레이 주식회사 | 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치 |
JP2018176669A (ja) * | 2017-04-20 | 2018-11-15 | コニカミノルタ株式会社 | 画像処理装置及び制御プログラム |
GB2569537B (en) * | 2017-12-18 | 2020-02-26 | Advanced Risc Mach Ltd | A technique for managing power domains in an integrated circuit |
US10432816B1 (en) | 2018-08-17 | 2019-10-01 | Hewlett-Packard Development Company, L.P. | Finishing line controllers to optimize the initialization of a printing device |
CN110875730B (zh) | 2018-08-29 | 2024-06-25 | 三星电子株式会社 | 单电感多输出转换器及单电感多输出转换器的控制方法 |
US11449346B2 (en) * | 2019-12-18 | 2022-09-20 | Advanced Micro Devices, Inc. | System and method for providing system level sleep state power savings |
TWI803925B (zh) * | 2021-08-03 | 2023-06-01 | 明基電通股份有限公司 | 低待機耗電量的會議系統 |
US20230094846A1 (en) * | 2021-09-29 | 2023-03-30 | Dell Products L.P. | Interactive Pre-Boot Intelligence Using Adaptive Row |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481847B1 (ko) * | 1998-07-14 | 2005-06-08 | 삼성전자주식회사 | 전원 관리 기능을 갖는 컴퓨터 시스템 |
JP3360665B2 (ja) | 1999-03-12 | 2002-12-24 | セイコーエプソン株式会社 | 省電力モードを有する電子印刷装置および制御方法 |
JP3984876B2 (ja) * | 2002-07-03 | 2007-10-03 | キヤノン株式会社 | 画像形成装置および電力制御方法 |
JP2005041127A (ja) * | 2003-07-23 | 2005-02-17 | Brother Ind Ltd | ステータス情報通知システム及びネットワーク端末装置及び通信処理装置 |
JP4599106B2 (ja) | 2004-07-21 | 2010-12-15 | 株式会社東芝 | 情報処理装置 |
US7487374B2 (en) | 2005-01-13 | 2009-02-03 | International Business Machines Corporation | Dynamic power and clock-gating method and circuitry with sleep mode based on estimated time for receipt of next wake-up signal |
JP2007276341A (ja) * | 2006-04-10 | 2007-10-25 | Canon Inc | 通信装置 |
US7620784B2 (en) * | 2006-06-09 | 2009-11-17 | Microsoft Corporation | High speed nonvolatile memory device using parallel writing among a plurality of interfaces |
JP2008033436A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Corp | 情報処理装置および情報処理装置の制御方法 |
US20090204837A1 (en) * | 2008-02-11 | 2009-08-13 | Udaykumar Raval | Power control system and method |
JP5207792B2 (ja) | 2008-02-19 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
US20090292934A1 (en) * | 2008-05-22 | 2009-11-26 | Ati Technologies Ulc | Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor |
KR20100083540A (ko) | 2009-01-14 | 2010-07-22 | (주)테일러테크놀로지 | 사전 주문 상품의 거래를 중개하는 방법 및 시스템 |
KR101512493B1 (ko) | 2009-02-06 | 2015-04-15 | 삼성전자주식회사 | 저전력 시스템온칩 |
JP4720926B2 (ja) * | 2009-03-26 | 2011-07-13 | ブラザー工業株式会社 | 処理装置 |
US8352770B2 (en) * | 2009-09-25 | 2013-01-08 | Intel Corporation | Method, system and apparatus for low-power storage of processor context information |
KR101235854B1 (ko) * | 2010-08-27 | 2013-02-20 | 삼성전자주식회사 | 화상형성장치, SoC 유닛 및 그 구동 방법 |
-
2010
- 2010-08-27 KR KR1020100083540A patent/KR101235854B1/ko active IP Right Grant
-
2011
- 2011-03-23 US US13/069,596 patent/US9043630B2/en active Active
- 2011-08-19 EP EP11178100.1A patent/EP2423801B1/en not_active Not-in-force
- 2011-08-26 JP JP2011184870A patent/JP2012048243A/ja not_active Withdrawn
- 2011-08-29 CN CN201110250127.5A patent/CN102387280B/zh not_active Expired - Fee Related
-
2015
- 2015-05-19 US US14/716,207 patent/US9891687B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019055511A (ja) * | 2017-09-20 | 2019-04-11 | ブラザー工業株式会社 | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN102387280A (zh) | 2012-03-21 |
US9043630B2 (en) | 2015-05-26 |
EP2423801A2 (en) | 2012-02-29 |
EP2423801A3 (en) | 2012-11-07 |
US20120054479A1 (en) | 2012-03-01 |
US20150261277A1 (en) | 2015-09-17 |
US9891687B2 (en) | 2018-02-13 |
CN102387280B (zh) | 2015-07-08 |
KR101235854B1 (ko) | 2013-02-20 |
EP2423801B1 (en) | 2016-12-07 |
KR20120019930A (ko) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101235854B1 (ko) | 화상형성장치, SoC 유닛 및 그 구동 방법 | |
TWI558161B (zh) | 成像裝置以及控制該成像裝置的方法 | |
US9104420B2 (en) | Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller | |
KR101203145B1 (ko) | 화상형성장치, SoC 유닛 및 그 구동 방법 | |
JP5885390B2 (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
US20100257394A1 (en) | Image forming apparatus, power saving control method, and computer-readable recording medium having recorded therein power saving control program | |
US20130042132A1 (en) | Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller | |
EP2557480B1 (en) | Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller | |
US20160165085A1 (en) | Information processing apparatus and image forming apparatus | |
JP5959841B2 (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
CN111541825B (zh) | 电子装置及其控制方法 | |
JP2014048865A (ja) | 情報処理装置、および画像処理装置 | |
JP2011088292A (ja) | 画像形成装置、制御装置、およびプログラム | |
JP2020104263A (ja) | 画像形成装置、その制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140825 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150501 |