JP5256967B2 - 動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 - Google Patents
動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 Download PDFInfo
- Publication number
- JP5256967B2 JP5256967B2 JP2008249097A JP2008249097A JP5256967B2 JP 5256967 B2 JP5256967 B2 JP 5256967B2 JP 2008249097 A JP2008249097 A JP 2008249097A JP 2008249097 A JP2008249097 A JP 2008249097A JP 5256967 B2 JP5256967 B2 JP 5256967B2
- Authority
- JP
- Japan
- Prior art keywords
- dynamic reconfiguration
- task
- time
- pes
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
Description
まず、本実施の形態にかかる動的再構成支援処理の概要について説明する。図1−1は、本実施の形態にかかる動的再構成支援処理の概要を示す説明図である。図1−1の動的再構成回路110−1は、タスクとして暗号化アルゴリズムであるAESロジックが実行されている状態を表している。そして、動的再構成回路110−1において、現在実行中のタスクが完了すると、動的再構成回路110−2のように、次に実行するタスクとして暗号化アルゴリズムであるCamelliaロジックを実現するために必要なPEを書き換えが必要となる。
実施の形態1は、図1−2にて説明した動的再構成支援処理部100の機能をそのまま実現する実施の形態である。
まず、動的再構成支援装置のハードウェア構成について説明する。ここでは、汎用の情報処理装置を用いて、動的再構成支援装置300を実現している。図3は、動的再構成支援装置のハードウェア構成を示すブロック図である。図3において、動的再構成支援装置300は、CPU(Central Processing Unit)301と、ROM(Read‐Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、光ディスクドライブ306と、光ディスク307と、ディスプレイ308と、通信I/F(Interface)309と、キーボード310と、マウス311と、スキャナ312と、プリンタ313と、を備えている。また、各構成部はバス320によってそれぞれ接続されている。
次に、動的再構成支援装置300の機能的構成について説明する。図4は、実施の形態1における動的再構成支援装置の機能的構成を示すブロック図である。図4の構成は、図1−2にて説明した動的再構成支援処理部100の実現例である。動的再構成支援装置300は、しきい値曲線算出部410と、タスク分割数算出部420とを含んでいる。そして、これら制御部410,420は、たとえば、上述したCPU301、ROM302、RAM303によって実現される。
まず、しきい値曲線算出部410には、スケジューリング情報401と、消費電力情報402と、バッテリ情報403とが入力される。図5−1は、スケジューリング情報の一例を示す図表であり、図5−2は、消費電力情報の一例を示す図表であり、図5−3は、バッテリ情報の一例を示す図表である。
次に、タスク分割数算出処理について説明する。まず、図4に戻って説明すると、しきい値曲線算出部410からは、デッドライン時間までのしきい値電力値411と、しきい値曲線式412とが出力される。タスク分割数算出部420は、デッドライン時間までのしきい値電力値411と、しきい値曲線412と、書き換え対象ブロック(PE)数404とが入力され、単位時間に書き換え(マッピング)を実行するPEの数を算出する。なお、書き換え対象ブロック数404は、スケジューリング情報401に含まれているタスクに関する情報から取得することもできるし、外部から取得してもよい。
次に、上述した動的再構成支援装置300の機能を含んだ動的再構成回路の構成例について説明する。図10〜図13は、動的再構成回路の構成例を示すブロック図である。以下の構成例その1〜その4は、HW(ハードウェア)の構成の差異はあるが、いずれも動的再構成を実施可能な回路であり、さらに、本実施の形態にかかる動的再構成支援処理を実現することができる。
まず、構成例その1では、図10のように動的再構成回路にSWによって動的再構成支援処理の機能を実現する例を表している。図10の動的再構成回路1000は、書き換え可能なPE群を搭載した再構成HW1001と、プロセッサ1002と、バッテリ情報取得器1003と、消費電力情報取得器1004と、メモリ1005とを備えている。そして各HW1001〜1005は、PLB(Prosessor Local Bus)1006によって接続されている。
図11では、独立したHWによって動的再構成支援処理の機能を実現する例を表している。動的再構成回路1100は、動的再構成支援処理を実現するための専用HWとして、再構成マネージャ1101が用意されている。再構成マネージャ1101には、図4にて説明した動的再構成支援装置300の各機能部(410,420)が実現されている。構成例1の動的再構成回路1000と異なり、動的再構成回路1100は、独立したHWによって動的再構成支援処理を実行する。したがって、構成例1と比較してより高速な処理を実現するため、処理速度が優先されるような実装パターンに適している。
図12では、再構成HW内に実装されたHWによって動的再構成支援処理を実現する例を表している。動的再構成回路1200は、構成例2の動的再構成回路1100にて利用されていた再構成マネージャ1101が相当のHWを再構成HW1001内部に搭載した再構成HW1201を用いて動的再構成支援処理の機能を実現する。構成例1と比較してより高速な処理を実現するとともに、他のHW手法を採用することによって柔軟な運用が可能となる。したがって、柔軟性と高速性との双方が求められる実装パターンに適している。
図13では、SWによる実装をおこなう際に、さらに、バッテリ情報や消費電力情報などの電力情報をプロセッサに伝達するための専用バスを備えた例を表している。基本的な構成は構成例1の動的再構成回路1000と同じであるが、プロセッサ1002、バッテリ情報取得器1003および消費電力情報取得器1004との間のデータ送受を専門におこなうための電力情報伝達専用バス1301が用意されている。動的再構成支援処理を実行するための専用のトラフィックを持つことでさらなる高速化を可能にする。動的再構成回路1300において、動的再構成支援処理以外の複数の処理をおこなう場合であっても、PLB1006の混雑が影響しないため、動的再構成支援処理を優先させたいような実装パターンに適している。
次に、実施例として、動的再構成支援装置300によって、具体的な数値を扱った処理例について説明する。以下に説明する処理例は、携帯機器に実装される暗号方式を実行中に切り替える際の例である。
実施の形態2は、上述した実施の形態1における動的再構成支援処理をおこなう際に、さらに、動的再構成回路を駆動させるバッテリの温度特性を考慮して単位時間当たりに書き換えPE数を算出する(図1にて説明した温度予測部111と分割数補正部112とを用意した動的再構成支援処理)。したがって、実施の形態2における動的再構成支援処理は、実施の形態1の構成に、バッテリの温度情報を取得するための機器と、取得した温度情報からバッテリの温度変化を表す温度予測情報を算出する機能部と、タスク分割数算出部420(図4参照)によって算出されたPE分割数421を温度予測温度情報に応じて補正する機能部とを追加することによって実現される。
実施の形態1と異なる部分として、まずは、実施の形態2における動的再構成支援装置の機能的構成について説明する。図21は、実施の形態2における動的再構成支援装置の機能的構成を示すブロック図である。図21のように、実施の形態2における動的再構成支援装置2100は、図4にて説明した動的再構成支援装置300に、あらたに、温度予測部2110と、分割数補正部2120とを追加する。
まず、温度予測部2110は、バッテリの現在の温度情報2101を取得して、温度情報2101の所定時間間隔の変化量を求め、温度情報2101をこの変化量に比例させた温度を次回の所定時間間隔におけるバッテリの温度予測情報2102として生成する。ここで、図22および図23は、温度予測曲線の生成例を示す図表である。図22の図表2200のように、温度予測部2110は、温度情報2101を連続して取得して得られる温度変化曲線2201の変曲点を抽出して温度傾向を予測する。このとき、温度予測部2110が取得する温度情報2101は、化学変化によって生じる現象であることから、温度変化の影響がバッテリの出力に影響するまでに時間がかかる。したがって、現在取得した時間間隔(たとえばt0〜t1)の温度情報2101の変化から、次回の時間間隔(たとえばt1〜t2)の温度変化を予測する。
次に、分割数補正部2120における分割数補正処理の手順について説明する。図24は、分割数補正処理の手順を示すフローチャートである。図24のフローチャートは、PE分割数421の生成をトリガに補正処理が開始される。まず、現在の分割数N(PE分割数421)が、最小分割数であるか否かを判断する(ステップS2401)。ここで、分割数が、最小分割数である場合(ステップS2401:Yes)、補正の必要はないためそのまま処理を終了してPE分割数421が補正後のPE分割数2103として出力される。
次に、実施例として、動的再構成支援装置2100によって、具体的な数値を扱った処理例について説明する。以下に説明する処理例は、携帯機器に実装される暗号方式を実行中に切り替える際の例である。そして、図25は、温度変化に応じたしきい値曲線の算出例を示す図表である。図表2500は、図15にて説明した実施の形態1にかかる動的再構成支援装置300を用いたしきい値曲線の算出例を示す図表である。
前記動的再構成回路によって実行中のタスクの情報を取得する取得手段、
前記取得手段によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し手段、
前記読み出し手段によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出手段、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出手段によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定手段、
前記特定手段によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出手段、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたり前記分割数算出手段によって算出された数ずつ実行させる実行手段、
として機能させることを特徴とする動的再構成支援プログラム。
前記動的再構成回路を駆動するバッテリの残留電力の予測値を算出する予測値算出手段、
前記動的再構成回路の消費可能電力となるしきい値の時間変化を表すしきい値関数を算出するしきい値算出手段、として機能させ、
前記取得手段は、さらに、前記動的再構成回路から前記バッテリの残留電力情報と、当該動的再構成回路の消費電力情報とを取得し、
前記予測値算出手段は、前記取得手段によって取得された残留電力情報と前記スケジューリング情報とを用いて、前記バッテリの残留電力の前記デッドライン時間までの予測値を算出し、
前記しきい値算出手段は、前記予測値算出手段によって算出された予測値に所定の時間ごとに前記消費電力情報を代入してしきい値関数を算出し、
前記分割数算出手段は、前記特定手段によって特定された前記デッドライン時間までに書き換えを要する次のタスクのPEの数を、単位時間ごとに前記しきい値関数の値以下の消費電力によって書き換え可能な数に分割することを特徴とする付記1に記載の動的再構成支援プログラム。
前記しきい値算出手段は、前記所定の時間ごとに前記消費電力情報を前記任意の関数に代入することによって前記しきい値関数を算出することを特徴とする付記2に記載の動的再構成支援プログラム。
前記しきい値算出手段は、前記所定の時間ごとに前記消費電力情報を前記任意の減衰関数に代入することによって前記しきい値関数を算出することを特徴とする付記2に記載の動的再構成支援プログラム。
前記バッテリの温度変化予測値を算出する温度予測手段、
前記温度予測手段によって算出された温度変化予測値を用いて前記分割数算出手段によって算出されたPEの数を補正する分割数補正手段、として機能させ、
前記取得手段は、さらに、前記バッテリの温度情報を取得し、
前記温度予測手段は、前記取得手段によって取得された前記バッテリの温度情報の所定時間間隔の変化量を求め、前記バッテリの温度情報を当該変化量に比例させた温度を次回の所定時間間隔における前記バッテリの温度予測値として算出し、
前記分割数補正手段は、前記温度予測手段によって算出された温度予測値に対応した前記バッテリの出力電力と、前記しきい値関数の値との比較結果に応じて前記分割数算出手段によって算出されたPEの数を補正することを特徴とする付記2〜5のいずれか一つに記載の動的再構成支援プログラム。
前記動的再構成回路によって実行中のタスクの情報を取得する取得手段と、
前記取得手段によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し手段と、
前記読み出し手段によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出手段と、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出手段によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定手段と、
前記特定手段によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出手段と、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたり前記分割数算出手段によって算出された数ずつ実行させる実行手段と、
を備えることを特徴とする動的再構成支援装置。
前記動的再構成回路によって実行中のタスクの情報を取得する取得工程と、
前記取得工程によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し工程と、
前記読み出し工程によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出工程と、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出工程によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定工程と、
前記特定工程によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出工程と、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたり前記分割数算出工程によって算出された数ずつ実行させる実行工程と、
を実行することを特徴とする動的再構成支援方法。
101 取得部
102 読み出し部
103 デッドライン算出部
104 特定部
105 分割数算出部
106 実行部
107 予測値算出部
108 しきい値算出部
109 メモリ
110(110−1,110−2) 動的再構成回路
111 温度予測部
112 分割数補正部
300 動的再構成支援装置
410 しきい値曲線算出部
420 タスク分割数算出部
1000 動的再構成回路
1001、1201 再構成HW(ハードウェア)
1002 プロセッサ
1003 バッテリ情報取得器
1004 消費電力情報取得器
1005 メモリ
1006 PLB(Prosessor Local Bus)
1101 再構成マネージャ
Claims (6)
- 書き換えが可能な複数のプロセッサエレメント(以下、「PE」という)を備えた動的再構成回路を制御するコンピュータを、
前記動的再構成回路によって実行中のタスクの情報を取得する取得手段、
前記取得手段によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し手段、
前記読み出し手段によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出手段、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出手段によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定手段、
前記特定手段によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出手段、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたりに前記分割数算出手段によって算出された数ずつ実行させる実行手段、
として機能させることを特徴とする動的再構成支援プログラム。 - 前記コンピュータを、さらに、
前記動的再構成回路を駆動するバッテリの残留電力の予測値を算出する予測値算出手段、
前記動的再構成回路の消費可能電力となるしきい値の時間変化を表すしきい値関数を算出するしきい値算出手段、として機能させ、
前記取得手段は、さらに、前記動的再構成回路から前記バッテリの残留電力情報と、当該動的再構成回路の消費電力情報とを取得し、
前記予測値算出手段は、前記取得手段によって取得された残留電力情報と前記スケジューリング情報とを用いて、前記バッテリの残留電力の前記デッドライン時間までの予測値を算出し、
前記しきい値算出手段は、前記予測値算出手段によって算出された予測値に所定の時間ごとに前記消費電力情報を代入してしきい値関数を算出し、
前記分割数算出手段は、前記特定手段によって特定された前記デッドライン時間までに書き換えを要する次のタスクのPEの数を、単位時間ごとに前記しきい値関数の値以下の消費電力によって書き換え可能な数に分割することを特徴とする請求項1に記載の動的再構成支援プログラム。 - 前記しきい値算出手段は、前記所定の時間におけるバッテリの残留電力情報が示す電力値が前記予測値よりも高い場合、当該予測値を表す関数をしきい値関数の値とすることを特徴とする請求項2に記載の動的再構成支援プログラム。
- 前記コンピュータを、さらに、
前記バッテリの温度変化予測値を算出する温度予測手段、
前記温度予測手段によって算出された温度変化予測値を用いて前記分割数算出手段によって算出されたPEの数を補正する分割数補正手段、として機能させ、
前記取得手段は、さらに、前記バッテリの温度情報と、前記バッテリの温度情報に対応した出力電力情報とを取得し、
前記温度予測手段は、前記取得手段によって取得された前記バッテリの温度情報の所定時間間隔の変化量を求め、前記バッテリの温度情報を当該変化量に比例させた温度を次回の所定時間間隔における前記バッテリの温度予測値として算出し、
前記分割数補正手段は、前記温度予測手段によって算出された温度予測値に対応した前記バッテリの出力電力情報と前記しきい値関数の値との比率に応じて前記分割数算出手段によって算出されたPEの数を補正することを特徴とする請求項2または3に記載の動的再構成支援プログラム。 - 書き換えが可能な複数のプロセッサエレメント(以下、「PE」という)を備えた動的再構成回路を制御する動的再構成支援装置であって、
前記動的再構成回路によって実行中のタスクの情報を取得する取得手段と、
前記取得手段によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し手段と、
前記読み出し手段によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出手段と、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出手段によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定手段と、
前記特定手段によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出手段と、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたりに前記分割数算出手段によって算出された数ずつ実行させる実行手段と、
を備えることを特徴とする動的再構成支援装置。 - 書き換えが可能な複数のプロセッサエレメント(以下、「PE」という)を備えた動的再構成回路を制御するコンピュータが、
前記動的再構成回路によって実行中のタスクの情報を取得する取得工程と、
前記取得工程によって実行中のタスクの情報を取得すると、前記動的再構成回路によって実行させるタスク順序、各タスクの実行完了時間および利用PE数を含むスケジューリング情報が記録されたメモリから、前記実行中のタスクの実行完了時間を読み出す読み出し工程と、
前記読み出し工程によって読み出された前記実行中のタスクの実行完了時間を用いて、前記動的再構成回路によって次のタスクが開始されるまでのデッドライン時間を算出するデッドライン算出工程と、
前記スケジューリング情報に含まれた各タスクの利用PE数を参照して、前記デッドライン算出工程によって算出されたデッドライン時間までに書き換えを要する次のタスクのPEの数を特定する特定工程と、
前記特定工程によって特定されたPEの数を前記デッドライン時間によって分割して単位時間当たりに書き換えをおこなうPEの数を算出する分割数算出工程と、
前記動的再構成回路に、前記デッドライン時間までに書き換えを要する次のタスクのPEの書き換えを単位時間あたりに前記分割数算出工程によって算出された数ずつ実行させる実行工程と、
を実行することを特徴とする動的再構成支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249097A JP5256967B2 (ja) | 2008-09-26 | 2008-09-26 | 動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 |
US12/565,471 US8495339B2 (en) | 2008-09-26 | 2009-09-23 | Dynamic reconfiguration support apparatus, dynamic reconfiguration support method, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249097A JP5256967B2 (ja) | 2008-09-26 | 2008-09-26 | 動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079726A JP2010079726A (ja) | 2010-04-08 |
JP5256967B2 true JP5256967B2 (ja) | 2013-08-07 |
Family
ID=42058855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249097A Expired - Fee Related JP5256967B2 (ja) | 2008-09-26 | 2008-09-26 | 動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8495339B2 (ja) |
JP (1) | JP5256967B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654970B2 (en) * | 2009-03-31 | 2014-02-18 | Oracle America, Inc. | Apparatus and method for implementing instruction support for the data encryption standard (DES) algorithm |
US9317286B2 (en) * | 2009-03-31 | 2016-04-19 | Oracle America, Inc. | Apparatus and method for implementing instruction support for the camellia cipher algorithm |
US20100246815A1 (en) * | 2009-03-31 | 2010-09-30 | Olson Christopher H | Apparatus and method for implementing instruction support for the kasumi cipher algorithm |
US8832464B2 (en) * | 2009-03-31 | 2014-09-09 | Oracle America, Inc. | Processor and method for implementing instruction support for hash algorithms |
US20100250965A1 (en) * | 2009-03-31 | 2010-09-30 | Olson Christopher H | Apparatus and method for implementing instruction support for the advanced encryption standard (aes) algorithm |
JP5708265B2 (ja) * | 2011-06-01 | 2015-04-30 | 富士通株式会社 | 情報処理装置、バッテリ残量予測方法、及びバッテリ残量予測プログラム |
FR2994000B1 (fr) * | 2012-07-30 | 2015-06-05 | Airbus Operations Sas | Procede de surveillance de l'execution coordonnee de taches sequencees par une carte electronique comportant au moins deux processeurs synchronises sur une meme horloge |
US9703364B2 (en) * | 2012-09-29 | 2017-07-11 | Intel Corporation | Rotational graphics sub-slice and execution unit power down to improve power performance efficiency |
US9164931B2 (en) | 2012-09-29 | 2015-10-20 | Intel Corporation | Clamping of dynamic capacitance for graphics |
JP5971214B2 (ja) * | 2013-08-16 | 2016-08-17 | 富士ゼロックス株式会社 | データ処理装置及びデータ処理プログラム |
US9250910B2 (en) | 2013-09-27 | 2016-02-02 | Intel Corporation | Current change mitigation policy for limiting voltage droop in graphics logic |
US9514715B2 (en) | 2013-12-23 | 2016-12-06 | Intel Corporation | Graphics voltage reduction for load line optimization |
JP2016042296A (ja) * | 2014-08-18 | 2016-03-31 | キヤノン株式会社 | 画像処理装置、情報処理方法及びプログラム |
JP6669961B2 (ja) * | 2015-12-24 | 2020-03-18 | 富士通株式会社 | プロセッサ、再構成可能回路の制御方法及びプログラム |
JP6970940B2 (ja) * | 2016-02-24 | 2021-11-24 | パナソニックIpマネジメント株式会社 | サーバ装置及びその制御方法 |
JP6690092B2 (ja) * | 2016-07-27 | 2020-04-28 | 富士通株式会社 | 熱源探知装置、熱源探知方法、及び熱源探知プログラム |
JP6713410B2 (ja) * | 2016-11-21 | 2020-06-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US10565079B2 (en) | 2017-09-28 | 2020-02-18 | Intel Corporation | Determination of idle power state |
EP3704831A4 (en) * | 2017-10-30 | 2021-06-02 | Stc.Unm | SYSTEM AND METHODS FOR SIDE CHANNEL POWER RESISTOR FOR ENCRYPTION ALGORITHMS USING DYNAMIC PARTIAL RECONFIGURATION |
US11863304B2 (en) * | 2017-10-31 | 2024-01-02 | Unm Rainforest Innovations | System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration |
JP7288189B2 (ja) * | 2019-05-29 | 2023-06-07 | 富士通株式会社 | ジョブ電力予測プログラム、ジョブ電力予測方法、およびジョブ電力予測装置 |
CN113190497B (zh) * | 2021-04-09 | 2022-09-09 | 珠海一微半导体股份有限公司 | 一种可重构处理器的任务处理方法及可重构处理器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003223476A (ja) | 2001-12-05 | 2003-08-08 | Nec Corp | 機能シミュレーションのためのハードウェア・アクセラレーション・システム |
US20030105617A1 (en) * | 2001-12-05 | 2003-06-05 | Nec Usa, Inc. | Hardware acceleration system for logic simulation |
JP3907664B2 (ja) * | 2004-02-27 | 2007-04-18 | 松下電器産業株式会社 | 半導体記憶装置 |
JP3810419B2 (ja) | 2004-12-07 | 2006-08-16 | 松下電器産業株式会社 | 再構成可能な信号処理プロセッサ |
-
2008
- 2008-09-26 JP JP2008249097A patent/JP5256967B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-23 US US12/565,471 patent/US8495339B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100082943A1 (en) | 2010-04-01 |
JP2010079726A (ja) | 2010-04-08 |
US8495339B2 (en) | 2013-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256967B2 (ja) | 動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 | |
CN106164864B (zh) | 服务的预测负载伸缩 | |
KR101991682B1 (ko) | Dvfs 제어 방법 및 이를 이용한 시스템-온 칩 | |
US20220187901A1 (en) | Power management advisor to support power management control | |
US8209554B2 (en) | Applying power management on a partition basis in a multipartitioned computer system | |
US20070118600A1 (en) | Automatic resizing of shared memory for messaging | |
JP4102695B2 (ja) | バッチジョブ管理システム及びバッチジョブ管理プログラム | |
CN108292238A (zh) | 控制gpu的调度 | |
CN108292237A (zh) | 控制gpu的操作 | |
KR20200122364A (ko) | 자원 스케줄링 방법 및 단말 장치 | |
CN104871114A (zh) | 用于集成电路的空闲阶段预测 | |
JP2005285093A (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
JP2022112614A (ja) | リソースの移動スケジュールを決定する装置 | |
WO2012023625A1 (ja) | 拡張性評価装置、拡張性評価方法および拡張性評価プログラム | |
JP5108690B2 (ja) | Dma装置及びdma転送方法 | |
JP5447648B2 (ja) | デバイス設定プログラム、方法、及び情報処理装置 | |
JP6031051B2 (ja) | ジョブ実行計画装置 | |
JP2008165408A (ja) | 情報処理装置、その制御方法及びプログラム | |
JP2020135748A (ja) | 最適化装置、最適化方法及びプログラム | |
JP4082439B2 (ja) | 並列計算機 | |
US11119921B1 (en) | State machine generation for multi-buffer electronic systems | |
CN110851273B (zh) | 一种基于混合内存的程序处理方法和基于混合内存的设备 | |
KR100838438B1 (ko) | 태스크 관리방법, 태스크 관리장치, 반도체 집적회로, 전자장치, 태스크 관리 시스템, 및 프로그램을 격납한 기록매체 | |
JP7234566B2 (ja) | 運転計画方法、運転計画装置およびプログラム | |
CN111507885A (zh) | 一种基于最佳缓存空间计算的混合图元渲染方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |