JP5252877B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5252877B2
JP5252877B2 JP2007276482A JP2007276482A JP5252877B2 JP 5252877 B2 JP5252877 B2 JP 5252877B2 JP 2007276482 A JP2007276482 A JP 2007276482A JP 2007276482 A JP2007276482 A JP 2007276482A JP 5252877 B2 JP5252877 B2 JP 5252877B2
Authority
JP
Japan
Prior art keywords
film
laser beam
glass substrate
layer
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007276482A
Other languages
English (en)
Other versions
JP2008141179A (ja
JP2008141179A5 (ja
Inventor
明久 下村
秀和 宮入
安弘 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007276482A priority Critical patent/JP5252877B2/ja
Publication of JP2008141179A publication Critical patent/JP2008141179A/ja
Publication of JP2008141179A5 publication Critical patent/JP2008141179A5/ja
Application granted granted Critical
Publication of JP5252877B2 publication Critical patent/JP5252877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073Shaping the laser spot
    • B23K26/0732Shaping the laser spot into a rectangular shape
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073Shaping the laser spot
    • B23K26/0738Shaping the laser spot into a linear shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、ガラス基板上に絶縁膜を介して半導体素子を有する半導体装置の作製方法に関する。
従来の絶縁ゲート型電界効果トランジスタ等の薄膜デバイスに用いられる多結晶半導体の作製方法として、レーザアニール法を用いたものがある。(例えば、特許文献1参照。)。具体的には、ガラス基板上に下地保護膜である酸化珪素膜を成膜し、酸化珪素膜上に非晶質珪素膜を成膜した後、非晶質珪素膜に含まれる水素の濃度を低減するため加熱を行い、当該非晶質珪素膜にKrFエキシマレーザビームを照射して、非晶質珪素膜を結晶化して多結晶シリコン膜を形成する。
特開平5−182923号公報
しかしながら、上記で示すレーザアニール法を用いる場合、レーザビームのエネルギー密度が高いと、ガラス基板、下地保護膜、または結晶性珪素膜に亀裂が入るという問題がある。このため、薄膜デバイスを有する半導体装置の歩留まりが低くなる。
そこで本発明は、ガラス基板、下地保護膜、または結晶性珪素膜に亀裂が入ることを抑制することが可能な結晶性珪素膜の作製方法、及び半導体装置の作製方法を提案することを課題とする。
本発明は、半導体膜にレーザビームを照射して半導体膜を完全溶融させながらガラス基板または半導体膜の表面の水平方向に結晶を成長させる結晶性珪素膜及び当該結晶性珪素膜を用いた半導体装置の作製方法であって、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板上に、半導体膜を含む層を形成し、当該層を加熱する。次に、加熱された層に、紫外光であって、レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であり、レーザビームのプロファイルの半値幅が50μm以下であるパルス発振のレーザビームを照射して、半導体膜を結晶化して結晶性半導体膜を形成する。ガラス基板上に形成する半導体膜を含む層は、成膜後での応力は引っ張り応力または圧縮応力を適宜有してよいが、上記加熱後においては、半導体膜を含む層の全応力(膜厚方向に積分した応力)が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となるような層を形成する。
熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板上に形成された層に、紫外光であって、レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であり、レーザビームのプロファイルの半値幅が50μm以下であるパルス発振のレーザビームを照射すると、当該層に照射されたレーザビームのエネルギーが半導体層からガラス基板表面にまで伝わり、レーザビームの照射部及び近傍に位置するガラス基板表面も加熱される。レーザビームの照射部の直下では、レーザビームのエネルギーの伝達率が高くガラス基板表面が軟化する。また、レーザビームの照射部の近傍では、加熱され体積が膨張するため圧縮応力が生じる。一方、圧縮応力が生じた領域の外側では、該圧縮応力の反作用で引っ張り応力が生じる。
パルス発振のレーザビームが走査され、レーザビームの照射位置がずれると、軟化していたガラス基板表面も徐々に冷却され、体積が収縮し、引っ張り応力が生じる。一方、レーザビームの照射部の近傍では、加熱されたガラス基板表面が室温まで冷却されるが、圧縮応力が残存する。上記引っ張り応力及び圧縮応力の差から、ガラス基板に歪が残存する。この歪がガラス基板の破断応力より大きくなると、ガラス基板に亀裂が入り、ガラス基板表面に形成される層にもクラックが入る。
しかしながら、ガラス基板上に加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる半導体膜を含む層を形成することで、ガラス基板表面に生じる歪を緩和することが可能である。この結果、ガラス基板またはその上に形成される層のクラックを低減することができる。
ここで、全応力に対して半導体膜を含む層を構成する各層の膜応力が線型に寄与していると仮定すると、各層の応力をσ、各層の膜厚をdとすると、全応力は下式より近似的に計算される。このため、半導体膜を含む層を構成する各層において、引っ張り応力が生じている層があっても、他の層において圧縮応力が生じていれば、加熱された後の半導体膜を含む層の全応力は−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下の範囲を満たすことができる。
Figure 0005252877
熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板上に、加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる層を形成することにより、ガラス基板上に形成された当該層に、紫外光であって、レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であり、レーザビームのプロファイルの半値幅が50μm以下であるパルス発振のレーザビームを照射したとき、ガラス基板またはガラス基板上に形成された当該層に亀裂が入ることを抑制することができる。即ち、当該層にレーザビームを照射したときに、レーザビームのエネルギーがガラス基板に伝わり、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板の一部ではレーザビームの照射による加熱及び冷却の結果熱歪が生じ、当該熱歪によりガラス基板表面の一部において引っ張り応力が生じる。しかしながら、ガラス基板上には圧縮応力を有する層が形成されているため、ガラス基板表面の引っ張り応力を緩和することができる。このため、ガラス基板及びガラス基板上に形成される層に亀裂が入ることを抑制しながら、結晶性珪素膜を形成することができる。また、当該結晶性珪素膜を用いて半導体装置を作製することができる。この結果、半導体装置の不良品を削減することが可能であり、歩留まりを高くすることができる。
以下に本発明の実施の様態を、図面を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1(A)に示すように、絶縁表面を有するガラス基板100の片面に、下地保護膜として機能する絶縁膜101、102を形成し、絶縁膜102上に非晶質半導体膜103を形成する。次に、非晶質半導体膜の水素を除去するため、非晶質半導体膜を加熱する。このとき、ガラス基板及び下地保護膜として機能する絶縁膜も加熱される。当該加熱後の下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103が加熱された後の全応力が、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となるように、絶縁膜101、102、及び非晶質半導体膜103を形成する。
絶縁表面を有するガラス基板100としては、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板を用いる。熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板の代表例としては、AN100(旭ガラス社製)、EAGLE2000(コーニング社製)等がある。また、絶縁表面を有するガラス基板100としては、厚さが0.5mm以上1.2mm以下のガラス基板を用いることができる。ここでは、例えば、厚さ0.7mmのAN100ガラス基板を用いる。
ガラス基板の片面に絶縁膜101、102、及び非晶質半導体膜103を形成した後の加熱処理としては、非晶質半導体膜に含まれる水素を除去することが可能な温度で加熱すればよい。また、当該加熱処理において下地保護膜として機能する絶縁膜101、102に含まれる水素が除去されることもある。非晶質半導体膜に含まれる水素を除去することで、後に非晶質半導体膜にレーザビームを照射するとき、非晶質半導体膜から水素が放出されることを回避することが可能であり、レーザビームの照射による膜の耐性を向上させることができる。このような加熱条件としては、ファーネスアニール炉を用い500℃以上550℃以下の温度で1時間以上10時間以下、好ましくは1時間以上5時間以下加熱することができる。また、瞬間熱アニール法(RTA法)を用いて550℃以上750℃以下、好ましくは600℃以上650℃以下で1秒から10分、好ましくは3分から8分加熱することができる。
また、上記の加熱処理の他に、非晶質半導体膜を結晶化させる加熱処理を行っても良い。この場合、非晶質半導体膜に、結晶化を促進させる金属元素等を添加した後に、加熱処理をおこなってもよい。代表的には、非晶質半導体膜に、ニッケル、パラジウム、ゲルマニウム、鉄、スズ、鉛、コバルト、白金、銅、金等の金属元素を微量に添加し、その後加熱処理を施すことによって結晶性半導体膜を形成することができる。
ここでは、非晶質半導体膜に含まれる水素、及び下地保護膜として機能する絶縁膜101、102に含まれる水素を除去するために、650℃6分の加熱を行う。
下地保護膜として機能する絶縁膜101、102としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、アルミナ膜等の化合物、さらには、当該化合物に水素が含まれたもの等を用いることができる。
なお、ここでは酸化窒化珪素膜は、珪素の1.8〜2.3倍、好ましくは1.92〜2.16倍の酸素を含む膜をいう。さらには、珪素の0.001〜0.05倍、好ましくは0.001〜0.01倍の窒素を含んでもよい。さらには、珪素の0.01〜0.3倍、好ましくは0.04〜0.24倍の水素を含んでも良い。このような膜をSiONと示す場合もある。また、窒化酸化珪素膜は、珪素の0.1〜0.3倍、好ましくは0.13〜0.42倍の酸素、1〜2倍、好ましくは1.1〜1.6倍の窒素を含む膜をいう。さらには、珪素の0.3〜1.2倍、好ましくは0.51〜0.91倍の水素を含んでも良い。このような膜をSiNOと示す場合もある。
非晶質半導体膜103としては、珪素、ゲルマニウム、シリコンゲルマニウム(Si1−xGe(0<x<0.1))等を用いることができる。
下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103は、プラズマCVD法、スパッタリング法、蒸着法等を適宜用いることができる。なお、成膜時、即ち加熱前の下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103の応力は、引っ張り応力でも圧縮応力でもよい。
ガラス基板上に形成される半導体膜を含む層の加熱後の全応力は、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。
ここでは、ガラス基板上に形成される層として、絶縁膜101、102、及び非晶質半導体膜103を形成しており、絶縁膜101として厚さ10nm以上100nm以下、好ましくは40nm以上60nm以下の窒化酸化珪素膜、絶縁膜102として厚さ30〜120nm、好ましくは80nm以上120nm以下の酸化窒化珪素膜、非晶質半導体膜103として厚さ30〜200nm、好ましくは20nm以上80nm以下の非晶質珪素膜を形成する。
さらには、下地保護膜として機能する絶縁膜として、2つの絶縁膜が積層された構造に限定されず、1層でもよい。即ち、半導体膜を含む層として、下地保護膜として30〜120nmの酸化窒化珪素膜を形成し、その上に30〜200nmの非晶質半導体膜を形成することもできる。更には酸化窒化珪素膜の代わりに、30〜120nmの窒化アルミニウム膜、酸化窒化アルミニウム膜またはアルミナ膜を用いることもできる。この場合においても、絶縁膜及び非晶質半導体膜の加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。即ち、加熱後の絶縁膜の膜厚及び膜応力の積は、加熱後の全応力から非晶質半導体膜の膜厚及び加熱後の非晶質半導体膜の膜応力の積を引いた値となる。
さらには、下地保護膜として機能する絶縁膜として、3層以上としてもよい。即ち、半導体膜を含む層として、下地保護膜として30〜120nmの窒化アルミニウム膜、30〜100nmの窒化酸化珪素膜、及び30〜120nmの酸化窒化珪素膜を形成し、その上に30〜200nmの非晶質半導体膜103を形成することもできる。なお、このときの下地保護膜の積層順はガラス基板側から窒化アルミニウム膜、窒化酸化珪素膜、及び酸化窒化珪素膜の組み合わせや、ガラス基板側から窒化酸化珪素膜、窒化アルミニウム膜、及び酸化窒化珪素膜の組み合わせや、ガラス基板側から窒化酸化珪素膜、酸化窒化珪素膜、及び窒化アルミニウム膜の組み合わせ等を適宜用いることができる。更には上記3層構造において、窒化アルミニウム膜の代わりに酸化窒化アルミニウム膜またはアルミナ膜を用いることもできる。この場合においても、絶縁膜及び非晶質半導体膜の加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。
ここで、本明細書で用いる応力の測定方法に関して、以下に述べる。本明細書で示す応力はTencor FLX−2320(KLAテンコール社製)を用いて測定する。Tencor FLX−2320はストレスのかかった薄膜を有するガラス基板の曲率半径の変化を測定する。薄膜の応力は数式2を用いて求める。
Figure 0005252877
数式2において、E/(1−v)はガラス基板のニ軸弾性係数を示し、Eはガラス基板のヤング率を示し、vはガラス基板のポアソン比を示す。また、図21に示すように、hはガラス基板600の厚さ(m)を示し、tは薄膜601の厚さ(m)を示し、Rはガラス基板600の曲率半径(m)を示しσはガラス基板600上に成膜された薄膜601の応力(Pa)を示す。
なお、本明細書でガラス基板として用いるAN100ガラス基板のポアソン比は0.22、ヤング率は77GPaのためニ軸弾性係数98.7GPaであり、EAGLE2000ガラス基板のポアソン比は0.23、ヤング率は70.9GPaのためニ軸弾性係数92.07GPaである。
また、一般的に応力には引っ張り応力と圧縮応力とがある。図21(B)に示すように、ガラス基板600に対して薄膜601が収縮しようとするときには、ガラス基板600は膜の収縮による力と釣合うように、膜の表面が凹になるように変形し、力が釣合うようになる。このように薄膜601が収縮しようとするときに生じる応力を引っ張り応力と呼んでいる。一方、図21(C)に示すように、薄膜601が膨張しようとするときには、ガラス基板600は膜の膨張による力と釣合うように、膜表面側が凸になる向きに変形し、力が釣合うようになる。このように薄膜601が膨張しようとするときに生じる応力を圧縮応力と呼んでいる。一般に、引っ張り応力を+(プラス)で示し、圧縮応力を−(マイナス)で示すことが多い。
次に、図1(B)に示すように、非晶質半導体膜103にレーザビーム104を照射する。図1(B)は、レーザビームを照射している様子の模式図であり、レーザビーム104が照射された非晶質半導体膜は結晶性半導体膜105となる。
非晶質半導体膜103にレーザビーム104を照射し断続的に非晶質半導体膜103にエネルギーを与えると、レーザビームは非晶質半導体膜103で吸収され、非晶質半導体膜103が加熱されるとともに、当該熱がガラス基板に伝導しガラス基板100も加熱される。このときのガラス基板表面の温度及び応力について、図2(A)〜(C)を用いて示す。図2(A)は1ショット目のレーザビームが照射された領域近傍のガラス基板100の上面図を示す。ここでは、レーザビームはガラス基板上を矢印の方向110に走査される形態で示す。また、結晶性半導体膜105は既にレーザビームが照射され、非晶質半導体膜が結晶化した領域である。また、非晶質半導体膜103は、2ショット目以降のレーザビームが照射される非晶質半導体膜の領域である。また、領域111、112はレーザビームが照射されている領域である。
ここで、ガラス基板乃至ガラス基板上の層に亀裂が生じる原理について以下に示す。1ショット目のレーザビームが非晶質半導体膜に照射されると、非晶質半導体膜に照射したレーザビームは非晶質半導体膜で吸収され、非晶質半導体膜が加熱されるとともに、当該熱がガラス基板に伝達し、ガラス基板100の表面が局部的に加熱され、ガラス基板の表面の一部が軟化する。また、軟化した基板の領域111の両脇には加熱された基板の領域112を有する。
また、図2(A)に示すガラス基板に対応するガラス基板表面の温度を図2(B)に示す。1ショット目のレーザビームが照射されたときのガラス基板表面の温度曲線113で示すように、ガラス基板が軟化した領域111では温度が軟化点を超えており、軟化した領域111の両脇の加熱された基板の領域112では、室温(RT)より高く軟化点より低い温度である。さらに、既に結晶化された結晶性半導体膜105及びまだレーザビームが照射されていない非晶質半導体膜103の温度は室温である。
また、図2(A)に示すガラス基板に対応するガラス基板表面の応力を図2(C)に示す。応力曲線114で示すように、ガラス基板が軟化した領域111は粘度が低く応力が発生せず応力の値は0である。一方、軟化した領域111の両脇の加熱された領域112は、室温より高く軟化点より低い温度での加熱状態となり体積が膨張するため、ガラス基板表面に圧縮応力が生じる。また、圧縮応力が生じたガラス基板表面の周辺、即ち結晶化された結晶性半導体膜105及びまだレーザビームが照射されていない非晶質半導体膜103には、熱拡散による昇温と冷却に伴い引っ張り応力が生じる。
1ショット目のレーザビームの照射が終わると、レーザビーム照射領域の直下のガラス基板において、軟化した領域及びその両脇の加熱された領域は冷却が始まる。図2(D)はこのときのレーザビームが照射された領域近傍のガラス基板の上面図を示す。また、このときのガラス基板表面の温度及び応力について、それぞれ図2(E)及び(F)を用いて示す。
図2(D)に示すように、ガラス基板の軟化した領域が固化する。図2(D)において固化した領域を121で示す。また、その両脇には加熱された領域122がある。また、図2(E)に示すレーザビームが照射されたガラス基板表面の温度曲線123からわかるように、固化した領域121及びその両脇の加熱された領域122のガラス基板表面の温度は、室温(RT)より高く軟化点より低い温度である。このときのガラス基板表面の応力を図2(F)の応力曲線124で示す。レーザビームの照射によりガラス基板の温度が軟化点以上となり軟化した後固化した領域121は、収縮するため引っ張り応力が生じる。収縮する領域は隣接部分から収縮するのを妨げるような力が加えられるため、収縮領域の隣接部、即ち加熱された領域122では圧縮応力が発生する。
さらなる冷却によりガラス基板表面が室温になる。図2(G)はガラス基板表面が室温になったときのレーザビームが照射された領域近傍のガラス基板の上面図を示す。冷却により固化した領域及び加熱された領域は室温まで冷却され、結晶性半導体膜131、132となる。このときのガラス基板表面の温度及び応力について、図2(H)及び(I)を用いて示す。図2(H)のレーザビームが照射されたガラス基板表面の温度曲線133で示すように、固化した結晶性半導体膜131及びその両脇の加熱された結晶性半導体膜132の直下のガラス基板表面の温度は、室温(RT)である。このときのガラス基板表面の応力を図2(I)の応力曲線134で示す。ガラス基板の温度が室温になるとともに、軟化し固化して形成された結晶性半導体膜131はさらに収縮する。しかし、当該結晶性半導体膜は隣接部分から収縮するのを妨げられるため、隣接部分の結晶性半導体膜132では引っ張り応力が更に高まる。
本発明のレーザビームはパルス発振であり、周波数が1Hz以上10MHz未満であるため、レーザビームが照射された半導体膜の結晶化時間と比較してレーザビームのパルス間隔、即ち1ショット目のレーザビームが照射されてから2ショット目のレーザビームが照射されるまでの時間の方が長い。このため、レーザビームの照射により形成された完全溶融部が固化し、非晶質半導体膜の結晶化が終了した後、レーザビームの照射位置またはガラス基板位置が少しずつずらされた2ショット目以降のレーザビームが照射される。レーザビームの照射は、ガラス基板全面に同時に照射されるわけではなく、部分的に照射しながらガラス基板全体にレーザビームを走査して、非晶質半導体膜の完全溶融及び固化を繰り返しながら、固液界面を移動させて、ガラス基板上の非晶質半導体膜全体を結晶化させる。このため、結晶化途中において、ガラス基板表面ではレーザビームの照射により溶融する領域と固化領域とを有する。さらに、レーザビームが照射される領域は徐々に移動されるため、一度レーザビームが照射された領域は、徐々に室温に冷却される。このため、ガラス基板の表面の一部において、部分的に引っ張り応力と圧縮応力が生じる。これを歪という。ガラス基板の熱膨張率が大きい方が加熱による体積の膨張及び収縮率が高く、さらにはガラス基板の軟化点が低い方が低温において軟化しやすく、加熱、軟化、及び冷却に伴って発生する歪が大きくなり、クラックが発生しやすくなる。代表的には、熱膨張率6×10−7/℃より大きく38×10−7/℃以下のガラス基板に、ガラス基板表面にまでエネルギーが伝達するようなレーザビームを照射するとクラックが発生しやすくなる。具体的には、レーザビームが照射された領域において、レーザビームの走査方向またはガラス基板の移動方向と平行方向、即ちレーザビームの幅方向において歪み応力が引っ張り応力となる。
レーザビームが照射された領域のガラス基板表面における歪、即ち引っ張り応力が、ガラス基板の破断応力より大きくなると、ガラス基板に亀裂が生じる。いったん亀裂が生じると、亀裂部分に応力が集中するため、亀裂は進行する。その進行方向は引っ張り応力の分布と垂直、即ちレーザビームのスキャン方向と垂直方向であり、レーザビームの長さ方向となる。
しかしながら、本発明のようにガラス基板の表面に加熱後の圧縮応力を有する層が形成されていると、ガラス基板表面における引っ張り応力を低減することが可能である。以上のことから、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下のガラス基板上に半導体膜を含む層を形成し、当該半導体膜を含む層を加熱した後、非晶質半導体膜にレーザビームを照射して結晶性半導体膜を形成する場合、ガラス基板または半導体膜を含む層に亀裂が入ることを低減することが可能である。
ここで、本発明の半導体膜の結晶化に用いるレーザ照射装置1000に関して図3を用いて説明する。
レーザ発振器1001としては、パルス発振することが可能なレーザ発振器を用いることができる。また、レーザ波長は、半導体膜に効率よくレーザビームが吸収されるように可視〜紫外領域(800nm以下)、好ましくは紫外領域(400nm以下)とする。レーザ発振器としては、KrF、ArF、XeCl、XeF等のエキシマレーザ発振器、N、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO、YVO、YLF、YAlO、ScO、Lu、Yなどの結晶にCr、Nd、Er、Ho、Ce、Co、Ti、Yb、又はTmをドープした結晶を使った固体レーザ発振器、ヘリウムカドミウムレーザ等の金属蒸気レーザ発振器等を用いることができる。なお、固体レーザ発振器においては、基本波の第3高調波〜第5高調波を適用するのが好ましい。
代表的には、レーザビームとして波長400nm以下のエキシマレーザビームや、YAGレーザの第3高調波、第4高調波を用いる。
結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数1Hz以上10MHz未満、好ましくは100Hz〜10kHzとし、レーザエネルギー密度を0.5〜5J/cm(代表的には1〜2J/cm)とする。また、YAGレーザを用いる場合にはその第3高調波を用いパルス発振周波数1Hz以上10MHz未満とし、レーザエネルギー密度を0.5〜5J/cm(代表的には1〜2J/cm)とすると良い。レーザビームのパルス発振周波数を1Hz以上10MHz未満とすることで、結晶成長時間よりもパルス間隔を長くすることが可能であり、本発明のレーザビームの照射により非晶質半導体膜の完全溶融及び凝固を繰り返しながら、固液界面を移動させて結晶化を行うことができる。
また、レーザビームの幅100μm以下、好ましくは5〜50μmで線状に集光したレーザビームをガラス基板全面に渡って照射する。レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であるレーザビームは、単位面積当たりのエネルギーが高く、この結果レーザビームのプロファイルの立ち上がりが急峻となる。また、レーザビームのプロファイルは、平坦な領域を有さず、最大値の半分の値が半導体膜を溶融するエネルギー以上であり、且つ最大値が半導体膜の蒸発エネルギー以下である。
また、レーザのパルス幅は、半導体膜の溶融状態を維持して横成長距離を伸ばすために、なるべく長い方が良い。しかしながら、パルス幅が長すぎるとガラス基板等への熱伝導による冷却の寄与が大きくなり、半導体膜に照射されたレーザビームのエネルギーが無駄となる。よって、パルス幅としては、20ナノ秒〜500ナノ秒、好ましくは50ナノ秒〜500ナノ秒、さらに好ましくは150ナノ秒〜300ナノ秒とする。
また、レーザ発振器1001としては、レーザビームをTEM00(シングル横モード)で発振して射出すると、被照射面において得られる線状のビームスポットの集光性が高く、エネルギー密度を高くすることができるので好ましい。また、固体レーザを用いることで、気体レーザ等と比較して、出力の安定性が高く、安定した処理を行うことができる。
以下の光学系の具体例において、レンズの配置は、レーザビームの進行方向を前方としている。また、レンズはレーザビームの入射側を第1面、射出側を第2面と表す。また、曲率中心がレンズからみてレーザビーム入射側にあるときは負の曲率半径とし、射出側にあるときは正の曲率半径とし、平面の場合は∞とする。さらに、用いるレンズはすべて合成石英ガラス製(屈折率1.485634)とするが、これに限らない。また、用いるレーザの波長により合成石英ガラスの表面に施されているコーティングを適切なものに変えれば、さまざまなレーザに適用できる。
レーザ発振器1001から射出されたレーザビームは、ビームエキスパンダー1002によって長さ方向および幅方向ともにそれぞれ拡大してもよい。ビームエキスパンダー1002の代表例としては、1組の球面レンズがある。具体的には、レーザ発振器側に設けられる球面レンズは、第1面の曲率半径が負であり第2面が平面である。また、被照射面側に設けられる球面レンズは、第1の面が平面であり、第2面の曲率半径が負である。なお、ビームエキスパンダーはレーザから射出されたレーザビームの形状が小さい場合に特に有効なものであり、レーザビームの大きさ等によっては用いなくてもよい。
ビームエキスパンダー1002から射出されたレーザビームは、レーザビームの長さ方向のエネルギーを均一化する光学系1003を透過することで、レーザビームの長さ方向のエネルギーが均一化される。代表例としては、1組のシリンドリカルレンズアレイ及びシリンドリカルレンズがある。1組のシリンドリカルレンズアレイにより、ビームスポットが長さ方向に分割される。レーザ発振器側のシリンドリカルレンズアレイは、第1面の曲率半径が正で、第2面が平面であるシリンドリカルレンズを曲率方向に複数並べたものである。また被照射面側のシリンドリカルレンズアレイは、第1面の曲率半径が負で、第2面が平面であるシリンドリカルレンズを曲率方向に複数並べたものである。また、1組のシリンドリカルレンズアレイによって長さ方向に分割されたレーザビームは、第1面の曲率半径が正の長さ方向集光用シリンドリカルレンズにより、レーザビームが集光される。これにより、レーザビームのビームスポットの長さ方向のエネルギー分布の均一化がなされ、レーザビームの長さ方向の長さが決定される。
また、レーザビームの長さ方向のエネルギーを均一化する光学系1003として、第1面の曲率半径が正、第2面の曲率半径が負となるような両凸シリンドリカルレンズ等を使用しても良い。
レーザビームの長さ方向のエネルギーを均一化する光学系1003から射出されたレーザビームは、レーザビームの幅方向のエネルギーを均一化する光学系1004を透過することで、レーザビームの幅方向のエネルギーが均一化される。レーザビームの幅方向のエネルギーを均一化する光学系1004の代表例としては、一組のシリンドリカルレンズアレイがある。発振器側のシリンドリカルレンズアレイは、第1面の曲率半径が正で第2面は平面であるシリンドリカルレンズを曲率方向に複数並べたものである。被照射面側のシリンドリカルレンズアレイは第1面の曲率半径が負で第2の面は平面であるシリンドリカルレンズを曲率方向に複数並べたものである。これらのレンズにより、レーザビームの幅方向のエネルギー分布が均一化される。
レーザビームの幅方向のエネルギーを均一化する光学系1004から射出されたレーザビームは、ミラー1005により、光路が変更される。ここでは、ミラー1005によりレーザビームの光路が鉛直方向に変更される。
ミラー1005により光路が変更されたレーザビームは、一つまたは複数のレンズで集光性(解像度)が高められたプロジェクションレンズ1006でレーザビームの幅方向の結像が行われる。プロジェクションレンズの構成はレーザビームの幅方向の長さにあわせて適宜用いることができる。プロジェクションレンズ1006として、焦点深度を高めるため複数のレンズを用いることで、レーザビームの幅方向の長さが100μm以下、好ましくは5μm〜50μmのレーザビームを結像することができる。また、プロジェクションレンズ1006として、ダブレットシリンドリカルレンズを用いることもできる。ここでダブレットシリンドリカルレンズとは、2枚のシリンドリカルレンズで構成されているレンズのことをいう。レーザ発振器側のシリンドリカルレンズは第1面の曲率半径及び第2面の曲率半径が正で、第1面の曲率半径が第2面の曲率半径より大きいレンズを用い、被照射面側のシリンドリカルレンズは第1面の曲率半径が正、第2面の曲率半径が負である。これにより、レーザビームのビームスポットの幅方向の長さが決定される。
プロジェクションレンズ1006及び被照射面である非晶質半導体膜103の間にシリンドリカルレンズ1007を配置する。シリンドリカルレンズ1007は、レーザビームの長さ方向に曲率を有するように配置する。ここでは、シリンドリカルレンズ1007として、凹レンズを挿入することで、レーザビームの光路長を制御し、集光位置を照射面に一致させて、前記被照射面上に像を形成することができる。つまり、レーザビームの幅に対するレーザビームの長さの比が1対500以上の線状のレーザビームの被照射面におけるエネルギー分布の均一性を高めることができる。
さらには、上記の光学系に限定されず、レーザビームを線状に集光することが可能な光学系を適宜用いることができる。また、位相シフトマスクを用いて急峻なプロファイルを有するレーザビームを被照射面上に結像してもよい。
次にレーザビームの照射方法について説明する。被照射面である非晶質半導体膜103が形成されたガラス基板100は吸着ステージ1008に固着される。吸着ステージ1008は、X軸用の一軸ロボットとY軸用の一軸ロボットにより、被照射面である非晶質半導体膜103に平行な面上をXY方向に動作できる。線状のレーザビームの長さ方向とY軸を一致させて配置する。次に、レーザビームの幅方向、つまりX軸に沿って吸着ステージ1008を動作させ、レーザビームを被照射面である非晶質半導体膜103に照射する。
レーザビームが照射されることによって半導体膜の膜厚方向に完全溶融した領域が形成され、当該領域が固化される過程で結晶が成長し、結晶性半導体膜を形成することができる。なお、X軸用の吸着ステージ1008の走査速度は、結晶の成長距離とレーザ発振器の発振周波数の積により決定する。例えば、結晶の成長距離が2μm、レーザの発振周波数が10kHzの場合、20mm/secで、基板またはレーザビームを走査すればよい。
なお、本実施の形態では、X軸用およびY軸用の二軸ロボットを用いて、吸着ステージ1008を移動させてガラス基板上の非晶質半導体膜103全体にレーザビームを走査する被照射面移動型を用いている。これに限らず、レーザビームの走査は、吸着ステージ1008を固定してレーザビームの照射位置を移動させる照射系移動型を用いた方法や、被照射面移動型及び照射系移動型の両方を用いた方法を採用することができる。
さらに、形成された結晶性半導体膜の幅の分だけ、Y軸用の一軸ロボットを移動させ、再度X軸用の一軸ロボットを所定の速度で走査させる。このような一連の動作を繰り返すことにより、大面積ガラス基板上に形成される半導体膜全面を効率よく結晶化することができる。
ここで、本発明における結晶化の様子について図19及び図20を用いて説明する。
図19(A)は、非晶質半導体膜103にレーザビーム104を走査するときの上面図であり、図19(A)の領域105aの拡大図を図19(B)〜(F)に示す。
レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であり、レーザビームのプロファイルの立ち上がりが急峻、即ちレーザビームのプロファイルの半値幅が50μm以下であるレーザビーム104(1ショット目)を非晶質半導体膜103に照射する。
レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であるレーザビームは、単位面積当たりのエネルギーが高く、この結果レーザビームのプロファイルの立ち上がりが急峻となる。また、レーザビームのプロファイルは曲線であり平坦な領域を有さず、最大値の半分の値が半導体膜を溶融するエネルギー以上であり、且つ最大値が半導体膜の蒸発エネルギー以下である。
このようなレーザビーム104を非晶質半導体膜103に照射すると、エネルギー密度の高い領域のレーザビームが照射された半導体膜は、膜厚方向において完全に溶融する。なお、レーザビームの端部においてはエネルギー密度が低い。このため、レーザビームが照射された半導体膜は端部及び中央の温度を比較すると、端部の方が低く、急峻な温度勾配が生じる。このため、図19(B)に示す矢印のように溶融部152の端部から中央部に向けて結晶化が進む。このとき、結晶化の成長方向は、ガラス基板表面または半導体膜の表面に対して水平方向(以下、ラテラル方向)に進む。
本発明のレーザビームのパルス間隔は数マイクロ秒以上であるが、溶融した半導体膜が融点から室温まで冷却される時間は数マイクロ秒であるため、1ショット目のレーザビームが照射され2ショット目のレーザビームが照射される前に、溶融部が固化し半導体膜の結晶成長は終了する。半導体膜の結晶成長が終了すると、図19(C)に示すように、レーザビームが照射された領域の端部から結晶化してきた結晶粒153、154が溶融部のほぼ中央でぶつかり、凸部155が形成される。
次に、図19(D)に示すように、2ショット目のレーザビームの送り幅(ピッチl)を、結晶の成長距離d未満とし、結晶粒153の一部、結晶粒の間に形成される凸部155、結晶粒154、及び非晶質半導体膜103の一部に、レーザビーム(2ショット目)を照射し、膜厚方向において半導体膜を完全に溶融させる。このとき、図19(C)における結晶粒153において、2ショット目のレーザビームが照射されなかった領域を図19(D)において結晶粒156と示す。2ショット目のレーザビームは、1ショット目のレーザビームと同様の条件であり、半導体膜の溶融部157において温度勾配が生じ、溶融部の端部から中央に向けてラテラル方向に結晶化が進む。また、レーザビームが紫外光であるため、非晶質半導体領域だけでなく、1ショット目のレーザビームが照射されたことにより形成される結晶性半導体領域をも再度溶融することができる。このとき、結晶粒156の結晶方位を保持しながら溶融部が固化して結晶化が進む。このため、図19(E)に示すように、レーザビームの走査方向またはガラス基板の移動方向の反対方向に伸びた結晶粒160と、結晶粒161と、結晶粒160及び結晶粒161がぶつかった凸部162が形成される。
上記のように、レーザビームの送り幅(ピッチl)を、結晶の成長距離d未満とし、レーザビームの幅が100μm以下、好ましくは5〜50μmであり、レーザビームのプロファイルの立ち上がりが急峻であり、レーザビームのプロファイル半値幅が50μm以下であるレーザビームを一方向に走査しながら非晶質半導体膜103に照射すると、図19(F)に示すように、一方向に結晶粒163が伸びた結晶性珪素膜、即ちラテラル方向に結晶成長した結晶性半導体膜を形成することができる。ラテラル方向に結晶成長した結晶性半導体膜は結晶粒が大きいため、当該結晶性半導体膜を用いて半導体素子を形成することで、特性を高めた半導体素子を形成することができる。代表的には、結晶の成長方向と薄膜トランジスタのチャネル形成領域でキャリアが進む方向とが平行になるように薄膜トランジスタの半導体層をレイアウトすることで、チャネル形成領域に含まれる結晶粒界が少なくなり、薄膜トランジスタの移動度が高くなり、オフ電流を抑えることができ、薄膜トランジスタの特性を高めることができる。
次に、図19とは異なる結晶性珪素膜を形成することが可能な結晶化方法について、図20を用いて説明する。図20(A)は、非晶質半導体膜103にレーザビーム104を走査するときの上面図であり、図20(A)の領域105aの拡大図を図20(B)〜(F)に示す。
図20で示す結晶化方法は、図19で示す結晶化方法と比較してレーザビームの送り幅(ピッチl)が異なる。
図19(A)及び(B)と同様に、図20(A)及び(B)に示すように、レーザビームの幅が100μm以下、好ましくは5〜50μmであり、レーザビームのプロファイルの立ち上がりが急峻であり、レーザビームのプロファイル半値幅が50μm以下であるレーザビーム(1ショット目)を非晶質半導体膜103に照射し、膜厚方向において半導体膜を完全に溶融させる。半導体膜は溶融部152の端部及び中央において急峻な温度勾配が生じるため、図20(B)に示す矢印のように溶融部の端部から中央部に向けて結晶化が進む。半導体膜の結晶成長が終了すると、図20(C)に示すように、端部から結晶化してきた結晶粒153、154が溶融部のほぼ中央でぶつかり、凸部155が形成される。
次に、図20(D)に示すように、凸部155をはずすように2ショット目のレーザビームを照射する。即ち、レーザビームの送り幅(ピッチl)を、結晶の成長距離dより大きく2d未満とし、結晶粒154の一部及び非晶質半導体膜103の一部にレーザビーム(2ショット目)を照射し、膜厚方向において半導体膜を完全に溶融させる。このとき、図20(C)における結晶粒154において2ショット目のレーザビームが照射されなかった領域を、図20(D)において結晶粒174と示す。2ショット目も1ショット目のレーザビームと同様の条件であり、溶融部177において温度勾配が生じ、端部から中央部に向けて結晶化が進む。このとき、結晶粒174の結晶方位を保持しながら溶融部において結晶化が進む。即ちラテラル方向に結晶が成長する。このため、図20(E)に示すように、レーザビームの走査方向またはガラス基板の移動方向の反対方向に伸びた結晶粒178と、結晶粒179と、結晶粒178及び結晶粒179がぶつかった凸部180が形成される。
上記のように、レーザビームの送り幅(ピッチl)を、結晶の成長距離dより大きく2d未満とし、レーザビームの幅が100μm以下、好ましくは5〜50μmであり、レーザビームのプロファイルの立ち上がりが急峻であり、レーザビームのプロファイルの半値幅が50μm以下であるレーザビーム104を一方向に走査しながら非晶質半導体膜103に照射すると、結晶粒及び凸部が交互に形成された結晶性珪素膜を形成することができる。
ラテラル成長した結晶性半導体膜は結晶粒が大きいため、当該結晶性半導体膜を用いて半導体素子を形成することで、特性を高めた半導体素子を形成することができる。代表的には、凸部をはずし、且つ結晶の成長方向と薄膜トランジスタのチャネル形成領域でキャリアが進む方向とが平行になるように、薄膜トランジスタの半導体層をレイアウトすることで、チャネル形成領域に含まれる結晶粒界が少なくなり、薄膜トランジスタの移動度が高くなり、オフ電流を抑えることができ、薄膜トランジスタの特性を高めることができる。
次に、本発明の半導体膜の結晶成長方法と、従来のエキシマレーザを用いた結晶成長方法の違いについて、図22を用いて説明する。
図22(A)は、本発明の半導体膜の結晶成長に関する断面図及びレーザビームのプロファイルを示す。半導体膜の結晶成長に関する断面図はレーザビームが走査される方向(図中の矢印で示す。)に対して平行な方向における断面図を示す。
本発明の結晶化方法に用いるレーザビームは、幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上である。このため、単位面積当たりのエネルギー密度が高く、この結果レーザビームのプロファイル107の立ち上がりが急峻となる。このようなレーザビームを非晶質半導体膜103に照射すると、プロファイル107の高いレーザビームが照射された領域111は膜厚方向に対して完全溶融する。レーザビームのプロファイル107は、立ち上がりが急峻であるので、半導体膜中においてビームの幅方向に沿って、半導体膜の表面と水平方向に急峻な温度勾配が発生し、完全溶融領域と固相領域が隣接し、固液界面が半導体膜表面に垂直な方向に発生する。固液界面は温度勾配に従い、矢印の方向に移動するため、ラテラル方向に結晶成長が生じる。
図22(B)に、従来のエキシマレーザを用いた半導体膜の結晶成長に関する断面図及びレーザビームのプロファイルを示す。半導体膜の結晶成長に関する断面図はレーザビームが走査される方向(図中の矢印で示す。)に対して平行な方向における断面図を示す。
従来のエキシマレーザビームは、幅が数百μm以上である。このため、単位面積当たりのエネルギー密度が300〜500mJ/cmと低い。
このため、このようなレーザビームが非晶質半導体膜103に照射されると、部分溶融であり、非晶質半導体膜の表面は溶融するが、底部(即ち絶縁膜102に接する側)まで完全に溶融せず、底部に固体の半導体192が残存する。
非晶質半導体膜103の表面と比較して底部の方の温度が低く、半導体膜の表面に垂直な方向に温度勾配が生じているため、底部に残存する固体の半導体192が種となり、矢印に示すように非晶質半導体膜の底部から表面へ固液界面が移動して結晶化が進む。即ち、非晶質半導体膜の表面に対して垂直方向に結晶成長が生じ、同様の方向に結晶粒界が形成される。また、ガラス基板の温度は、ガラス基板の軟化点以下に保たれるため、非晶質半導体膜にレーザビームを照射してもガラス基板上に形成される層にクラックが生じない。
従来のエキシマビームを用いた半導体膜の結晶化方法により形成された結晶性半導体膜と比較して、本発明の結晶化方法により形成された結晶性半導体膜を用いて薄膜トランジスタを形成すると、結晶の成長方向と薄膜トランジスタのチャネル形成領域でキャリアが進む方向とが平行になるように、薄膜トランジスタの半導体層をレイアウトすることが可能であり、チャネル形成領域に含まれる結晶粒界が少なくなり、薄膜トランジスタの移動度が高くなり、オフ電流を抑えることができ、薄膜トランジスタの特性を高めることができる。
以上の工程により、図1(C)に示すように、非晶質半導体膜全体にレーザビーム104を照射して結晶性半導体膜105を形成する。
この後、結晶性半導体膜を選択的にエッチングして、半導体膜を形成し、当該半導体膜を用いて半導体素子を形成する。半導体素子としては、薄膜トランジスタ、フローティングゲートや電荷蓄積層を有する不揮発性記憶素子、ダイオード、容量素子、抵抗素子等を形成することができる。ここでは、図1(D)に示すように薄膜トランジスタ150を形成する。
また、半導体素子を用いて半導体装置を作製することができる。
なお、本実施の形態においては、絶縁膜101とガラス基板100との間に剥離膜を設け、工程終了後にガラス基板100から絶縁膜101上に形成される半導体素子を剥離してもよい。この後、可撓性を有する基板に半導体素子を貼り付けることで、薄型で軽量な半導体装置を作製することができる。
(実施の形態2)
本実施の形態では、半導体装置の一例である液晶表示装置について図4、及び図5を用いて説明する。
図4(A)に示すように、実施の形態1と同様に熱膨張率6×10−7/℃より大きく38×10−7/℃以下のガラス基板100上に絶縁膜101、102を形成し、絶縁膜102上に非晶質半導体膜103を形成する。ここでは、ガラス基板100として、熱膨張率が38×10−7/℃で厚さ0.7mmのAN100を用いる。また、絶縁膜101としては、厚さ40nm以上60nm以下の窒化酸化珪素膜をプラズマCVD法により形成し、絶縁膜102としては厚さ80nm以上120nm以下の酸化窒化珪素膜をプラズマCVD法により形成する。また、非晶質半導体膜103としてプラズマCVD法により厚さ20nm以上80nm以下の非晶質半導体膜を形成する。
次に、ガラス基板100を加熱する。ここでは、ガラス基板100上に形成された非晶質半導体膜の水素を除去するための加熱を行う。当該加熱のほかに、非晶質半導体膜を結晶化させるための加熱を行ってもよい。ガラス基板100を加熱することにより、ガラス基板上の層の全応力は、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる。このような層に後にレーザビーム104を照射しても、ガラス基板乃至ガラス基板上の層にクラックが入ることを低減することができる。ここでは、ガラス基板100を500℃で1時間加熱した後、550℃で4時間加熱する。
次に、図4(B)に示すように、非晶質半導体膜103にレーザビーム104を照射する。このときのレーザビーム104は、レーザビームの幅が100μm以下で、レーザビームの幅に対するレーザビームの長さの比が1対500以上であり、レーザビームのプロファイルの半値幅が50μm以下であるパルス発振のレーザビームを選択する。この結果、絶縁膜102上に、レーザビームの走査方向に結晶を成長させた結晶性半導体膜105を形成することができる。ここでは、レーザビーム104としてエキシマレーザビームを用いる。
次に、図4(C)に示すように結晶性半導体膜105を選択的にエッチングして半導体膜201〜203を形成する。ここでは、結晶性半導体膜105のエッチング方法としては、ドライエッチング、ウエットエッチング等を用いることができる。ここでは、結晶性半導体膜105上にレジストを塗布した後、露光及び現像を行ってレジストマスクを形成する。次に、レジストマスクを用いてSF:Oの流量比を4:15としたドライエッチング法により、結晶性半導体膜105を選択的にエッチングする。この後、レジストマスクを除去する。
次に、図4(D)に示すように、半導体膜201〜203上にゲート絶縁膜204を形成する。ゲート絶縁膜は、窒化珪素、窒化酸化珪素、酸化珪素、酸化窒化珪素等の単層又は積層構造で形成する。ここでは、厚さ115nmの酸化窒化珪素をプラズマCVD法により形成する。
次にゲート電極205〜208を形成する。ゲート電極205〜208は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1の層と当該金属から成る第2の層とを積層させた構造としても良い。また、液滴吐出法を用いて微粒子を含むペーストをゲート絶縁膜上に吐出し、乾燥・焼成して形成することができる。また、ゲート絶縁膜上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成して形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。ここでは、ゲート絶縁膜204上に、膜厚30nmmの窒化タンタル膜及び、膜厚370nmのタングステン膜をスパッタリング法により形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて窒化タンタル膜、及びタングステン膜を選択的にエッチングして、窒化タンタル膜の端部がタングステン膜の端部より外側に突き出した形状のゲート電極205〜208を形成する。
次に、ゲート電極205〜208をマスクとして、半導体膜201〜203にそれぞれn型を付与する不純物元素及びp型を付与する不純物元素を添加して、ソース領域及びドレイン領域209〜214及び高濃度不純物領域215を形成する。また、ゲート電極205〜208の一部に重複する低濃度不純物領域216〜223を形成する。ここでは、ソース領域及びドレイン領域209、210、213〜215、及び低濃度不純物領域216、217、220〜223に、p型を付与する不純物元素であるボロンをドーピングする。また、ソース領域及びドレイン領域211、212、及び低濃度不純物領域218、219に、n型を付与する不純物元素であるリンをドーピングする。
この後、半導体膜に添加した不純物元素を活性化するために加熱処理を行う。ここでは、窒素雰囲気で550度4時間の加熱を行う。以上の工程により、薄膜トランジスタ225〜227を形成する。なお、薄膜トランジスタ225、227としてはpチャネル型の薄膜トランジスタを形成し、薄膜トランジスタ226としてはnチャネル型の薄膜トランジスタを形成する。また、pチャネル型の薄膜トランジスタ225及びnチャネル型の薄膜トランジスタ226により駆動回路を構成する。また、pチャネル型の薄膜トランジスタ227は、画素電極に電圧を印加する素子として機能する。
次に、図5(A)に示すように、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜を形成する。ここでは、第1の層間絶縁膜として酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。また、第1の層間絶縁膜の一部である酸化珪素膜233上に薄膜トランジスタ225〜227のソース領域及びドレイン領域に接続する配線234〜239、及び接続端子240を形成する。ここでは、スパッタリング法により、Ti膜100nm、Al膜333nm、Ti膜100nmを連続的に形成した後、フォトリソグラフィー工程によって形成したレジストマスクを用いて選択的にエッチングして、配線234〜239、及び接続端子240を形成する。その後、レジストマスクを除去する。
次いで、第1の層間絶縁膜、配線234〜239、及び接続端子240上に、第2の層間絶縁膜241を形成する。第2の層間絶縁膜241としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は2以上の複数層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、LPCVD法、またはプラズマCVD法等を用いればよい。ここでは、プラズマCVD法を用い、膜厚100nm〜150nmの窒化酸化珪素膜を形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて窒化酸化珪素膜を選択的にエッチングして、薄膜トランジスタ227の配線239、及び接続端子240に達するコンタクトホールを形成するとともに、第2の層間絶縁膜241を形成する。その後、レジストマスクを除去する。
本実施の形態のように、第2の層間絶縁膜241を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。
次に、薄膜トランジスタ227の配線239に接続する第1の画素電極242、及び接続端子240と接続する導電膜244を形成する。液晶表示装置が透光型液晶表示装置の場合は、第1の画素電極242を透光性を有する導電膜で形成する。また、液晶表示装置が反射型液晶表示装置の場合は、第1の画素電極242を反射性を有する導電膜で形成する。ここでは、第1の画素電極242及び導電膜244は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。
次に、配向膜として機能する絶縁膜243を形成する。絶縁膜243は、ポリイミドやポリビニルアルコール等の高分子化合物膜を印刷法、ロールコート法等で形成した後、ラビングすることにより形成することができる。また、SiOをガラス基板に対して斜めから蒸着して形成することができる。また、光反応型の高分子化合物に偏光したUV光を照射し光反応型の高分子化合物を重合させて形成することができる。ここでは、ポリイミドやポリビニルアルコール等の高分子化合物膜を印刷法により印刷し、焼成した後、ラビングすることで形成する。
次に、図5(B)に示すように、対向基板251に第2の画素電極253を形成し、第2の画素電極253上に配向膜として機能する絶縁膜254を形成する。なお、対向基板51及び第2の画素電極253の間に着色膜252を設けても良い。
対向基板251としては、ガラス基板100と同様の材料を適宜選択することができる。また、第2の画素電極253は第1の画素電極242と同様の方法で形成することができる。また、配向膜として機能する絶縁膜254は、絶縁膜243と同様に形成することができる。着色膜252としては、カラー表示を行う場合に必要な膜であり、RGB方式の場合は、赤、緑、青の各色に対応した染料や顔料が分散された着色膜を各画素に対応して形成する。
次に、ガラス基板100及び対向基板251をシール材257で貼り合わせる。また、ガラス基板100及び対向基板251の間に液晶層255を形成する。また、液晶層255は、毛細管現象を利用した真空注入法により、配向膜として機能する絶縁膜243、254、及びシール材257で囲まれた領域に液晶材料を注入することにより形成することができる。また、対向基板251の一方の表面にシール材257を形成し、シール材に囲まれる領域に液晶材料を滴下した後、対向基板251及びガラス基板100を減圧下においてシール材で圧着することで液晶層255を形成することができる。
シール材257としては、熱硬化型のエポキシ樹脂、UV硬化型のアクリル樹脂、熱可塑型のナイロン、ポリエステル等を、ディスペンサ法、印刷法、熱圧着法等を用いて形成することができる。なお、シール材257にフィラーを散布することにより、ガラス基板100及び対向基板251の間隔を保つことができる。ここでは、シール材257として熱硬化型のエポキシ樹脂を用いて形成する。
また、ガラス基板100及び対向基板251の間隔を保つために、配向膜として機能する絶縁膜243、254の間にスペーサ256を設けてもよい。スペーサとしては、有機樹脂を塗布し、該有機樹脂を所望の形状、代表的には柱状又は円柱状にエッチングして形成することができる。また、スペーサとしてビーズスペーサを用いてもよい。ここでは、スペーサ256としてビーズスペーサを用いる。
また、図示しないが、ガラス基板100、対向基板251の一方又は両方に偏光板を設ける。
次に、図5(C)に示すように、端子部263においては、薄膜トランジスタのゲート配線、ソース配線に接続される接続端子(図5(C)においては、ソース配線またはドレイン配線に接続される接続端子240を示す。)が形成されている。接続端子240に、導電膜244及び異方性導電膜261を介して外部入力端子となるFPC(フレキシブルプリント配線基板)262を接続する。接続端子240は導電膜244及び異方性導電膜261を介してビデオ信号やクロック信号を受け取る。
駆動回路部264においては、ソースドライバやゲートドライバ等の画素を駆動する回路が形成される。ここでは、nチャネル型の薄膜トランジスタ226、pチャネル型の薄膜トランジスタ225が配置されている。なお、nチャネル型の薄膜トランジスタ226及びpチャネル型の薄膜トランジスタ225によりCMOS回路が形成されている。
画素部265には、複数の画素が形成されており、各画素には液晶素子258が形成されている。液晶素子258は、第1の画素電極242、第2の画素電極253及びその間に充填されている液晶層255が重なっている部分である。液晶素子258が有する第1の画素電極242は、薄膜トランジスタ227と電気的に接続されている。
なお、本実施の形態では、画素部及び駆動回路部において、実施の形態1に示す工程で作製される薄膜トランジスタを用いた形態を示したが、これに限定される物ではない。例えば、駆動回路部を構成する薄膜トランジスタ等の半導体素子を実施の形態1に示す工程で作製し、画素部を構成する薄膜トランジスタを非晶質半導体膜を用いた薄膜トランジスタで形成することもできる。
以上の工程により液晶表示装置を作製することができる。本実施の形態で示す液晶表示装置は、作製工程において、ガラス基板乃至ガラス基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く液晶表示装置を作製することが可能である。
(実施の形態3)
本実施の形態では、半導体装置の一例である発光素子を有する発光装置の作製工程について説明する。
図6(A)に示すように、実施の形態2と同様の工程により、ガラス基板100上に絶縁膜101、102を介して薄膜トランジスタ225〜227を形成する。また、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜として、酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。また、第1の層間絶縁膜の一部の酸化珪素膜233上に薄膜トランジスタ225〜227の半導体膜に接続する配線308〜313、及び接続端子314を形成する。
次に、第1の層間絶縁膜、配線308〜313、及び接続端子314上に、第2の層間絶縁膜315を形成する。次に、薄膜トランジスタ227の配線313に接続する第1の電極316、及び接続端子314と接続する導電膜320を形成する。第1の電極316及び導電膜320は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。
本実施の形態のように、第2の層間絶縁膜315を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。
次に、第1の電極316の端部を覆う有機絶縁物膜317を形成する。ここでは、感光性ポリイミドを塗布し焼成した後、露光及び現像を行って駆動回路、画素領域の第1の電極316、及び画素領域の周辺部における第2の層間絶縁膜315が露出されるように有機絶縁物膜317を形成する。
次に、第1の電極316及び有機絶縁物膜317の一部上に蒸着法により発光物質を含む層318を形成する。発光物質を含む層318は、発光性を有する有機化合物、または発光性を有する無機化合物で形成する。また、発光物質を含む層318を、発光性を有する有機化合物及び発光性を有する無機化合物で形成してもよい。また、発光物質を含む層318を赤色の発光性の発光物質、青色の発光性の発光物質、及び緑色の発光性の発光物質を用いて、それぞれ赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素を形成することができる。
ここでは、赤色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセトナト)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、Alqを60nm、及びLiFを1nmの厚さに積層して形成する。
また、緑色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添加されたAlqを40nm、Alqを60nm、及びLiFを1nmの厚さに積層して形成する。
また、青色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA:)を30nm、Alqを60nm、及びLiFを1nmの厚さに積層して形成する。
さらには、赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素のほかに、白色の発光性の発光物質を用いて発光物質を含む層を形成することで、白色の発光性の画素を形成してもよい。白色の発光性の画素を設けることにより、消費電力を削減することが可能である。
次に、発光物質を含む層318、及び有機絶縁物膜317上に第2の電極319を形成する。ここでは、膜厚200nmのAl膜を蒸着法により形成する。この結果第1の電極316、発光物質を含む層318、及び第2の電極319により発光素子321を構成する。
ここで、発光素子321の構造について説明する。
発光物質を含む層318に、有機化合物を用いた発光機能を担う層(以下、発光層343と示す。)を形成することで、発光素子321は有機EL素子として機能する。
発光性の有機化合物としては、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−6−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C’](ピコリナト)イリジウム(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C’}(ピコリナト)イリジウム(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C’)イリジウム(略称:Ir(ppy))、(アセチルアセトナト)ビス(2−フェニルピリジナト−N,C’)イリジウム(略称:Ir(ppy)(acac))、(アセチルアセトナト)ビス[2−(2’−チエニル)ピリジナト−N,C’]イリジウム(略称:Ir(thp)(acac))、(アセチルアセトナト)ビス(2−フェニルキノリナト−N,C)イリジウム(略称:Ir(pq)(acac))、(アセチルアセトナト)ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C’]イリジウム(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。
また、図7(A)に示すように、第1の電極316上に正孔注入性材料で形成される正孔注入層341、正孔輸送性材料で形成される正孔輸送層342、発光性の有機化合物で形成される発光層343、電子輸送性材料で形成される電子輸送層344、電子注入性材料で形成される電子注入層345により形成された発光物質を含む層318、及び第2の電極319で発光素子321を形成してもよい。
正孔輸送性材料は、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)の他、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニルアミノ]ビフェニル(略称:BBPB)、4,4’,4’’−トリ(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、BBPB、TCTAなどに代表される芳香族アミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述べた物質は、主に10−6cm/Vs以上の正孔移動度を有する物質である。
正孔注入性材料は、上記正孔輸送性材料の他、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(略称:PSS)をドープしたポリエチレンジオキシチオフェン(略称:PEDOT)やポリアニリン(略称:PAni)などを用いることもできる。また、酸化モリブデン、酸化バナジウム、酸化ニッケルなどの無機半導体の薄膜や、酸化アルミニウムなどの無機絶縁体の超薄膜も有効である。
ここで、電子輸送性材料は、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質である。
電子注入材料としては、上述した電子輸送性材料の他に、フッ化リチウム、フッ化セシウムなどのアルカリ金属ハロゲン化物や、フッ化カルシウムのようなアルカリ土類ハロゲン化物、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac))や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Mg、Li、Cs等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる。
また、図7(B)に示すように、第1の電極316、有機化合物及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346、発光性の有機化合物で形成される発光層343、有機化合物及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347により形成された発光物質を含む層318、並びに第2の電極319で発光素子321を形成してもよい。
有機化合物、及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346は、有機化合物として、上記した正孔輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
有機化合物、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347は、有機化合物として上記した電子輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。
有機化合物及び無機化合物で形成される電子輸送層347又は正孔輸送層346は、電子注入・輸送特性が優れているため、第1の電極316、第2の電極319共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。また駆動電圧を低減することが可能である。
また、発光物質を含む層318として、無機化合物を用いた発光機能を担う層(以下、発光層349という。)を有することで、発光素子321は無機EL素子として機能する。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光物質を含む層を有し、後者は、発光材料の薄膜からなる発光物質を含む層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。以下に、無機EL素子の構造について示す。
本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又はその化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法(共沈法)は、母体材料又はその化合物と、不純物元素又はその化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
無機EL素子の発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛、硫化カドミウム、硫化カルシウム、硫化イットリウム、硫化ガリウム、硫化ストロンチウム、硫化バリウム等を用いることができる。また、酸化物としては、例えば、酸化亜鉛、酸化イットリウム等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウム等を用いることができる。さらに、セレン化亜鉛、テルル化亜鉛等も用いることができ、硫化カルシウム−ガリウム、硫化ストロンチウム−ガリウム、硫化バリウム−ガリウム等の3元系の混晶であってもよい。
局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又はその化合物と、第2の不純物元素又はその化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又はその化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム等を用いることができる。また、第2の不純物元素又はその化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅、硫化銀等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅、塩化銀等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。
図7(C)は、発光物質を含む層318が第1の絶縁層348、発光層349、及び第2の絶縁層350で構成される無機EL素子の断面を示す。
薄膜型無機ELの場合、発光層349は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子層エピタキシ法(ALE)等を用いて形成することができる。
第1の絶縁層348及び第2の絶縁層350は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、窒化シリコン、酸化ジルコニウム等やこれらの混合膜又は2種以上の積層を用いることができる。第1の絶縁層348及び第2の絶縁層350は、スパッタリング、蒸着、CVD等により成膜することができる。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。なお、本実施の形態の発光素子は、必ずしもホットエレクトロンを必要とはしないため、薄膜にすることもでき、駆動電圧を低下できる長所を有する。好ましくは、500nm以下の膜厚、より好ましくは100nm以下の膜厚であることが好ましい。
なお、図示しないが、発光層349と絶縁層348、350、又は絶縁層348と電極316、絶縁層350と電極319の間にバッファー層を設けても良い。このバッファー層はキャリアの注入を容易にし、かつ両層の混合を抑制する役割をもつ。バッファー層としては、特に限定されることはないが、例えば、発光層の母体材料である硫化亜鉛、硫化セレン、硫化カドミウム、硫化ストロンチウム、硫化バリウム、硫化銅、フッ化リチウム、フッ化カルシウム、フッ化バリウム、またはフッ化マグネシウム等を用いることができる。
また、図7(D)に示すように、発光物質を含む層318が発光層349及び第1の絶縁層348で構成されてもよい。この場合、図7(D)においては、第1の絶縁層348は第2の電極319及び発光層349の間に設けられている形態を示す。なお、第1の絶縁層348は第1の電極316及び発光層349の間に設けられていてもよい。
さらには、発光物質を含む層318が、発光層349のみで構成されてもよい。即ち、第1の電極316、発光層349、第2の電極319で発光素子321を構成してもよい。
分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の発光物質を含む層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、発光物質を含む層としての形状に保持するための物質である。発光材料は、バインダによって発光物質を含む層中に均一に分散し固定される。
分散型無機ELの場合、発光物質を含む層の形成方法は、選択的に発光物質を含む層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む発光物質を含む層において、発光材料の割合は50wt%以上80wt%以下とするよい。
図7(E)における素子は、第1の電極316、発光物質を含む層318、第2の電極319を有し、発光物質を含む層318が、発光材料352がバインダ351に分散された発光層及び絶縁層348で構成される。なお、絶縁層348は、図7(E)においては、第2の電極319に接する構造となっているが、第1の電極316に接する構造でもよい。また、素子は、第1の電極316及び第2の電極319それぞれに接する絶縁層を有してもよい。さらには、素子は、第1の電極316及び第2の電極319に接する絶縁層を有さなくてもよい。
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができる。また、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子材料、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。また光硬化型などを用いることができる。これらの樹脂に、チタン酸バリウムやチタン酸ストロンチウムなどの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
また、バインダに用いる無機材料としては、酸化珪素、窒化珪素、酸素及び窒素を含む珪素、窒化アルミニウム、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム、酸化チタン、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、ニオブ酸カリウム、ニオブ酸鉛、酸化タンタル、タンタル酸バリウム、タンタル酸リチウム、酸化イットリウム、酸化ジルコニウム、硫化亜鉛その他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率をより制御することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。
無機EL発光素子は、発光物質を含む層を挟持する一対の電極間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
次に、図6(B)に示すように、第2の電極319上に保護膜322を形成する。保護膜322は、発光素子321や保護膜322に水分や酸素等が侵入することを防ぐためのものである。保護膜322は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、その他の絶縁性材料を用いて形成することが好ましい。
さらにシール材323で封止基板324をガラス基板100上に形成される第2の層間絶縁膜315と貼り合わせることにより、ガラス基板100、封止基板324、およびシール材323で囲まれた空間325に発光素子321が備えられた構造になっている。なお、空間325には、充填材が充填されており、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材323で充填される場合もある。
なお、シール材323にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板324に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
次に、図6(C)に示すように、実施の形態2と同様に異方性導電膜326を用いてFPC327を接続端子314に接する導電膜320と貼りつける。
以上の工程により、アクティブマトリクス型発光素子を有する半導体装置を形成することが出来る。
ここで本実施の形態において、フルカラー表示する場合の画素における等価回路図を図8に示す。図8において、破線で囲まれる薄膜トランジスタ332が発光素子を駆動する薄膜トランジスタ227に対応している。TFT331はTFT332のON、OFFを制御する。なお、発光素子としては、発光物質を含む層を発光性の有機化合物を含む層で形成した有機EL素子(以下、OLEDと示す。)を用いた形態を説明する。
赤色を表示する画素は、薄膜トランジスタ332のドレイン領域に赤色を発光するOLED334Rが接続され、ソース領域にはアノード側電源線337Rが設けられている。また、OLED334Rには、カソード側電源線333が設けられている。また、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Rに接続された容量素子338と接続している。
また、緑色を表示する画素は、駆動用の薄膜トランジスタ332のドレイン領域に緑色を発光するOLED334Gが接続され、ソース領域にはアノード側電源線337Gが設けられている。また、OLED334Gには、カソード側電源線333が設けられており、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Gに接続された容量素子338と接続している。
また、青色を表示する画素は、駆動用の薄膜トランジスタ332のドレイン領域に青色を発光するOLED334Bが接続され、ソース領域にはアノード側電源線337Bが設けられている。また、OLED334Bには、カソード側電源線333が設けられており、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Bに接続された容量素子338と接続している。
それぞれ色の異なる画素には発光物質を含む層の材料に応じて異なる電圧をそれぞれ印加する。
なお、ここでは、ソース配線335とアノード側電源線337R、337G、337Bとを平行に形成しているが、これに限られず、ゲート配線336とアノード側電源線337R、337G、337Bとを平行に形成してもよい。更には、駆動用の薄膜トランジスタ332をマルチゲート電極構造としてもよい。
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される信号の電圧が一定のもの(CVCV)と、発光素子に印加される信号の電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子に印加される信号の電流が一定のもの(CCCC)とがある。
また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
なお、本実施の形態では、画素部及び駆動回路部において、実施の形態1に示す工程で作製される薄膜トランジスタを用いた形態を示したが、これに限定される物ではない。例えば、駆動回路部を構成する薄膜トランジスタ等の半導体素子を実施の形態1に示す工程で作製し、画素部を構成する薄膜トランジスタを非晶質半導体膜を用いた薄膜トランジスタで形成することもできる。
以上の工程によりアクティブマトリクス型発光素子を有する発光装置を作製することが出来る。本実施の形態で示す発光装置は、作製工程において、ガラス基板乃至ガラス基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く発光装置を作製することが可能である。
(実施の形態4)
本実施の形態では、非接触でデータの伝送が可能な半導体装置の作製工程を図9〜12を用いて説明する。また半導体装置の構成について図13を用いて説明する。また、本実施の形態で示す半導体装置の用途を図14を用いて説明する。
図9(A)に示すように、ガラス基板401上に剥離膜402を形成する。次に、実施の形態1及び2と同様に剥離膜402上に絶縁膜403を形成し、絶縁膜403上に薄膜トランジスタ404を形成する。次に、薄膜トランジスタ404を構成する導電膜を絶縁する層間絶縁膜405を形成し、薄膜トランジスタ404の半導体膜に接続するソース電極及びドレイン電極406を形成する。次に、薄膜トランジスタ404、層間絶縁膜405、ソース電極及びドレイン電極406を覆う絶縁膜407を形成し、絶縁膜407を介してソース電極またはドレイン電極406に接続する導電膜408を形成する。
ガラス基板401としては、ガラス基板100と同様のものを用いることができる。
剥離膜402は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む剥離膜の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離膜402が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物を含む層若しくは酸化窒化物を含む層、モリブデンの酸化物を含む層若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物を含む層若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離膜402が積層構造の場合、好ましくは、1層目としてタングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物を含む層、窒化物を含む層、酸化窒化物を含む層、又は窒化酸化物を含む層を形成する。
剥離膜402として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、NOプラズマ処理、オゾン水等の酸化力の強い溶液での処理、水素が添加された水での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物を含む層、酸化窒化物を含む層、または窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
タングステンの酸化物は、WOxで表される。Xは、2≦x≦3の範囲内にあり、xが2の場合(WO)、xが2.5の場合(W)、xが2.75の場合(W11)、xが3の場合(WO)などがある。
ここでは、スパッタリング法により厚さ20〜100nm、好ましくは40〜80nmのタングステン膜を形成する。
なお、上記の工程によると、ガラス基板401に接するように剥離膜402を形成しているが、本発明はこの工程に制約されない。ガラス基板401に接するように下地となる絶縁膜を形成し、その絶縁膜に接するように剥離膜402を設けてもよい。
絶縁膜403は、絶縁膜101及び絶縁膜102の積層構造と同様に形成することができる。ここでは、NOガスを流しながらプラズマを発生させて剥離膜402表面に酸化タングステン膜を形成した後、10〜100nmの窒化酸化珪素膜及び30〜120nmの酸化窒化珪素膜をプラズマCVD法により形成する。
薄膜トランジスタ404は、実施の形態2に示す薄膜トランジスタ225〜227と同様に形成することができる。ソース電極及びドレイン電極406は、実施の形態2に示す配線234〜239と同様に形成することができる。
層間絶縁膜405及び絶縁膜407は、ポリイミド、アクリル、またはシロキサンポリマーを塗布し焼成して形成することができる。また、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成してもよい。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素がある。
次に、図9(B)に示すように、導電膜408上に導電膜411を形成する。ここでは、印刷法により金粒子を有する組成物を印刷し、200℃で30分加熱して組成物を焼成して導電膜411を形成する。
次に、図9(C)に示すように、絶縁膜407及び導電膜411の端部を覆う絶縁膜412を形成する。ここでは、絶縁膜407及び導電膜411の端部を覆う絶縁膜412を、エポキシ樹脂を用いて形成する。エポキシ樹脂の組成物をスピンコート法により塗布し、160℃で30分加熱した後、導電膜411を覆う部分の絶縁膜を除去して、導電膜411を露出すると共に、厚さ1〜20μm、好ましくは5〜10μmの絶縁膜412を形成する。ここでは、絶縁膜403から絶縁膜412までの積層体を素子形成層410とする。
次に、図9(D)に示すように、後の剥離工程を容易に行うために、レーザビーム413を絶縁膜403、405、407、及び絶縁膜412に照射して、図9(E)に示すような開口部414を形成する。次に、絶縁膜412に粘着部材415を貼りあわせる。開口部414を形成するために照射するレーザビームとしては、絶縁膜403、405、407、または絶縁膜412が吸収する波長を有するレーザビームが好ましい。代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
このようなレーザビームを発振することが可能なレーザ発振器としては、実施の形態1で示すレーザ発振器1301と同様のものを適宜用いることができる。なお、固体レーザ発振器においては、基本波〜第5高調波を適宜適用するのが好ましい。この結果、絶縁膜403、405、407、412がレーザビームを吸収し溶融して開口部が形成される。
なお、レーザビームを絶縁膜403、405、407、及び絶縁膜412に照射する工程を省くことで、スループットを向上させることが可能である。
次に、図10(A)に示すように、剥離膜402及び絶縁膜403の界面に形成される金属酸化物膜において、剥離膜を有するガラス基板401及び素子形成層の一部421を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。物理的手段は、代表的には機械的な力を加えること(例えば人間の手や把治具で引き剥がす処理や、ローラーを支点としてローラーを回転させながら分離する処理)である。
本実施の形態においては、剥離膜と絶縁膜の間に金属酸化膜を形成し、当該金属酸化膜において物理的手段により、素子形成層の一部421を剥離する方法を用いたがこれに限られない。剥離膜に水素を含む非晶質珪素層を用い、図9(E)の工程の後、ガラス基板側からのレーザビームを照射して非晶質珪素膜に含まれる水素を気化させて、ガラス基板と剥離膜との間で剥離する方法を用いることができる。
また、図9(E)の工程の後、ガラス基板を機械的に研磨し除去する方法や、HF等のガラス基板を溶解する溶液を用いてガラス基板を除去する方法を用いることができる。この場合、剥離膜を用いなくともよい。
また、図9(E)において、粘着部材415を絶縁膜412に貼りあわせる前に、開口部414にNF、BrF、ClF等のフッ化ハロゲンガスを導入し、剥離膜をフッ化ハロゲンガスでエッチングし除去した後、絶縁膜412に粘着部材415を貼りあわせて、ガラス基板から素子形成層の一部421を剥離する方法を用いることができる。
また、図9(E)において、粘着部材415を絶縁膜412に貼りあわせる前に、開口部414にNF、BrF、ClF等のフッ化ハロゲンガスを導入し、剥離膜の一部をフッ化ハロゲンガスでエッチングし除去した後、絶縁膜412に粘着部材415を貼りあわせて、ガラス基板から素子形成層の一部421を物理的手段により剥離する方法を用いることができる。
次に、図10(B)に示すように、素子形成層の一部421の絶縁膜403に、可撓性基板422を貼り付ける。次に、粘着部材415を素子形成層の一部421から剥す。ここでは、可撓性基板422として、キャスト法によりポリアニリンで形成されたフィルムを用いる。
次に、図10(C)に示すように、可撓性基板422をダイシングフレーム432のUVシート431に貼り付ける。UVシート431は粘着性を有するため、UVシート431上に可撓性基板422が固定される。この後、導電膜411にレーザビームを照射して、導電膜411と導電膜408の間の密着性を高めてもよい。
次に、図10(D)に示すように、導電膜411上に接続端子433を形成する。接続端子433を形成することで、後にアンテナとして機能する導電膜との位置合わせ及び接着を容易に行うことが可能である。
次に、図11(A)に示すように、素子形成層の一部421を分断する。ここでは、素子形成層の一部421及び可撓性基板422にレーザビーム434を照射して、図11(B)に示すように、素子形成層の一部421を複数に分断する。レーザビーム434は、レーザビーム413に記載のレーザビームを適宜選択して適用することができる。ここでは、絶縁膜403、405、407、及び絶縁膜412、並びに可撓性基板422が吸収可能なレーザビームを選択することが好ましい。なお、ここでは、レーザカット法を用いて素子形成層の一部を複数に分断したが、この方法の代わりにダイシング法、スクライビング法等を適宜用いることができる。この結果、分断された素子形成層を薄膜集積回路442a、442bと示す。
次に、図11(C)に示すように、ダイシングフレーム432のUVシートにUV光を照射して、UVシート431の粘着力を低下させた後、UVシート431をエキスパンダ枠444で支持する。このとき、UVシート431を伸ばしながらエキスパンダ枠444で支持することで、薄膜集積回路442a、442bの間に形成された溝441の幅を拡大することができる。なお、拡大された溝446の幅は、後に薄膜集積回路442a、442bに貼りあわせられるアンテナ基板の大きさにあわせて設定されることが好ましい。
次に、図12(A)に示すように、アンテナとして機能する導電膜452a、452bを有する可撓性基板456と、薄膜集積回路442a、442bとを異方性導電接着剤455a、455bを用いて貼りあわせる。なお、アンテナとして機能する導電膜452a、452bを有する可撓性基板456には、導電膜452a、452bの一部が露出するように、開口部が設けられている。このため、アンテナとして機能する導電膜452a、452bと薄膜集積回路442a、442bの接続端子とが、異方性導電接着剤455a、455bに含まれる導電性粒子454a、454bとで接続されるように、位置合わせしながら貼りあわせる。
ここでは、アンテナとして機能する導電膜452aと薄膜集積回路442aとが、異方性導電接着剤455a中の導電性粒子454aによって接続され、アンテナとして機能する導電膜452bと薄膜集積回路442bとが、異方性導電接着剤455b中の導電性粒子454bによって接続される。
次に、図12(B)に示すように、アンテナとして機能する導電膜452a、452bと、薄膜集積回路442a、442bとが形成されない領域において、可撓性基板456、絶縁膜453を分断する。ここでは、絶縁膜453及び可撓性基板456にレーザビーム461を照射するレーザカット法により分断を行う。
以上の工程により、図12(C)に示すように、非接触でデータの伝送が可能な半導体装置462a、462bを作製することができる。
なお、図12(A)において、アンテナとして機能する導電膜452a、452bを有する可撓性基板456と、薄膜集積回路442a、442bとを異方性導電接着剤455a、455bを用いて貼りあわせた後、可撓性基板456と薄膜集積回路442a、442bとを封止するように可撓性基板463を設け、図12(B)のように、アンテナとして機能する導電膜452a、452bと、薄膜集積回路442a、442bとが形成されない領域において、レーザビーム461照射して、図12(D)に示すような半導体装置464を作製してもよい。この場合、分断された可撓性基板456、463によって、薄膜集積回路が封止されるため、薄膜集積回路の劣化を抑制することが可能である。
以上の工程により、薄型化で軽量な半導体装置を歩留まり高く作製することが可能である。本実施の形態の半導体装置は、作製工程において、ガラス基板乃至ガラス基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く半導体装置を作製することが可能である。
次に上記非接触でデータの伝送が可能な半導体装置の構成について、図13を参照して説明する。
本実施形態の半導体装置は、大別して、アンテナ部2001、電源部2002、ロジック部2003から構成される。
アンテナ部2001は、外部信号の受信とデータの送信を行うためのアンテナ2011からなる。また、半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
電源部2002は、アンテナ2011を介して外部から受信した信号により電源を作る整流回路2021と、作りだした電源を保持するための保持容量2022と、定電圧回路2023からなる。
ロジック部2003は、受信した信号を復調する復調回路2031と、クロック信号を生成するクロック生成・補正回路2032と、各コード認識及び判定回路2033と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ2034と、符号化した信号を受信信号に変換するための変調回路2035と、読み出したデータを符号化する符号化回路2037と、データを保持するマスクROM2038とを有する。なお、変調回路2035は変調用抵抗2036を有する。
各コード認識及び判定回路2033が認識・判定するコードは、フレーム終了信号(EOF、end of frame)、フレーム開始信号(SOF、start of frame)、フラグ、コマンドコード、マスク長(mask length)、マスク値(mask value)等である。また、各コード認識及び判定回路2033は、送信エラーを識別する巡回冗長検査(CRC、cyclic redundancy check)機能も含む。
次に、上記非接触でデータの伝送が可能な半導体装置の用途について図14を用いて示す。上記非接触でデータの伝送が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(例えば運転免許証や住民票等、図14(A)参照)、包装用容器類(例えば包装紙やボトル等、図14(C)参照)、記録媒体(例えばDVDソフトやビデオテープ等、図14(B)参照)、乗物類(例えば自転車等、図14(D)参照)、身の回り品(例えば鞄や眼鏡等)、食品類、植物類、動物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図14(E)、図14(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
本実施の形態の半導体装置9210は、プリント基板への実装、表面の貼り付け、埋め込等により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本実施の形態の半導体装置9210は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本実施の形態の半導体装置9210を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本実施の形態の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
(実施の形態5)
上記実施の形態に示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図15を参照して説明する。
図15(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、上記実施の形態に示すものを適用することにより、高精細な表示が可能な携帯情報端末を安価に提供することができる。
図15(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、上記実施の形態に示すものを適用することにより、高精細な表示が可能なデジタルビデオカメラを安価に提供することができる。
図15(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、上記実施の形態に示すものを適用することにより、信頼性の高い携帯端末を安価に提供することができる。
図15(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、上記実施の形態に示すものを適用することにより、高精細な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。
図15(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、上記実施の形態に示すものを適用することにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。
図15(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502に、上記実施の形態に示すものを適用することにより、高精細な表示が可能なテレビジョン装置を安価に提供することができる。
ここで、テレビジョン装置の構成について、図16を用いて説明する。
図16は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。
このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。また、高精細な表示が可能なテレビジョン装置を作製することが可能である。
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
次に、本発明の半導体装置を実装した電子機器の一態様として、携帯電話機を図17を用いて説明する。携帯電話機は、筐体2700、2706、表示パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図17参照)。表示パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702は表示パネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
表示パネル2701は、接続フィルム2708を介して、プリント配線基板2703が接続される。上記の表示パネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。表示パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。
表示パネル2701は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)をガラス基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)で表示パネル2701に実装してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路をガラス基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成の一例を図18(A)に示す。なお、図18(A)の表示パネルは、ガラス基板3900、信号線駆動回路3901、画素部3902、走査線駆動回路3903、走査線駆動回路3904、FPC3905、ICチップ3906、ICチップ3907、封止基板3908、シール材3909を有する。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
また、さらに消費電力の低減を図るため、図18(B)に示すようにガラス基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。なお、図18(B)の表示パネルは、ガラス基板3910、信号線駆動回路3911、画素部3912、走査線駆動回路3913、走査線駆動回路3914、FPC3915、ICチップ3916、ICチップ3917、封止基板3918、シール材3919を有する。
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体内部の限られた空間を有効に利用することができる。また、コスト削減が可能であり、信頼性高い半導体装置を有する電子機器を作製することができる。
本発明の半導体装置の作製方法を説明する断面図である。 半導体膜にレーザビームを照射した時のガラス基板の上面図、ガラス基板の温度分布、及びガラス基板表面の応力を説明する図である。 本発明に適用可能なレーザ照射装置の概要を示す図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適用可能な発光素子の構造を説明する断面図である。 本発明に適用可能な発光素子の等価回路を説明する図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の構成を説明する図である。 本発明の半導体装置の用途を説明する図である。 本発明の半導体装置を用いた電子機器を説明する図である。 本発明の半導体装置を用いた電子機器の構成を説明する図である。 本発明の半導体装置を用いた電子機器を説明する展開図である。 本発明の半導体装置を説明する上面図である。 半導体膜にレーザビームを照射した時の結晶化の様子を説明する上面図である。 半導体膜にレーザビームを照射した時の結晶化の様子を説明する上面図である。 応力の計算方法、及び応力について説明する図である。 本発明の結晶化方法及び従来の結晶化方法について説明する図である。

Claims (2)

  1. 熱膨張率6×10−7/℃より大きく38×10−7/℃以下のガラス基板上に、珪素膜を含む層を形成し、
    前記珪素膜を含む層を加熱して前記珪素膜を含む層の全応力を−500N/m以上+50N/m以下とした後、
    前記珪素膜を含む層に紫外光であり、幅が100μm以下であり、前記幅に対する長さの比が1対500以上であるパルス発振のレーザビームを照射して前記珪素膜を完全溶融させながら基板の水平方向に結晶を成長させることを特徴とする半導体装置の作製方法。
  2. 熱膨張率が6×10−7/℃より大きく38×10−7/℃以下で厚さが0.5mm以上1.2mm以下のガラス基板に、厚さ40nm以上60nm以下の窒化酸化珪素膜、厚さ80nm以上120nm以下の酸化窒化珪素膜、及び厚さ50nm以上80nm以下の非晶質珪素膜を順にプラズマCVD法で成膜し、
    500℃以上650℃以下で加熱し、前記窒化酸化珪素膜、前記酸化窒化珪素膜、及び前記非晶質珪素膜の全応力を−500N/m以上+50N/m以下とした後、
    前記非晶質珪素膜に紫外光であり、幅が100μm以下であり、前記幅に対する長さの比が1対500以上であるパルス発振のレーザビームを照射し、前記非晶質珪素膜を完全溶融させながら前記ガラス基板の水平方向に結晶を成長させることを特徴とする半導体装置の作製方法。
JP2007276482A 2006-11-07 2007-10-24 半導体装置の作製方法 Expired - Fee Related JP5252877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007276482A JP5252877B2 (ja) 2006-11-07 2007-10-24 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006301810 2006-11-07
JP2006301810 2006-11-07
JP2007276482A JP5252877B2 (ja) 2006-11-07 2007-10-24 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008141179A JP2008141179A (ja) 2008-06-19
JP2008141179A5 JP2008141179A5 (ja) 2010-11-18
JP5252877B2 true JP5252877B2 (ja) 2013-07-31

Family

ID=38912394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276482A Expired - Fee Related JP5252877B2 (ja) 2006-11-07 2007-10-24 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US7811911B2 (ja)
EP (1) EP1921667B1 (ja)
JP (1) JP5252877B2 (ja)
KR (1) KR101380136B1 (ja)
CN (1) CN101179012B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116865A (ko) * 2016-04-12 2017-10-20 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5085014B2 (ja) 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
DE102008023035B4 (de) * 2008-05-09 2016-01-07 Novaled Ag Lichtemittierendes organisches Bauelement und Verfahren zum Herstellen
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 el 장치, 유기 el 장치의 제조 방법, 전자 기기
WO2010056990A1 (en) * 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
EP2412747B1 (en) * 2009-03-27 2016-11-02 Asahi Glass Company, Limited Hard coating composite, and resin substrate having a hard coat layer
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
CN102049611B (zh) * 2009-10-30 2013-11-06 技鼎股份有限公司 应用于脆性材料的镭射加工装置及镭射加工和位移补偿的方法
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
SG188277A1 (en) * 2010-08-31 2013-04-30 Japan Steel Works Ltd Laser annealing apparatus and laser annealing method
US9755085B2 (en) 2011-07-08 2017-09-05 SK Hynix Inc. Semiconductor device and method of manufacturing the same
JP2014006049A (ja) * 2012-06-21 2014-01-16 Sumitomo Bakelite Co Ltd マイクロ流路チップの製造方法
DE102012217633A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Überprüfung eines optoelektronischen Bauteils auf Risse
US9209298B2 (en) * 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
JP6727762B2 (ja) * 2014-05-30 2020-07-22 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI699023B (zh) 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置,模組,及電子裝置
CN106663629B (zh) * 2014-07-21 2020-01-10 应用材料公司 扫描脉冲退火装置及方法
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
US10170419B2 (en) 2016-06-22 2019-01-01 International Business Machines Corporation Biconvex low resistance metal wire
CN110165017B (zh) * 2019-04-18 2021-08-24 中国科学院宁波材料技术与工程研究所 制备隧穿氧钝化接触结构的快速退火方法
KR102170175B1 (ko) * 2019-06-26 2020-10-27 인하공업전문대학산학협력단 플렉시블 디스플레이 장치 제조를 위한 가접합 캐리어 글래스-금속 호일 접합체의 제조방법
US11909091B2 (en) 2020-05-19 2024-02-20 Kymeta Corporation Expansion compensation structure for an antenna

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173129A (en) 1983-10-27 1992-12-22 Kawasaki Steel Corporation Grain-oriented silicon steel sheet having a low iron loss free from deterioration due to stress-relief annealing and a method of producing the same
JPS61154146A (ja) 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
US5389450A (en) 1987-06-12 1995-02-14 Lanxide Technology Company, Lp Composite materials and methods for making the same
US5874175A (en) 1988-11-29 1999-02-23 Li; Chou H. Ceramic composite
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5411563A (en) 1993-06-25 1995-05-02 Industrial Technology Research Institute Strengthening of multilayer ceramic/glass articles
US5640045A (en) 1996-02-06 1997-06-17 Directed Energy, Inc. Thermal stress minimization in power semiconductor devices
JP3565983B2 (ja) 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
AUPO347196A0 (en) * 1996-11-06 1996-12-05 Pacific Solar Pty Limited Improved method of forming polycrystalline-silicon films on glass
EP0895861B1 (en) 1997-08-05 2003-11-26 Canon Kabushiki Kaisha A liquid discharge head, a substrate for use of such head and a method of manufacture therefor
JP4183786B2 (ja) * 1997-10-17 2008-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3978145B2 (ja) 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
JP4653374B2 (ja) 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
JP2005012003A (ja) * 2003-06-19 2005-01-13 Sharp Corp 結晶質半導体膜およびその製造方法
JP4831961B2 (ja) * 2003-12-26 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法、選択方法
US7282380B2 (en) 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
JP5201790B2 (ja) * 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5085014B2 (ja) * 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
US20070096107A1 (en) 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
KR20170116865A (ko) * 2016-04-12 2017-10-20 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
KR101872421B1 (ko) * 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
CN101179012B (zh) 2011-10-05
US8017508B2 (en) 2011-09-13
US20110312165A1 (en) 2011-12-22
EP1921667A2 (en) 2008-05-14
JP2008141179A (ja) 2008-06-19
KR101380136B1 (ko) 2014-04-01
US20080108206A1 (en) 2008-05-08
US8242002B2 (en) 2012-08-14
US7811911B2 (en) 2010-10-12
KR20080041596A (ko) 2008-05-13
EP1921667B1 (en) 2017-05-03
CN101179012A (zh) 2008-05-14
US20110014780A1 (en) 2011-01-20
EP1921667A3 (en) 2011-05-04

Similar Documents

Publication Publication Date Title
JP5252877B2 (ja) 半導体装置の作製方法
US9257562B2 (en) Semiconductor device
KR101424788B1 (ko) 결정성 반도체막, 반도체장치 및 그들의 제조방법
US7662703B2 (en) Method for manufacturing crystalline semiconductor film and semiconductor device
US8216892B2 (en) Method for manufacturing crystalline semiconductor film
JP5433154B2 (ja) 半導体装置の作製方法
WO2007043285A9 (en) Manufacturing method of semiconductor device
JP2008053698A (ja) 半導体装置の作製方法
JP5448315B2 (ja) 結晶性半導体膜の作製方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
JP5311754B2 (ja) 結晶性半導体膜、半導体装置及びそれらの作製方法
JP5255793B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Ref document number: 5252877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees