JP5252626B2 - パワー半導体モジュールの製造方法 - Google Patents
パワー半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5252626B2 JP5252626B2 JP2008119373A JP2008119373A JP5252626B2 JP 5252626 B2 JP5252626 B2 JP 5252626B2 JP 2008119373 A JP2008119373 A JP 2008119373A JP 2008119373 A JP2008119373 A JP 2008119373A JP 5252626 B2 JP5252626 B2 JP 5252626B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- solder
- disposed
- insulating substrate
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第3ダイオード(3c)と第4ダイオード(3d)とを直列接続すると共に、第3ダイオード(3c)および第4ダイオード(3d)を第1ダイオード(3a)および第2ダイオード(3b)に対して並列接続し、
第5ダイオード(3e)と第6ダイオード(3f)とを直列接続すると共に、第5ダイオード(3e)および第6ダイオード(3f)を第1ダイオード(3a)および第2ダイオード(3b)に対して並列接続することにより、3相ダイオードブリッジ回路を構成し、
絶縁基板(2)の上面の左側に第1ダイオード(3a)および第2ダイオード(3b)を配置し、
絶縁基板(2)の上面の右側に第5ダイオード(3e)および第6ダイオード(3f)を配置し、
絶縁基板(2)の上面の中央に第3ダイオード(3c)および第4ダイオード(3d)を配置し、
第1ダイオード(3a)のアノード電極および第2ダイオード(3b)のカソード電極と第1外部導出端子(6a)とを電気的に接続し、
第3ダイオード(3c)のアノード電極および第4ダイオード(3d)のカソード電極と第2外部導出端子(6b)とを電気的に接続し、
第5ダイオード(3e)のアノード電極および第6ダイオード(3f)のカソード電極と第3外部導出端子(6c)とを電気的に接続し、
第1ダイオード(3a)、第3ダイオード(3c)および第5ダイオード(3e)のカソード電極と第4外部導出端子(6d)とを電気的に接続し、
第2ダイオード(3b)、第4ダイオード(3d)および第6ダイオード(3f)のアノード電極と第5外部導出端子(6e)とを電気的に接続するパワー半導体モジュール(20)の製造方法において、
金属製放熱板(1)の上面と絶縁基板(2)の下面側導体パターン(2c)との間に半田(10a)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第1ダイオード(3a)の下面のカソード電極との間に半田(10b1)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第2ダイオード(3b)の下面のカソード電極との間に半田(10b2)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第3ダイオード(3c)の下面のカソード電極との間に半田(10b3)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第4ダイオード(3d)の下面のカソード電極との間に半田(10b4)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第5ダイオード(3e)の下面のカソード電極との間に半田(10b5)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と第6ダイオード(3f)の下面のカソード電極との間に半田(10b6)を配置し、
第1ダイオード(3a)の上面のアノード電極と第1電極部材(4a)の下面との間に半田(10c1)を配置し、
第2ダイオード(3b)の上面のアノード電極と第2電極部材(4b)の下面との間に半田(10c2)を配置し、
第3ダイオード(3c)の上面のアノード電極と第3電極部材(4c)の下面との間に半田(10c3)を配置し、
第4ダイオード(3d)の上面のアノード電極と第4電極部材(4d)の下面との間に半田(10c4)を配置し、
第5ダイオード(3e)の上面のアノード電極と第5電極部材(4e)の下面との間に半田(10c5)を配置し、
第6ダイオード(3f)の上面のアノード電極と第6電極部材(4f)の下面との間に半田(10c6)を配置し、
第1電極部材(4a)の上面と第1接続アングル(5a)の第1端部(5a1)の下面との間に半田(10d1)を配置し、
第2電極部材(4b)の上面と第2接続アングル(5b)の第1端部(5b1)の下面との間に半田(10d2)を配置し、
第3電極部材(4c)の上面と第3接続アングル(5c)の第1端部(5c1)の下面との間に半田(10d3)を配置し、
第4電極部材(4d)の上面と第4接続アングル(5d)の第1端部(5d1)の下面との間に半田(10d4)を配置し、
第5電極部材(4e)の上面と第5接続アングル(5e)の第1端部(5e1)の下面との間に半田(10d5)を配置し、
第6電極部材(4f)の上面と第6接続アングル(5f)の第1端部(5f1)の下面との間に半田(10d6)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第1接続アングル(5a)の第2端部(5a2)の下面との間に半田(10e1)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第2接続アングル(5b)の第2端部(5b2)の下面との間に半田(10e2)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第3接続アングル(5c)の第2端部(5c2)の下面との間に半田(10e3)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第4接続アングル(5d)の第2端部(5d2)の下面との間に半田(10e4)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と第5接続アングル(5e)の第2端部(5e2)の下面との間に半田(10e5)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第6接続アングル(5f)の第2端部(5f2)の下面との間に半田(10e6)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と、外囲ケース(6)にインサート成形された第1外部導出端子(6a)の下面との間に半田(10f1)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と、外囲ケース(6)にインサート成形された第2外部導出端子(6b)の下面との間に半田(10f2)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と、外囲ケース(6)にインサート成形された第3外部導出端子(6c)の下面との間に半田(10f3)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と、外囲ケース(6)にインサート成形された第4外部導出端子(6d)の下面との間に半田(10f4)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と、外囲ケース(6)にインサート成形された第5外部導出端子(6e)の下面との間に半田(10f5)を配置し、
十字状上冶具(41)の前側アーム部(41a)によって外囲ケース(6)の前側壁(6g)を下向きに押圧し、十字状上冶具(41)の後側アーム部(41b)によって外囲ケース(6)の後側壁(6h)を下向きに押圧し、十字状上冶具(41)の右側アーム部(41c)によって外囲ケース(6)の右側壁(6i)を下向きに押圧し、十字状上冶具(41)の左側アーム部(41d)によって外囲ケース(6)の左側壁(6j)を下向きに押圧すると共に、下冶具(42)によって金属製放熱板(1)を上向きに押圧している状態で、1回のみの半田リフロー工程により、半田(10a,10b1,10b2,10b3,10b4,10b5,10b6,10c1,10c2,10c3,10c4,10c5,10c6,10d1,10d2,10d3,10d4,10d5,10d6,10e1,10e2,10e3,10e4,10e5,10e6,10f1,10f2,10f3,10f4,10f5)を溶融させ、半田接合を行うことを特徴とするパワー半導体モジュール(20)の製造方法が提供される。
絶縁基板(2)の上面の左側に第1ダイオード(3a)を配置し、
絶縁基板(2)の上面の右側に第2ダイオード(3b)を配置し、
第1ダイオード(3a)のアノード電極および第2ダイオード(3b)のカソード電極と第1外部導出端子(6a)とを電気的に接続し、
第1ダイオード(3a)のカソード電極と第2外部導出端子(6b)とを電気的に接続し、
第2ダイオード(3b)のアノード電極と第3外部導出端子(6c)とを電気的に接続することによりダブラー型に構成されたパワー半導体モジュール(30)の製造方法において、
金属製放熱板(1)の上面と絶縁基板(2)の下面側導体パターン(2c)との間に半田(10a)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第1ダイオード(3a)の下面のカソード電極との間に半田(10b1)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第2ダイオード(3b)の下面のカソード電極との間に半田(10b2)を配置し、
第1ダイオード(3a)の上面のアノード電極と第1電極部材(4a)の下面との間に半田(10c1)を配置し、
第2ダイオード(3b)の上面のアノード電極と第2電極部材(4b)の下面との間に半田(10c2)を配置し、
第1電極部材(4a)の上面と第1接続アングル(5a)の第2端部(5a2)の下面との間に半田(10e1)を配置し、
第2電極部材(4b)の上面と第2接続アングル(5b)の第1端部(5b1)の下面との間に半田(10d2)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第1接続アングル(5a)の第1端部(5a1)の下面との間に半田(10d1)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第2接続アングル(5b)の第2端部(5b2)の下面との間に半田(10e2)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と、外囲ケース(6)にインサート成形された第1外部導出端子(6a)の下面との間に半田(10f1)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と、外囲ケース(6)にインサート成形された第2外部導出端子(6b)の下面との間に半田(10f2)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と、外囲ケース(6)にインサート成形された第3外部導出端子(6c)の下面との間に半田(10f3)を配置し、
上冶具(41)の前端部(41a’)によって外囲ケース(6)の前側壁(6g)を下向きに押圧し、上冶具(41)の後端部(41b’)によって外囲ケース(6)の後側壁(6h)を下向きに押圧すると共に、下冶具(42)によって金属製放熱板(1)を上向きに押圧している状態で、1回のみの半田リフロー工程により、半田(10a,10b1,10b2,10c1,10c2,10d1,10d2,10e1,10e2,10f1,10f2,10f3)を溶融させ、半田接合を行うことを特徴とするパワー半導体モジュール(30)の製造方法が提供される。
1a レジスト
1b ねじ穴
2 絶縁基板
2a 絶縁層
2b1,2b2,2b3,2b4,2b5 上面側導体パターン
2b1a,2b2a,2b3a,2b4a,2b5a レジスト
2c 下面側導体パターン
3a,3b,3c,3d,3e,3f ダイオード
4a,4b,4c,4d,4e,4f 電極部材
5a,5b,5c,5d,5e,5f 接続アングル
5a1,5a2,5b1,5b2,5c1,5c2 端部
5d1,5d2,5e1,5e2,5f1,5f2 端部
6 外囲ケース
6a,6b,6c,6d,6e 外部導出端子
6g 前側壁
6h 後側壁
6i 右側壁
6j 左側壁
6k 段差部
7 蓋体
7a,7b,7c,7d,7e 導出穴
7f 凹部
10a 半田
10b1,10b2,10b3,10b4,10b5,10b6 半田
10c1,10c2,10c3,10c4,10c5,10c6 半田
10d1,10d2,10d3,10d4,10d5,10d6 半田
10e1,10e2,10e3,10e4,10e5,10e6 半田
10f1,10f2,10f3,10f4,10f5 半田
20 パワー半導体モジュール
30 パワー半導体モジュール
41 上冶具
41a 前側アーム部
41b 後側アーム部
41c 右側アーム部
41d 左側アーム部
41e ねじ穴
41a’ 前端部
41b’ 後端部
42 下冶具
42a ねじ穴
43 ねじ
Claims (2)
- 第1ダイオード(3a)と第2ダイオード(3b)とを直列接続し、
第3ダイオード(3c)と第4ダイオード(3d)とを直列接続すると共に、第3ダイオード(3c)および第4ダイオード(3d)を第1ダイオード(3a)および第2ダイオード(3b)に対して並列接続し、
第5ダイオード(3e)と第6ダイオード(3f)とを直列接続すると共に、第5ダイオード(3e)および第6ダイオード(3f)を第1ダイオード(3a)および第2ダイオード(3b)に対して並列接続することにより、3相ダイオードブリッジ回路を構成し、
絶縁基板(2)の上面の左側に第1ダイオード(3a)および第2ダイオード(3b)を配置し、
絶縁基板(2)の上面の右側に第5ダイオード(3e)および第6ダイオード(3f)を配置し、
絶縁基板(2)の上面の中央に第3ダイオード(3c)および第4ダイオード(3d)を配置し、
第1ダイオード(3a)のアノード電極および第2ダイオード(3b)のカソード電極と第1外部導出端子(6a)とを電気的に接続し、
第3ダイオード(3c)のアノード電極および第4ダイオード(3d)のカソード電極と第2外部導出端子(6b)とを電気的に接続し、
第5ダイオード(3e)のアノード電極および第6ダイオード(3f)のカソード電極と第3外部導出端子(6c)とを電気的に接続し、
第1ダイオード(3a)、第3ダイオード(3c)および第5ダイオード(3e)のカソード電極と第4外部導出端子(6d)とを電気的に接続し、
第2ダイオード(3b)、第4ダイオード(3d)および第6ダイオード(3f)のアノード電極と第5外部導出端子(6e)とを電気的に接続するパワー半導体モジュール(20)の製造方法において、
金属製放熱板(1)の上面と絶縁基板(2)の下面側導体パターン(2c)との間に半田(10a)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第1ダイオード(3a)の下面のカソード電極との間に半田(10b1)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第2ダイオード(3b)の下面のカソード電極との間に半田(10b2)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第3ダイオード(3c)の下面のカソード電極との間に半田(10b3)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第4ダイオード(3d)の下面のカソード電極との間に半田(10b4)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第5ダイオード(3e)の下面のカソード電極との間に半田(10b5)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と第6ダイオード(3f)の下面のカソード電極との間に半田(10b6)を配置し、
第1ダイオード(3a)の上面のアノード電極と第1電極部材(4a)の下面との間に半田(10c1)を配置し、
第2ダイオード(3b)の上面のアノード電極と第2電極部材(4b)の下面との間に半田(10c2)を配置し、
第3ダイオード(3c)の上面のアノード電極と第3電極部材(4c)の下面との間に半田(10c3)を配置し、
第4ダイオード(3d)の上面のアノード電極と第4電極部材(4d)の下面との間に半田(10c4)を配置し、
第5ダイオード(3e)の上面のアノード電極と第5電極部材(4e)の下面との間に半田(10c5)を配置し、
第6ダイオード(3f)の上面のアノード電極と第6電極部材(4f)の下面との間に半田(10c6)を配置し、
第1電極部材(4a)の上面と第1接続アングル(5a)の第1端部(5a1)の下面との間に半田(10d1)を配置し、
第2電極部材(4b)の上面と第2接続アングル(5b)の第1端部(5b1)の下面との間に半田(10d2)を配置し、
第3電極部材(4c)の上面と第3接続アングル(5c)の第1端部(5c1)の下面との間に半田(10d3)を配置し、
第4電極部材(4d)の上面と第4接続アングル(5d)の第1端部(5d1)の下面との間に半田(10d4)を配置し、
第5電極部材(4e)の上面と第5接続アングル(5e)の第1端部(5e1)の下面との間に半田(10d5)を配置し、
第6電極部材(4f)の上面と第6接続アングル(5f)の第1端部(5f1)の下面との間に半田(10d6)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第1接続アングル(5a)の第2端部(5a2)の下面との間に半田(10e1)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第2接続アングル(5b)の第2端部(5b2)の下面との間に半田(10e2)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第3接続アングル(5c)の第2端部(5c2)の下面との間に半田(10e3)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第4接続アングル(5d)の第2端部(5d2)の下面との間に半田(10e4)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と第5接続アングル(5e)の第2端部(5e2)の下面との間に半田(10e5)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と第6接続アングル(5f)の第2端部(5f2)の下面との間に半田(10e6)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と、外囲ケース(6)にインサート成形された第1外部導出端子(6a)の下面との間に半田(10f1)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と、外囲ケース(6)にインサート成形された第2外部導出端子(6b)の下面との間に半田(10f2)を配置し、
絶縁基板(2)の第4上面側導体パターン(2b4)と、外囲ケース(6)にインサート成形された第3外部導出端子(6c)の下面との間に半田(10f3)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と、外囲ケース(6)にインサート成形された第4外部導出端子(6d)の下面との間に半田(10f4)を配置し、
絶縁基板(2)の第5上面側導体パターン(2b5)と、外囲ケース(6)にインサート成形された第5外部導出端子(6e)の下面との間に半田(10f5)を配置し、
十字状上冶具(41)の前側アーム部(41a)によって外囲ケース(6)の前側壁(6g)を下向きに押圧し、十字状上冶具(41)の後側アーム部(41b)によって外囲ケース(6)の後側壁(6h)を下向きに押圧し、十字状上冶具(41)の右側アーム部(41c)によって外囲ケース(6)の右側壁(6i)を下向きに押圧し、十字状上冶具(41)の左側アーム部(41d)によって外囲ケース(6)の左側壁(6j)を下向きに押圧すると共に、下冶具(42)によって金属製放熱板(1)を上向きに押圧している状態で、1回のみの半田リフロー工程により、半田(10a,10b1,10b2,10b3,10b4,10b5,10b6,10c1,10c2,10c3,10c4,10c5,10c6,10d1,10d2,10d3,10d4,10d5,10d6,10e1,10e2,10e3,10e4,10e5,10e6,10f1,10f2,10f3,10f4,10f5)を溶融させ、半田接合を行うことを特徴とするパワー半導体モジュール(20)の製造方法。 - 第1ダイオード(3a)と第2ダイオード(3b)とを直列接続し、
絶縁基板(2)の上面の左側に第1ダイオード(3a)を配置し、
絶縁基板(2)の上面の右側に第2ダイオード(3b)を配置し、
第1ダイオード(3a)のアノード電極および第2ダイオード(3b)のカソード電極と第1外部導出端子(6a)とを電気的に接続し、
第1ダイオード(3a)のカソード電極と第2外部導出端子(6b)とを電気的に接続し、
第2ダイオード(3b)のアノード電極と第3外部導出端子(6c)とを電気的に接続することによりダブラー型に構成されたパワー半導体モジュール(30)の製造方法において、
金属製放熱板(1)の上面と絶縁基板(2)の下面側導体パターン(2c)との間に半田(10a)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と第1ダイオード(3a)の下面のカソード電極との間に半田(10b1)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第2ダイオード(3b)の下面のカソード電極との間に半田(10b2)を配置し、
第1ダイオード(3a)の上面のアノード電極と第1電極部材(4a)の下面との間に半田(10c1)を配置し、
第2ダイオード(3b)の上面のアノード電極と第2電極部材(4b)の下面との間に半田(10c2)を配置し、
第1電極部材(4a)の上面と第1接続アングル(5a)の第2端部(5a2)の下面との間に半田(10e1)を配置し、
第2電極部材(4b)の上面と第2接続アングル(5b)の第1端部(5b1)の下面との間に半田(10d2)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と第1接続アングル(5a)の第1端部(5a1)の下面との間に半田(10d1)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と第2接続アングル(5b)の第2端部(5b2)の下面との間に半田(10e2)を配置し、
絶縁基板(2)の第2上面側導体パターン(2b2)と、外囲ケース(6)にインサート成形された第1外部導出端子(6a)の下面との間に半田(10f1)を配置し、
絶縁基板(2)の第1上面側導体パターン(2b1)と、外囲ケース(6)にインサート成形された第2外部導出端子(6b)の下面との間に半田(10f2)を配置し、
絶縁基板(2)の第3上面側導体パターン(2b3)と、外囲ケース(6)にインサート成形された第3外部導出端子(6c)の下面との間に半田(10f3)を配置し、
上冶具(41)の前端部(41a’)によって外囲ケース(6)の前側壁(6g)を下向きに押圧し、上冶具(41)の後端部(41b’)によって外囲ケース(6)の後側壁(6h)を下向きに押圧すると共に、下冶具(42)によって金属製放熱板(1)を上向きに押圧している状態で、1回のみの半田リフロー工程により、半田(10a,10b1,10b2,10c1,10c2,10d1,10d2,10e1,10e2,10f1,10f2,10f3)を溶融させ、半田接合を行うことを特徴とするパワー半導体モジュール(30)の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119373A JP5252626B2 (ja) | 2008-04-30 | 2008-04-30 | パワー半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119373A JP5252626B2 (ja) | 2008-04-30 | 2008-04-30 | パワー半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272351A JP2009272351A (ja) | 2009-11-19 |
JP5252626B2 true JP5252626B2 (ja) | 2013-07-31 |
Family
ID=41438675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119373A Active JP5252626B2 (ja) | 2008-04-30 | 2008-04-30 | パワー半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5252626B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6139332B2 (ja) * | 2013-08-26 | 2017-05-31 | 京セラ株式会社 | パワー半導体モジュール |
JP2015103540A (ja) * | 2013-11-21 | 2015-06-04 | 日本インター株式会社 | パワー半導体モジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936186A (ja) * | 1995-07-24 | 1997-02-07 | Hitachi Ltd | パワー半導体モジュール及びその実装方法 |
JP4226200B2 (ja) * | 2000-07-25 | 2009-02-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4438489B2 (ja) * | 2004-04-13 | 2010-03-24 | 富士電機システムズ株式会社 | 半導体装置 |
JP4628337B2 (ja) * | 2006-10-04 | 2011-02-09 | 日本インター株式会社 | パワー半導体モジュール |
-
2008
- 2008-04-30 JP JP2008119373A patent/JP5252626B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009272351A (ja) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450378B2 (ja) | 表面実装型コンデンサ及びその製造方法 | |
JP5939041B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US20170025331A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP2003142831A (ja) | 電子部品内装配線板およびその製造方法 | |
CN101901865B (zh) | 金属层压板和使用其的发光二极管封装的制造方法 | |
US10036546B2 (en) | Lamp and manufacturing method thereof | |
US20020191382A1 (en) | Surface-mount device and method for manufacturing the surface-mount device | |
KR20080114625A (ko) | 반도체 장치, 리드 프레임, 및 리드 프레임의 제조 방법 | |
JP5252626B2 (ja) | パワー半導体モジュールの製造方法 | |
JP5283277B2 (ja) | パワー半導体モジュール | |
US20160118553A1 (en) | Optoelectronic component and method for the production thereof | |
JP2006287131A (ja) | 半導体パッケージ及びその製造方法 | |
US9254531B2 (en) | PCB mounting method | |
JP5229401B2 (ja) | 電子部品内蔵樹脂基板および電子回路モジュール | |
CN109287131B (zh) | 光电模块组件和制造方法 | |
CN107062114B (zh) | 灯具及其制造方法 | |
US7307288B2 (en) | Semiconductor device and manufacturing method thereof | |
US20230006108A1 (en) | Housing for an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
JP2011049377A (ja) | 回路構成体及び電気接続箱 | |
US6555900B1 (en) | Package, semiconductor device and method for fabricating the semiconductor device | |
TWI422078B (zh) | 熱輻射結構以及製造其之方法 | |
JP5293594B2 (ja) | 電子部品装置及びリードフレーム | |
JP4641762B2 (ja) | 光半導体装置 | |
JP2001257415A (ja) | 光半導体装置 | |
JP2006059855A (ja) | チップ型電解コンデンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5252626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |