JP5251594B2 - 電源制御装置、電源制御方法および電子機器 - Google Patents

電源制御装置、電源制御方法および電子機器 Download PDF

Info

Publication number
JP5251594B2
JP5251594B2 JP2009043521A JP2009043521A JP5251594B2 JP 5251594 B2 JP5251594 B2 JP 5251594B2 JP 2009043521 A JP2009043521 A JP 2009043521A JP 2009043521 A JP2009043521 A JP 2009043521A JP 5251594 B2 JP5251594 B2 JP 5251594B2
Authority
JP
Japan
Prior art keywords
coil current
estimated
current
unit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009043521A
Other languages
English (en)
Other versions
JP2010200517A (ja
Inventor
孝博 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009043521A priority Critical patent/JP5251594B2/ja
Publication of JP2010200517A publication Critical patent/JP2010200517A/ja
Application granted granted Critical
Publication of JP5251594B2 publication Critical patent/JP5251594B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、コイル電流を帰還することに応じて出力電圧を制御する電源制御装置、電源制御方法および電子機器に関するものである。
図6は、従来より一般的に知られているピーク電流制御型のDC−DCコンバータとして、降圧型のDC−DCコンバータ100の回路ブロック図を例示したものである。
DC−DCコンバータ100では、主スイッチであるトランジスタQ1と同期スイッチであるトランジスタQ2とが、発振器101で定められる一定の周波数を単位として交互に導通する。トランジスタQ1の導通によりチョークコイルL1に流れる電流は時間と共に所定の傾きで増加し、その後、トランジスタQ1に代えてトランジスタQ2が導通することにより所定の傾きで減少する。
I−V変換回路103は、トランジスタQ1を介してチョークコイルL1に流れる電流を検出してチョークコイルL1に流れるピーク電流を電圧値に変換する。一方、増幅器105は、出力電圧vOUTを検出し、基準電圧Vrefとの差電圧を増幅する。比較器107では、I−V変換回路103から出力される電圧値と増幅器105から出力される差電圧とが比較され、I−V変換回路103から出力される電圧値が増幅器105から出力される差電圧に至るまで、トランジスタQ1の導通が継続される。出力電圧VOUTと基準電圧Vrefとの差電圧に応じて、チョークコイルL1に流れる電流のピーク値が調整され出力電圧vOUTが制御される。
図7は、一般的に知られたデジタル制御方式で制御される電源装置110である。図7には、PWM制御を行う回路が例示されている。ADコンバータ134において、入力電圧VINおよび出力電圧VOのアナログ値を取得してデジタル値に変換する。また、ADコンバータ132において、コイル電流を取得してデジタル値に変換する。ここで、取得されるコイル電流は、PWM制御内の所定のタイミングにおいて取得される電流であり、例えば、ピーク電流あるいはボトム電流である。各々のデジタル値はPredictive Digital Current-Mode Controller130に入力される。
Predictive Digital Current-Mode Controller130では、下式(100)の計算が行われる。
I(n)=i(n-1)+vin*d[n]*T/L+(vin-vo)*(1-d[n])*T …式(100)
すなわち、取得されデジタル値に変換された入力電圧VIN、出力電圧VO、コイル電流i(n-1)に基づいて演算が行われ、次サイクルのコイル電流i(n)が算出される。そして、算出されたコイル電流i(n)をPWM制御を行う回路ブロックに帰還して、PWM制御が行われる。
なお、上記の関連技術として特許文献1ないし特許文献4が開示されている。
米国特許公報第7148669 B2号 特開2004-282961号公報 特開平11-242502号公報 特開2002-354787号公報
しかしながら、背景技術として開示されている図6のDC−DCコンバータ100では、I−V変換回路103により取得され帰還される電流は、トランジスタQ1が導通する期間に流れる電流である。この期間は、発振器101で規定される一定の周波数に応じて断続的に行われる。その結果、I−V変換回路103は、パルス状の電流を取得し帰還することとなる。電流波形の立ち上がり直後は、ノイズの混入や回路素子の動作が過渡状態にあることなどに起因して電流値が安定した所定値に達していないことが考えられる。そのため、帰還する電流は、電流パルスが立ち上がってから所定時間を経過した後とすることが一般的である。電流の立ち上がりにより制御が開始されるにも関わらず電流の帰還が遅れることとなる。電流帰還の遅延が発生し制御動作に遅れが生じてしまう結果、系の安定動作が阻害される恐れがあり問題である。
また、背景技術として開示されている電源装置110(図7)では、ADコンバータを使用して各周期のコイル電流をデジタル信号に変換してやれば、デジタル化されたコイル電流にその周期内でのコイル電流の変動分を加算することにより、次サイクルのコイル電流を事前に求めることができ、電流帰還に遅れを生ずることはない。
しかしながら、コイル電流のデジタル信号への変換を毎周期行わなければならない。すると、ADコンバータによる電流消費が大きなものとなる恐れがあり、問題である。特に、スイッチング周期が短くなる場合には、高速なADコンバータで毎周期のAD変換処理を行わなければならず、電流消費が多大なものとなることが予想され、問題である。
本発明は、上記の課題に鑑み提案されたものであって、コイル電流を帰還することに応じて出力電圧を制御する電源制御装置、電源制御方法および電子機器において、消費電流の増大を伴わずに電流帰還の遅延の抑制を実現することが可能な電源制御装置等を提供することを提案する。
本開示の電源制御装置は、コイル電流を所定周期ごとに制御する電源制御装置であって、コイル電流を検出する検出部と、所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、過去の周期において検出されたコイル電流と過去の周期において演算された推測コイル電流との差分値に基づいて、推測コイル電流の補正値を演算する補正部とを備え、演算部は、動作条件により演算される値を補正値で補正して推測コイル電流を演算し、該推測コイル電流に応じてコイル電流が制御されることを特徴とする。
また、本開示の電子機器では、コイル電流を所定周期ごとに制御する電源制御装置を備える電子機器であって、電源制御装置は、コイル電流を検出する検出部と、所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、過去の周期において検出されたコイル電流と過去の周期において演算された推測コイル電流との差分値に基づいて、推測コイル電流の補正値を演算する補正部とを備え、演算部は、動作条件により演算される値を補正値で補正して推測コイル電流を演算し、該推測コイル電流に応じてコイル電流が制御されることを特徴とする。
また、本開示の電源制御方法は、所定周期ごとに制御されるコイル電流を検出するステップと、所定周期ごとに、動作条件に基づいて推測コイル電流を演算するステップと、過去の周期において検出されたコイル電流と過去の周期において演算された推測コイル電流との差分値に基づいて、推測コイル電流の補正値を演算するステップと、補正値で補正された推測コイル電流に応じてコイル電流を制御するステップとを有することを特徴とする。
本開示の電源制御装置では、検出部により、所定周期ごとに制御されるコイル電流を検出する。また、演算部により、所定周期ごとに、動作条件に基づいて推測コイル電流を演算する。補正部により、過去の周期において検出されたコイル電流と、過去の周期において演算された推測コイル電流との差分値を求める。そして、差分値に基づいて推測コイル電流の補正値を演算する。演算部では、補正値に基づいて推測コイル電流の演算値を補正する。そして、推測コイル電流に応じてコイル電流が制御されることによって、電源制御装置の出力電圧が所定値にレギュレートされる。
これにより、動作条件に基づいて演算された推測コイル電流を、過去の周期において検出されたコイル電流と過去の周期において演算された推測コイル電流との差分値に基づいた補正値で補正し、得られた推測コイル電流に応じてコイル電流を制御する。すなわち、予め定められている動作条件に基づいて推測コイル電流を演算することができる。よって、電気的な値を所定周期の制御ごとに検出する必要がない。これにより、所定周期ごとにコイル電流を検出することによる検出遅れや、検出時のノイズ混入などの検出限界や、ノイズ除去の処理などの検出遅延などを考慮する必要がないため、電源制御装置の安定動作を図ることが可能となる。
加えて、演算された推測コイル電流を補正する補正値を演算する際に必要となるコイル電流は過去の周期のものである。したがって、コイル電流の検出にあたって、コイル電流を所定周期の制御ごとに検出する必要がない。これにより、コイル電流の検出遅れや検出限界、検出遅延を考慮する必要がないため、電源制御装置の安定動作を図ることが可能となる。
本開示の電源制御装置、電源制御方法および電子機器によれば、消費電流の増大を伴わずに電流帰還の遅延の抑制を実現することが可能になる。
第1実施形態に係るアナログ回路構成を有するDC−DCコンバータ1の回路図である。 式(1)の一実施例における説明図である。 式(1)における推測コイル電流と実コイル電流との相関を説明する図である。 式(2)における推測コイル電流と実コイル電流との相関を説明する図である。 第2実施形態に係るデジタル回路構成を有するDC−DCコンバータ1aの回路図である。 DC−DCコンバータ100の回路ブロック図である。 電源装置110の回路ブロック図である。
第1実施形態を、図1ないし図4を用いて説明する。コイル電流の推測演算について、数式を用いて説明する。コイル電流の推測演算に用いる基本式を式(1)に示す。
Figure 0005251594
…式(1)
なお式(1)は、コイル電流の推測演算の基本式であるため、推測演算された電流値と実際の電流値との差の補正は行われない。
図2を用いて、式(1)を説明する。推測標本化電流i’(n−1)は、推測コイル電流iの(n−1)周期目のボトム値を標本化した値である。また、推測標本化電流i’(n)は、次周期(n周期)のボトム値を標本化した値である。m1(n−1)は、(n−1)周期目のオン状態(トランジスタQ1がオン、トランジスタQ2がオフの状態)での推測コイル電流iの増加傾きである。また、m2(n−1)は、(n−1)周期目オフ状態(トランジスタQ1がオフ、トランジスタQ2がオンの状態)での推測コイル電流iの減少傾きである。dはトランジスタQ1のオンデューティであり、(1−d)はトランジスタQ1のオフデューティである。Tは、スイッチング周期である。これにより、図2に示すように、(n−1)周期において演算された推測標本化電流i’(n−1)を用いて、次周期であるn周期の推測標本化電流i’(n)を推測演算することができる。
図3に、式(1)を用いてコイル電流を推測演算する場合の推測コイル電流iの波形(点線)と、センサを用いてコイル電流を測定する場合の実コイル電流imの波形(実線)とを示す。ここで、実コイル電流imと推測コイル電流iとの差分を、誤差電流iERRと定義する。なお、推測コイル電流iの演算では、誤差電流iERRの補正は行われていない。例として、誤差電流iERRがゼロの状態(時刻t1、iERR(1T))から、急拡大した状態(時刻t2、iERR(6T))へ変化する場合を説明する。この場合、補正が行われていないため、時刻t2以降においても、誤差電流iERR(6T)の値が維持される。
次に、推測コイル電流iにおける誤差電流iERRの補正について、数式を用いて説明する。誤差電流iERRを補正する場合には、式(1)は下式(2)に置き換える。
Figure 0005251594
…式(2)
ここで、補正係数k1は増加傾きm1の補正係数であり、補正係数k2は減少傾きm2の補正係数である。また、補正係数k3は推測標本化電流の電流値の補正係数である。式(2)において、誤差電流iERRの値に応じて、補正係数k1ないしk3の少なくとも1つを制御すれば、誤差電流iERRを小さくする補正が可能となる。例として、第1実施形態では、補正係数k3を制御する場合を説明する。
図4に、式(2)を用いて推測演算したコイル電流を補正する場合のコイル電流波形を示す。例として、スイッチング周期Tの5周期ごとに補正を行う場合を説明する。誤差電流iERRがゼロの状態(時刻t1a、iERR(1T))から、急拡大した状態(時刻t2a、iERR(6T))へ変化する場合を説明する。この場合、誤差電流iERR(6T)の値に応じて、補正係数k3の値が定められる。そして、時刻t2a以降において、補正係数k3を用いて、式(2)に基づいて補正が開始される。そして補正開始からある程度の時間が経過した時刻t3aにおいて、誤差電流iERR(21T)がゼロとなり、補正が完了する。
次に、推測コイル電流iの演算および誤差電流iERRの補正を行う回路について説明する。図1に、第1実施形態に係るアナログ回路構成を有するDC−DCコンバータ1の回路図を示す。DC−DCコンバータ1は、トランジスタQ1およびQ2、チョークコイルL1、出力コンデンサC1、負荷R1、演算部2、補正部3、検出部4、制御部5を備える。またチョークコイルL1は、コイルLLのインダクタンス値Lと等価直列抵抗Rの合成インピーダンスを有する素子である。トランジスタQ1のドレイン端子には、入力電圧vINが入力される。トランジスタQ1のソース端子は、チョークコイルL1の一端子およびトランジスタQ2のドレイン端子に、端子LXで接続されている。トランジスタQ2のソース端子は接地電位に接続されている。トランジスタQ1、Q2のゲート端子は、ドライバ回路14に接続される。チョークコイルL1の他端子は、出力コンデンサC1および負荷R1に接続されている。そしてチョークコイルL1の他端子からは、出力電圧vOUTが出力される。
また制御部5は、誤差増幅器15、比較器17、発振器11、フリップフロップ12、ドライバ回路14を備える。誤差増幅器15の反転入力端子にはチョークコイルL1の出力端子が接続され、非反転入力端子には基準電圧Vrefが入力される。比較器17の反転入力端子には誤差増幅器15の出力電圧Vcが入力され、非反転入力端子には演算部2から出力される推測コイル電流iが入力される。フリップフロップ12のR端子には比較器17の出力電圧Vrが入力され、S端子には発振器11から出力されるクロック信号CLKが入力される。フリップフロップ12のQ端子から出力される制御信号VQは、ドライバ回路14に入力される。ドライバ回路14から出力される制御信号VQ1およびVQ2は、それぞれトランジスタQ1およびQ2のゲート端子に入力される。
検出部4の構成を説明する。コイル電流検出部13はトランジスタQ2に流れる電流iQ2をセンスし、出力電圧V2を出力する。第1ボトムホールド部21には出力電圧V2が入力され、ボトム電圧VHOLD1が出力される。
補正部3の構成を説明する。第2ボトムホールド部22には推測コイル電流iが入力され、ボトム電圧VHOLD2が出力される。推測演算誤差増幅器23の反転入力端子にはボトム電圧VHOLD2が入力され、非反転入力端子にはボトム電圧VHOLD1が入力される。乗算器24には、推測演算誤差増幅器23の出力電圧V3および推測コイル電流iが入力され、出力電圧V4が出力される。
演算部2の構成を説明する。推測演算ゲイン器25の反転入力端子にはコイルLLの出力端子が等価直列抵抗Rを介して接続され、非反転入力端子には端子LXが接続される。加減算器26には、推測演算ゲイン器25の出力電圧V1および乗算器24の出力電圧V4が入力され、出力電圧V5が出力される。積分部27には出力電圧V5が入力され、推測コイル電流iが出力される。
DC−DCコンバータ1の動作を説明する。図1の回路において、推測コイル電流iは、チョークコイルL1の端子間電圧vmLと、そのインダクタンス値Lより演算することができ、下式(3)で求められる。
Figure 0005251594
…式(3)
しかし図1の回路において、実際に流れる実コイル電流imLは、下式(3a)で表される。
Figure 0005251594
…式(3a)
ここで、ERRは不図示の種々の誤差要因である。また、vはコイルLLの両端電圧、vLXは端子LXの電圧である。なお、等価直列抵抗Rが存在するため、両端電圧vを実測することはできない。実測することが出来るのは端子間電圧vmLである。
ここで、誤差電流iERRが生じる原因となるのは、上式(3a)の右辺第3項の(-imL(t)* RL)である。第3項は、等価直列抵抗Rでの電圧降下を表しており、推測コイル電流iに比例する成分である。そして、推測コイル電流iの時間変化は早いため、第3項は時間変化が大きい成分である。一方、第4項はiに依存せず、時間変化が小さい成分である。第3項が誤差電流iERRの蓄積の主要因であると考えることが出来るため、第4項は無視することができる。すると、推測コイル電流iは、下式(4)で表すことが妥当である。
Figure 0005251594
…式(4)
式(2)および式(4)の対比より、式(4)の第3項(-iL(t)* RL)が式(2)の補正の項(補正係数k3)に相当する。よって、等価直列抵抗Rを適当な値に設定すれば、大きな誤差電流iERRは生じないことが分かる。また細かい誤差については、等価直列抵抗Rをリアルタイムで動的に調整することで、吸収することができる。
DC−DCコンバータ1の回路動作を説明する。演算部2は、推測コイル電流i(t)を演算する回路である。演算部2では、入力電圧vIN、出力電圧vOUT、コイルLLのインダクタンス値L、およびスイッチング周期Tなどの動作条件に基づいて、演算が行われる。なお、入力電圧vINおよび出力電圧vOUTに代えて、端子間電圧vmLを用いても良い。
演算部2の推測演算ゲイン器25には、チョークコイルL1の両端電圧(端子LXの電圧vLXおよび出力電圧vOUT)が入力される。推測演算ゲイン器25は、端子LXの電圧vLXと出力電圧vOUTとの差分値に、係数kおよび係数kを乗算する。ここで係数kおよび係数kは、任意の係数である。よって、推測演算ゲイン器25の出力電圧V1は、下式(5)で表される。
V1(t)=k×k×{vLX(t)−vOUT(t)} …式(5)
加減算器26には、推測演算ゲイン器25の出力電圧V1および、乗算器24の出力電圧V4(=i(t)×V3)が入力され、出力電圧V1から出力電圧V4が減じられる。加減算器26からは出力電圧V5が出力される。
積分部27では、出力電圧V5が積分される。よって、積分部27の出力電圧V6は、式(5)から、下式(6)で表される。
V6(t)=∫{k×k×(vLX(t)−vOUT(t))−i(t)×V3}・dt …式(6)
次に、補正部3および検出部4の回路動作を説明する。コイル電流検出部13は、トランジスタQ2の電流iQ2を係数k倍すると共に、電流−電圧変換する。よって、コイル電流検出部13の出力電圧V2は、下式(7)となる。
V2(t)=k×iQ2(t) …式(7)
第1ボトムホールド部21は、ボトム電圧VHOLD1を出力する。ここでボトム電圧VHOLD1とは、図3および図4の白抜きの円のマークに示すように、実コイル電流imの波形の谷(ボトム)の値である。
同様にして、第2ボトムホールド部22は、積分部27から出力される推測コイル電流iのボトムホールド動作を行い、ボトム電圧VHOLD2を出力する。ここでボトム電圧VHOLD2とは、図3および図4の黒塗りの円のマークに示すように、推測コイル電流iの波形の谷(ボトム)の値である。
推測演算誤差増幅器23は、ボトム電圧VHOLD1とボトム電圧VHOLD2との差(すなわち誤差電流iERR)を増幅した電圧V3を出力する。
乗算器24は、推測演算誤差増幅器23の出力電圧V3(t)に推測コイル電流iを乗ずる。よって、乗算器24の出力電圧V4は、下式(8)となる。
V4(t)=i(t)×V3 …式(8)
そして、図1の推測演算誤差増幅器23、乗算器24、加減算器26、積分部27、第2ボトムホールド部22によって負帰還が形成されている。よって、推測演算誤差増幅器23の出力電圧V3は、ボトム電圧VHOLD1=ボトム電圧VHOLD2、となるような電圧で安定する。そして、ボトム電圧VHOLD1=ボトム電圧VHOLD2であれば、推測コイル電流i(t)=実コイル電流im(t)であるため、式(4)と式(6)より、下式(9)が得られる。
V3(t)=k×k×R(t) …式(9)
式(4)で説明したように、誤差電流iERRは(-iL(t)* RL)の項によって表すことができると考えられる。すると、式(6)と式(9)とから、下式(10)が得られる。
V6(t)=k×k×∫{(vLX(t)−vOUT(t))−i(t)×R}=k×i(t) …式(10)
以上より、演算部2、補正部3、検出部4によって、式(4)の動作が行われる。よって、積分部27からは、補正が行われた推測コイル電流iが出力される。なお、積分部27から出力される推測コイル電流iは、係数k倍されている。
制御部5では、推測コイル電流iと出力電圧Vcとを比較することにより、トランジスタQ1のオンデューティdを制御する。よって、出力電圧vOUTが基準電圧Vrefにレギュレートされる。なお、制御部5の詳細な動作は、一般的なアナログ回路構成のDC−DCコンバータの制御回路と同様であるため、ここでは詳細な説明は省略する。
以上、詳説した、DC−DCコンバータ1の回路動作をまとめると、以下となる。検出部4では、チョークコイルL1を流れる実コイル電流imが検出される。演算部2の推測演算ゲイン器25では、スイッチング周期Tごとに、入力電圧vIN、出力電圧vOUT、チョークコイルL1の端子間電圧vmL、コイルLLのインダクタンス値L、スイッチング周期Tなどの動作条件に基づいて、推測コイル電流iが演算される。補正部3では、過去の周期において検出された実コイル電流imと、過去の周期において演算された推測コイル電流iとの誤差電流iERRを算出する。そして、誤差電流iERRを小さくするように補正するための補正値(式(4)の第3項(-iL(t)* RL))が演算される。また演算部2では、演算された推測コイル電流iを、補正部3により得られた補正値で補正した上で、補正後の推測コイル電流iを出力する。制御部5では、補正後の推測コイル電流iに応じて、実コイル電流imが制御される。よって、出力電圧vOUTが基準電圧Vrefにレギュレートされる。
上記において説明した第1実施形態に係るDC−DCコンバータ1で得られる効果を説明する。DC−DCコンバータ1では、動作条件(入力電圧vIN、出力電圧vOUT、インダクタンス値L、スイッチング周期Tなど)に基づいて演算された推測コイル電流iを、過去の周期において検出された実コイル電流imと過去の周期において演算された推測コイル電流iとの誤差電流iERRに基づいた補正値で補正することができる。すなわち、予め定められている動作条件に基づいて推測コイル電流iを演算することができる。よって、実コイル電流imを、スイッチング周期Tごとに検出する必要がない。これにより、スイッチング周期Tごとにコイル電流を検出することによる検出遅れや、コイル電流の検出時のノイズ混入などの検出限界や、ノイズ除去の処理などの検出遅延を考慮する必要がないため、制御動作に対して制限がかかることはない。以上より、次周期のコイル電流値を推測演算することにより、電流測定に起因する電流帰還の遅延を防止できるため、DC−DCコンバータ1の安定動作を図ることが可能となる。
また、演算された推測コイル電流iを補正するための補正値を、補正部3において演算する際に必要となる実コイル電流imは、過去の周期のものである。したがって、実コイル電流imの検出をスイッチング周期Tごとに行う必要がなく、複数のスイッチング周期Tごと(例えば5周期に1回)に行えばよい。以上より、実コイル電流imの検出周期を、DC−DCコンバータ1の動作周期に比して大きくすることができるため、実コイル電流imの測定に起因する電流帰還の遅延を防止でき、DC−DCコンバータ1の安定動作を図ることが可能となる。
第2実施形態を、図5を用いて説明する。推測コイル電流iにおける誤差電流iERRの補正について、数式を用いて説明する。誤差電流iERRの補正を行う場合の、演算による推測標本化電流iは、下式(21)で表すことができる。
Figure 0005251594
…式(21)
ここでd’は、オフ状態の比率(デューティ)であり、コイル電流が連続なCCMでは(1−d)とほぼ等しい値である。
また、降圧コンバータのコイル電流の演算による増加傾きm1を、入力電圧vIN、出力電圧vOUTを用いて表すと、下式(22)となる。
Figure 0005251594
…式(22)
ここで、k=1/Lである。
同様に、コイル電流の演算による減少傾きm2は、下式(23)となる。
Figure 0005251594
…式(23)
よって、式(21)ないし式(23)によって、推測標本化電流iは下式(24)で表される。
Figure 0005251594
…式(24)
しかし図5の回路において、実際の実標本化電流imSは、下式(25)で表される。
Figure 0005251594
…式(25)
また、コイル電流の実際の増加傾きmm1およびmm2は、下式(26)で表される。
Figure 0005251594
…式(26)
ここで、imAVEはその周期におけるコイル電流の平均値、RON1はトランジスタQ1のオン抵抗、RON2はトランジスタQ2のオン抵抗、である。よって、式(25)および式(26)によって、実標本化電流imSは下式(27)で表される。
Figure 0005251594
…式(27)
式(27)において、ERRは不図示の種々の誤差要因である。また、Rはコイルの直列等価抵抗である。
トランジスタQ1およびQ2のオン抵抗による損失を、等価的な抵抗RONとして置き換えると、スイッチングのデューティに応じて変化する抵抗と考えることができる。しかし多くの場合はほぼ一定値と見なせるため、RON=(RON1×d(n−1)+RON2×d’(n−1))≒定数 と近似する。また、iAVE=i+(1/2)×m1×d×T、であるが、iAVE≒i、と近似しても動作上は問題ない。ここで、R’=R+RON、と置けば、式(27)は下式(28)で表すことができる。
Figure 0005251594
…式(28)
ここで、k×R’×T=k’、と置くと、式(28)は下式(29)で表すことができる。
Figure 0005251594
…式(29)
そして、誤差電流iERRの蓄積の主要因は、式(29)の第3項である。
よって、推測標本化電流iを表す式(24)において、誤差電流iERRの補正を考慮するには、下式(30)で演算することが妥当である。
Figure 0005251594
…式(30)
ここで、iAVE=i+(1/2)×m1×d×T、である。また、iAVE≒i、と近似してもよいことは上述の通りである。よって、−iAVE×k’、が前述の補正係数k3に相当し、k’を適当な値に設定すれば誤差電流iERRは生じないことが分かる。また、細かい誤差については、k’をリアルタイムで動的に調整することで、吸収することができる。
次に、推測コイル電流iの演算および誤差電流iERRの補正を行う回路について説明する。図5に、第2実施形態に係るデジタル回路構成を有するDC−DCコンバータ1aの回路図を示す。DC−DCコンバータ1aは、トランジスタQ1およびQ2、チョークコイルL1、出力コンデンサC1、負荷R1、ADコンバータ61および62、演算部2a、補正部3a、検出部4a、制御部5aを備える。
制御部5aは、加減算器35および36、第1デジタル誤差増幅器37、電流モード制御部38、デジタルPWM部32、ドライバ回路14を備える。加減算器35では、基準電圧Vrefから出力電圧vOUTが減じられる。第1デジタル誤差増幅器37には加減算器35の出力電圧が入力され、出力信号Xcが出力される。加減算器36には、出力信号Xc、演算部2aから出力される推測標本化電流iが入力される。電流モード制御部38には加減算器36の出力電圧が入力され、制御信号Xdが出力される。デジタルPWM部32には制御信号Xdが入力され、制御信号VQaが出力される。
検出部4aの構成を説明する。コイル電流検出部13はトランジスタQ2に流れる電流iQ2をセンスし、出力電圧V2を出力する。ボトムホールドADコンバータ部41には出力電圧V2が入力され、ボトム電圧信号XHOLD1aが出力される。
補正部3aの構成を説明する。加減算部42では、ボトム電圧信号XHOLD1aから推測標本化電流iが減じられる。第2デジタル誤差増幅器43には加減算部42の出力信号が入力され、補正係数k’が出力される。また平均化回路53には推測標本化電流iが入力され、その周期におけるコイル電流の平均値である推測平均化電流iAVEが出力される。乗算器44には、信号k’および推測平均化電流iAVEが入力され、出力信号X12が出力される。
演算部2aの構成を説明する。加減算器47にはADコンバータ61および62の出力信号が入力される。第1推測演算ゲイン器48には加減算器47の出力信号が入力される。第2推測演算ゲイン器49にはADコンバータ62の出力信号が入力される。乗算器50には第1推測演算ゲイン器48の出力信号および不図示の回路から出力されるオンデューティdが入力され、出力信号X10が出力される。乗算器51には第2推測演算ゲイン器49の出力信号および不図示の回路から出力されるオフデューティd’が入力され、出力信号X11が出力される。加減算器46には、出力信号X10ないしX12が入力される。積分部52には加減算器46の出力信号が入力され、推測標本化電流iが出力される。
DC−DCコンバータ1aの動作を説明する。DC−DCコンバータ1aでは、上式(30)に基づいて動作が行われる。演算部2aは、推測標本化電流i(n)を演算する回路である。演算部2aでは、入力電圧vIN、出力電圧vOUT、インダクタンス値L、およびスイッチング周期Tなどの動作条件に基づいて、演算が行われる。
ADコンバータ61からは、デジタル変換された入力電圧vINが出力される。ADコンバータ62からは、デジタル変換された出力電圧vOUTが出力される。演算部2aの加減算器47は、入力電圧vINから出力電圧vOUTを減じる。第1推測演算ゲイン器48は、加減算器47の出力に、係数k、およびスイッチング周期Tを乗算する。乗算器50は、第1推測演算ゲイン器48の出力に、オンデューティdを乗算する。よって、乗算器50の出力信号X10(n)は、下式(41)となる。
X10(n)=kE*{vIN(n-1)-vOUT(n-1)}*d(n-1)}*T …式(41)
同様に、第2推測演算ゲイン器49は、ADコンバータ62の出力に、係数k、およびスイッチング周期Tを乗算する。乗算器51は、第2推測演算ゲイン器49の出力にオフデューティd’を乗じる。よって、乗算器51の出力信号X11(n)は、下式(42)となる。
X11(n)= kE *{vOUT(n-1)}*d'(n-1)}*T …式(42)
次に、補正部3aおよび検出部4aの回路動作を説明する。コイル電流検出部13は、トランジスタQ2の電流iQ2を電流−電圧変換する。ボトムホールドADコンバータ部41はボトムホールドした値をデジタル変換する動作を行う。加減算部42および第2デジタル誤差増幅器43は、推測標本化電流iに依存する誤差を増幅し、補正係数k’を取得する。
乗算器44は、補正係数k’に推測平均化電流iAVEを乗ずる。よって、乗算器44の出力信号X12(n)は、下式(43)となる。
X12(n)=iAVE(n-1)*kL' …式(43)
加減算器46では、出力信号X10(n)から出力信号X11(n)およびX12(n)が減じられる。以上より、演算部2a、補正部3a、検出部4aによって、式(30)が実現される。よって、積分部52からは、補正が行われた推測標本化電流iが出力される。
制御部5aでは、推測標本化電流iと出力信号Xcとを比較することにより、トランジスタQ1のオンデューティdが制御される。よって、出力電圧vOUTが基準電圧Vrefにレギュレートされる。なお、制御部5aの詳細な動作は、一般的なデジタル回路構成のDC−DCコンバータの制御回路と同様であるため、ここでは詳細な説明は省略する。
上記において説明した、第2実施形態に係るDC−DCコンバータ1aで得られる効果を、以下に説明する。従来のDC−DCコンバータのように、(n−1)周期目のコイル電流の実測値に演算値を加算して、次周期であるn周期目のコイル電流を取得する場合には、実コイル電流値をスイッチング周期Tの毎周期ごとに実測する必要がある。この場合、毎周期ごとに測定値をADコンバータを用いてデジタル値に変換する必要がある。また、スイッチング周期Tの1周期内で変換動作および演算動作を行う必要があることから、高速なADコンバータで毎周期のAD変換処理を行わなければならない。そして高速なADコンバータは、他の回路に比して電流消費が多大なものとなるため、DC−DCコンバータ全体として低消費電力化を図ることが困難となる。
しかし、第2実施形態に係るDC−DCコンバータ1aでは、(n−1)周期目に得られた推測コイル電流を用いて、次周期であるn周期目の推測コイル電流を演算する。すなわち、演算値のみを用いてコイル電流を演算することが可能である。そして、実コイル電流と推測コイル電流との差分値を補正するためだけに、実コイル電流値を用いている。ここで、補正は毎周期行う必要はないことから、実コイル電流値をスイッチング周期Tの毎周期ごとに測定する必要がない。よって、実コイル電流の測定を、スイッチング周期Tの複数周期ごとに行えばよいため、実コイル電流の測定を間引くことができる。これにより、スイッチング周期Tの複数周期内で変換動作および補正動作を行えばよいことから、消費電力の小さい低速なADコンバータを用いることができるため、DC−DCコンバータ全体として低消費電力化を図ることが可能となる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
なお、第1ボトムホールド部21は保持部の一例、スイッチング周期Tは所定周期の一例、推測演算ゲイン器25は電流傾き演算部の一例である。
以上の実施形態に関し、更に以下の附記を開示する。
(付記1)
コイル電流を所定周期ごとに制御する電源制御装置であって、
前記コイル電流を検出する検出部と、
前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、
過去の周期において検出された前記コイル電流と過去の周期において演算された前記推測コイル電流との差分値に基づいて、前記推測コイル電流の補正値を演算する補正部とを備え、
前記演算部は、前記動作条件により演算される値を前記補正値で補正して前記推測コイル電流を演算し、該推測コイル電流に応じて前記コイル電流が制御される
ことを特徴とする電源制御装置。
(付記2)
前記検出部は、複数の前記所定周期に1回、前記コイル電流を検出する
ことを特徴とする付記1に記載の電源制御装置。
(付記3)
前記検出部は、検出される前記コイル電流を保持する保持部を備える
ことを特徴とする付記1または2に記載の電源制御装置。
(付記4)
前記動作条件とは、入力電圧および出力電圧と前記コイルの端子間電圧との何れか一方、前記コイルのインダクタンス値、および前記所定周期である
ことを特徴とする付記1乃至3の少なくとも何れか1項に記載の電源制御装置。
(付記5)
前記演算部は、
前記動作条件により前記コイル電流の時間傾きを演算する電流傾き演算部と、
前周期の前記推測コイル電流に、前記時間傾きに基づいた現周期での前記コイル電流の変動分を累算する積分部と
を備えることを特徴とする付記1乃至4の少なくとも何れか1項に記載の電源制御装置。
(付記6)
前記補正部は、前記差分値を前記推測コイル電流に応じて増倍して前記補正値とする
ことを特徴とする付記1乃至5の少なくとも何れか1項に記載の電源制御装置。
(付記7)
所定周期ごとに制御されるコイル電流を検出するステップと、
前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算するステップと、
過去の周期において検出された前記コイル電流と過去の周期において演算された前記推測コイル電流との差分値に基づいて、前記推測コイル電流の補正値を演算するステップと、
前記補正値で補正された前記推測コイル電流に応じて前記コイル電流を制御するステップと
を有することを特徴とする電源制御方法。
(付記8)
コイル電流を所定周期ごとに制御する電源制御装置を備える電子機器であって、
前記電源制御装置は、
前記コイル電流を検出する検出部と、
前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、
過去の周期において検出された前記コイル電流と
過去の周期において演算された前記推測コイル電流と
の差分値に基づいて、前記推測コイル電流の補正値を演算する補正部とを備え、
前記演算部は、前記動作条件により演算される値を前記補正値で補正して前記推測コイル電流を演算し、該推測コイル電流に応じて前記コイル電流が制御される
ことを特徴とする電子機器。
1、1a DC−DCコンバータ
2、2a 演算部
3、3a 補正部
4、4a 検出部
5、5a 制御部
21 第1ボトムホールド部
22 第2ボトムホールド部
25 推測演算ゲイン器
27 積分部
iERR 誤差電流
推測コイル電流
im 実コイル電流

Claims (7)

  1. コイル電流を所定周期ごとに制御する電源制御装置であって、
    前記コイル電流を検出する検出部と、
    前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、
    過去の周期において検出された前記コイル電流と過去の周期において演算された前記推測コイル電流との差分値に基づいて、前記推測コイル電流の補正値を演算する補正部とを備え、
    前記演算部は、前記動作条件により演算される値を前記補正値で補正して前記推測コイル電流を演算し、該推測コイル電流に応じて前記コイル電流が制御される
    ことを特徴とする電源制御装置。
  2. 前記検出部は、複数の前記所定周期に1回、前記コイル電流を検出する
    ことを特徴とする請求項1に記載の電源制御装置。
  3. 前記検出部は、検出される前記コイル電流を保持する保持部を備える
    ことを特徴とする請求項1または2に記載の電源制御装置。
  4. 前記動作条件とは、入力電圧および出力電圧とコイルの端子間電圧との何れか一方、前記コイルのインダクタンス値、および前記所定周期である
    ことを特徴とする請求項1乃至3の少なくとも何れか1項に記載の電源制御装置。
  5. 前記演算部は、
    前記動作条件により前記コイル電流の時間傾きを演算する電流傾き演算部と、
    前周期の前記推測コイル電流に、前記時間傾きに基づいた現周期での前記コイル電流の変動分を累算する積分部と
    を備えることを特徴とする請求項1乃至4の少なくとも何れか1項に記載の電源制御装置。
  6. 所定周期ごとに制御されるコイル電流を検出するステップと、
    前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算するステップと、
    過去の周期において検出された前記コイル電流と過去の周期において演算された前記推測コイル電流との差分値に基づいて、前記推測コイル電流の補正値を演算するステップと、
    前記補正値で補正された前記推測コイル電流に応じて前記コイル電流を制御するステップと
    を有することを特徴とする電源制御方法。
  7. コイル電流を所定周期ごとに制御する電源制御装置を備える電子機器であって、
    前記電源制御装置は、
    前記コイル電流を検出する検出部と、
    前記所定周期ごとに、動作条件に基づいて推測コイル電流を演算する演算部と、
    過去の周期において検出された前記コイル電流と
    過去の周期において演算された前記推測コイル電流と
    の差分値に基づいて、前記推測コイル電流の補正値を演算する補正部とを備え、
    前記演算部は、前記動作条件により演算される値を前記補正値で補正して前記推測コイル電流を演算し、該推測コイル電流に応じて前記コイル電流が制御される
    ことを特徴とする電子機器。
JP2009043521A 2009-02-26 2009-02-26 電源制御装置、電源制御方法および電子機器 Expired - Fee Related JP5251594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009043521A JP5251594B2 (ja) 2009-02-26 2009-02-26 電源制御装置、電源制御方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043521A JP5251594B2 (ja) 2009-02-26 2009-02-26 電源制御装置、電源制御方法および電子機器

Publications (2)

Publication Number Publication Date
JP2010200517A JP2010200517A (ja) 2010-09-09
JP5251594B2 true JP5251594B2 (ja) 2013-07-31

Family

ID=42824631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043521A Expired - Fee Related JP5251594B2 (ja) 2009-02-26 2009-02-26 電源制御装置、電源制御方法および電子機器

Country Status (1)

Country Link
JP (1) JP5251594B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166408B2 (en) * 2011-05-16 2015-10-20 General Electric Company Demand response management system and method with VAR support
JP5632885B2 (ja) 2012-08-31 2014-11-26 株式会社日本自動車部品総合研究所 電力変換装置
JP5904964B2 (ja) * 2013-03-21 2016-04-20 株式会社東芝 電源回路
JP6164146B2 (ja) * 2014-04-03 2017-07-19 株式会社デンソー 制御装置
US9419627B2 (en) * 2014-05-08 2016-08-16 Intersil Americas LLC Current synthesizer correction
US10340796B2 (en) 2016-05-09 2019-07-02 Cirrus Logic, Inc. Constant on time boost converter control
JP7109205B2 (ja) * 2018-02-21 2022-07-29 ローム株式会社 電力変換装置
JP7253203B2 (ja) * 2020-01-07 2023-04-06 株式会社デンソー Dc/dcコンバータの制御プログラム
JP6914398B1 (ja) * 2020-05-18 2021-08-04 三菱電機株式会社 電力変換回路の制御装置
WO2024127748A1 (ja) * 2022-12-12 2024-06-20 パナソニックIpマネジメント株式会社 制御回路、電力変換装置、制御方法およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742721B2 (ja) * 1998-02-24 2006-02-08 株式会社リコー Pwm制御装置
KR20010085986A (ko) * 1998-10-30 2001-09-07 추후제출 디지털 전압 조정을 위한 장치 및 방법
JP3619494B2 (ja) * 2000-03-22 2005-02-09 インターナショナル・レクチファイヤー・コーポレーション 切換え電源のためのインダクタ電流シンセサイザ
JP3706810B2 (ja) * 2001-05-23 2005-10-19 株式会社ルネサステクノロジ Dc−dcコンバータとその制御回路
JP3708086B2 (ja) * 2003-03-18 2005-10-19 Tdk株式会社 スイッチング電源装置用制御装置及びスイッチング電源装置
JP3708084B2 (ja) * 2003-03-13 2005-10-19 Tdk株式会社 スイッチング電源装置用制御装置およびスイッチング電源装置
US7148669B2 (en) * 2004-02-02 2006-12-12 The Regents Of The University Of Colorado, A Body Corporate Predictive digital current controllers for switching power converters
EP1913455B1 (en) * 2005-08-01 2012-06-06 ST-Ericsson SA Dc-dc converter with switchable estimators
JP4858020B2 (ja) * 2005-09-05 2012-01-18 日産自動車株式会社 Dc−dcコンバータの制御装置

Also Published As

Publication number Publication date
JP2010200517A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5251594B2 (ja) 電源制御装置、電源制御方法および電子機器
US9998011B2 (en) Phase current estimation for switching power converters
US8564992B2 (en) Power factor correction device and method with off time prediction for critical mode operation
JP6196834B2 (ja) スイッチング電源制御回路
US7800352B2 (en) Controller having comp node voltage shift cancellation for improved discontinuous conduction mode (DCM) regulator performance and related methods
US9035624B1 (en) Power supply circuitry and current measurement
JP6285235B2 (ja) デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局
JP5320424B2 (ja) Dc−dc変換器制御装置およびdc−dc変換器
US9973084B2 (en) Switching voltage regulator input power estimation
US20140002037A1 (en) Switching Regulator Cycle-by-Cycle Current Estimation
US8854024B2 (en) Power supply circuit
TW201210183A (en) Current mode Boost converter with fixed PWM/PFM boundary
US10326354B2 (en) Method and system for DC-DC voltage converters with diminished PWM jitter
US20170346397A1 (en) Method and apparatus for phase current estimation in semi-resonant voltage converters
US20170141684A1 (en) Method and System for DC-DC Voltage Converters
US10700606B2 (en) Method and system controlling DC-DC voltage converters using tracking signal
US10530255B2 (en) Peak current control for a power switch of a power converter
JP5046618B2 (ja) スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム
JP5461025B2 (ja) Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ
JP3738015B2 (ja) 電源装置及びその制御装置
US9240719B2 (en) Switching power supply device
JP4393129B2 (ja) スイッチング電源
JP2018527870A (ja) インダクタ電流を処理する装置及び方法
JP2004304961A (ja) スイッチング電源装置及びその制御装置
CN112787507A (zh) 电压转换的控制电路、电压转换器和开关电源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5251594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees