JP5247440B2 - エッチングマスクスタックを用いたマルチマスクプロセス - Google Patents
エッチングマスクスタックを用いたマルチマスクプロセス Download PDFInfo
- Publication number
- JP5247440B2 JP5247440B2 JP2008519292A JP2008519292A JP5247440B2 JP 5247440 B2 JP5247440 B2 JP 5247440B2 JP 2008519292 A JP2008519292 A JP 2008519292A JP 2008519292 A JP2008519292 A JP 2008519292A JP 5247440 B2 JP5247440 B2 JP 5247440B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- etch
- additional
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 73
- 238000005530 etching Methods 0.000 title claims description 52
- 230000008569 process Effects 0.000 title claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 110
- 239000011295 pitch Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- 239000013043 chemical agent Substances 0.000 claims 3
- 239000002861 polymer material Substances 0.000 claims 3
- 239000004215 Carbon black (E152) Substances 0.000 claims 1
- 229930195733 hydrocarbon Natural products 0.000 claims 1
- 150000002430 hydrocarbons Chemical class 0.000 claims 1
- -1 hydrofluorocarbon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 239
- 239000002356 single layer Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 2
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明の1つの実施形態では、エッチングマスクスタックは単層である。この実施形態では、単層は、耐剥離性の層である。耐剥離性の層は、非晶質炭素および耐剥離性ポリマの少なくとも一方であることが好ましい。より好ましくは、耐剥離性の層は、非晶質炭素である。本明細書および添付の特許請求の範囲において、非晶質炭素は、ハロゲンフリーのポリマとして定義される。耐剥離性のポリマ、またはエッチングマスクスタックの単層として使用されるその他の材料は、単層が除去することなく湿式または乾式のプロセスによってフォトレジストのパターン形成および剥離がなされるように、フォトレジストと十分に異なることが望まれる。1つの実施形態では、単層を形成する材料は、フォトレジストを剥離させるために使用される酸素による剥離に対して耐性である。もう1つの実施形態では、単層は、フォトレジストプロセスで使用される水素含有ガスまたは水素含有液体に対して耐性である。もう1つの実施形態では、紫外線放射を使用する等によって単層が硬化されるので、単層は、剥離プロセスに対して耐性である。あるいは、単層は、使用される剥離プロセスに対して生来的に耐性であり、硬化を必要としない。このような場合、単層の材料は、水素による剥離プロセスについてはH2またはNH3等の水素含有プラズマに対して耐性であり、あるいは、酸素による剥離プロセスについては酸素含有プラズマに対して耐性である。
本発明のもう1つの実施形態では、エッチングマスクスタックは、2枚の層を含む。図8Aは、基板804の上に障壁層806を、その上にエッチング層808を、そしてその上に第1の層810および第2の層811を伴うエッチングマスクスタックを配した断面図である。第2の層811の上に、フォトレジストマスク814が配される。CDを低減させるため、フォトレジストマスクの側壁の上に、側壁層820が配される。第1のエッチング化学剤を使用して、部分的に第2の層811内へと、第1のマスク特徴832がエッチングされるので、図に示されるように、この実施形態では、第1のマスク特徴は第1の層810に達しない。
Claims (21)
- 基板の上のエッチング層内にエッチング特徴を形成するための方法であって、
少なくとも1枚の層で形成されるエッチングマスクスタックを、前記エッチング層の上に形成する工程と、
第1のピッチおよび幅を伴う複数の間隔を定める第1のマスクを、前記エッチングマスクスタックの上に形成する工程と、
前記第1のマスクによって定められる前記間隔の幅を低減させる側壁層を、前記第1のマスクの上に形成する工程と、
前記第1のマスクによって定められる前記間隔の幅より小さい幅を有する第1組の特徴を、前記側壁層を通して、少なくとも部分的に前記エッチングマスクスタック内へとエッチングする工程と、前記第1のマスクの上に側壁層を形成する工程は、少なくとも2つのサイクルを含み、各サイクルは、
デポジションプラズマを形成して前記第1のマスクの前記側壁の上に堆積物を形成するために、第1のガス化学剤を使用する、第1の堆積の段階と、
前記第1のマスクの前記側壁の上の前記堆積物の輪郭を成形するために、前記第1の化学剤とは異なる第2のガス化学剤を使用する、輪郭成形の段階と、を含むことと、
前記マスクおよび前記側壁層を除去する工程と、
追加の特徴を形成する工程であって、
幅を伴う複数の間隔を定める追加のマスクを、前記エッチングマスクスタックの上に形成する工程と、
前記追加のマスクによって定められる前記間隔の幅を低減させる側壁層を、前記追加のマスクの上に形成する工程と、
前記追加のマスクによって定められる前記間隔の幅より小さい幅を有する第2組の特徴を、前記側壁層を通して、少なくとも部分的に前記エッチングマスクスタック内へとエッチングする工程と、前記第1組の特長および前記第2の組の特徴からなる前記エッチングマスクスタック上のマスク特徴は前記第1のピッチよりも狭い第2のピッチを有することと、
前記マスクおよび前記側壁層を除去する工程と、
を含む工程と、
前記エッチングマスクスタック内の前記第1組の特徴および前記第2組の特徴からなる前記マスク特徴を通して、複数の特徴を前記エッチング層内にエッチングする工程と、
を備える方法。 - 請求項1に記載の方法であって、
前記エッチングマスクスタックは、前記第1のマスクおよび前記第2のマスクと比べて剥離に対する耐性が強い材料の、耐剥離性の層を含む、方法。 - 請求項2に記載の方法であって、
前記耐剥離性の層は、非晶質炭素、炭化水素、ハイドロフルオロカーボン、およびポリマ材料のうちの少なくとも1つを含む、方法。 - 請求項3に記載の方法であって、
前記エッチングマスクスタックは、更に、前記耐剥離性の層の上に剥離保護層を含む、方法。 - 請求項4に記載の方法であって、
前記エッチングマスクスタックは、更に、前記剥離保護層と前記耐剥離性の層との間にエッチング停止層を含む、方法。 - 請求項1ないし5のいずれかに記載の方法であって、更に、
前記追加の特徴を形成する工程を少なくとも1回繰り返す工程を備える方法。 - 請求項1ないし6のいずれかに記載の方法であって、
前記追加のマスクの上に側壁層を形成する工程は、少なくとも1つのサイクルであり、
デポジションプラズマを形成して前記追加のマスクの前記側壁の上に堆積物を形成するために、第3のガス化学剤を使用する、堆積の段階と、
前記追加のマスクの前記側壁の上の前記堆積物の輪郭を成形するために、第4のガス化学剤を使用する、輪郭成形の段階であって、前記第3のガス化学剤は、前記第4のガス化学剤と異なる、段階と、
を含む、方法。 - 請求項7に記載の方法であって、
前記追加のマスクの上に側壁層を形成する工程は、少なくとも2つのサイクルに渡って実施される、方法。 - 請求項1ないし8のいずれかに記載の方法であって、
前記側壁層を形成する工程は、略垂直の側壁を形成する、方法。 - 請求項1ないし9のいずれかに記載の方法であって、
前記第1のマスクおよび前記追加のマスクは、フォトレジストマスクであり、前記側壁層は、ポリマ材料で形成される、方法。 - 請求項1ないし10のいずれかに記載の方法であって、
前記マスクおよび前記側壁層を除去する工程は、前記マスクおよび前記側壁層をアッシングする工程を含む、方法。 - 請求項1ないし11のいずれかに記載の方法であって、
前記第1組の特徴の前記特徴の幅は、前記第1のマスクによって定められる前記間隔の幅の少なくとも50%未満である、方法。 - 請求項1ないし12のいずれかに記載の方法であって、
前記第1のマスク内の前記間隔は、ピッチ長を有し、前記エッチング層内に形成される前記特徴は、前記第1のマスクによって定められる前記間隔のピッチ長の少なくとも50%未満のピッチ長を有する、方法。 - 請求項1ないし13のいずれかに記載の方法であって、
前記第1組の特徴をエッチングする工程は、前記エッチング層をエッチングしない、方法。 - 請求項1ないし14のいずれかに記載の方法であって、更に、
前記エッチングマスクスタックを除去する工程を備える方法。 - 請求項1ないし15のいずれかに記載の方法によって形成される半導体デバイス。
- エッチング層内に特徴を形成するための方法であって、
少なくとも1枚の層で形成されるエッチングマスクスタックを、前記エッチング層の上に形成する工程と、
幅を伴う複数の間隔を定める第1のマスクを、前記エッチングマスクスタックの上に形成する工程であって、前記複数の間隔は、限界寸法およびピッチを有する、工程と、
前記第1のマスクによって定められる前記間隔の幅を低減させる側壁層を、前記第1のマスクの上に形成する工程と、前記第1のマスクの上に側壁層を形成する工程は、少なくとも2つのサイクルを含み、各サイクルは、
デポジションプラズマを形成して前記第1のマスクの前記側壁の上に堆積物を形成するために、第1のガス化学剤を使用する、第1の堆積の段階と、
前記第1のマスクの前記側壁の上の前記堆積物の輪郭を成形するために、前記第1のガス化学剤とは異なる第2のガス化学剤を使用する、輪郭成形の段階と、を含むことと、
幅および限界寸法を有する第1組の特徴を、第1のエッチング化学剤を使用して、前記側壁層を通して、少なくとも部分的に前記エッチングマスクスタック内へとエッチングする工程であって、前記特徴の幅は、前記第1のマスク内の前記間隔の幅の少なくとも50%未満であり、前記特徴の限界寸法は、前記第1のマスク内の前記間隔の限界寸法の少なくとも50%未満であり、前記エッチング層は、エッチングされない、工程と、
前記マスクおよび前記側壁層を除去する工程と、
追加の特徴の形成を実施する工程であって、
幅を伴う複数の間隔を定める追加のマスクを、前記エッチングマスクスタックの上に形成することであって、前記複数の間隔は、限界寸法およびピッチを有する、工程と、
前記追加のマスクによって定められる前記間隔の幅を低減させる側壁層を、前記追加のマスクの上に形成する工程と、
幅および限界寸法を有する追加の特徴を、前記側壁層を通して、少なくとも部分的に前記エッチングマスクスタック内へとエッチングする工程であって、前記追加の特徴の幅は、前記追加のマスク内の前記間隔の幅の少なくとも50%未満であり、前記追加の特徴の限界寸法は、前記追加のマスク内の前記間隔の限界寸法の少なくとも50%未満であり、前記特徴および前記追加の特徴は、前記第1のマスク内の前記間隔のピッチおよび前記追加のマスク内の前記間隔のピッチの少なくとも50%未満のピッチを有し、前記エッチング層は、エッチングされない、工程と、
前記マスクおよび前記側壁層を除去する工程と、
を含む工程と、
前記第1のエッチング化学剤と異なる第2のエッチング化学剤を使用して、前記エッチングマスクスタックの前記第1組の特徴および前記追加の特徴を通して、複数の特徴を前記エッチング層内にエッチングする工程と、
を備える方法。 - 請求項17に記載の方法であって、
前記追加のマスクの上に側壁層を形成する工程は、少なくとも2つのサイクルを含み、各サイクルは、
デポジションプラズマを形成して前記追加のマスクの前記側壁の上に堆積物を形成するために、第3のガス化学剤を使用する、堆積の段階と、
前記追加のマスクの前記側壁の上の前記堆積物の輪郭を成形するために、第4のガス化学剤を使用する、輪郭成形の段階であって、前記第3のガス化学剤は、前記第4のガス化学剤と異なる、段階と、
を含む、方法。 - 請求項17ないし18のいずれかに記載の方法であって、
前記第1のマスクは、フォトレジストマスクであり、前記側壁層は、ポリマ材料の層である、方法。 - 請求項17ないし19のいずれかに記載の方法であって、
前記エッチングマスクスタックは、前記第1のマスクおよび前記第2のマスクと比べて剥離に対する耐性が強い材料の、耐剥離性の層を含み、前記方法は、更に、前記エッチングスタックマスクを除去する工程を備える、方法。 - 請求項1ないし15および請求項17ないし20のいずれかに記載の方法であって、
前記追加のマスクは、前記第1組の特徴を埋める、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/170,273 | 2005-06-28 | ||
US11/170,273 US7271108B2 (en) | 2005-06-28 | 2005-06-28 | Multiple mask process with etch mask stack |
PCT/US2006/018144 WO2007001647A1 (en) | 2005-06-28 | 2006-05-10 | Multiple mask process with etch mask stack |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151074A Division JP2012231162A (ja) | 2005-06-28 | 2012-07-05 | エッチングマスクスタックを用いたマルチマスクプロセス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008547236A JP2008547236A (ja) | 2008-12-25 |
JP2008547236A5 JP2008547236A5 (ja) | 2009-07-09 |
JP5247440B2 true JP5247440B2 (ja) | 2013-07-24 |
Family
ID=37566371
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008519292A Active JP5247440B2 (ja) | 2005-06-28 | 2006-05-10 | エッチングマスクスタックを用いたマルチマスクプロセス |
JP2012151074A Pending JP2012231162A (ja) | 2005-06-28 | 2012-07-05 | エッチングマスクスタックを用いたマルチマスクプロセス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151074A Pending JP2012231162A (ja) | 2005-06-28 | 2012-07-05 | エッチングマスクスタックを用いたマルチマスクプロセス |
Country Status (9)
Country | Link |
---|---|
US (1) | US7271108B2 (ja) |
EP (1) | EP1900017A4 (ja) |
JP (2) | JP5247440B2 (ja) |
KR (1) | KR101321159B1 (ja) |
CN (1) | CN101208787B (ja) |
IL (1) | IL188470A (ja) |
MY (1) | MY139745A (ja) |
TW (1) | TWI403827B (ja) |
WO (1) | WO2007001647A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7449348B1 (en) * | 2004-06-02 | 2008-11-11 | Advanced Micro Devices, Inc. | Feedback control of imprint mask feature profile using scatterometry and spacer etchback |
US7539969B2 (en) * | 2005-05-10 | 2009-05-26 | Lam Research Corporation | Computer readable mask shrink control processor |
US7465525B2 (en) | 2005-05-10 | 2008-12-16 | Lam Research Corporation | Reticle alignment and overlay for multiple reticle process |
US7695632B2 (en) * | 2005-05-31 | 2010-04-13 | Lam Research Corporation | Critical dimension reduction and roughness control |
US7682516B2 (en) * | 2005-10-05 | 2010-03-23 | Lam Research Corporation | Vertical profile fixing |
KR100719168B1 (ko) * | 2005-12-28 | 2007-05-17 | 주식회사 하이닉스반도체 | 비정질카본을 이용한 반도체소자의 제조 방법 |
US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
US7862985B2 (en) * | 2006-09-22 | 2011-01-04 | Tokyo Electron Limited | Method for double patterning a developable anti-reflective coating |
US7811747B2 (en) * | 2006-09-22 | 2010-10-12 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial developing |
US20080073321A1 (en) * | 2006-09-22 | 2008-03-27 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial etching |
US7858293B2 (en) * | 2006-09-22 | 2010-12-28 | Tokyo Electron Limited | Method for double imaging a developable anti-reflective coating |
US7883835B2 (en) * | 2006-09-22 | 2011-02-08 | Tokyo Electron Limited | Method for double patterning a thin film |
JP2008091720A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 半導体装置の製造方法 |
KR100866723B1 (ko) * | 2006-12-28 | 2008-11-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
US7767386B2 (en) * | 2007-01-15 | 2010-08-03 | Tokyo Electron Limited | Method of patterning an organic planarization layer |
US7932017B2 (en) * | 2007-01-15 | 2011-04-26 | Tokyo Electron Limited | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer |
KR100905157B1 (ko) * | 2007-09-18 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
WO2009085598A2 (en) * | 2007-12-21 | 2009-07-09 | Lam Research Corporation | Photoresist double patterning |
US20090209097A1 (en) * | 2008-02-15 | 2009-08-20 | Thomas Schulz | Method of forming interconnects |
US7989307B2 (en) | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
US7772122B2 (en) * | 2008-09-18 | 2010-08-10 | Lam Research Corporation | Sidewall forming processes |
US8247302B2 (en) | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
US8796155B2 (en) | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
US8252192B2 (en) * | 2009-03-26 | 2012-08-28 | Tokyo Electron Limited | Method of pattern etching a dielectric film while removing a mask layer |
US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
CN102983067B (zh) * | 2011-09-07 | 2015-10-14 | 中国科学院微电子研究所 | 混合线条的制造方法 |
US8962484B2 (en) | 2011-12-16 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming pattern for semiconductor device |
US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
CN103928392B (zh) * | 2013-01-10 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 局部互连结构的制作方法 |
US8980758B1 (en) * | 2013-09-17 | 2015-03-17 | Applied Materials, Inc. | Methods for etching an etching stop layer utilizing a cyclical etching process |
CN104465386A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
US10734238B2 (en) * | 2017-11-21 | 2020-08-04 | Lam Research Corporation | Atomic layer deposition and etch in a single plasma chamber for critical dimension control |
US10566194B2 (en) * | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
KR102515391B1 (ko) * | 2018-08-29 | 2023-03-31 | 주식회사 원익아이피에스 | 반도체 소자의 제조방법 |
JP7195113B2 (ja) * | 2018-11-07 | 2022-12-23 | 東京エレクトロン株式会社 | 処理方法及び基板処理装置 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376330A (ja) * | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US4801350A (en) * | 1986-12-29 | 1989-01-31 | Motorola, Inc. | Method for obtaining submicron features from optical lithography technology |
US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
US5420067A (en) * | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
JP3050965B2 (ja) | 1991-09-27 | 2000-06-12 | 沖電気工業株式会社 | レジストパタンの形成方法 |
US5874359A (en) * | 1995-04-27 | 1999-02-23 | Industrial Technology Research Institute | Small contacts for ultra large scale integration semiconductor devices without separation ground rule |
US5654238A (en) * | 1995-08-03 | 1997-08-05 | International Business Machines Corporation | Method for etching vertical contact holes without substrate damage caused by directional etching |
JP3393286B2 (ja) * | 1995-09-08 | 2003-04-07 | ソニー株式会社 | パターンの形成方法 |
US5895740A (en) * | 1996-11-13 | 1999-04-20 | Vanguard International Semiconductor Corp. | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers |
US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
US6183937B1 (en) * | 1998-05-06 | 2001-02-06 | Taiwan Semiconductor Manufacturing Company | Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth |
JP2000252286A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置の製造方法 |
US6416933B1 (en) * | 1999-04-01 | 2002-07-09 | Advanced Micro Devices, Inc. | Method to produce small space pattern using plasma polymerization layer |
US6110837A (en) * | 1999-04-28 | 2000-08-29 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a hard mask of half critical dimension |
US6500744B2 (en) * | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
US6610607B1 (en) * | 2000-05-25 | 2003-08-26 | International Business Machines Corporation | Method to define and tailor process limited lithographic features using a modified hard mask process |
DE10042929A1 (de) * | 2000-08-31 | 2002-03-21 | Infineon Technologies Ag | OPC-Verfahren zum Erzeugen von korrigierten Mustern für eine Phasensprungmaske und deren Trimmmaske sowie zugehörige Vorrichtung und integrierte Schaltungsstruktur |
US6528238B1 (en) * | 2000-09-22 | 2003-03-04 | David Seniuk | Methods for making patterns in radiation sensitive polymers |
US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US6653026B2 (en) * | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
US6589713B1 (en) * | 2001-01-29 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits |
US20020182549A1 (en) * | 2001-05-31 | 2002-12-05 | Ya-Hui Chang | Alternate exposure method for improving photolithography resolution |
US6528372B2 (en) * | 2001-06-27 | 2003-03-04 | Advanced Micro Devices, Inc. | Sidewall spacer definition of gates |
US6699792B1 (en) * | 2001-07-17 | 2004-03-02 | Advanced Micro Devices, Inc. | Polymer spacers for creating small geometry space and method of manufacture thereof |
US20030064585A1 (en) * | 2001-09-28 | 2003-04-03 | Yider Wu | Manufacture of semiconductor device with spacing narrower than lithography limit |
US6750150B2 (en) * | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
DE10223249A1 (de) | 2002-05-22 | 2003-12-18 | Infineon Technologies Ag | Vorrichtung, Verfahren und Maske zur Strukturierung eines Substrates |
US6734107B2 (en) * | 2002-06-12 | 2004-05-11 | Macronix International Co., Ltd. | Pitch reduction in semiconductor fabrication |
US6774051B2 (en) | 2002-06-12 | 2004-08-10 | Macronix International Co., Ltd. | Method for reducing pitch |
US6764949B2 (en) * | 2002-07-31 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication |
WO2004077162A1 (en) * | 2003-02-27 | 2004-09-10 | The University Of Hong Kong | Multiple exposure method for circuit performance improvement |
US7326501B2 (en) * | 2003-03-10 | 2008-02-05 | Intel Corporation | Method for correcting focus-dependent line shifts in printing with sidewall chrome alternating aperture masks (SCAAM) |
JP2004296930A (ja) * | 2003-03-27 | 2004-10-21 | Nec Electronics Corp | パターン形成方法 |
JP3923927B2 (ja) * | 2003-07-07 | 2007-06-06 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US7250371B2 (en) * | 2003-08-26 | 2007-07-31 | Lam Research Corporation | Reduction of feature critical dimensions |
JP4727171B2 (ja) * | 2003-09-29 | 2011-07-20 | 東京エレクトロン株式会社 | エッチング方法 |
US6968532B2 (en) * | 2003-10-08 | 2005-11-22 | Intel Corporation | Multiple exposure technique to pattern tight contact geometries |
US6955961B1 (en) * | 2004-05-27 | 2005-10-18 | Macronix International Co., Ltd. | Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution |
US7105099B2 (en) * | 2004-07-14 | 2006-09-12 | Macronix International Co., Ltd. | Method of reducing pattern pitch in integrated circuits |
-
2005
- 2005-06-28 US US11/170,273 patent/US7271108B2/en active Active
-
2006
- 2006-05-10 KR KR1020077030697A patent/KR101321159B1/ko not_active IP Right Cessation
- 2006-05-10 JP JP2008519292A patent/JP5247440B2/ja active Active
- 2006-05-10 EP EP06759518A patent/EP1900017A4/en not_active Withdrawn
- 2006-05-10 CN CN2006800233753A patent/CN101208787B/zh active Active
- 2006-05-10 WO PCT/US2006/018144 patent/WO2007001647A1/en active Application Filing
- 2006-05-18 TW TW095117688A patent/TWI403827B/zh not_active IP Right Cessation
- 2006-05-19 MY MYPI20062325A patent/MY139745A/en unknown
-
2007
- 2007-12-27 IL IL188470A patent/IL188470A/en not_active IP Right Cessation
-
2012
- 2012-07-05 JP JP2012151074A patent/JP2012231162A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7271108B2 (en) | 2007-09-18 |
IL188470A (en) | 2011-03-31 |
JP2012231162A (ja) | 2012-11-22 |
MY139745A (en) | 2009-10-30 |
TW200702903A (en) | 2007-01-16 |
KR101321159B1 (ko) | 2013-10-22 |
TWI403827B (zh) | 2013-08-01 |
WO2007001647A1 (en) | 2007-01-04 |
CN101208787B (zh) | 2010-09-08 |
EP1900017A1 (en) | 2008-03-19 |
US20060290012A1 (en) | 2006-12-28 |
EP1900017A4 (en) | 2012-05-09 |
CN101208787A (zh) | 2008-06-25 |
IL188470A0 (en) | 2008-04-13 |
JP2008547236A (ja) | 2008-12-25 |
KR20080031694A (ko) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5247440B2 (ja) | エッチングマスクスタックを用いたマルチマスクプロセス | |
US8703570B2 (en) | Methods of fabricating substrates | |
US6720132B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
KR101573954B1 (ko) | 포토레지스트 더블 패터닝 | |
US6416933B1 (en) | Method to produce small space pattern using plasma polymerization layer | |
KR101318976B1 (ko) | 자기 정렬된 피치 감소 | |
KR101134327B1 (ko) | 트렌치 에칭에 대한 라인 에지 러프니스 감소 | |
US7067235B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
TW202236417A (zh) | 金屬光阻上的缺陷校正 | |
KR20100134418A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
US6329124B1 (en) | Method to produce high density memory cells and small spaces by using nitride spacer | |
US20030181054A1 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
WO2010024988A2 (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
US9147601B2 (en) | Method of forming via hole | |
JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
TWI485772B (zh) | 形成介層洞的方法 | |
KR20030002051A (ko) | 콘택홀 형성 방법 | |
JP2023074494A (ja) | Euvレジストのuv処理 | |
KR100223015B1 (ko) | 구리 배선막 형성 방법 | |
KR100571418B1 (ko) | 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법 | |
CN112687528A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |