二つの主電極の間を流れる電子の流れとホールの流れを制御する方法としては、大きく分けて二つの方法がある。一つ目の方法は電流制御を全て直接制御電極により行う方法である。電界効果形もしく電流注入形である。二つ目の方法は反対側の主電極から流れてくる電流により制御する方法である。たとえば、第1の主電極側から流れてくる電子の流れにより、第2の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。
電流を制御する一つ目の方法、つまり電流制御を全て直接制御電極により行う方法についてまず述べる。制御電極により行う電子電流制御部とホール電流制御部での電流制御の基本的な方法は二通りある。一つ目が、npnトランジスタやpnpトランジスタなどのバイポーラトランジスタで用いられている電流注入で制御する方法である。二つ目が電界効果形トランジスタで用いられているMOSゲート構造などを用いる方法である。
(実施形態1)
まず、バイポーラトランジスタと同じ方法で電流を制御する双方向スイッチについて述べる。図1に、第1の主電極21と第2の主電極22の両方に、絶縁体を挟んで隣り合う電子電流制御部とホール電流制御部が接続されている構造を示す。各々の主電極にある電子電流制御部とホール電流制御部は交互に並んでいる。
また、図1に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極21側と主電極22側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計4つの制御電極で双方向スイッチを制御することが可能である。
しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。
この双方向スイッチは集積化が可能なように、絶縁基板1の上に形成されている。絶縁基板1として、例えばp形や、n形、高抵抗のシリコン半導体層2の上に埋め込み酸化膜3が形成されたものを用いることが可能である。
図1の素子表面を図2に示す。n形半導体層11、p形半導体層12、n形半導体層13、p形半導体層14、n形半導体層15の並ぶ部分の断面構造、すなわち図2でA−Bに沿った断面を図3に示す。p形半導体層16、n形半導体層17、p形半導体層18、n形半導体層19、p形半導体層20の並ぶ部分の断面構造、すなわち図2でC−Dに沿った断面を図4に示す。
図3および図4に示すように、絶縁基板1上の半導体層の位置関係は、厚さ方向に変化せず一様である。絶縁体4は電子電流制御部とホール電流制御部の間にあり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。絶縁体4の形成には、絶縁膜3に到達するまで穴を開けたあと、穴の側面を酸化すれば良い。その後必要に応じて穴を埋める。
第1の主電極21側の第1の電流制御部と、第2の主電極22側の第2の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているn形半導体層13とp形半導体層18は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、n形半導体層13とp形半導体層18が並ぶ。n形半導体層13とp形半導体層18の幅とドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。
第1の主電極21と第2の主電極22の電子電流制御部とホール電流制御部も、スーパージャンクションの周期と同じ周期で並んで形成する。第1の主電極21に出入りする電子電流を制御する第1の電子電流制御部は、主電極21に電気的に接続するn形半導体層11、p形半導体層12、およびp形半導体層12に接続する第1の制御電極23からなる。制御電極23の電位を主電極21の電位よりも高くして、制御電極23からホールを注入することにより電子電流制御部はオンになり、n形半導体層11とn形半導体層13の間を電子電流が流れる。
第2の主電極22に出入りする電子電流を制御する第2の電子電流制御部は、主電極22に電気的に接続するn形半導体層15、p形半導体層14、およびp形半導体層14に接続する第2の制御電極24からなる。制御電極24の電位を主電極22の電位よりも高くして、制御電極24からホールを注入することにより電子電流制御部はオンになり、n形半導体層15とn形半導体層13の間を電子電流が流れる。
p形半導体層12とp形半導体層14は、npn形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態の電子電流制御部は、主電極側からもスーパージャンクション側からも電子が流れる。オフ状態の電子電流制御部は、主電極側から電子が流れることはない。
しかし、オフ状態の電子電流制御部は、スーパージャンクション側から主電極側へは、pnダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するn形半導体層13からn形半導体層11へ流れる場合は、n形半導体層13にある電子は、n形半導体層13とp形半導体層12の間にある拡散電位を乗り越えてからp形半導体層12を通り、n形半導体層11へ流れることになる。
第1の主電極21に出入りするホール電流を制御する第1のホール電流制御部は、主電極21に電気的に接続するp形半導体層16、n形半導体層17、およびn形半導体層17に接続する第1の制御電極23からなる。制御電極23の電位を主電極21の電位よりも低くして、制御電極23から電子を注入することによりホール電流制御部はオンになり、p形半導体層16とp形半導体層18の間をホール電流が流れる。
第2の主電極22に出入りするホール電流を制御する第2のホール電流制御部は、主電極22に電気的に接続するp形半導体層20、n形半導体層19、およびn形半導体層19に接続する第2の制御電極24からなる。制御電極24の電位を主電極22の電位よりも低くして、制御電極24から電子を注入することによりホール電流制御部はオンになり、p形半導体層20とp形半導体層18の間をホール電流が流れる。
n形半導体層17とn形半導体19は、pnp形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態のホール電流制御部は、主電極側からもスーパージャンクション側からもホールが流れる。オフ状態のホール電流制御部は、主電極側からホールが流れることはない。
しかし、オフ状態のホール電流制御部は、スーパージャンクション側からは、pnダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するp形半導体層18からp形半導体層20へ流れる場合は、p形半導体層18にあるホールは、p形半導体層18とn形半導体層19の間にある拡散電位を乗り越えてからn形半導体層19を通り、p形半導体層20へ流れることになる。
また、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている。そのため、片方をオンにすると、もう片方はオフになる。例えば電子電流制御部をオンにした場合には、ホール電流制御部はオフになる。また、制御電極と主電極を同電位にすると、電子電流制御部とホール電流制御部は、両方ともオフである。
半導体の層構造の形成方法や、主電極の形成方法、制御電極の形成方法などは、公知のバイポーラトランジスタの制作方法を用いれば良い。主電極21および主電極22の各々に電気的に接続するn形半導体層11とn形半導体層15の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のn形半導体層を設けても良い。あるいはドーピングの濃度を調整する。
同様に、主電極21および主電極22の各々に電気的に接続するp形半導体層16とp形半導体層20の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のp形半導体層を設けても良い。あるいはドーピングの濃度を調整する。n形半導体層もしくはp形半導体層へのオーミック抵抗を下げるための高濃度層については、他の実施形態についても同様であり、必要に応じて電極部へ形成する。
この素子を用いて双方向スイッチングさせる場合には、制御電極23と制御電極24の電圧を制御する必要がある。制御方法は以下の通りである。まず素子をオフにする場合について述べる。主電極21の電位が主電極22の電位よりも高い時に、主電極21から主電極22に向かって電流が流れるのを防ぐためには、主電極21からホールが流れ込むのと、主電極22から電子が流れ込むのを同時に防ぐ必要がある。そのためには、制御電極23の電位を主電極21と同電位かあるいは高くし、制御電極24の電位を主電極22と同電位かあるいは低くすれば良い。
また、主電極22の電位が主電極21の電位よりも高い時に、主電極22から主電極21に向かって電流が流れるのを防ぐためには、制御電極23の電位を主電極21と同電位かあるいは低くし、制御電極24の電位を主電極22と同電位かあるいは高くすれば良い。制御電極23の電位を主電極21と同電位にし、制御電極24の電位を主電極22と同電位にすると、双方向の電流を阻止することになる。
次に、主電極21から主電極22に向かって電流を流す場合を説明する。電流を流す方法は3通りある。第1の方法は、制御電極23の電位を主電極21の電位よりも高くし、制御電極24の電位を主電極22の電位よりも高くする方法である。主電極21と主電極22の両方の電子電流制御部がオンになる。また主電極21と主電極22の両方のホール電流制御部はオフである。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。
第2の方法は、制御電極23の電位を主電極21の電位よりも低くし、制御電極24の電位を主電極22の電位よりも低くする方法である。主電極21と主電極22の両方のホール電流制御部がオンになる。また主電極21と主電極22の両方の電子電流制御部はオフである。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。
第3の方法は、主電極21側のホール電流制御部をオンにし、主電極22側の電子電流制御をオンにする方法である。そのためには、制御電極23の電位を主電極21の電位よりも低くし、制御電極24の電位を主電極22の電位よりも高くする。主電21側からのホールは、p形半導体層16からn形半導体層17、p形半導体層18へ流れる。主電極22側からの電子は、n形半導体層15からp形半導体層14、n形半導体層13へ流れる。
しかし、主電極21側の電子電流制御部のp形半導体層12の電極と、ホール電流制御部のn形半導体層17の電極はともに同じ制御電極23に接続されている。そのため、主電極21側のホール電流制御部をオンにした場合には、電子電流制御部はオンにならない。
同様に、主電極22側の電子電流制御部のp形半導体層14の電極と、ホール電流制御部のn形半導体層19の電極はともに同じ制御電極24に接続されている。そのため、主電極22側の電子電流制御部をオンにした場合には、ホール電流制御部はオンにならない。
そのため第3の方法では、主電極21側から主電極22側に向かってp形半導体層18を流れてきたホールは、p形半導体層18とn形半導体層19の間にある拡散電位を乗り越えてからn形半導体層19へ通り抜けることになる。同様に主電極22側から主電極21側に向かってn形半導体層13を流れてきた電子は、n形半導体層13とp形半導体層12の間にある拡散電位を乗り越えてからp形半導体層12へ通り抜けることになる。
このように拡散電位による電圧降下があるが、ホールと電子が両方とも注入されるため、IGBTと同様な伝導度変調が生じる。これは、主に、隣合って並ぶn形半導体層13とp形半導体層18で構成されるスーパージャンクション構造の部分で起こる。具体的には、n形半導体層13にp形半導体層18からホールが供給され、さらに、p形半導体層18にn形半導体層13から供給され、ホールと電子が共存して、電流の担い手であるキャリア数が増えることにより抵抗が下がる。この効果は、これらの層の幅が狭いほど起こりやすくなる。また長さが長いほど起こりやすくなる。
スイッチングする電力の電圧が高く、耐圧を高く設計する場合には、素子長が長くなり抵抗が増加するが、伝導度変調により抵抗の大きな増加を抑えることが可能である。その結果拡散電位による電圧降下があっても、伝導度変調により拡散電位による電圧降下を上回る素子抵抗の減少が可能となる。よって、この方法は高い耐圧を必要とする用途に使用する場合に素子をオンする方法として有効である。
このようにスーパージャンクションを構成するn形半導体層に流れる電子電流と、同じくスーパージャンクションを構成するp形半導体層に流れるホール電流を、両方ともオン状態で流すように制御することにより、ダブルインジェクションによる低抵抗化の効果も得られる。このように、スーパージャンクション構造においてダブルインジェクションによる低抵抗化の効果を得ることは、従来のスーパージャンクション構造のトランジスタでは不可能であった。
以上において、主電極21から主電極22に向かって電流を流す場合を説明したが、主電極22から主電極21に流す場合も同様である。対称的な構造であるため、対称的に動作させれば良い。
次に、双方向スイッチをダイオードとして用いる場合について述べる。電流を流す第3の方法は、逆方向の電流を阻止する方法でもある。たとえば、制御電極23の電位を主電極21より低くし、制御電極24の電位を主電極22よりも高くすると、主電極21側から主電極22側へ電流は流れるが、主電極22側から主電極21側へ電流は流れない。制御電極をこのような状態にすると、双方向スイッチはダイオードとして動作する。
また4つある電流制御部のどれか一つだけでもオンにするとダイオード動作する。例えば、主電極21側の電子電流制御部をオンにすれば、主電極21側から主電極22側へ電流は流れず、主電極22側から主電極21側へ電流は流れる。別の例としては、主電極21側のホール電流制御部をオンにすれば、主電極21側から主電極22側へ電流は流れ、主電極22側から主電極21側へ電流は流れない。
この特性を利用して双方向スイッチを、帰還ダイオードまたは還流ダイオードとして用いることが可能である。つまり、コイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。
次にラッチアップについて述べる。本発明の双方向スイッチは、ダブルインジェクションによる伝導度変調がスーパージャンクション構造で起こると、制御電極による制御が不可能になり常にオンになる場合がある。つまりラッチアップが起こる可能性がある。これは以下のように起こる。
たとえば、主電極21の電位の方が主電極22の電位よりも高く、電流が主電極21側から主電極22側へ流れているとする。伝導度変調が起こるとスーパージャンクション構造を構成するn形半導体層13にもホールが流れるようになる。そのホールが主電極22側の電子電流制御部に入り、電子電流制御部のp形半導体層14に流れ、その結果電子電流制御部をオフに出来なくなる。
また、伝導度変調が起こるとスーパージャンクションを構成するp形半導体層18にも電子が流れるようになる。その電子が主電極21側のホール電流制御部に入り、ホール電流制御部のn形半導体層17に流れ、その結果ホール電流制御をオフに出来なくなる。その結果、主電極21側のホール電流制御部と、主電極22側の電子電流制御部の両方がオフに出来ないため、ラッチアップが起こる。
このとき双方向スイッチをオフにするには、電子とホールの流れを制御すればよい。電子については、スーパージャンクション構造部分から主電極21側のホール電流制御部へ流れ込んでいた電子を主電極21側の電子電流制御部へ流れ込ませれば良い。ホールについては、スーパージャンクション構造部分から主電極22側の電子電流制御部へ流れ込んでいたホールを主電極22側のホール電流制御部へ流れ込ませれば良い。
つまり、電圧の高い主電極側についてはホール電流制御部をオフにし電子電流制御をオンにする。電圧の低い主電極側についてはホール電流制御部をオンにし電子電流制御部をオフにする。具体的に、この場合には、制御電極23の電位を主電極21よりも大きく高くし、制御電極24の電位を主電極22よりも大きく低くすればよい。
このとき、主電極21側のホール電流制御部では電子がn形半導体層17から制御電極23を通って排出される。そのためp形半導体層16からn形半導体層17へホールが入りづらくなり、スーパージャンクション構造側へ入るホールの量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってn形半導体層17へ入る電子の量が減る。
一方で主電極21側の電子電流制御部ではホールが制御電極23よりp形半導体層12へ注入されるため、スーパージャンクション側よりp形半導体層12へ電子が入りやすくなる。その結果、主電極21側に抜ける電子電流は主に電子電流制御部を通ることになる。
また、主電極22側の電子電流制御部ではホールがp形半導体層14から制御電極24を通って排出される。そのためn形半導体層15からp形半導体層14へ電子が入りづらくなり、スーパージャンクション構造側へ入る電子の量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってp形半導体層14へ入るホールの量が減る。
一方で主電極22側のホール電流制御部では電子が制御電極24よりn形半導体層19へ注入されるため、スーパージャンクション側よりn形半導体層19へホールが入りやすくなる。その結果、主電極22側に抜けるホール電流は主にホール電流制御部を通ることになる。これにより、主電極21側のホール電流制御部と、主電極22側の電子電流制御部がオフになり、双方向スイッチがオフになる。
以上の実施形態1において絶縁基板上に形成された横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。イオン注入やエピ成長を用いてn形とp形の層構造を形成すればよい。
(実施形態2)
つぎに、電界効果形の制御電極を用いた双方向スイッチを図5に示す。これは酸化物を絶縁体として用いたMOSゲート構造である。しかし必要に応じて、高誘電率材料(High−K材料)などの絶縁体を用いた電界効果形のゲート構造が使用可能である。この双方向スイッチは集積化が可能なように、絶縁基板1の上の形成されている。また、第1の主電極41と第2の主電極42には絶縁体を挟んで交互に並ぶ電子電流制御部とホール電流制御部が接続されている。
図5に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極41側と主電極42側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計4つの制御電極で双方向スイッチを制御することが可能である。
しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。
素子の半導体構造の説明のため、第1の主電極41、第2の主電極42、第1の制御電極43、第2の制御電極44、絶縁層45、絶縁層46を取り除いた半導体の表面構造を図6に示す。
n形半導体層31、p形半導体層32、n形半導体層33、p形半導体層34、n形半導体層35の並ぶ部分の断面構造、つまり図6でA−B方向に沿った断面構造を図7に示す。p形半導体層36、n形半導体層37、p形半導体層38、n形半導体層39、p形半導体層40の並ぶ部分の断面構造、つまり図6でC−D方向に沿った断面構造を図8に示す。
電子電流制御部とホール電流制御部の間にある絶縁体4は、素子表面から絶縁基板まであり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。第1の主電極41側の第1の電流制御部と、第2の主電極42側の第2の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているn形半導体層33とp形半導体層38は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、n形半導体層33とp形半導体層38が並ぶ。n形半導体層33とp形半導体層38の幅と、ドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。
つぎに電子電流制御部について説明する。第1の主電極41に出入りする電子電流を制御する第1の電子電流制御部は、主電極41に電気的に接続するn形半導体層31、主電極41に電気的に接続するp形半導体層32、およびp形半導体層32上に設けた酸化膜45と第1の制御電極43からなる。p形半導体層32と酸化膜45の界面にチャンネルが形成される。制御電極43に加える電圧によりチャンネル内の電子密度を制御する。
制御電極43の電位と主電極41の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極43の電位を主電極41の電位よりも高くすると、チャンネル部分に電子が存在しn形半導体層31とn形半導体層33の間を電子電流が流れる。
第2の主電極42に出入りする電子電流を制御する第2の電子電流制御部は、主電極42に電気的に接続するn形半導体層35、主電極42に電気的に接続するp形半導体層34、およびp形半導体層34上に設けた酸化膜46と第2の制御電極44からなる。p形半導体層34と酸化膜46の界面にチャンネルが形成される。制御電極44に加える電圧によりチャンネル内の電子密度を制御する。
制御電極44の電位と主電極42の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極44の電位を主電極42の電位よりも高くすると、チャンネル部分に電子が存在しn形半導体層35とn形半導体層33の間を電子電流が流れる。電流制御の原理は、nチャンネルのMOSトランジスタと同じである。p形半導体層32とp形半導体34は、MOSのベース層またはボディに相当する。
電子電流制御部がオフの時は、主電極側からスーパージャンクション側へは電子は流れない。しかしスーパージャンクション側から主電極側へは、pnダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極43の電位が主電極41の電位と同じか低く、p形半導体層32と酸化膜45の界面には電子のチャンネルが形成されておらず、主電極41側の電子電流制御部がオフの場合を考える。また主電極42側の電子電流制御部はオンであり、主電極42側からはスーパージャンクションを構成するn形半導体層33へ電子が流れる事が可能な場合とする。
この場合に、スーパージャンクションを構成するn形半導体層33からp形半導体層32へ電子が流れるには、n形半導体層33とp形半導体層32の間の拡散電位を乗り越える必要がある。n形半導体層33とp形半導体層32はpnダイオードと見なすことができ、この場合の電子が流れる方向は、このpnダイオードの順方向である。そのため、pnダイオードと同様に、n形半導体層33とp形半導体層32の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。
つぎにホール電流制御部について説明する。第1の主電極41に出入りするホール電流を制御する第1のホール電流制御部は、主電極41に電気的に接続するp形半導体層36、主電極41に電気的に接続するn形半導体層37、およびn形半導体層37上に設けた酸化膜45と第1の制御電極43からなる。n形半導体層37と酸化膜45の界面にチャンネルが形成される。制御電極43に加える電圧によりチャンネル内のホール密度を制御する。
制御電極43の電位と主電極41の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極43の電位を主電極41の電位よりも低くすると、チャンネル部分にホールが存在しp形半導体層36とp形半導体層38の間をホール電流が流れる。
第2の主電極42に出入りするホール電流を制御する第2のホール電流制御部は、主電極42に電気的に接続するp形半導体層40、主電極42に電気的に接続するn形半導体層39、およびn形半導体層39上に設けた酸化膜46と第2の制御電極44からなる。n形半導体層39と酸化膜46の界面にチャンネルが形成される。制御電極44に加える電圧によりチャンネル内のホール密度を制御する。
制御電極44の電位と主電極42の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極44の電位を主電極42の電位よりも低くすると、チャンネル部分にホールが存在しp形半導体層40とp形半導体層38の間をホール電流が流れる。電流制御の原理は、pチャンネルのMOSトランジスタと同じである。n形半導体層37とn形半導体39は、MOSのベース層またはボディに相当する。
ホール電流制御部がオフの時は、主電極側からスーパージャンクション側へはホールは流れない。しかしスーパージャンクション側から主電極側へは、pnダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極43の電位が主電極41の電位と同じか高く、n形半導体層37と酸化膜45の界面にはホールのチャンネルが形成されておらず、主電極41側のホール電流制御部がオフの場合を考える。また主電極42側のホール電流制御部はオンであり、主電極42側からはスーパージャンクションを構成するp形半導体層38へホールが流れる事が可能な場合とする。
この場合に、スーパージャンクションを構成するp形半導体層38からn形半導体層37へホールが流れるには、p形半導体層38とn形半導体層37の間の拡散電位を乗り越える必要がある。p形半導体層38とn形半導体層37はpnダイオードと見なすことができ、この場合のホールが流れる方向は、このpnダイオードの順方向である。そのため、pnダイオードと同様に、p形半導体層38とn形半導体層37の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。
ホール電流制御部の電極と電子電流制御部の電極は同一の制御電極に接続されている。そのため、ホール電流制御部と電子電流制御部を同時にオンにできない。片方づつオンにできる。また図5に示す構造は、ノーマリオフの制御電極である。
制御電極43と主電極41を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極43の電位を主電極41の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極43の電位を主電極41の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。
同様に、制御電極44と主電極42を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極44の電位を主電極42の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極44の電位を主電極42の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。
以上、双方向スイッチの構造と機能の一部を述べた。半導体層構造や、主電極に用いるオーミック電極、電流制御部のMOS構造などの作成方法は、公知のMOSトランジスタでの作成方法と同様である。
この素子を用いて双方向スイッチングさせる場合には、制御電極43と制御電極44の電圧を制御する必要がある。制御方法は以下の通りである。まず双方向スイッチをオフにする場合について述べる。
外部から加わった電圧が高い側の主電極からホールが流れ込むのと、外部から加わった電圧が低い側の主電極から電子が流れ込むのを止めればよい。電圧が高い側の制御電極の電位を主電極と同じかそれより高くし、電圧の低い側の制御電極の電位を主電極と同じかそれより低くすれば良い。
具体的には、主電極41の電位が主電極42の電位よりも高い場合に、主電極41から主電極42に向かって電流が流れるのを防ぐためには、制御電極43の電位を主電極41より高くし、制御電極44の電位を主電極42より低くすれば良い。
同様に、主電極42の電位が主電極41の電位よりも高い場合に、主電極42から主電極41に向かって電流が流れるのを防ぐためには、制御電極43の電位を主電極41より低くし、制御電極44の電位を主電極42より高くすれば良い。
また図5に示す構造はノーマリオフの構造であるため、制御電極43の電位を主電極41と同じ電位にし、制御電極44の電位を主電極42と同じ電位にすればどちらの方向に対しても電流は流れない。そのため制御電極を制御する回路設計を、制御回路の電源がオフなどの通常時(ノーマル)な状態の時に、制御電極43の電位を主電極41と同じ電位になり、制御電極44の電位を主電極42と同じ電位になるようにすれば、ノーマリオフの双方向スイッチとなる。
次に電流を流す方法、つまり双方向スイッチをオンにする方法について述べる。主電極41の電位の方が主電極42の電位よりも高く、主電極41から主電極42に向かって電流を流す場合を説明する。また逆方向に電流を流す方法は素子が対称であるため、対称に動作させればよい。電流を流す方法は3通りある。
第1の方法は、主に電子を流す方法である。この場合には、主電極41と主電極42の両方の電子電流制御部をオンにする。つまり制御電極43の電位を主電極41の電位よりも高くし、制御電極44の電位を主電極42の電位よりも高くする。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。
第2の方法は、主にホールを流す方法である。この場合には、主電極41と主電極42の両方のホール電流制御部をオンにする。つまり制御電極43の電位を主電極41の電位よりも低くし、制御電極44の電位を主電極42の電位よりも低くする。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。
第3の方法は、主電極41側のホール電流制御部をオンにし、主電極42側の電子電流制御部をオンにする方法である。そのためには、制御電極43の電位を主電極41の電位よりも低くし、n形半導体層37と酸化膜45の界面にホールのチャンネルを形成させる。また、制御電極44の電位を主電極42の電位よりも高くし、p形半導体層34と酸化膜46の界面に電子のチャンネルを形成させる。これにより主電極41側からのホールは、p形半導体層36から、n形半導体層37と酸化膜45の界面のホールのチャンネルを通って、p形半導体層38へ流れる。主電極42側からの電子は、n形半導体層35から、p形半導体層34と酸化膜46の界面の電子のチャンネルを通って、n形半導体層33へ流れる。
この第3の方法では、n形半導体層33を主電極42側から主電極41側に向かって流れる電子は、p形半導体層32を通り抜ける場合に拡散電位を乗り越えることになる。同様にp形半導体層38を主電極41側から主電極42側に向かって流れるホールは、n形半導体層39を通り抜ける場合に拡散電位を乗り越えることになる。
また、n形半導体層33を流れる電子はp形半導体層38へ流れ、p形半導体層38を流れるホールはn形半導体層33へ流れることも可能であり、この場合にはダブルインジェクションによる伝導度変調が起き、抵抗が低くなる。このように、ホールと電子が両方とも注入されるため、IGBTと同様な伝導度変調が生じる。そのため、耐圧が高い用途に使用する場合には、有効である。
以上において、主電極41から主電極42に向かって電流を流す場合を説明したが、主電極42から主電極41に流す場合も同様である。また、この双方向スイッチをダイオードのように動作させることも可能である。
この実施形態における電流を流す第3の方法は、逆方向に対しては電流を阻止する方法であり、逆方向には電流は流れない。そのためダイオードとして機能する。
また、他の方法としては、4つの電流制御部のうちどれか一つだけオンにすれば、ダイオードとして機能する。例えば、主電極41側の電子電流制御部をオンにすれば、主電極41側から主電極42側へ電流は流さないが、主電極42側から主電極41側へ電流は流す。別の例としては、主電極41側のホール電流制御部をオンにすれば、主電極41側から主電極42側へ電流は流すが、主電極42側から主電極41側へ電流は流さない。
この特性は、帰還ダイオードまたは還流ダイオードとして用いることが可能である。またコイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。
以上で絶縁基板上に形成された電界効果形の電流制御部を持つ横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。またこのトレンチ構造にゲート部を形成すれば、スーパージャンクションを構成するn形半導体層とp形半導体層が繰り返す周期を短くすることが可能である。またイオン注入やエピ成長を用いてn形とp形の層構造を形成すればよい。
(実施形態3)
制御電極を制御する制御回路の電源が入っていない場合、つまり通常時(ノーマル)の場合の電源装置の設計は重要である。モーター等の制御では、主電源が切れた時や停電時などにゲート制御回路が動作しなくなった時、電流を帰還させてエネルギーの回生を行ったり、回路を保護する必要がある。
現状では、そのためのダイオードクランプ回路などを別に用いている。しかし、ゲート回路が機能しない場合に双方向スイッチが帰還ダイオードとして機能することが可能であれば、電流を帰還させる回路が不必要になる。
そのためには、図5に示す電界効果形の電流制御部を用いた双方向スイッチにおいて、電流制御部のしきい電圧を制御すれば良い。双方向スイッチを通常時(ノーマル)の時にダイオード動作させたり、拡散電位なしにオンにさせたりすることが可能になる。しきい制御のためには、図9に示すようにしきい制御のための層を設ければ良い。
図9では、主電極、制御電極、およびMOS構造部の酸化膜は示してないが、図5と同じである。図9に示す構造は、図5に示す構造において、電流制御部の制御電極下の絶縁体もしくは酸化膜と、その下の半導体との界面のチャンネルを形成する部分に、しきい電圧を制御するための層を作成したものである。
n形半導体層31、p形半導体層32、しきい電圧制御層47、n形半導体層33、しきい電圧制御層48、p形半導体層34、n形半導体層35の並ぶ部分の断面構造を図10に示す。p形半導体層36、n形半導体層37、しきい電圧制御層49、p形半導体層38、しきい電圧制御層50、n形半導体層39、p形半導体層40の並ぶ部分の断面構造を図11に示す。
しきい電圧制御層47は主電極41側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層48は主電極42側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層49は主電極41側のホール電流制御部のしきい電圧を制御する。しきい電圧制御層50は主電極42側のホール電流制御部のしきい電圧を制御する。
しきい電圧の制御は、しきい電圧制御層のドーピング濃度を変化させれば良い。またしきい電圧は、制御電極との間にある酸化膜などの絶縁膜の厚さにも依存する。これは、従来からの設計方法を用いればよい。
電子電流制御部をノーマリオンにするには、電子のチャンネルが形成されるp形半導体層と酸化膜の界面、つまりp形半導体層の表面に、n形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いn形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このn形半導体層が、電子を流すチャンネルとして機能するように設計する。しきい電圧が−3から−5V程度になるように設計しておけばよい。
しきい電圧制御層のやや高めの濃度にn形にドーピングしておけば、しきい電圧をより低く、例えば−10V以下にすることも可能である。一方で、p形にすれば、+5V程度にできる。同様に高めの濃度にp形にしておけば、+10V以上にもできる。
同様にホール電流制御部をノーマリオンにするには、ホールのチャンネルが形成されるn形半導体層と酸化膜の界面、つまりn形半導体層の表面に、p形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いp形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このp形半導体層が、ホールを流すチャンネルとして機能するように設計する。しきい電圧が3から5V程度になるように設計しておけばよい。
しきい電圧制御層のやや高めの濃度にp形にドーピングしておけば、しきい電圧をより高く例えば10V以上にすることも可能である。一方で、n形にすれば、−5V程度にできる。同様に高めの濃度にn形にしておけば、−10V以下にもできる。
以下にしきい電圧制御を行い、ノーマルな状態でダイオードとして機能させる場合について述べる。第1の方法は、ダイオードとして機能させたい場合の順方向の下流側、つまり電流を流す場合の下流側の主電極の電子電流制御部をノーマリオンにする。その他の3つの電流制御はノーマリオフにしておく。例えば、主電極41の電位が主電極42の電位より高いときに電流を流し、主電極41の電位が主電極42の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極42側の電子電流制御部をノーマリオンにしておく。
また、通常時(ノーマル)において、言い換えれば主電源が切れた時や停電時において、制御電極43の電位と主電極41の電位を等しくするように、制御電極43を駆動する制御電源回路を設計しておけば、制御電極43によって制御する電子電流制御部とホール電流制御部はノーマリオフ構造となる。
同様に、通常時(ノーマル)において、制御電極44の電位と主電極42の電位を等しくするように、制御電極44を駆動する制御電源回路を設計しておく。こうしておけば、制御電極44によって制御する電子電流制御部はノーマリオン構造となる。またホール電流制御部はノーマリオフ構造となる。このような構造と制御方法により双方向スイッチは通常時(ノーマル)においては、ダイオードとして機能する。また、この構造では電子電流だけが流れる。
第2の方法は、ダイオードとして機能させたい場合の順方向の上流側、つまり電流を流す場合の上流側の主電極のホール電流制御部をノーマリオンにする。その他の3つの電流制御はノーマリオフにしておく。例えば、主電極41の電位が主電極42の電位より高いときに電流を流し、主電極41の電位が主電極42の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極41側のホール電流制御部をノーマリオンにしておく。
制御電極の制御方法を第1の方法と同様に行えば、この構造の双方向スイッチは通常時つまりノーマルにおいては、ダイオードとして機能する。また、この構造ではホール電流だけが流れる。
以上、ノーマルな状態でダイオードとして機能する第1の方法と第2の方法を述べたが、両方とも組み合わせれば、順方向に電流が流れる時にスーパージャンクション構造部に電子とホールの両方が流れるため、低抵抗のダイオードとなる。
(実施形態4)
以上、ノーマルな状態に、ダイオードとして動作させる方法について述べたが、ノーマリオンの双方向スイッチを作成することも可能である。主電極41の電位をV1、主電極42の電位をV2とする。また、制御電極43の電位をVc1、制御電極44の電位をVc2とする。またしきい電圧は、通常主電極の電位に対する制御電極の電位として定義される。例えば、FETではソース電位に対するゲート電位である。
主電極1側の電子電流制御部のしきい電圧をVn1、ホール電流制御部のしきい電圧をVp1とする。Vc1−V1 > Vn1ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Vc1−V1 < Vp1ならば、ホール電流制御部はオンである。そうでないならば、オフである。
同様に主電極2側の電子電流制御部のしきい電圧をVn2、ホール電流制御部のしきい電圧をVp2とする。Vc2−V2 > Vn2ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Vc2−V2 < Vp2ならば、ホール電流制御部はオンである。そうでないならば、オフである。
また制御電極を制御する回路は、ノーマルな状態において、V1=Vc1、V2=Vc2となるように、設計する。この場合に、しきい電圧制御層を、Vn1 < 0 < Vp1、かつ、Vn2 < 0 < Vp2、となるように設計しておけば、ノーマリオンの双方向スイッチになる。
(実施形態5)
またノーマルな状態で、ダイオードとして作用し、オンの場合には、電子電流もホール電流も両方とも拡散電位なしに流れるようにすることが可能である。例えば、ノーマルで、主電極1から主電極2に電流が流れるダイオードとして用いる場合については、0 < Vn1 < Vp1 かつ、Vn2 < Vp2 < 0 の条件を満たすように、しきい電圧を制御する。
このようにしておけば、主電極21側は、Vc1−V1 < Vn1 の時、ホール電流制御部のみオン。Vn1 < Vc1−V1 < Vp1 の時、ホール電流制御部と電子電流制御部の両方がオン。Vp1 < Vc1−V1 の時、電子電流制御部のみオンとなる。
また、主電極42側は、次のようになる。Vc2−V2 < Vn2 の時、ホール電流制御部のみオン。Vn2 < Vc2−V2 < Vp2 の時、ホール電流制御部と電子電流制御部の両方がオン。Vp2 < Vc2−V2 の時、電子電流制御部のみオンとなる。具体的には、例えば、Vn1=5V、Vp1=15V、Vn2=−15V,Vp2=−5Vとする。
そして、電流制御電極の回路設計は以下のようにする。ノーマルの場合には、制御電極と主電極の電位が等しい、つまり、Vc1−V1=0、かつVc2−V2=0になるようにする。このときに、Vc1−V1は、0V、+10V、+20Vの3レベルで制御する。また、Vc2−V2は、−20V、−10V、0Vの3レベルで制御する。
ノーマルの時、つまりVc1−V1=0、かつVc2−V2=0の時は、主電極41から主電極42へは電流を流し、主電極42から主電極41へは電流を阻止するダイオードとして動作する。また、Vc1−V1=10V,Vc2−V2=−10Vにすると、拡散電位なしに、ホール電流と電子電流を流すことが可能となる。Vc1−V1=20V,Vc2−V2=−20Vにすると、主電極41から主電極42へは電流を阻止し、主電極42から主電極41へは電流を流すダイオードとして動作する。
(実施形態6)
つぎに、ラッチアップを止める方法について述べる。実施形態2では、主電極41はn形半導体層37に接続しており、主電極42はn形半導体層39に接続している。また、n形半導体層33とp形半導体層38の間には、絶縁膜はない。そのため、やはり素子の形状にも依存するが、たとえば主電極41の電位を主電極42の電位よりも高い場合には、n形半導体層39から制御電極44の近辺のp形半導体層38の一部を通りすぐにn形半導体層33へ抜け、n形半導体層33を通って制御電極43の近辺でp形半導体層38の一部を通りすぐにn形半導体層37へ抜ける電子の流れる通路がある。これを電子の流れのパスAとする。このパスAを通る電子の流れは、何回もpn接合を通るため、単独では考えられない。
また、同様に、主電極41はp形半導体層32に接続しており、主電極42はp形半導体層34に接続している。また、n形半導体層33とp形半導体層38の間には、絶縁膜はない。そのため、素子の形状にも依存するが、たとえば主電極41の電位を主電極42の電位よりも高い場合には、p形半導体層32から制御電極43の近辺のn形半導体層33の一部を通りすぐにp形半導体層38へ抜け、p形半導体層38を通って制御電極44の近辺でn形半導体層33の一部を通りすぐにp形半導体層34へ抜けるホールの流れる通路がある。これをホールの流れのパスBとする。このパスBを通るホールの流れは、何回もpn接合を通るため、単独では考えられない。
しかしながら、素子に流れる電流量が多く、パスAの電子の流れと、パスBのホールの流れが両方存在する時について考える。電子とホールの流れが一致する部分においては、伝導度変調が起こり抵抗が小さくなる。制御電極43の近辺においては、電子とホールの両方の流れがあるため、抵抗が小さくなる。制御電極44の近辺においても、電子とホールの両方の流れがあるため、抵抗が小さくなる。そのため、pn接合があっても流れ続けることになる。
このような電流を阻止するためには、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする。たとえば、主電極41の電位が主電極42の電位よりも高い状態で流れるこのような電流を阻止する場合、制御電極43の電位を主電極41よりも高くし、制御電極44の電位を主電極42よりも低くする。
この時、主電極41側では、制御電極43の電位により、酸化膜45とp形半導体層32の界面に電子のチャンネルが形成される。そのため、n形半導体層33を通って主電極41へ向かう電子は、拡散電位を乗り越える必要がなく、酸化膜45とp形半導体層32の界面のチャンネルを通って、n形半導体層31へ通りぬける。
この電子の流れはp形半導体層32の表面のチャンネルを通過するため、n形半導体層33を通って制御電極43の近辺でp形半導体層38の一部を通りすぐにn形半導体層37へ抜ける電子の流れよりも、障壁が小さい。
ホールの流れについても同様である。主電極42側では、制御電極44の電位により、酸化膜46とn形半導体層39の界面にホールのチャンネルが形成される。そのため、p形半導体層38を通って主電極42へ向かうホールは、拡散電位を乗り越える必要がなく、酸化膜46とn形半導体層39の界面のチャンネルを通って、p形半導体層40へ通りぬける。
このホールの流れはn形半導体層39の表面のチャンネルを通過するため、p形半導体層38を通って制御電極44の近辺でn形半導体層33の一部を通りすぐにp形半導体層34へ抜けるホールの流れよりも、障壁が小さい。
そのため、以上述べたように、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする方法を用いれば、電子の流れとホールの流れを切り分けられ、ラッチアップをせずに、素子を安定に止めることが可能である。
(実施形態7)
しかしながら、制御電極での制御では阻止できない場合には、構造を変える必要がある。ラッチアップが起こるのは、電子の流れのパスAとホールの流れのパスBが両方存在する場合である。
そのような電流パスを防ぐために、図5及び図9の構造において、ベース層に相当し、制御電極のMOS構造があるp形半導体層32やp形半導体層34、n形半導体層37やn形半導体層39を各々二つに分ける構造が有効である。例えば、p形半導体層32においては、主電極41にコンタクトする部分と、MOS構造がある部分の二つに分ける。MOS構造のあるベース層はフローティングになるので、必要に応じて、例えば電子電流制御部においては、制御電極43の制御により主電極41にコンタクトするp形半導体層の部分から、MOS構造がある部分へのホールの供給を行うのが有効である。
図12に構造を示す。またこの構造の主電極、制御電極、絶縁膜を取り去った半導体構造の表面を図13に示す。また、p形半導体層67、n形半導体層51、p形半導体層52、n形半導体層53、p形半導体層54、n形半導体層55、p形半導体層68の並ぶ部分の断面構造、つまり図13でA−B方向に沿った断面構造を図14に示す。n形半導体層69、p形半導体層56、n形半導体層57、p形半導体層58、n形半導体層59、p形半導体層60、n形半導体層70の並ぶ部分の断面構造、つまり図13でC−D方向に沿った断面構造を図15に示す。
この構造では、p形半導体層52が直接第1の主電極61とコンタクトしないようにしてあり、新たに主電極61にコンタクトするp形半導体層67を設けている。そしてp形半導体層52とp形半導体層67の間のホールの流れを第1の制御電極63で制御ができるようになっている。p形半導体54についても直接第2の主電極62とコンタクトしないようにしてあり、新たに主電極62にコンタクトするp形半導体層68を設けている。そしてp形半導体層54とp形半導体層68の間のホールの流れを第2の制御電極64で制御ができるようになっている。
また、n形半導体層57が直接第1の主電極61とコンタクトしないようにしてあり、新たに主電極61にコンタクトするn形半導体層69を設けている。そしてn形半導体層57とn形半導体層69の間の電子の流れを、第1の制御電極63で制御ができるようになっている。n形半導体59についても直接第2の主電極62とコンタクトしないようにしてあり、新たに主電極62にコンタクトするn形半導体層70を設けている。そしてn形半導体層59とn形半導体層70の間の電子の流れを、第2の制御電極64で制御ができるようになっている。
この構造においては、ゲートがオフの場合には、p形半導体層52やp形半導体層54、n形半導体層57、n形半導体層59に、電子やホールが供給されないため、問題が発生しない。
(実施形態8)
主電極の電流を制御する電子電流制御部とホール電流制御部を絶縁層を用いて電気的に絶縁すると、絶縁層の幅だけ電流の流れる領域が狭くなる。また、絶縁基板上の素子が厚いと、垂直な絶縁層を作成する工程は困難になる。そのため、絶縁層を用いない実施形態を示す。
この双方向スイッチは集積化が可能なように、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。この構造を図16に示す。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った半導体表面構造を図17に示す。
また、n形半導体層71、p形半導体層76、n形半導体層73、p形半導体層80、n形半導体層75の並ぶ部分の断面構造、つまり図17でA−B方向に沿った断面構造を図18に示す。p形半導体層76、n形半導体層73、p形半導体層78、n形半導体層73、p形半導体層80の並ぶ部分の断面構造、つまり図17でC−D方向に沿った断面構造を図19に示す。
この素子の半導体の構造は、第1の主電極81に電気的に接続したn形半導体層71とp形半導体層76、二つの主電極の電流制御部の間にあるn形半導体層73とp形半導体層78、及び第2の主電極82に電気的に接続したn形半導体層75とp形半導体層80からなる。
第1の主電極81に出入りする電子電流を制御する第1の電子電流制御部は、主電極81に電気的に接続するn形半導体層71と、第1の制御電極83と、制御電極83の下部にある酸化膜85と、酸化膜85の下部にあるp形半導体層76からなる。p形半導体層76と酸化膜85の界面にはチャンネルが形成される。制御電極83に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層71とn形半導体層73の間を流れる電子電流が制御される。
第2の主電極82に出入りする電子電流を制御する第2の電子電流制御部は、主電極82に電気的に接続するn形半導体層75と、第2の制御電極84と、制御電極84の下部にある酸化膜86と、酸化膜86の下部にあるp形半導体層80からなる。p形半導体層80と酸化膜86の界面にはチャンネルが形成される。制御電極84に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層75とn形半導体層73の間を流れる電子電流が制御される。
第1の主電極81に出入りするホール電流を制御する第1のホール電流制御部は、主電極81に電気的に接続するp形半導体層76と、第1の制御電極83と、制御電極83の下部にある酸化膜85と、酸化膜85の下部にあるn形半導体層73からなる。n形半導体層73と酸化膜85の界面にはチャンネルが形成される。制御電極83に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層76とp形半導体層78の間を流れるホール電流が制御される。
第2の主電極82に出入りするホール電流を制御する第2のホール電流制御部は、主電極82に電気的に接続するp形半導体層80と、第2の制御電極84と、制御電極84の下部にある酸化膜86と、酸化膜86の下部にあるn形半導体層73からなる。n形半導体層73と酸化膜86の界面にはチャンネルが形成される。制御電極84に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層80とp形半導体層78の間を流れるホール電流が制御される。
通常のトランジスタでは、ゲート電圧によりチャンネルを形成するベース層のドーピング濃度はドリフト層よりも高くし、オフ時にベース層に空乏層が伸びないようにする。一方、図16に示す素子では、ホール電流制御部のベース層に相当するn形半導体層73は、スーパージャンクションの設計で決まるドーピング濃度であり、それほど高くない。それは、スーパージャンクション構造で電界マネージメントが行われるため、ホール電流制御部の制御電極下に空乏層が伸びにくいためである。
しかしながら、スーパージャンクション構造を形成するn形半導体層73の幅が広い場合は十分とはいえない。その時は、このホール電流制御部の酸化膜の下部のみ、ドーピング濃度の高い層を設けると良い。
(実施形態9)
この構造を図20に示す。主電極、制御電極、酸化膜は取り除いた構造である。これは、図16の素子において、ホール電流を制御する部分の酸化膜の下の部分にのみ、ドーピング濃度の高いn形半導体層を用いる構造である。主電極81側のホール電流制御には、n形半導体層77を形成してある。主電極82側のホール電流制御には、n形半導体層79を形成してある。これにより、空乏層が酸化膜下に伸びるのを防ぐことが可能となる。
(実施形態10)
図16および図20に示す構造においては、半導体の属性であるn形およびp形をそのまま逆転させても素子は動作することがわかる。また、主電極1側と主電極2側で対称である必要はない。その構造を図21に示す。主電極、制御電極、酸化膜は取り除いた構造である。また絶縁基板上の素子を構成する半導体層は、膜厚方向に均一である。このような構造でも動作可能である。
(実施形態11)
さらに半導体層を厚くできる構造の実施形態を図22に示す。図22では、やはり半導体構造がわかるように主電極や制御電極、絶縁膜は取り除いてある。主電極や制御電極絶縁膜の位置は、図16と同様である。これは絶縁基板1上に形成してある。しかし、絶縁基板は必要ではなく、高抵抗基板やp形基板などに作成することが可能である。
図22において、n形半導体層91、n形半導体層93、n形半導体層95が半導体表面に並ぶ位置での断面図を、図23に示す。同じく図22において、p形半導体層96、p形半導体層98、p形半導体層100が半導体表面に並ぶ位置での断面図を、図24に示す。
この素子の半導体の構造は、第1の主電極101に電気的に接続したn形半導体層91とp形半導体層96、二つの電流制御部の間にありスーパージャンクションを構成するn形半導体層93とp形半導体層98、及び第2の主電極102に電気的に接続したn形半導体層95とp形半導体層100からなる。
第1の主電極101に出入りする電子電流を制御する第1の電子電流制御部は、主電極101に電気的に接続するn形半導体層91と、第1の制御電極103と、制御電極103の下部にある酸化膜105と、酸化膜105の下部にあるp形半導体層96からなる。p形半導体層96と酸化膜105の界面にはチャンネルが形成される。制御電極103に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層91とn形半導体層93の間を流れる電子電流が制御される。
第2の主電極102に出入りする電子電流を制御する第2の電子電流制御部は、主電極102に電気的に接続するn形半導体層95と、第2の制御電極104と、制御電極104の下部にある酸化膜106と、酸化膜106の下部にあるp形半導体層100からなる。p形半導体層100と酸化膜106の界面にはチャンネルが形成される。制御電極104に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層95とn形半導体層93の間を流れる電子電流が制御される。
第1の主電極101に出入りするホール電流を制御する第1のホール電流制御部は、主電極101に電気的に接続するp形半導体層96と、第1の制御電極103と、制御電極103の下部にある酸化膜105と、酸化膜105の下部にあるn形半導体層93からなる。n形半導体層93と酸化膜105の界面にはチャンネルが形成される。制御電極103に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層96とp形半導体層98の間を流れるホール電流が制御される。
第2の主電極102に出入りするホール電流を制御する第2のホール電流制御部は、主電極102に電気的に接続するp形半導体層100と、第2の制御電極104と、制御電極104の下部にある酸化膜106と、酸化膜106の下部にあるn形半導体層93からなる。n形半導体層93と酸化膜106の界面にはチャンネルが形成される。制御電極104に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層100とp形半導体層98の間を流れるホール電流が制御される。
図22に示す構造において、半導体の属性であるn形およびp形をそのまま逆転させても素子は動作することがわかる。
(実施形態12)
図25は、電子電流制御とホール電流制御を同じ構造が兼ねている双方向スイッチである。この双方向スイッチは、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。
n形半導体層111とp形半導体層116は主電極121に電気的に接続する。p形半導体層120とn形半導体層115は主電極122に電気的に接続する。p形半導体層116とp形半導体層120の間には、n形半導体層117がある。n形半導体層117の下には、p形半導体層118とn形半導体層113が周期的に積層されている。n形半導体層117と、周期的に積層されたp形半導体層118とn形半導体層113はスーパージャンクション構造を構成している。
n形半導体層111とp形半導体層116、n形半導体層117、周期的に積層されたp形半導体層118とn形半導体層113の側面には、酸化膜125と制御電極123が形成されている。n形半導体層115とp形半導体層120、n形半導体層117、周期的に積層されたp形半導体層118とn形半導体層113の側面には、酸化膜126と制御電極124が形成されている。
第1の主電極121に出入りする電子電流の制御は、p形半導体層116と酸化膜125の界面に形成されるチャンネルと、p形半導体層118と酸化膜125の界面に形成されるチャンネルを第1の制御電極123の電位で制御することにより行われる。制御電極123の電位を主電極121の電位よりも高くすることにより、p形半導体層116と酸化膜125の界面と、p形半導体層118と酸化膜125の界面に電子のチャンネルが形成される。その結果、主電極121に電気的に接続するn形半導体層111からn形半導体層117やn形半導体層113に電子が流れることが可能になる。また逆方向にも流れることが可能になる。
第1の主電極121に出入りするホール電流の制御は、n形半導体層117と酸化膜125の界面に形成されるチャンネルと、n形半導体層113と酸化膜125の界面に形成されるチャンネルを第1の制御電極123の電位で制御することにより行われる。制御電極123の電位を主電極121の電位よりも低くすることにより、n形半導体層117と酸化膜125の界面と、n形半導体層113と酸化膜125の界面にホールのチャンネルが形成される。その結果、主電極121に電気的に接続するp形半導体層116からp形半導体層118にホールが流れることが可能になる。また逆方向にも流れることが可能になる。
第2の主電極122側の電子電流の制御、およびホール電流の制御も同様である。また、電流の阻止やダイオード動作もMOS構造を用いた他の実施形態と同様である。
以上において、電流制御を全て直接制御電極により行う方法について述べた。それ以外の方法として反対側の主電極から流れてくる電流により制御する方法である。たとえば、第1の主電極側から流れてくる電子の流れにより、第2の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。以下この方法について述べる。
この方法は、反対側の主電極からの電子の流れによりホールの流れをオンにするか、あるいは、反対側の主電極からのホールの流れにより電子の流れをオンにする。そのため双方向にスイッチする場合には、3通りの方法がある。
第1の方法は、二つの主電極のホール電流の制御を、両方とも反対側からの電子電流によりオンにする方法である。第2の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。第3の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。
第1の方法について述べる。第1の主電極に制御電極により制御する第1の電子電流制御部を形成し、第2の主電極に制御電極により制御する第2の電子電流制御部を形成する。また第1の主電極に第2の主電極側からの電子電流によりホール電流をオンにする第1のホール電流制御部を形成し、第2の主電極に第1の主電極側からの電子電流によりホール電流をオンにする第2のホール電流制御部を形成する。
第1の電子電流制御部と第2のホール電流制御部の間は第1のn形半導体層を形成を形成する。また、第2の電子電流制御部と第1のホール電流制御部の間は第2のn形半導体層を形成する。
スーパージャンクション構造を用いない場合には、第1の主電極側の電流制御部と第2の主電極側の電流制御部の間は、n形半導体層だけになるので、第1のn形半導体層と第2のn形半導体層は同じものになる。また第1のn形半導体層と第2のn形半導体層は同じであっても良い。
(実施形態13)
この電子電流制御部にMOS構造を用いた場合の構造の実施形態を図26に示す。この場合には、主電極がMOS構造のp形ベース層にも電気的に接続しているため、このp形ベース層を通してホールの電流を流すことが可能になる。そのため簡単な構造になる。
この双方向スイッチは集積化が可能なように、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜を用いた絶縁基板1上に形成されている。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った構造を図27に示す。絶縁基板1上の半導体の層構造は、電子電流制御部を除き、厚さ方向に一様である。また半導体の表面構造を図28に示す。
図28のA―Bに沿った断面構造、つまりn形半導体層131、p形半導体層132、n形半導体層133、p形半導体層134、n形半導体層135が半導体表面に並ぶ位置での断面図を図29に示す。
同じく図28のC―Dに沿った断面構造、つまりn形半導体層137、p形半導体層138、n形半導体層139が半導体表面に並ぶ位置での断面図を、図30に示す。
第1の主電極141に出入りする電子電流を制御する第1の電子電流制御部は、主電極141に電気的に接続するn形半導体層131と、第1の制御電極143と、制御電極143の下部にある酸化膜145と、酸化膜145の下部にあり主電極141に電気的に接続するp形半導体層132からなる。p形半導体層132と酸化膜145の界面にはチャンネルが形成される。制御電極143に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層131とn形半導体層133の間を流れる電子電流が制御される。これは通常のMOSゲート構造である。
第1の主電極141に出入りするホール電流は、主電極141に電気的に接続するp形半導体層132を通して流れる。主電極142側よりn形半導体層133を通ってきた電子によりオンになる。主電極142側よりn形半導体層133を通ってきた電子は、n形半導体層133とp形半導体層132の間に存在する拡散電位を乗り越えてp形半導体層132へ流れる。このとき同時に、p形半導体層132からn形半導体層133へホールが流れる。これはpnダイオードの順方向と同じ動作である。p形半導体層132とn形半導体層133が形成するpn接合が、第1のホール電流制御部として動作する。
p形半導体層132からn形半導体層133へホールが流れたホールは、その後p形半導体層138にも流れる。p形半導体層138中を主電極142側へ流れるホールは、p形半導体層138とn形半導体層139の形成する拡散電位を乗り越えて、n形半導体層139へ流れる。これは、pnダイオードの順方向と同じ動作である。そのため、n形半導体層139より電子が供給される。
第2の主電極142に出入りする電子電流を制御する第2の電子電流制御部は、主電極142に電気的に接続するn形半導体層135と、第2の制御電極144と、制御電極144の下部にある酸化膜146と、酸化膜146の下部にあり主電極142に電気的に接続するp形半導体層134からなる。p形半導体層134と酸化膜146の界面にはチャンネルが形成される。制御電極144に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層135とn形半導体層133の間を流れる電子電流が制御される。これは通常のMOSゲート構造である。
第2の主電極142に出入りするホール電流は、主電極142に電気的に接続するp形半導体層134を通して流れる。主電極141側よりn形半導体層133を通ってきた電子によりオンになる。主電極141側よりn形半導体層133を通ってきた電子は、n形半導体層133とp形半導体層134の間に存在する拡散電位を乗り越えてp形半導体層134へ流れる。このとき同時に、p形半導体層134からn形半導体層133へホールが流れる。これはpnダイオードの順方向と同じ動作である。p形半導体層134とn形半導体層133が形成するpn接合が、第2のホール電流制御部として動作する。
p形半導体層134からn形半導体層133へホールが流れたホールは、その後p形半導体層138にも流れる。p形半導体層138中を主電極141側へ流れるホールは、p形半導体層138とn形半導体層137の形成する拡散電位を乗り越えて、n形半導体層137へ流れる。これは、pnダイオードの順方向と同じ動作である。そのため、n形半導体層137より電子が供給される。
まず、n形半導体層131、p形半導体層132、n形半導体層133、p形半導体層134、n形半導体層135、および主電極141と主電極142、制御電極143と制御電極144、酸化膜145と酸化膜146からなる構造だけを見てみる。
この構造は、IGBTにおいて、p形コレクタ層側に、電子の注入構造つまりnチャンネルのMOS構造を形成したのと同じである。そのためこの構造だけで動作が可能である。また、両方に電子電流の制御機能があるため、安全動作領域を広げることが可能である。つまりオフ動作が確実に行うことが可能である。
IGBTでコレクタ側にプラスの電圧が加わっている時にオフさせる場合を考える。この時、素子内の電子の排出はp形コレクタ層を通って行われる。そのため、p形コレクタ層を通るため、再びホールが注入されることになる。よってラッチアップが起こる要因になる。
しかし、主電極に電子電流制御部があれば、p形半導体層を通らずに電子が主電極へ抜ける。つまり、図29の構造において、主電極142の方が主電極141の電位よりも高く、電子が主電極141から主電極142へ流れている時にオフする場合に、主電極142側の電子電流制御部をオンにしておけば、電子は、p形半導体層134を通らずに、電子電流制御部に形成されたnチャンネルを通って排出することができる。その結果、主電極142に接続するp形半導体層134からのホールの注入が抑えられ、ラッチアップの原因を減らすことが可能となる。
図26の素子の安全なオフの方法は、電圧の高い側の主電極側の電子電流の制御をオンにし、電圧の低い側の電子電流の制御をオフにすればよい。また、図26の素子で、n形半導体層133とp形半導体層138がスーパージャンクション構造を形成している。また、n形半導体層137とp形半導体層138、およびn形半導体層139とp形半導体138がpn接合を形成しており、ホールにより電子の注入が起こる。そのため、スーパージャンクション構造であり、かつダブルインジェクションの効果があるため低抵抗化が可能である。
第2の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。これについても、図25の構造をそのままn形とp形を反転させれば良い。
図26において制御電極は、n形半導体層137やn形半導体層139上にもあるが、この部分は制御にかかわっていない。そのため、この部分は不要であり、取り去るか、この部分だけ酸化膜を厚くすると良い。そして、p形半導体層132やp形半導体層134の表面に形成されるチャンネルだけ制御すればよい。この場合には、ゲート容量が小さくなるという利点がある。
(実施形態14)
第3の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。この構造を図31に示す。また、図31において、電子電流制御部分、n形半導体層153、p形半導体層154が半導体表面に並ぶ位置での断面図を、図32に示す。同じく図31において、ホール電流制御部分、p形半導体層158、p形半導体層159が半導体表面に並ぶ位置での断面図を、図33に示す。
第1の主電極161側の電子電流制御部とホール電流制御部は、図5の構造と同様である。この構造では、第1の主電極161側に第1の電子電流制御部と第1のホール電流制御部がある。第1の電子電流制御部は、n形半導体層151とp形半導体層152などから構成される。第1のホール電流制御部は、p形半導体層156とn形半導体層157などから構成される。
第1の電子電流制御部と第1のホール電流制御部は別々の電極で制御することも可能である。しかし同じ制御電極により制御した方が、制御回路もプロセスも簡単になる。図31の構造は、同じ制御電極で制御する構造である。
第1の電子電流制御部に出入りする電子電流が流れるn形半導体層153と、第1のホール電流制御部に出入りするホール電流が流れるp形半導体層158は、スーパージャンクション構造を構成している。
第2の主電極162側の第2の電子電流制御部と第2のホール電流制御部は、pn接合である。絶縁体4により隔離されている。主電極162側のn形半導体層159より電子が流れる。主電極162側のp形半導体層154よりホールが流れる。
主電極161の電位が主電極162の電位よりも高く、主電極161から主電極162へ電流を流す場合には、制御電極163の電位を主電極161の電位よりも低くし、第1のホール電流制御部をオンにすれば良い。
この時、第1のホール電流制御部よりp形半導体層158を通って流れてきたホール電流は、p形半導体層158とn形半導体層159が形成するpn接合の拡散電位を乗り越えて、主電極162へ流れる。これは、pnダイオードの順方向に電流を流すのと同じである。
よって、同時に電子もn形半導体層159よりp形半導体層158へ流れる。つまりp形半導体層158とn形半導体層159が形成するpn接合は、主電極162側の第2の電子電流制御部として作用する。p形半導体層158へ流れる電子は、そのままp形半導体層158を通ってn形半導体層157へ到達するか、n形半導体層153へ通り抜ける。
n形半導体層153を通った電子は、n形半導体層153とp形半導体層152の間に存在する拡散電位を乗り越えてp形半導体層152へ流れる。この時同時に、p形半導体層152からn形半導体層153へホールが流れる。これはpnダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。
一方オフにする場合は、制御電極163の電位を主電極161の電位よりも高くし、第1のホール電流制御部をオフにし、第1の電子電流制御部をオンにすれば良い。n形半導体層153を通って電子は、p形半導体層152と絶縁膜165の間に形成されているnチャンネルを通って、n形半導体層151へ流れる。その結果、p形半導体層152からホールが供給されることはなくなり、安全にオフ動作する。
主電極162の電位が主電極161の電位よりも高く、主電極162から主電極161へ電流を流す場合には、制御電極163の電位を主電極161の電位よりも高くし、第1の電子電流制御部をオンにすれば良い。
この時、第1の電子電流制御部よりn形半導体層153を通って流れてきた電子電流は、n形半導体層153とp形半導体層154が形成するpn接合の拡散電位を乗り越えて、主電極162へ流れる。これは、pnダイオードの順方向に電流を流すのと同じである。
よって、同時にホールもp形半導体層154よりn形半導体層153へ流れる。つまりp形半導体層154とn形半導体層153が形成するpn接合は、主電極162側の第2のホール電流制御部として作用する。n形半導体層153へ流れるホールは、そのままn形半導体層153を通ってp形半導体層152へ到達するか、p形半導体層158へ通り抜ける。
p形半導体層158を通ったホールは、p形半導体層158とn形半導体層157の間に存在する拡散電位を乗り越えてn形半導体層157へ流れる。この時同時に、n形半導体層157からp形半導体層158へ電子が流れる。これはpnダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。
一方オフにする場合は、制御電極163の電位を主電極161の電位よりも低くし、第1の電子電流制御部をオフにし、第1のホール電流制御部をオンにすれば良い。p形半導体層158を通ってホールは、n形半導体層157と絶縁膜165の間に形成されているpチャンネルを通って、p形半導体層156へ流れる。その結果、n形半導体層157から電子が供給されることはなくなり、安全にオフ動作する。
この構造で、主電極161側の電流制御部にしきい電圧制御層を設けて、通常時においてダイオードとして動作させることも可能である。例えば、第1の電子電流制御部をノーマリオンにしておけば、通常時に主電極162の電位が主電極161の電位よりも高い時に電流を流すダイオードとして動作する。
また縦形デバイス構造にすることも可能である。その構造を図34に示す。この場合には、主電極162側にヒートシンクが形成可能であり、大電流用に適している。
(実施形態15)
この構造は図31に示す横型素子をそのまま縦型にしたものである。第1の主電極161側の電流制御部には、トレンチ構造を用いている。この電流制御部は、同時に第1の電子電流制御部と第1のホール電流制御部を隔離している。
第1の主電極161側の第1の電子電流制御部は、n形半導体層151とp形半導体層152、制御電極163、制御電極163とp形半導体層152の間にある酸化膜165からなる。第1の主電極161側の第1のホール電流制御部は、p形半導体層156とn形半導体層157、制御電極163、制御電極163とn形半導体層157の間にある酸化膜165からなる。
主電極161は、n形半導体層151、p形半導体層152、n形半導体層157、p形半導体層156に電気的に接続している。n形半導体層153とp形半導体層158は、スーパージャンクション構造を形成している。n形半導体層153はp形半導体層154を介して、第2の主電極に電気的に接続している。p形半導体層158はn形半導体層159を介して、第2の主電極に電気的に接続している。p形半導体層154とn形半導体層159は絶縁体4により隔離されている。第2の主電極は素子の底面に形成されている。図34の素子の動作原理は、図27の素子の動作原理と同様である。