JP5239736B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5239736B2
JP5239736B2 JP2008271952A JP2008271952A JP5239736B2 JP 5239736 B2 JP5239736 B2 JP 5239736B2 JP 2008271952 A JP2008271952 A JP 2008271952A JP 2008271952 A JP2008271952 A JP 2008271952A JP 5239736 B2 JP5239736 B2 JP 5239736B2
Authority
JP
Japan
Prior art keywords
substrate
power element
heat
electronic device
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008271952A
Other languages
English (en)
Other versions
JP2010103231A (ja
Inventor
正幸 竹中
浅井  康富
慎也 内堀
渉 小林
俊夫 鈴木
力也 上村
君治 粥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008271952A priority Critical patent/JP5239736B2/ja
Publication of JP2010103231A publication Critical patent/JP2010103231A/ja
Application granted granted Critical
Publication of JP5239736B2 publication Critical patent/JP5239736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19015Structure including thin film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、第1の基板上に搭載されたパワー素子と、その上に配置された第2の基板とを電気的に接続したものを、モールド樹脂により封止してなる電子装置に関する。
従来より、この種の電子装置としては、第1の基板としてリードフレームの一面上に搭載されたパワー素子と、パワー素子の上に配置された第2の基板としての回路基板とを備えたものが提案されている(たとえば、特許文献1参照)。
ここで、特許文献1では、第2の基板としての回路基板におけるパワー素子とは反対側の面には、電子部品が搭載されている。そして、リードフレームを上部に立ち上げ折り曲げてモールド樹脂で封止し、その後、回路基板をリードフレームと接続して、さらに樹脂で封止し、電子装置を形成する。
特開2001−85613号公報
しかしながら、上記従来のものでは、リードフレームを上方に折り曲げ、リードフレームを介してパワー素子と第2の基板としての回路基板とを接続するため、装置の厚さが大きくなり、大幅な小型化は望めない。
本発明は、上記問題に鑑みてなされたものであり、第1の基板上に搭載されたパワー素子と、その上に配置された第2の基板とを電気的に接続したものを、モールド樹脂により封止してなる電子装置において、電子装置の厚さを小型化するのに適した構成を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の基板(10)と、第1の基板(10)の一面に搭載されたパワー素子(30)と、一面を第1の基板(10)の一面およびパワー素子(30)に対向させて配置された第2の基板(20)とを備え、第2の基板(20)の一面とパワー素子(30)とは、導電性を有する導電性接着部材(60)を介して直接接着されて電気的に接続されており、第1の基板(10)、パワー素子(30)、および第2の基板(20)は、モールド樹脂(50)により封止されており、
第2の基板(20)の一面とは反対側の他面には、電子部品(40)および電子部品(40)よりも駆動時の発熱が大きい発熱素子(41)が、モールド樹脂(50)で封止された状態で搭載されており、第2の基板(20)の一面のうち発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、発熱素子(41)からの熱を放熱部材(90)により放熱するようになっていることを特徴とする。
それによれば、パワー素子(30)とその上の第2の基板(20)とを、導電性接着部材(60)を介して直接接着しているから、電子装置の厚さ(つまり、両基板(10、20)の積層方向の寸法)を小型化するのに適した構成を実現することができる。また、第2の基板(20)の一面のうち発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、発熱素子(41)からの熱を放熱部材(90)により放熱するようになっているから、第2の基板(20)に発熱の大きな発熱素子(41)が設けられていても、放熱部材(90)を介して適切な放熱が可能となる。
ここで、請求項2に記載の発明のように、導電性接着部材(60)としては、はんだもしくは導電性接着剤を採用することができる。
また、請求項3に記載の発明では、請求項1または2において、第2の基板(20)の一面とは反対側の他面側にも、パワー素子(30)が導電性接着部材(60)を介して直接接着されて電気的に接続されるとともに、モールド樹脂(50)によって封止されており、第2の基板(20)の一面側のパワー素子(30)と他面側のパワー素子(30)とは、同じ位置に設けられていることを特徴とする。
それによれば、第2の基板(20)の一面側のパワー素子(30)と他面側のパワー素子(30)とが、同じ位置にあるので、第2の基板(20)の反りやうねりの影響を少なくすることが可能となる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図である。この電子装置100は、たとえば自動車に搭載され、車両制御用のECUなどの電子装置として用いられる。
本実施形態の電子装置100は、大きくは、第1の基板10と、第1の基板10の一面(図1中の上面)に搭載されたパワー素子30と、一面(図1中の下面)を第1の基板10の一面およびパワー素子30に対向させて配置された第2の基板20と、第2の基板20の一面とは反対側の他面(図1中の上面)に搭載された電子部品40とを備え、これら第1の基板10、パワー素子30、第2の基板20、および電子部品40が、モールド樹脂50により封止された構成を備えている。
第1の基板10は、銅または銅系合金などから成るリードフレームや、セラミック基板、金属基板などの回路基板である。パワー素子30は、パワーMOSFET、IGBT、ダイオード、複合ICなどであり、第1の基板10の一面にダイボンド材11を介して接続されている。そして、パワー素子30と第1の基板10とは電気的・機械的に接続されている。
第2の基板20は、セラミック基板、樹脂基板などの回路基板である。第2の基板20の一面は、パワー素子30を覆うように第1の基板10の一面に対向しており、第2の基板の一面とパワー素子30とは、導電性を有する導電性接着部材60を介して直接接着されている。それによって、これら第2の基板20とパワー素子30とは電気的に接続されている。
導電性接着部材60は、はんだや導電性接着剤などよりなる。はんだとしては、一般的な共晶はんだ、鉛フリーはんだなどが採用され、導電性接着剤としては、一般的な金属フィラーを樹脂に含有させたものや、はんだフィラーとゴムマトリックスからなるものが採用される。
はんだフィラーとゴムマトリックスからなる導電性接着剤によれば、第2の基板20の反りやうねりによって、パワー素子30と第2の基板20の一面との接触性がばらつくのを抑制しやすい。これは、ゴム弾性により、第2の基板20の反りやうねりを吸収するためである。
また、第2の基板20の他面には、電子部品40が搭載されている。この電子部品40としては、一般的な回路基板に表面実装されるものであれば特に限定しないが、たとえば、ICチップやトランジスタ素子、マイコン、抵抗、コンデンサなどが挙げられ、ダイボンド実装やワイヤボンド実装などにより、部品実装が行われている。
そして、第2の基板20の一面と他面とは、第2の基板20の内部に設けられた図示しない内層配線などにより電気的に接続されており、当該内層配線、導電性接着部材60を介して、電子部品40とパワー素子30とは電気的に接続されている。そして、たとえば、パワー素子30から電子部品40に電流が供給されるようになっている。
また、図1に示されるように、第2の基板20の端部の外側には、金属などよりなるリード70が設けられている。そして、このリード70と第2の基板20とは、アルミや金などのボンディングワイヤ71により結線され、電気的に接続されている。
さらに、本実施形態では、第1の基板10の一面とは反対側の他面(図1中の下面)には、銅などよりなるヒートシンク80が設けられ、第1の基板10とヒートシンク80とが接着などにより接合されている。
そして、モールド樹脂50は、上述した各部材10〜40、60〜80を包み込むように封止している。このモールド樹脂50は、エポキシ樹脂などの一般的なモールド材料よりなり、金型を用いたトランスファーモールド法などにより成形されるものである。
ここで、ヒートシンク80における第1の基板10とは反対側の面は、モールド樹脂50から露出しており、パワー素子30や両基板10、20に発生した熱は、ヒートシンク80から外部に放熱されるようになっている。また、上記リード70の一部もモールド樹脂50から露出しており、このリード70の露出部分にて外部との電気的な接続がなされるようになっている。
次に、本実施形態の電子装置100の製造方法について、図2を参照して述べる。図2は、本実施形態の製造方法を示す工程図であり、各工程におけるワークの断面構成を示している。
まず、図2(a)に示されるように、第2の基板20の一面に導電性接着部材60を介してパワー素子30を接着するとともに、第2の基板20の他面に電子部品40を搭載する。
具体的には、パワー素子30については、導電性接着部材60がはんだである場合には、印刷による配置、リフローなどを行い、導電性接着剤である場合には、塗布・硬化などを行う。また、電子部品40については、一般のダイボンド実装やワイヤボンディングなどを行う。なお、基板20にパワー素子30を接続する際に、はんだで接続する場合には、アンダーフィルを付与することにより接続性を確保するようにしてもよい。
その後、図2(b)に示されるように、第2の基板20の他面と第1の基板10の一面とを対向配置させる。このとき、第1の基板10はヒートシンク80に取り付けられている。そして、はんだや導電性ペーストなどよりなるダイボンド材11を介して、パワー素子30を第1の基板10の一面に接続する。
続いて、図2(c)に示されるように、リード70を第2の基板20の外側に配置し、これらの間でワイヤボンディングを行い、ボンディングワイヤ71を形成する。そして、このものを図示しない金型に設置し、モールド樹脂50の注入・充填を行い、モールド樹脂50による封止を行う。こうして、本実施形態の電子装置100ができあがる。
ところで、本実施形態によれば、パワー素子30とその上の第2の基板20とを、導電性接着部材60を介して直接接着しているから、電子装置100の厚さ(つまり、両基板10、20の積層方向の寸法)が小型化する。従来では、上述のように、リードフレームを立ち上げていたので、その分、厚くなっていたが、本実施形態ではそれに比べて、大幅な厚さの低減が図れる。
(第2実施形態)
図3は、本発明の第2実施形態に係る電子装置100の製造方法を示す工程図であり、各工程におけるワークの断面構成を示している。ここでは、上記第1実施形態の製造方法との相違点を中心に述べることとする。
まず、図3(a)に示されるように、本製造方法では、第2の基板20の他面に電子部品40を搭載する。また、図3(b)に示されるように、第1の基板10にヒートシンク80を取り付けるとともに、第1の基板10の一面にパワー素子30を搭載する。
その後、図3(c)に示されるように、第2の基板20の他面と第1の基板10の一面とを対向配置させて、導電性接着部材60を介してパワー素子30を第2の基板20の一面に接着する。
続いて、図3(d)に示されるように、リード70と第2の基板20とのワイヤボンディングを行い、次に、モールド樹脂50による封止を行う。こうして、本実施形態においても、上記第1実施形態と同様の電子装置100ができあがる。
なお、上記図1に示される電子装置100を製造するとき、各基板10、20、パワー素子30、電子部品40の組み付け順序は、上記第1及び第2実施形態に述べた順序に限定されるものではなく、それ以外の方法も適宜採用が可能である。
(第3実施形態)
図4は、本発明の第3実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図4に示されるように、本実施形態では、第2の基板20の他面側にも、パワー素子30が導電性接着部材60を介して直接接着されて電気的に接続されるとともに、当該他面側のパワー素子30はモールド樹脂60によって封止されている。そして、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とは、第2の基板20を挟んで同じ位置に設けられている。
つまり、第2の基板20の一面に直交な方向から眺めたとき、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とは重なる位置に設けられている。ここで、第2の基板20の他面側のパワー素子30についても、当該一面側のパワー素子30と同様、第1の基板10およびヒートシンク80に搭載されている。
つまり、本実施形態の電子装置においては、装置の厚さ方向にて第2の基板20を中心として両側(図4中の上下両側)で実質的に対称となるように、第2の基板20側から、導電性接着部材60、パワー素子30、第1の基板10、ヒートシンク80が積層された構成とされている。
そして、本実施形態によれば、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とが、平面的に同じ位置にあるので、これら両パワー素子30が受ける第2の基板20の反りやうねりの影響を、少なくすることが可能となる。
つまり、複数のパワー素子30を備える電子装置の場合、第2の基板20に反りやうねりなどがあると、それぞれのパワー素子30毎に、第2の基板20との接触性がばらつく恐れがあるが、本実施形態では、そのような問題が回避される。
(第4実施形態)
図5は、本発明の第4実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図5に示されるように、本実施形態では、第2の基板の他面には、電子部品40よりも駆動時の発熱が大きい発熱素子41が、電子部品40とともに、モールド樹脂50で封止された状態で搭載されている。この発熱素子41としては、たとえば複合ICなどが挙げられる。
そして、第1の基板10の一面には、銅やアルミなどよりなる金属ブロックなど、放熱性に優れた材料よりなる放熱部材90が設けられている。この放熱部材90は第2の基板20における一面のうち発熱素子41と同じ位置に設けられている。
そして、放熱部材90は、第2の基板20および第1の基板10とはんだ91などの熱的接続部材を介して接続され、これら両基板10、20と熱的に接続されている。それにより、発熱素子41からの熱が放熱部材90により放熱されるようになっている。本実施形態によれば、第2の基板20に発熱の大きな発熱素子41が設けられていても、放熱部材90を介して適切に放熱される。
(他の実施形態)
なお、電子装置としては、第1の基板と、第1の基板の一面に搭載されたパワー素子と、一面を第1の基板の一面およびパワー素子に対向させて配置された第2の基板とを備え、第2の基板の一面とパワー素子とを、導電性接着部材を介して直接接着して電気的に接続し、第1の基板、パワー素子、および第2の基板を、モールド樹脂により封止したものであればよく、第2の基板の他面には上記電子部品は無いものであってもよい。
また、第1の基板にはヒートシンクが取り付けられていなくてもよく、その場合、モールド樹脂から、第1の基板が直接露出しているものであってもよい。
本発明の第1実施形態に係る電子装置の概略断面図である。 第1実施形態の電子装置の製造方法を示す工程図である。 本発明の第2実施形態に係る電子装置の製造方法を示す工程図である。 本発明の第3実施形態に係る電子装置の概略断面図である。 本発明の第4実施形態に係る電子装置の概略断面図である。
符号の説明
10 第1の基板
20 第2の基板
30 パワー素子
40 電子部品
41 発熱素子
50 モールド樹脂
60 導電性接着部材
90 放熱部材

Claims (3)

  1. 第1の基板(10)と、
    前記第1の基板(10)の一面に搭載されたパワー素子(30)と、
    一面を前記第1の基板(10)の前記一面および前記パワー素子(30)に対向させて配置された第2の基板(20)とを備え、
    前記第2の基板(20)の前記一面と前記パワー素子(30)とは、導電性を有する導電性接着部材(60)を介して直接接着されて電気的に接続されており、
    前記第1の基板(10)、前記パワー素子(30)、および前記第2の基板(20)は、モールド樹脂(50)により封止されており、
    前記第2の基板(20)の前記一面とは反対側の他面には、電子部品(40)および前記電子部品(40)よりも駆動時の発熱が大きい発熱素子(41)が、前記モールド樹脂(50)で封止された状態で搭載されており、
    前記第2の基板(20)の前記一面のうち前記発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、前記発熱素子(41)からの熱を前記放熱部材(90)により放熱するようになっていることを特徴とする電子装置。
  2. 前記導電性接着部材(60)は、はんだもしくは導電性接着剤であることを特徴とする請求項1に記載の電子装置。
  3. 前記第2の基板(20)の前記一面とは反対側の他面側にも、前記パワー素子(30)が前記導電性接着部材(60)を介して直接接着されて電気的に接続されるとともに、前記モールド樹脂(50)によって封止されており、
    前記第2の基板(20)の前記一面側の前記パワー素子(30)と前記他面側の前記パワー素子(30)とは、同じ位置に設けられていることを特徴とする請求項1または2に記載の電子装置。
JP2008271952A 2008-10-22 2008-10-22 電子装置 Expired - Fee Related JP5239736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008271952A JP5239736B2 (ja) 2008-10-22 2008-10-22 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008271952A JP5239736B2 (ja) 2008-10-22 2008-10-22 電子装置

Publications (2)

Publication Number Publication Date
JP2010103231A JP2010103231A (ja) 2010-05-06
JP5239736B2 true JP5239736B2 (ja) 2013-07-17

Family

ID=42293645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008271952A Expired - Fee Related JP5239736B2 (ja) 2008-10-22 2008-10-22 電子装置

Country Status (1)

Country Link
JP (1) JP5239736B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093434B2 (en) 2011-04-04 2015-07-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2014054212A1 (ja) 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法
WO2018138902A1 (ja) * 2017-01-30 2018-08-02 三菱電機株式会社 パワー半導体装置の製造方法およびパワー半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514519Y2 (ja) * 1988-08-30 1993-04-19
JP3448159B2 (ja) * 1996-06-20 2003-09-16 株式会社東芝 電力用半導体装置
JP2004088022A (ja) * 2002-08-29 2004-03-18 Toshiba Corp 大電力用半導体装置
JP4385324B2 (ja) * 2004-06-24 2009-12-16 富士電機システムズ株式会社 半導体モジュールおよびその製造方法
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010103231A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
JP6065973B2 (ja) 半導体モジュール
US20140029201A1 (en) Power package module and manufacturing method thereof
US20060272150A1 (en) Module and method for fabricating the same
JP4254527B2 (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2015009466A (ja) 電子装置およびその電子装置の製造方法
JP4967701B2 (ja) 電力半導体装置
JP2008141140A (ja) 半導体装置
CN113097173A (zh) 半导体封装及其制造方法
JP2015144216A (ja) 半導体装置及びその製造方法
JP5239736B2 (ja) 電子装置
JP2008198921A (ja) モジュール部品及びその製造方法
JP6354163B2 (ja) 回路基板および電子装置
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP5699006B2 (ja) 変速機制御装置及び電子回路装置
JP6666048B2 (ja) 回路基板装置
JP5691794B2 (ja) 電子制御装置
JP6945513B2 (ja) 電子制御装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2005332918A (ja) 電子装置
JP2015018860A (ja) 半導体パッケージの製造方法
JP2015106649A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees