JP5239217B2 - 半導体実装基板の製造方法 - Google Patents

Description

本発明は、感光性レジストを用いて回路パターンを形成する半導体実装基板の製造方法に関する。

従来、アディティブ法による半導体実装基板の製造方法では、絶縁性基材の表面に導電層を有する基板材料として、キャリアフィルムと感光性レジストフィルムとカバーフィルムの３層で構成されるドライフィルムを用いて、先ず、キャリアフィルムを剥がしながら基板材料の導電層上にこれをラミネートする。次に、露光工程を経て、ネガティブ型レジストでは露光部分が硬化する。そして、カバーフィルムを剥離し、現像工程を経ることで硬化したレジストが残り、未硬化部分のレジストが除去される。このようにして、レジストにより所定のパターンを形成した後、レジスト間（レジストが除去された部分）に導電性金属層をめっきにより形成し、レジストを剥離し、レジストの剥離により現れた導電層をエッチング処理により除去することで、半導体実装基板を得ていた。

しかし、現像後に未硬化レジストが除去された導電層面には、レジストの残滓が僅かに残るため、めっきにより形成された導電性金属層の密着性が低下する原因となっていた。このように密着性が低下すると、接合面積が小さいファインピッチの要求には対応できないという状況になっていた。

本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的とするところは、従来のアディティブ法の適用に当たり、レジストパターン間に形成される導電性金属層を安定且つ、高密着性が得られるようにした半導体実装基板の製造方法を提供することにある。

上記目的を達成するため、本発明による半導体基板の製造方法は、基板材料上に所定の回路パターンを形成する、セミアディティブ法による半導体実装基板の製造方法において、導電層の厚さが０．００１ｍｍの感光性レジストが塗布された前記基板材料にマスクを被せて露光し現像し、現像した後、露出した導電層を溶解するエッチング液により現像後に残存している導電層表面の不純物と共に導電層をおよそ０．０００５ｍｍ溶解し、導電層の上にめっきにより形成される導電性金属層との接着面積を増加させることを特徴とする。

本発明によれば、セミアディティブ法により形成していた、導電性金属層の接着面積を増加させることが可能となり、半導体素子と半導体実装基板の十分な接合強度を提供することができる。

以下、本発明の実施の形態を実施例に基づき説明する。
本発明による半導体実装基板の製造方法は、絶縁性基材の表面に導電層を有する長尺状の複合材料を用いて、この複合材料の両縁部に位置決め孔となる開口部を所定のピッチで形成する工程と、キャリアフィルムと感光性レジストフィルムとカバーフィルムで構成される帯状ドライフィルムを用いて、キャリアフィルムを剥がしながら複合材料にラミネートする工程と、ドライフィルムがラミネートされた複合材料を用いて、複合材料に開口されている位置決め孔を基準として所定のパターンを露光した後、現像してパターンを形成する工程と、露出した導電層を僅かにエッチングした後、レジストパターン間に硫酸銅水溶液による電解銅めっきの導電性金属層を形成する工程と、形成したレジストパターンを剥離する工程と、レジストパターンを剥離して現れた導電層を除去する工程を備えたことを特徴としている。

通常、レジストを紫外光により露光し、所定の回路パターンを硬化させた後現像を行うと、現像液中のスカム等の有機物が導電層表面に僅かながら付着する。また、紫外光により露光され硬化したレジストも、現像液やその後の水洗により僅かながら溶解するが、導電層近傍のレジストの溶解速度とそれよりも離れた部分のレジストの溶解速度よりも遅いため、薄いレジスト層が不導体層として導電層の上に残滓として残る。そこで、薄く導電層の上に残るこれら不導体層を、導電層と共に溶解除去する。

次に、本発明による半導体実装基板の製造方法の一実施例を説明する。
本発明の方法では、まず位置決め孔形成工程によって、幅２５０ｍｍ、絶縁層厚さ０．０３８ｍｍ、導体層０．００1ｍｍの複合材料の両縁部に孔間距離２４０ｍｍで一対の位置決め孔として直径０．５ｍｍの穿孔を材料送りピッチ３０ｍｍで行った。

次に、この材料の孔間に幅２２０ｍｍのドライフィルムレジスト（日立化成製RY-3315）を真空ラミネートした後、露光工程でラミネートされたレジスト上に、形成した位置決め孔を基準として位置合わせし、ガラスマスク上から紫外線を照射してガラスマスクに形成されたパターン形状を感光性フィルム上に写し、レジストに３０μｍピッチの回路パターンを形成した材料を準備した。

次に、カバーフィルムを剥離して、１％炭酸ナトリウム溶液にて現像を行った後、硫酸過酸化水素水溶液により、現像によってレジストに形成された導電層をおよそ０．０００５ｍｍだけエッチングし、そして、硫酸銅水溶液による電気めっきによりレジストパターン間に導電性金属層を形成した。

この後、２％水酸化ナトリウム溶液によりレジスト層を剥離し、電気銅めっき時のカソードとなった導体層を、硫酸過酸化水素系のエッチング液により除去し、所望の導体回路を形成した。

このようにして製造された実装基板を用いて接続端子の引き剥がし強度を測定したところ、４５０Ｎ／ｍから６５０Ｎ／ｍと密着力の向上が確認された。

Claims (1)

1. 基板材料上に所定の回路パターンを形成する、セミアディティブ法による半導体実装基板の製造方法において、導電層の厚さが０．００１ｍｍの感光性レジストが塗布された前記基板材料にマスクを被せて露光し現像し、レジストパターンの現像後に、エッチング液により現像後に残存している前記導電層表面の不純物と共に前記導電層をおよそ０．０００５ｍｍ溶解し、前記導電層の上にめっきにより形成される導電性金属層との接着面積を増加させることを特徴とする半導体実装基板の製造方法。