JP5236243B2

JP5236243B2 - Ｒｆタグ

Info

Publication number: JP5236243B2
Application number: JP2007267761A
Authority: JP
Inventors: 清加藤; 麻美田所
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-10-18
Filing date: 2007-10-15
Publication date: 2013-07-17
Anticipated expiration: 2027-10-15
Also published as: JP2008123502A

Description

本発明は無線通信によりデータの交信（受信、送信）を行うＲＦタグに関する。本発明は、特に無線通信において大電力を受信した場合にＲＦタグのチップ本体の素子の劣化や破壊を防止する保護回路を具備するＲＦタグに関する。

近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用したＲＦタグ（以下、本明細書においてはカード型、チップ型等の形状を問わず総称してＲＦタグという）による個体識別技術が注目を集めている。ＲＦタグは、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦＩＤタグ、無線タグ、電子タグとも呼ばれる。無線チップを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。

ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、ＲＦタグ等の送受信器との間を無線でデータのやりとりをする通信システムである。

無線通信システムでは、リーダ／ライタとＲＦタグとが物理的に接続されている必要がない。つまり、リーダ／ライタが指定する領域にＲＦタグが存在しさえすれば、リーダ／ライタはＲＦタグと通信し、ＲＦタグとデータのやりとりをおこなうことができる。

リーダ／ライタとＲＦタグ間においては、通信距離を伸ばすためにリーダ／ライタからＲＦタグへの電力供給効率を高める研究開発が盛んである（例えば特許文献１を参照）。
特開２００６−５６５１号公報

一方、無線通信システムにおいては、リーダ／ライタにより複数のＲＦタグを同時に読み取る場合、リーダ／ライタとそれぞれのＲＦタグとの間の距離（以下、通信距離と記す）は全く同じではない。また、ＲＦタグが貼り付けられた商品をカートンに詰めてフォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合もあり得る。

一般に電力は、電力が放射される点から電力が測定点までの距離の二乗に比例して減衰する。つまり、通信距離によってリーダ／ライタからＲＦタグへ供給される電力は異なる。

そのため、特にリーダ／ライタとＲＦタグが接触しているときなど通信距離が極端に短い場合には、ＲＦタグに大電力が供給されてしまう。大電力がＲＦタグに供給されてしまった場合、ＲＦタグはリーダ／ライタからの信号を正確に復調できずに誤動作し、ＲＦタグの内部素子が劣化する。また最悪の場合には、ＲＦタグ自体が破壊されたりする可能性がある。

本発明は、以上のような問題を鑑みてなされたものであり、通信距離が極端に短い場合でもＲＦタグが正常に動作し、かつ、信頼性の高いＲＦタグを提供することを課題とする。

本発明は、上記の問題を鑑みなされたものである。本発明は、無線通信によりデータの交信を行うＲＦタグにおいて、外部より供給される電力と基準となる電力との比較を行う比較回路と、前記比較回路において前記外部より供給される電力が前記基準となる電力に対し高い場合に動作する保護回路部と、を有することを特徴とする。

本発明のＲＦタグの一は、外部より供給される電力と、基準となる電力との比較を行う比較回路と、比較回路において外部より供給される電力が基準となる電力に対し高い場合に動作する保護回路部と、を有することを特徴とする。

また別の本発明のＲＦタグの一は、データを処理するロジック回路部に電力を供給する電源回路部に外部より供給される電力と、基準となる電力との比較を行う比較回路と、比較回路において外部より供給される電力が基準となる電力に対し高い場合に動作する保護回路部と、を有することを特徴とする。

また別の本発明のＲＦタグの一は、外部より供給される電力と、基準となる電力との比較を行う比較回路と、スイッチおよび負荷を有する保護回路部とを有し、比較回路において外部より供給される電力が基準となる電力に対し高い場合に、スイッチをオンにすることで保護回路部を動作させることを特徴とする。

また別の本発明のＲＦタグの一は、データを処理するロジック回路部に電力を供給する電源回路部に外部より供給される電力と、基準となる電力との比較を行う比較回路と、スイッチおよび負荷を有する保護回路部とを有し、比較回路において外部より供給される電力が基準となる電力に対し高い場合に、スイッチをオンにすることで保護回路部を動作させることを特徴とする。

なお本発明におけるＲＦタグは、アンテナを有し、外部から供給される電力は、アンテナより供給されるものであってもよい。

なお本発明におけるＲＦタグはアンテナ、入力回路部、ロジック回路部を有し、比較回路及び保護回路部は、入力回路部に設けられていてもよい。

なお本発明におけるＲＦタグはバッテリーを有し、バッテリーを充電するために外部より供給される電力と、基準となる電力との比較を行う充電用比較回路と、充電用比較回路において外部より供給される電力が基準となる電力に対し高い場合に動作する充電用保護回路部と、を有する構成でもよい。

なお本発明におけるＲＦタグはバッテリーを有し、バッテリーを充電するために外部より供給される電力と、基準となる電力との比較を行う充電用比較回路と、スイッチと、負荷を有する充電用保護回路部とを有し、充電用比較回路において外部より供給される電力が基準となる電力に対し高い場合に、充電用保護回路部におけるスイッチをオンにすることで充電用保護回路部を動作させる構成でもよい。

なお、本明細書において接続されているとは、電気的に接続されているものとする。

本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体とのインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ライタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させることができる。

以下に、本発明の実施の形態及び実施例を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態及び実施例を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）

本発明の第１実施形態について図１を用いて説明する。

本発明のＲＦタグは図１に示すとおり、回路部１１と、整流回路１５と、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳを比較するための手段である比較回路１２と、保護回路部１０を有する。保護回路部１０は、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳと比較した結果をうけてオン又はオフするようなスイッチ１３と、負荷１４を有する。

図１の保護回路部１０において、スイッチ１３と＋Ｖ端子の間に入力インピーダンスを変化させるような負荷１４を有している。なお保護回路部１０において、負荷１４はスイッチ１３と−Ｖ端子の間に配置しても良い。さらに保護回路部１０において、スイッチ１３自体の負荷を利用できる場合は、負荷１４はなくても構わない。

図１の比較回路１２は、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳの電位を比較し、＋Ｖ端子から入力された電圧がＶ＿ＢＩＡＳより小さいときは、スイッチ１３をオフのままにし、＋Ｖ端子から入力された電圧がＶ＿ＢＩＡＳより大きいときは、スイッチ１３をオンにする。

すなわち、図１の保護回路部１０以外のインピーダンスがＺ_１であったとすると、スイッチ１３がオンの時、保護回路部１０のインピーダンスはＺ_２であり、入力インピーダンスはＺ_１とＺ_２の並列接続であらわされ、（（１／Ｚ_１＋１／Ｚ_２）^−１）となる。一方、保護回路部１０におけるスイッチ１３がオフの時、保護回路部１０のインピーダンスＺ_２は実質無限大であり、入力インピーダンスはＺ_１となる。

なお、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳとを必ずしも直接比較する必要はない。具体的には、図１１（ａ）、図１１（ｂ）を用いて説明する。

図１１（ａ）に示すように、入力電圧ＶＩＮが非常に大きい場合、＋Ｖ端子とーＶ端子との間に抵抗器Ｒ１および抵抗器Ｒ２を直列に接続し、抵抗器Ｒ１と抵抗器Ｒ２の接続地点の電位を入力電圧ＶＩＮ２とする。入力電圧ＶＩＮ２と基準電圧Ｖ＿ＢＩＡＳを比較回路１２において比較する方法をとっても良い。

また図１１（ｂ）に示すように、入力電圧ＶＩＮと比較回路１２との間に抵抗器Ｒ１を介すなどして、電流Ｉ_２を検出し、検出された電流Ｉ_２と基準電流Ｉ_１を電流比較回路１６において比較することも可能である。

たとえば、アンテナとＩＣチップを有するＲＦタグでは、アンテナで受信した電力を用いて内部回路を動作させる。

図１において＋Ｖと記した端子にアンテナの＋端子が接続され、−Ｖと記した端子にアンテナの−端子が接続される。アンテナで受信した電力は、チップ本体内部へ伝達され、内部回路が動作する。このとき、リーダ／ライタとＲＦタグとの間の距離（以下、通信距離と記す）が極端に短く、アンテナで受信した電力が大きすぎた場合、すなわち、入力電圧ＶＩＮが非常に大きい場合は、スイッチ１３をオンにし、保護回路部１０のインピーダンスがＺ_２となる。このとき、チップ本体の入力インピーダンスはＺ_１とＺ_２の並列接続であらわされ、（（１／Ｚ_１＋１／Ｚ_２）^−１）となる。図１の構成とすることで、アンテナとチップ本体とのインピーダンス整合がずれ、アンテナが大電力を受け取ったとしてもＲＦタグ内部へはあまり伝達されないようにすることができる。したがって、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させることができる。

そのため本発明を用いることで、ＲＦタグに大電力が供給されてしまった場合には、ＲＦタグを構成するアンテナとチップ本体とのインピーダンス整合を意図的にずらし、アンテナが大電力を受け取ったとしてもＲＦタグ内部へはあまり伝達されないようにすることができる。したがって、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させることができる。

本発明の第１実施例について図２を用いて説明する。

本発明のＲＦタグ１００は、リーダ／ライタからの電力およびデータを受信するためのアンテナ１１２と、入力回路部１２１およびロジック回路部１２２からなるチップ本体１２０と、を有する。なお、アンテナ１１２は、チップ本体１２０とは別に作製し、別の工程にて接続してＲＦタグを形成することができる。より良くは、アンテナ１１２とチップ本体１２０は同じ工程で形成されることが好ましい。

ＲＦタグ１００の入力回路部１２１は、アンテナ１１２から受信した電力を交流から直流へ変換するための整流回路部１０３と、安定した電圧を内部回路へ供給するための定電圧電源回路部１０４と、アンテナ１１２から受信した電力が過剰であった場合、内部回路を保護するための保護回路部１０１（リミッタ回路部ともいう）と、保護回路部１０１を動作させるかどうかを制御するための保護回路制御回路部１０２と、内部回路へ供給するクロック信号を生成するためのクロック生成回路部１０５と、アンテナ１１２から受信したデータをデジタル信号へ復調するための復調回路部１０６と、符号化されたデータを変調するための変調回路部１１１と、を有する。なお、図２の保護回路制御回路部１０２は、図１の比較回路１２に相当する。

また、ＲＦタグ１００のロジック回路部１２２は、復調回路部で復調されたデータを解析する命令解析部と復調されたデータが正常に受信できたかどうかを判定するための判定回路部１０７と、記憶装置１０８（以下、メモリと記す）と、メモリを制御するためのコントローラ回路部１０９と、データを符号化するための符号化回路部１１０と、を有する。

本発明の第１実施例に係る入力回路部の構成について図３を用いて詳細に説明する。

図３において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回路部１２２内の符号化回路部へ入力される。定電圧電源回路部１０４は、整流回路部１０３において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化された電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロック信号を供給している。

整流回路部１０３は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容量３０２を充電するためのダイオード３０１と、−Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容量３０４を充電するためのダイオード３０３と、ダイオード３０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。

ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続されている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されている。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続されている。本明細書において、整流回路部１０３の出力端子をＶＩＮ端子と呼ぶ。

また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電するための抵抗３０５を備える場合には、抵抗３０５の一端はＶＩＮ端子に接続され、他端は−Ｖ端子に接続される。

また本実施例において、整流回路部１０３は半波２倍圧整流回路と呼ばれる回路構成を採用した場合について説明したが、これに限らず半波４倍圧整流回路や半波６倍圧整流回路や全波整流回路などを用いてもよい。

以下に図３に示した保護回路部１０１および保護回路制御回路部１０２について詳しく説明する。

保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位の変化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。

保護回路部１０１は、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の入力インピーダンスを変化させるための負荷２０１と、を有する。

負荷２０１は、保護回路制御回路部１０２の出力（ノードｑの電位）に基づいてチップ本体１２０の入力インピーダンスの変化量を制御する。たとえば、負荷２０１は、容量素子、抵抗、インダクタ等で構成される。

抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に接続されている。図３において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている。図３においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続されている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、他端を＋Ｖ端子に接続されている。

図３において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこれに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。

なお、ダイオード２０７およびダイオード３０１、ダイオード３０３は、必ずしもダイオード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。

図３において、通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回路部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。

また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ２０３はオフであり、ノードｑの電位は−Ｖ端子の電位よりトランジスタ２０４のしきい値電圧分だけ高い電位のまま一定である。

トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており、トランジスタ２０２はオフしている。よって、負荷２０１に電流はほとんど流れずチップ本体１２０の入力インピーダンスは変化しない。したがって、ＲＦタグ１００は通常動作する。

通信距離が極端に短く、ＲＦタグへ大電力が供給されてしまった場合、ノードｐの電位がダイオード２０７のしきい値電圧より高くなるとダイオード２０７に電流が流れるため、ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンする。

トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。ノードｑの電位がトランジスタ２０２のしきい値電圧以上になるとトランジスタ２０２がオンして、負荷２０１に電流が流れる。

負荷２０１に電流が流れると、チップ本体１２０のインピーダンスが変化する。

チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２とチップ本体１２０とのインピーダンス整合がずれるということを意味する。言い換えれば、反射係数が大きくなるということである。

一般に、電力を供給する側の出力インピーダンスと電力を受け取る側の入力インピーダンスの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１２が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１２とチップ本体１２０とのインピーダンス整合を合わせる必要がある。

本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給されてしまった場合には、負荷２０１に電流を流してチップ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらす。このため、アンテナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させることができる。

以下に、本実施例で説明したＲＦタグの入力インピーダンス測定結果を示す。

本実施例を適用したＲＦタグの入力インピーダンス測定環境を図９に示す。

本測定は、ネットワークアナライザ９０１（ＡｇｉｌｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ社製Ｎ５２３０Ａ）と、アンプ９０２（Ｒ＆Ｋ社製ＲＫ−Ａ２５０Ｌ−ＳＭＡ）と、サーキュレータ９０３（ＮＯＶＡＭＩＣＲＯＷＡＶＥ社製０１００ＣＡＳ）と、をそれぞれ同軸ケーブル９０４で接続し、電波シールドボックス９０５内に設置されたマニュアルプローバに高周波測定用プローブ９０６（ＣＡＳＣＡＤＥＭＩＣＲＯＴＥＣＨ社製ＡＣＰ４０−ＬＷ−ＧＳＧ−２００）を設置しておこなった。

なお、サーキュレータ９０３は３つの端子を有し、それぞれの端子を端子１，端子２，端子３とすると、端子１から入力された信号は端子２にのみ出力され、端子２から入力された信号は端子３にのみ出力され、端子３から入力された信号は端子１にのみ出力される。本測定では、端子３を５０Ω終端し、端子１に入力された信号が端子２から出力されるだけのアイソレータとして用いた。また、測定サンプル９００の入力インピーダンスによっては、測定サンプル９００へ入力されるはずの電力が反射されてしまうことがある。このような場合に備え、アンプ９０２を保護する目的でアッテネータ９０７（ヒロセ電機社製ＡＴ−１００３）を介して接続した。

本実施例を適用したＲＦタグの入力インピーダンス測定結果を示すグラフを図１０（ａ）乃至図１０（ｄ）に示す。

図１０（ａ）は負荷として容量素子を配置したＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、ＲＦタグの入力インピーダンスを５０Ωで規格化したスミスチャートである。また、図１０（ｂ）は負荷として抵抗素子を配置したＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、ＲＦタグの入力インピーダンスを５０Ωで規格化したスミスチャートである。

いずれも、入力電力が大きくなっていくにつれて、ＲＦタグの入力インピーダンスが５０Ωに近づいていった。

図１０（ｃ）は負荷として容量素子を配置したＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、入力電力に対するＳ１１をプロットしたグラフである。また、図１０（ｄ）は負荷として抵抗素子を配置したＲＦタグに関して、周波数９１５ＭＨｚのとき入力電力を−２ｄＢｍから１８ｄＢｍまで高くしていったときの、入力電力に対するＳ１１をプロットしたグラフである。

入力電力が１３ｄＢｍまでは、入力電力が大きくなっていくにつれて、Ｓ１１が徐々に減少した。入力電力が１４ｄＢｍ程度のとき、Ｓ１１は急激に変化した。入力電力が１５ｄＢｍ以上になると、Ｓ１１は、また徐々に減少した。以上より、入力電力１４ｄＢｍ以上のとき、トランジスタ２０２がオンしてＲＦタグの入力インピーダンスは大きく変化したことがわかる。

ＲＦタグの入力インピーダンスが大きく変化するときの入力電力値を調整したい場合には、ノードｐを所望の電位になるように設計すればよい。また、ＲＦタグの入力インピーダンスの変化量を調整したい場合には、トランジスタ２０２に流れる電流量や負荷２０１の大きさを所望の値になるように設計すればよい。

本実施例を適用したＲＦタグを構成するチップとアンテナとの整合度を示すグラフを図１０（ｅ）、図１０（ｆ）に示す。

なお、本明細書において整合度とは、デバイスへある電力が供給されたときの供給された電力Ｐ_１と実質的にデバイス内部へ伝達された電力Ｐ_２の比を表す。Ｐ_２は該デバイスの入力インピーダンスを測定して得られた反射係数を考慮して算出することができる。

図１０（ｅ）は負荷として容量素子を、図１０（ｆ）は負荷として抵抗素子をそれぞれ配置したＲＦタグの供給電力に対する整合度を表すグラフである。

入力電力が６ｄＢｍのときを基準とし、このときの整合度を０ｄＢとした。入力電力が１３ｄＢｍまでは、入力電力が大きくなるにつれて、整合度は徐々に小さくなっていった。入力電力が１４ｄＢｍ程度のとき、整合度は急激に悪くなった。入力電力が１６ｄＢｍ以上になると、整合度は−９ｄＢ以下となった。以上より、入力電力が１４ｄＢｍ以上のとき、アンテナで受信した電力は反射されＲＦタグ内部には伝達されない割合が徐々に高くなり、入力電力が１６ｄＢｍ以上になると、アンテナで受信した電力はほぼ全て反射されＲＦタグ内部にはほとんど伝達されないことがわかる。

一般に、アンテナのインピーダンスは入力電力にあまり依存しない。つまり、図１０（ｅ）、図１０（ｆ）に示したグラフは、ＲＦタグが正常動作するのに必要な最低動作電力を印加したときのＲＦタグの入力インピーダンスとアンテナのインピーダンスとが１００％整合（マッチング）するように設計した場合、入力電力を変化させることで、ＲＦタグとアンテナのインピーダンス整合がどのくらい変化するのかを表している。

前記測定により、本実施例において説明した回路構成を有するＲＦタグにおいて、入力電力に対するチップ本体の入力インピーダンスの変化を実際に観察することができた。チップ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらすことができたため、アンテナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されず、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させることができた。

以上説明したように本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体とのインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ライタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させることができる。

本発明の第１実施例に係る入力回路部の変形例として、図３の負荷２０１をなくすこともできる。

負荷２０１をなくしたときでも、トランジスタ２０２がオンするかオフするかつまり、トランジスタ２０２に電流が流れるか流れないかによってチップ本体１２０のインピーダンスは変化する。チップ本体１２０のインピーダンスを変化させたい度合いによってトランジスタ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２のサイズはチップ本体１２０のインピーダンスが充分変化するような電流量を流すことができるように設計すればよい。

よって、負荷２０１がない場合でも、トランジスタ２０２に電流を流すことでチップ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらすことができる。このため、アンテナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させることができる。

また、本実施例は、他の実施の形態及び実施例の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップ本体とのインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ライタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊することなく、ＲＦタグを正常に動作させることができる。

本発明の第１実施例に係る入力回路部の別の変形例として、整流回路部３００の容量３０４とダイオード３０１の間に保護回路部を配置してもよい。

本発明の第３実施例に係る入力回路部について図４を用いて説明する。

図４において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回路部１２２内の符号化回路部へ入力される。定電圧電源回路部１０４は、整流回路部３００において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化した電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロック信号を供給している。

整流回路部３００は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容量３０２を充電するためのダイオード３０１と、−Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容量３０４を充電するためのダイオード３０３と、ダイオード３０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。

ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続されている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されている。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続されている。本明細書において、整流回路部３００の出力端子をＶＩＮ端子と呼ぶ。

以下、図４に示す保護回路部１０１および保護回路制御回路部１０２の構成について詳しく説明する。

保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。

抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に接続されている。図４において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている。図４においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続されている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。負荷２０１は、一端はトランジスタ２０２のドレイン電極と接続され、他端は＋Ｖ端子に接続されている。

図４において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこれに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。

図４において通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回路部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。

本発明の第３実施例に係る入力回路部の変形例として、図４の負荷２０１はなくすこともできる。

負荷２０１がないときでも、トランジスタ２０２がオンするかオフするかつまり、トランジスタ２０２に電流が流れるか流れないかによってチップ本体１２０のインピーダンスは変化する。チップ本体１２０のインピーダンスを変化させたい度合いによってトランジスタ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２のサイズはチップ本体１２０のインピーダンスが充分変化するような電流量を流すことができるように設計すればよい。

本発明の第５実施例に係る入力回路部について図５を用いて説明する。

図５において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０において符号化された信号を入力され、負荷変調をおこなう。復調回路部１０６は、＋Ｖ端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回路部１２２内部の符号化回路へ入力される。定電圧電源回路部１０４は、整流回路部５００において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化した電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロック信号を供給している。

以下、図５に示す保護回路部１０１および保護回路制御回路部１０２の構成について詳しく説明する。

保護回路制御回路部１０２は、定電圧電源回路部１０４で生成された基準電圧（Ｖ＿ＢＩＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。保護回路部１０１は、ノードｑの電位が変化することで制御され、＋Ｖ端子より−Ｖ端子の方が高電位のとき、容量５０４へ電荷を供給するためのトランジスタ２０８を有する。

整流回路部５００は、＋Ｖ端子より入力された交流電源を直流電源へ変換（整流）し、容量５０２を充電するためのダイオード５０１と、ダイオード５０１において整流された直流電源電圧を保持するための容量５０２と、＋Ｖ端子より入力された電波を検波し、トランジスタ２０８から供給される電荷を保持するための容量５０４と、を有する。また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電するための抵抗５０５を備えることが好ましい。

ダイオード５０１の出力端子は容量５０２に接続され、入力端子は容量５０４に接続されている。容量５０２の一端はダイオード５０１に接続され、他端は−Ｖ端子に接続されている。容量５０４の一端は＋Ｖ端子に接続され、他端はトランジスタ２０８に接続されている。本明細書において、整流回路部５００の出力端子をＶＩＮ２端子と呼ぶ。

また、ＲＦタグでは、リセット（非動作）時にチップ本体１２０内部に蓄積された電荷を放電するための抵抗５０５を備える場合には、抵抗５０５の一端はＶＩＮ２端子に接続され、他端は−Ｖ端子に接続される。

ダイオード２０７およびダイオード５０１は、必ずしもダイオード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。

抵抗２０６の一端はＶＩＮ２端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に接続されている。図５において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている。図５においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０８のゲート電極に接続されている。トランジスタ２０８は、ゲート電極をトランジスタ２０４のドレイン電極と接続され、図５においてｓと表記した電極を−Ｖ端子に接続され、図５においてｄと表記した電極を整流回路部５００の容量５０４の一端と接続されている。

図５において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこれに限らず、通常動作時（保護回路部１０１を動作させたくないとき）にノードｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。

通信距離が適切であり、ＲＦタグが正常動作している場合、定電圧電源回路部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。

トランジスタ２０４のドレイン電極はトランジスタ２０８のゲート電極に接続されており、トランジスタ２０８はオフしている。よって、チップ本体１２０の入力インピーダンスは変化せず、ＲＦタグ１００は通常動作する。

トランジスタ２０３がオンしてノードｑに電流が流れ込むと、ノードｑの電位はあがる。ノードｑの電位がトランジスタ２０８のしきい値電圧以上になるとトランジスタ２０８がオンする。このとき、トランジスタ２０８のソース電極とドレイン電極との間に流れる電流の向きは入力電力によって反転する。ドレイン電極の電位がソース電極の電位より低いとき電流はｓからｄの方向へ流れるので、容量５０２が充電される。また、ドレイン電極の電位がソース電極電位より高いとき電流はｄからｓの方向へ流れるので、ダイオード５０１に流れる電流量が少なくなる。

また、図５においてトランジスタ２０８のｓからｄの方向へ電流が流れると、電流が流れていないときに比べてチップ本体１２０のインピーダンスが変化する。

一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダンスの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１２が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１２とチップ本体１２０とのインピーダンス整合を合わせる必要がある。

本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給されてしまった場合には、トランジスタ２０８のソース端子からドレイン端子の方向へ電流を流してチップ本体１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらす。このため、アンテナ１１２が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させることができる。

本発明の第６実施例について図６を用いて説明する。

本発明のＲＦタグ４００は、リーダ／ライタからの電力およびデータを受信するためのアンテナ１１３と、バッテリー４０１と、バッテリー４０１の充放電を制御するための充電回路部１２３と、を有する。

充電回路部１２３は、整流回路部６００において整流された電源電圧をモニタし、バッテリー４０１の充電状況を管理するための充電機構制御回路部４１０と、アンテナ１１３から受信した電力を交流から直流へ変換するための整流回路部６００と、アンテナ１１３から受信した電力が大過剰であった場合、内部回路を保護するための充電用保護回路部１０１ｂと、充電用保護回路部１０１ｂを動作させるかどうかを制御するための充電用保護回路制御回路部１０２ｂ（充電用比較回路ともいう）と、を有する。

なお、アンテナ１１３と充電回路部１２３およびバッテリー４０１とは別に作製し、別の工程にて接続してＲＦタグを形成することができる。より良くは、アンテナ１１３と充電回路部１２３およびバッテリー４０１とが同じ工程で形成されることが好ましい。

本明細書においてバッテリーとは、充電することで連続使用時間を回復することができる電池のことをいう。

バッテリーは、たとえば、リチウム電池、より好ましくはゲル状電解物質を用いるリチウムポリマー電池やリチウムイオン電池のようなシート状に形成されたものが好ましい。シート状に形成された電池を用いることで、小型化（薄型化）が可能である。もちろん、充電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池、ニカド電池などの充電放電可能な電池であっても良いし、また、大容量のコンデンサなどを用いても良い。

本発明の第６実施例に係る充電回路部の構成について図７を用いて説明する。

図７において、＋Ｖ２と記した端子はアンテナ１１３の＋端子に接続し、−Ｖ２と記した端子はアンテナ１１３の−端子に接続されている。充電機構制御回路部４１０は、整流回路部６００において整流された電源ＶＩＮ２が入力され、定電圧化した電源電圧ＶＤＤ２と基準電圧Ｖ２＿ＢＩＡＳを出力する。定電圧化した電源電圧ＶＤＤ２はバッテリー４０１へ供給される。基準電圧Ｖ２＿ＢＩＡＳは充電用保護回路制御回路部１０２ｂへ供給される。

整流回路部６００は、＋Ｖ２端子より入力された交流電源を直流電源へ変換（整流）し、容量６０２を充電するためのダイオード６０１と、−Ｖ２端子より入力された交流電源を直流電源へ変換（整流）し、容量６０４を充電するためのダイオード６０３と、ダイオード６０１において整流された直流電源電圧を保持するための容量６０２と、＋Ｖ２端子より入力された電波を検波し、ダイオード６０３において整流された電荷を保持するための容量６０４と、を有する。

ダイオード６０１の出力端子は容量６０２に接続され、入力端子は容量６０４に接続されている。容量６０２の一端はダイオード６０１に接続され、他端は−Ｖ２端子に接続されている。ダイオード６０３の出力端子は容量６０４に接続され、入力端子は−Ｖ２端子に接続されている。容量６０４の一端は＋Ｖ２端子に接続され、他端はダイオード６０３に接続されている。本明細書において、整流回路部６００の出力端子をＶＩＮ３端子と呼ぶ。

以下に充電用保護回路部１０１ｂおよび充電用保護回路制御回路部１０２ｂについて詳しく説明する。

充電用保護回路制御回路部１０２ｂは、充電機構制御回路部４１０で生成された基準電圧（Ｖ２＿ＢＩＡＳ）によって駆動するトランジスタ２０４と、位相補償容量２０５と、ノードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位が変化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。

充電用保護回路部１０１ｂは、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２０２と、トランジスタ２０２がオンしたときに電流が流れ、チップ本体１２０の入力インピーダンスを変化させるための負荷２０１と、を有する。

負荷２０１は、充電用保護回路制御回路部１０２ｂの出力（ノードｑの電位）に基づいてチップ本体１２０の入力インピーダンスの変化量を制御する。たとえば、容量素子や抵抗やインダクタなどである。

抵抗２０６の一端はＶＩＮ３端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ２端子に接続されている。図７において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極をＶＩＮ２端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極を充電機構制御回路部４１０の基準電圧（Ｖ２＿ＢＩＡＳ）出力端子に接続され、ソース電極を−Ｖ２端子に接続され、ドレイン電極をトランジスタ２０３と接続されている。図７においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。トランジスタ２０４のソース端子とドレイン端子の間には容量２０５が接続されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続されている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続され、ソース電極を−Ｖ２端子に接続され、ドレイン電極を負荷２０１と接続されている。負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、他端を＋Ｖ２端子に接続されている。

図７において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこれに限らず、通常動作時（充電用保護回路部１０１ｂを動作させたくないとき）にノードｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。

なお、ダイオード２０７およびダイオード６０１、ダイオード６０３は、必ずしもダイオード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。

通信距離が適切であり、ＲＦタグが正常動作している場合、充電機構制御回路部４１０の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ２＿ＢＩＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。

また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ２０３はオフであり、ノードｑの電位は−Ｖ２端子の電位よりトランジスタ２０４のしきい値電圧分だけ高い電位のまま一定である。

トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており、トランジスタ２０２はオフしている。よって、チップ本体１２０の入力インピーダンスは変化せず、ＲＦタグ４００は通常動作する。

アンテナ１１３側からみた充電回路部１２３の入力インピーダンスが変化するということは、アンテナ１１３と充電回路部１２３とのインピーダンス整合がずれるということを意味する。言い換えれば、反射係数が大きくなるということである。

一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダンスの整合がずれると反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１３が受け取った電力を充電回路部１２３へ効率良く伝達するためには、アンテナ１１３と充電回路部１２３とのインピーダンス整合を合わせる必要がある。

本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給されてしまった場合には、負荷２０１に電流を流して充電回路部１２３のインピーダンスを変化させ、アンテナ１１３とのインピーダンス整合を意図的にずらす。このため、アンテナ１１３が大電力を受け取ったとしても充電回路部１２３内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなくバッテリー４０１を充電することができる。

本発明の第７実施例について図８を用いて説明する。

本発明のＲＦタグ７００は、リーダ／ライタからの電力およびデータを受信するためのアンテナ１１２と、バッテリー４０１を充電するのに必要な電波を受信するためのアンテナ１１３と、入力回路部１２１およびロジック回路部１２２および充電回路部１２３からなるチップ本体１２０と、を有する。なお、アンテナ１１２は、チップ本体１２０とは別に作製し、後工程にてアンテナとチップ本体を一体形成することができる。より良くは、アンテナ１１２とチップ本体１２０は一体形成されることが好ましい。

ＲＦタグ７００の入力回路部１２１は、アンテナ１１２から受信した電力を交流から直流へ変換するための整流回路部１０３と、安定した電圧を内部回路へ供給するための定電圧電源回路部１０４と、アンテナ１１２から受信した電力が大過剰であった場合、内部回路を保護するための保護回路部１０１と、保護回路部１０１を動作させるかどうかを制御するための保護回路制御回路部１０２と、内部回路へ供給するクロック信号を生成するためのクロック生成回路部１０５と、アンテナ１１２から受信したデータをデジタル信号へ復調するための復調回路部１０６と、符号化されたデータを変調するための変調回路部１１１と、を有する。

また、ＲＦタグ７００のロジック回路部１２２は、復調回路部１０６で復調されたデータを解析する命令解析部と復調されたデータが正常に受信できたかどうかを判定するための判定回路部１０７と、記憶装置（以下、メモリと記す）１０８と、メモリを制御するためのコントローラ回路部１０９と、データを符号化するための符号化回路部１１０と、を有する。

本実施例の入力回路部１２１には、前記第１実施例乃至第５実施例いずれの構成例においても併用することができる。また、入力回路部１２１にて用いた保護回路部１０１および保護回路制御回路部１０２は接続せず、以下に説明する充電回路部１２３のみを接続しても良い。以下に、第１実施例の入力回路部１２１を用いた場合について図３を用いて説明する。

図３において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。変調回路部１１１は、符号化回路部１１０において符号化された信号を入力され、負荷変調を行う。復調回路部１０６は、＋Ｖ端子から入力された電波を復調し、復調後の信号を出力する。復調後の信号はロジック回路部１２２内部の符号化回路へ接続されている。

定電圧電源回路部１０４は、整流回路部１０３において整流された電圧ＶＩＮと−Ｖ端子の電圧が入力され、定電圧化した電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護回路制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子の電圧が入力され、基準クロック信号を出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロック信号を供給している。

以下に保護回路部１０１および保護回路制御回路部１０２について詳しく説明する。

負荷２０１は、保護回路制御回路部１０２の出力（ノードｑの電位）に基づいてチップ本体１２０の入力インピーダンスの変化量を制御する。たとえば、容量素子や抵抗やインダクタなどである。

抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に接続されている。図３において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極をＶＩＮ端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極を定電圧電源回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極をトランジスタ２０３と接続されている。図３においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。トランジスタ２０４のソース端子とドレイン端子の間に容量２０５が接続されている。また、トランジスタ２０４のドレイン電極は、トランジスタ２０２のゲート電極に接続されている。トランジスタ２０２は、ゲート電極をトランジスタ２０４のドレイン電極と接続され、ソース電極を−Ｖ端子に接続され、ドレイン電極を負荷２０１と接続されている。負荷２０１は、一端をトランジスタ２０２のドレイン電極と接続され、他端を＋Ｖ端子に接続されている。

また、本実施例の充電回路部１２３は前記第６実施例の構成を用いた場合について図７を用いて説明する。

充電回路部１２３は、バッテリー４０１と、整流回路部６００において整流された電源電圧をモニタし、バッテリー４０１の充電状況を管理するための充電機構制御回路部４１０と、アンテナ１１３から受信した電力を交流から直流へ変換するための整流回路部６００と、アンテナ１１３から受信した電力が大過剰であった場合、内部回路を保護するための充電用保護回路部１０１ｂと、充電用保護回路部１０１ｂを動作させるかどうかを制御するための充電用保護回路制御回路部１０２ｂ（充電用比較回路ともいう）と、を有する。

また、ノードｐの電位がダイオード２０７のしきい値電圧より低い場合は、トランジスタ２０３はオフであり、トランジスタ２０４のドレイン電圧は−Ｖ２端子と同電位のまま一定である。

トランジスタ２０４のドレイン電極はトランジスタ２０２のゲート電極に接続されており、トランジスタ２０２は常にオフしている。よって、負荷２０１に電流は流れずチップ本体１２０の入力インピーダンスは変化しない。したがって、ＲＦタグ７００は通常動作する。

負荷２０１に電流が流れると、チップ本体１２０のインピーダンスは変化する。

チップ本体１２０の入力インピーダンスが変化するということは、アンテナ１１２およびアンテナ１１３とチップ本体１２０とのインピーダンス整合がずれるということを意味する。言い換えれば、反射係数が大きくなるということである。

一般に、電力と供給する側の出力インピーダンスと電力を受け取る側の入力インピーダンスの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１２およびアンテナ１１３が受け取った電力をチップ本体１２０へ効率良く伝達するためには、アンテナ１１２およびアンテナ１１３とチップ本体１２０とのインピーダンス整合を合わせる必要がある。

本実施例においてもこの性質を利用する。通信距離が極端に短くＲＦタグに大電力が供給されてしまった場合には、負荷２０１に電流を流してチップ本体１２０のインピーダンスを変化させ、アンテナ１１２およびアンテナ１１３とのインピーダンス整合を意図的にずらす。このため、アンテナ１１２およびアンテナ１１３が大電力を受け取ったとしてもチップ本体１２０内部へはあまり伝達されないので、ＲＦタグの内部素子が劣化し、ＲＦタグ自体が破壊されたりすることなく動作させることができる。

また、本実施例を用いることで、通信距離が遠く、リーダ／ライタからの受信電波のみではＲＦタグの内部回路を動作させるのに必要な電力が得られない場合にも、バッテリーに充電された電源を利用してリーダ／ライタとの通信をすることができる。

また、バッテリーの充電容量が充分大きければ、ＲＦタグ７００の記憶装置として、たとえば、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などの揮発性メモリを搭載させることも可能になる。

また、本実施例ではアンテナ１１２およびアンテナ１１３を２種類使用している場合を示した。２種類のアンテナをそれぞれ異なる共振周波数を持つように設計することで、リーダ／ライタとの通信時以外にバッテリーを充電することができるようになる。

また、本発明の第６実施例に係る入力回路部の変形例として、アンテナ１１２とアンテナ１１３を同一のものとすることも可能である。

同一のアンテナをリーダ／ライタとの通信とバッテリー充電両方の用途で使用できるので、ＲＦタグのサイズを小型化することができる。

本実施例ではＲＦタグを構成するアンテナ及びトランジスタの作製例について述べる。

なお、本明細書において述べる無線通信によりデータの交信を行うＲＦタグは、半導体特性を利用することで機能しうる素子であるトランジスタ等を有する装置でもある。そのため、本明細書では、ＲＦタグを半導体装置と呼ぶこともある。

まず図１９に本発明のＲＦタグを構成する半導体素子のレイアウト図について示す。図１９に示すレイアウト図は、図３に示した回路図における保護回路部１０１及び保護回路制御回路部１０２に対応する箇所について示したものである。図１９には、一例として、抵抗素子で構成された負荷２０１、トランジスタ２０２、トランジスタ２０３。トランジスタ２０４、容量２０５、抵抗２０６、ダイオード２０７の各素子が配線によって接続されたレイアウト図について示している。図１９に示す、トランジスタ２０２、トランジスタ２０３、トランジスタ２０４の作製例について、以下、図１３乃至図１６を用いて詳細に説明し、当該トランジスタ上にアンテナを設ける例について説明する。また、特に本実施例で説明するトランジスタとしては、以下、絶縁基板上に形成された半導体膜によりトランジスタを作製する形態について説明する。

基板１６０１の一表面に剥離層１６０２を形成し、続けて下地となる絶縁膜１６０３および非晶質半導体膜１６０４（例えば非晶質珪素を含む膜）を形成する（図１３（Ａ））。剥離層１６０２、絶縁膜１６０３および非晶質半導体膜１６０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。

基板１６０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、シリコン基板と比較して集積回路部やアンテナを大きく形成した場合であっても、低コスト化を実現することができる。

なお、本工程では、剥離層１６０２を基板１６０１の全面に設けているが、必要に応じて、基板１６０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層１６０２を選択的に設けてもよい。また、基板１６０１に接するように剥離層１６０２を形成しているが、必要に応じて、基板１６０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１６０２を形成してもよい。

剥離層１６０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ_２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ_２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。

絶縁膜１６０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１６０１からの不純物の侵入を防止するブロッキング膜として機能する。

半導体膜１６０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１６０４としては、例えば、非晶質珪素膜を形成すればよい。

次に、非晶質の半導体膜１６０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質の半導体膜１６０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１６０４ａ〜１６０４ｄを形成し、当該半導体膜１６０４ａ〜１６０４ｄを覆うようにゲート絶縁膜１６０５を形成する（図１３（Ｂ））。

半導体膜１６０４ａ〜１６０４ｄの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって半導体膜１６０４ａ〜１６０４ｄを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。

レーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

次に、半導体膜１６０４ａ〜半導体膜１６０４ｄを覆うゲート絶縁膜１６０５を形成する。ゲート絶縁膜１６０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。

また、ゲート絶縁膜１６０５は、非晶質の半導体膜１６０４ａ〜半導体膜１６０４ｄに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ_２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。

このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。

ゲート絶縁膜１６０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。

また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１６０４ａ〜１６０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。

次に、ゲート絶縁膜１６０５上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１６０４ａ〜１６０４ｄの上方にゲート電極１６０７を形成する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１６０４ａ〜１６０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。

次に、ゲート絶縁膜１６０５とゲート電極１６０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１６０７の側面に接する絶縁膜１６０８（サイドウォールともよばれる）を形成する。絶縁膜１６０８は、後にＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１６０７および絶縁膜１６０８をマスクとして用いて、半導体膜１６０４ａ〜１６０４ｄにｎ型を付与する不純物元素を添加して、チャネル形成領域１６０６ａと、第１の不純物領域１６０６ｂと、第２の不純物領域１６０６ｃを形成する（図１３（Ｃ））。第１の不純物領域１６０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１６０６ｃはＬＤＤ領域として機能する。第２の不純物領域１６０６ｃが含む不純物元素の濃度は、第１の不純物領域１６０６ｂが含む不純物元素の濃度よりも低い。

続いて、ゲート電極１６０７、絶縁膜１６０８等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１６３１を形成する（図１３（Ｄ））。

絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜１６０９として窒化酸化珪素膜で形成し、２層目の絶縁膜１６１０として酸化窒化珪素膜で形成することができる。

なお、絶縁膜１６０９、１６１０を形成する前、または絶縁膜１６０９、１６１０のうちの一方又は両方を形成した後に、半導体膜１６０４ａ〜１６０４ｄの結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。

導電膜１６３１は、フォトリソグラフィ法により絶縁膜１６０９、１６１０等をエッチングして、第１の不純物領域１６０６ｂを露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１６０４ａ〜１６０４ｄの表面にシリサイドを形成してもよい。

また、導電膜１６３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１６３１は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１６３１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜１６３１を覆うように、絶縁膜１６１１を形成する（図１４（Ａ））。絶縁膜１６１１は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜１６１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

次に、絶縁膜１６１１の表面にアンテナとして機能する導電膜１６１２を選択的に形成する（図１４（Ｂ））。

導電膜１６１２は、フォトリソグラフィ法により絶縁膜１６１１をエッチングして、導電膜１６３１を露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。

また導電膜１６１２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、メッキ処理等を用いて、導電性材料により形成すればよい。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１６１２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。スクリーン印刷法を用いて形成することにより、工程の簡略化が可能となり低コスト化を図ることができる。

次に、アンテナとして機能する導電膜１６１２を覆うように絶縁膜１６１３を形成する（図１５（Ａ））。

絶縁膜１６１３は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。

次に、薄膜トランジスタ１６３０ａ〜１６３０ｄやアンテナとして機能する導電膜１６１２を含む素子形成層を基板１６０１から剥離する。

まず、レーザー光を照射することにより開口部１６１８を形成する（図１５（Ｂ））。続いて、素子形成層の一方の面（ここでは、絶縁膜１６１３の表面）を第１のシート材１６２０に貼り合わせた後、物理的な力を用いて基板１６０１から素子形成層を剥離する（図１６（Ａ））。第１のシート材１６２０としては、ホットメルトフィルム等を用いることができる。また、後に第１のシート材１６２０を剥離する場合には、熱を加えることにより粘着力が弱まる熱剥離テープを用いることができる。

なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、薄膜トランジスタ１６３０ａ〜薄膜トランジスタ１６３０ｄ等の素子が静電気等によって破壊されることを防止できる。また、素子形成層が剥離された基板１６０１を再利用することによって、低コスト化を実現することができる。

次に、素子形成層の他方の面（基板１６０１から剥離により露出した面）に、第２のシート材１６２１を設ける（図１６（Ｂ））。第２のシート材１６２１は、ホットメルトフィルム等を用い、加熱処理と加圧処理の一方又は両方を行うことにより素子形成層の他方の面に貼り合わせることができる。また、第１のシート材１６２０として熱剥離テープを用いた場合には、第２のシート材１６２１を貼り合わせる際に加えた熱を利用して剥離することができる。

次に、第２のシート材１６２１上に設けられた素子形成層をダイシング、スクライビング又はレーザーカット法等により選択的に分断することによって、複数のＲＦタグを得ることができる。第２のシート材１６２１として、プラスチック等の可撓性を有する基板を用いることによって可撓性を有するＲＦタグを作製することができる。

なお、本実施例では、基板１６０１上に薄膜トランジスタやアンテナ等の素子を形成した後、当該基板１６０１から剥離することによって可撓性を有するＲＦタグを作製する場合について示したが、これに限られない。例えば、基板１６０１上に剥離層１６０２を設けずに図１３（Ａ）（Ｂ）、図１４（Ａ）（Ｂ）、図１５（Ａ）の工程を適用することにより、基板１６０１上に薄膜トランジスタやアンテナ等の素子が設けられたＲＦタグを作製することができる。

なお本実施例では、アンテナとトランジスタと同じ基板上に形成する例について説明したが、この構成に限定されない。トランジスタを形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ））や異方導電性ペースト（ＡＣＰ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。

本実施例では、単結晶シリコン基板を用いてＲＦタグを構成するトランジスタを作製する例について図１７、図１８を用いて説明する。

まず、図１７（Ａ）を用いて、トランジスタの作製工程について説明する。単結晶シリコンからなるシリコン基板１９０１を用意する。そして、ｎ型の導電性が付与されたシリコン基板の主面（素子形成面または回路形成面）の素子形成領域にｐ型ウェル１９０２を選択的に形成する。また、シリコン基板の裏面を研磨する等の手法によって薄くすることも可能である。予め、シリコン基板を薄膜化することによって、軽量で薄型なＲＦタグを作製することができる。

次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜１９０３を形成する。フィールド酸化膜１９０３は厚い熱酸化膜であり、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。

次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜１９０４を形成する。ゲート絶縁膜１９０４は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。

次いで、ポリシリコン層１９０５ａとシリサイド層１９０５ｂとの積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜を形成することによってゲート絶縁膜上にポリサイド構造を有するゲート電極１９０５を形成する。ポリシリコン層１９０５ａは低抵抗化するために予め、１０^２１／ｃｍ^３程度の濃度でリン（Ｐ）をドープしておいても良いし、ポリシリコン層を形成した後で濃いｎ型不純物を拡散させても良い。また、シリサイド層１９０５ｂを形成する材料はモリブデンシリサイド、タングステンシリサイド、タンタルシリサイド、チタンシリサイドなどを適用することが可能であり、公知の方法に従い形成すれば良い。

なおゲート電極の側壁にサイドウォールを形成してもよい。例えば、酸化珪素からなる絶縁材料層を全面にＣＶＤ法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去してもよい。

次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。ｐチャネル型トランジスタを形成すべき素子形成領域をレジスト材料で被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入してソース領域１９１３及びドレイン領域１９１４を形成する。また、ｎチャネル型トランジスタを形成すべき素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコン基板に注入してソース領域１９１５及びドレイン領域１９１６を形成する。

次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、活性化処理を行う。

そして、活性化後に層間絶縁膜や、ソース電極またはドレイン電極となるメタル配線等を形成する。層間絶縁膜１９１７は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリコン膜や酸化窒化シリコン膜などを形成する。なお、さらにその上にリンシリケートガラス（ＰＳＧ）、あるいはボロンシリケートガラス（ＢＳＧ）、もしくはリンボロンシリケートガラス（ＰＢＳＧ）の層間絶縁膜が形成してもよい。

メタル電極１９１９、メタル電極１９２１、メタル電極１９２０、メタル電極１９２２は、層間絶縁膜１９１７にそれぞれのトランジスタのソース領域及びドレイン領域に達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられるアルミニウムを用いると良い。また、アルミニウムとチタンの積層構造としても良い。

なお、コンタクト穴は、電子線直接描画技術によって形成してもよい。電子線直接描画は、ポジ型の電子線描画用レジストを層間絶縁膜１９１７上の全面に形成し、電子線が照射された部分を現像液によって溶解させる。そして、コンタクト穴が形成される箇所のレジストに穴が空き、レジストをマスクとしてドライエッチングを行なうことにより、所定の位置の層間絶縁膜１９１７がエッチングされてコンタクト穴を形成することができる。以上のようにして、ｐチャネル型トランジスタ１９５１、ｎチャネル型トランジスタ１９５２を、単結晶基板を用いて作製することが出来る（図１７（Ａ））。

次に図１７（Ｂ）に示すように層間膜１９２４を形成する。そして層間膜１９２４をエッチングしコンタクトホールを形成し、メタル電極１９２２の一部を露出させる。層間膜１９２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜１９２４上に、コンタクトホールを介してメタル電極１９２２と接する配線１９２５を形成する。

次にアンテナとして機能する導電膜１９２６を、配線１９２５と接するように形成する。導電膜１９２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜１９２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜１９２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。

導電膜１９２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。

なお本実施例では、アンテナをトランジスタ上に形成する例について説明したが、この構成に限定されない。トランジスタを形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ））や異方導電性ペースト（ＡＣＰ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。

次に図１８に示すように、アンテナとして機能する導電膜１９２６を覆うように保護膜１９２７を形成する。保護膜１９２７は、窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。また、窒化シリコン膜等の代わりに有機樹脂膜、若しくは保護膜の上に有機樹脂膜を積層してもよい。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いる利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。

そして、図１８に示すように、フィルム１９２８によって覆い、ＲＦタグを完成させることができる。フィルム１９２８の表面には、水分や酸素等の侵入を防ぐために、保護膜を形成しても良い。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。また、フィルムにはＲＦタグのブースターアンテナとなるパターンが形成されていてもよい。

このように単結晶基板を用いて形成されたＲＦタグは、軽量でより小型化された製品を提供することができる。

本実施例では、本発明の無線通信によりデータの交信を行うＲＦタグ及びそれを用いた通信システムの用途について説明する。本発明のＲＦタグは、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）ソフトやＣＤ（コンパクトディスク）に設けて使用することができる。また、ビデオテープ等の記録媒体、車やバイクや自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。

本発明のＲＦタグは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。

以上のように、本発明のＲＦタグは物品（生き物を含む）であればどのようなものにでも設けて使用することができる。

次に、ＲＦタグを用いたシステムの一形態について、図１２（Ａ）を用いて説明する。表示部９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダ／ライタが設けられている。物品Ａ９５３２には本発明のＲＦタグ９５３１が設けられ、物品Ｂ９５２２には本発明のＲＦタグ９５２３が設けられている。図１２（Ａ）では、物品Ａや物品Ｂの一例として内服薬を示した。物品Ａ９５３２が含むＲＦタグ９５３１に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ａ９５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ９５２２が含むＲＦタグ９５２３に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ｂ９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。

図１２（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図１２（Ｂ）のフローチャートを用いる。端末９５２０において、アレルギーの情報を入力しておく（第１のステップ９００１）。アレルギーの情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。端末９５２０に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ９００２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。アレルギーの情報と取得した内服薬Ａの成分等の情報とを比較し、一致するか否かを判断する（第３のステップ９００３）。一致する場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性があるとし、端末９５２０の使用者に注意を呼びかける（第４のステップ９００４）。一致しない場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性が少ないとし、端末９５２０の使用者にその旨（安全である旨）を知らせる（第５のステップ９００５）。第４のステップや第５のステップにおいて、端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっても良いし、端末９５２０のアラーム等を鳴らす方法であっても良い。

また、別のビジネスモデルの例を図１２（Ｃ）に示す。端末９５２０に、同時に服用すると危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報（以下、組み合わせの情報という）を入力しておく（第１のステップ９１０１）。端末９５２０に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ９１０２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。次いで、端末９５２０に設けられたアンテナによって、前述のとおり物品Ｂ９５２２である内服薬Ｂの情報を取得する（第３のステップ９１０３）。内服薬Ｂの情報には内服薬Ｂの成分等の情報が含まれる。こうして、複数の内服薬の情報を取得する。組み合わせの情報と取得した複数の内服薬の情報とを比較し、一致するか否か、即ち、同時に使用すると危険な内服薬の成分の組み合わせが有るか否かを判断する（第４のステップ９１０４）。一致する場合、端末９５２０の使用者に注意を呼びかける（第５のステップ９１０５）。一致しない場合、端末９５２０の使用者にその旨（安全である旨）を知らせる（第６のステップ９１０６）。第５のステップ９１０５や第６のステップ９１０６において、端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっても良いし、端末のアラーム等を鳴らす方法であっても良い。

本発明の第１実施形態の一構成例を示すブロック図である。本発明の第１実施例を示すブロック図である。本発明の第１実施例に係る入力回路部の一構成例を示す図である。本発明の第３実施例に係る入力回路部の変形例を示す図である。本発明の第５実施例に係る入力回路部の変形例を示す図である。本発明の第６実施例を示すブロック図である。本発明の第６実施例を示すブロック図である。本発明の第７実施例に係る入力回路部の一構成例を示す図である。本発明の第６実施例を適用したＲＦタグの入力インピーダンス測定環境を示すブロック図である。本発明の第６実施例を適用したＲＦタグの入力インピーダンス測定結果の図である。本発明の第１実施形態の一構成例を示すブロック図である。本発明の第１０実施例の記載を説明するための図である。本発明の第８実施例の記載を説明するための図である。本発明の第８実施例の記載を説明するための図である。本発明の第８実施例の記載を説明するための図である。本発明の第８実施例の記載を説明するための図である。本発明の第９実施例の記載を説明するための図である。本発明の第９実施例の記載を説明するための図である。本発明の第８実施例の記載を説明するための図である。

符号の説明

１０保護回路部
１１回路部
１２比較回路
１３スイッチ
１４負荷
１５整流回路
１６電流比較回路
１００ＲＦタグ
１０１保護回路部
１０２保護回路制御回路部
１０３整流回路部
１０４定電圧電源回路部
１０５クロック生成回路部
１０６復調回路部
１０７判定回路部
１０８記憶装置
１０９コントローラ回路部
１１０符号化回路部
１１１変調回路部
１１２アンテナ
１１３アンテナ
１２０チップ本体
１２１入力回路部
１２２ロジック回路部
１２３充電回路部
２０１負荷
２０２トランジスタ
２０３トランジスタ
２０４トランジスタ
２０５容量
２０６抵抗
２０７ダイオード
２０８トランジスタ
３００整流回路部
３０１ダイオード
３０２容量
３０３ダイオード
３０４容量
３０５抵抗
４００ＲＦタグ
４０１バッテリー
４１０充電機構制御回路部
４２０整流回路部
５００整流回路部
５０１ダイオード
５０２容量
５０４容量
５０５抵抗
６００整流回路部
６０１ダイオード
６０２容量
６０３ダイオード
６０４容量
７００ＲＦタグ
９００測定サンプル
９０１ネットワークアナライザ
９０２アンプ
９０３サーキュレータ
９０４同軸ケーブル
９０５電波シールドボックス
９０６高周波測定用プローブ
９０７アッテネータ
１０１ｂ充電用保護回路部
１０２ｂ充電用保護回路制御回路部
９００１ステップ
９００２ステップ
９００３ステップ
９００４ステップ
９００５ステップ
９１０１ステップ
９１０２ステップ
９１０３ステップ
９１０４ステップ
９１０５ステップ
９１０６ステップ
９５２０端末
９５２１表示部
９５２２物品Ｂ
９５２３ＲＦタグ
９５３１ＲＦタグ
９５３２物品Ａ
１６０１基板
１６０２剥離層
１６０３絶縁膜
１６０４半導体膜
１６０５ゲート絶縁膜
１６０７ゲート電極
１６０８絶縁膜
１６０９絶縁膜
１６１０絶縁膜
１６１１絶縁膜
１６１２導電膜
１６１３絶縁膜
１６１７絶縁膜
１６１８開口部
１６２０シート材
１６２１シート材
１６３１導電膜
１９０１シリコン基板
１９０２ｐ型ウェル
１９０３フィールド酸化膜
１９０４ゲート絶縁膜
１９０５ゲート電極
１９１３ソース領域
１９１４ドレイン領域
１９１５ソース領域
１９１６ドレイン領域
１９１７層間絶縁膜
１９１８導電膜
１９１９メタル電極
１９２０メタル電極
１９２１メタル電極
１９２２メタル電極
１９２４層間膜
１９５１ｐチャネル型トランジスタ
１９２５配線
１９５２ｎチャネル型トランジスタ
１９２６導電膜
１９２７保護膜
１９２８フィルム
１６０４ａ半導体膜
１６０４ｂ半導体膜
１６０４ｃ半導体膜
１６０４ｄ半導体膜
１６０６ａチャネル形成領域
１６０６ｂ不純物領域
１６０６ｃ不純物領域
１６３０ａ薄膜トランジスタ
１６３０ｂ薄膜トランジスタ
１６３０ｃ薄膜トランジスタ
１６３０ｄ薄膜トランジスタ
１６３０ａ薄膜トランジスタ
１９０５ａポリシリコン層
１９０５ｂシリサイド層

Claims

第１の端子と第２の端子とを有するアンテナと、
前記アンテナの前記第１の端子と前記第２の端子とに電気的に接続する保護回路と、
前記アンテナの前記第１の端子と前記第２の端子とに電気的に接続する比較回路と、を有し、
前記保護回路はスイッチを有し、
前記比較回路はダイオード及び抵抗を有し、
前記抵抗の一端は前記第１の端子と電気的に接続し、
前記抵抗の他端は前記ダイオードの陽極と電気的に接続し、
前記ダイオードの陰極が前記第２の端子と電気的に接続し、
前記比較回路は、参照電圧と、前記抵抗の前記一端を介して入力される入力電圧とを比較する機能を有し、
前記保護回路の前記スイッチのオン／オフの制御は、前記抵抗の前記他端の電位によって制御されることを特徴とするＲＦタグ。
第１の端子と第２の端子とを有するアンテナと、
前記アンテナの前記第１の端子と前記第２の端子とに電気的に接続する保護回路と、
前記アンテナの前記第１の端子と前記第２の端子とに電気的に接続する比較回路と、を有し、
前記保護回路はスイッチを有し、
前記比較回路は、ダイオード、抵抗、第１のトランジスタ及び第２のトランジスタを有し、
前記抵抗の一端は、前記第１の端子と電気的に接続し、
前記抵抗の他端は、前記ダイオードの陽極と電気的に接続し、
前記ダイオードの陰極は、前記第２の端子と電気的に接続し、
前記第１のトランジスタのゲートは、前記抵抗の前記他端及び前記ダイオードの陽極と電気的に接続し、
前記第１のトランジスタのソース及びドレインの一方は、前記第１の端子と電気的に接続し、
前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのソース及びドレインの一方と電気的に接続し、
前記第２のトランジスタのソース及びドレインの他方は前記第２の端子と電気的に接続し、
前記第２のトランジスタのゲートには基準電圧が印加され、
前記第１のトランジスタがオンのとき、前記保護回路の前記スイッチはオンし、前記第１のトランジスタがオフのとき、前記保護回路の前記スイッチはオフすることを特徴とするＲＦタグ。
請求項１又は請求項２において、
前記保護回路は負荷を有し、
前記保護回路の前記スイッチがオンした場合は、前記負荷に電流が流れることを特徴とするＲＦタグ。
請求項１乃至請求項３のいずれか一において、
位相補償容量を有し、
前記保護回路の前記スイッチはトランジスタであり、
前記位相補償容量の一方の電極は、前記アンテナの前記第２の端子に電気的に接続し、他方の電極は、前記保護回路の前記スイッチのゲートと電気的に接続することを特徴とするＲＦタグ。
請求項１乃至請求項４のいずれか一において、
前記比較回路及び前記保護回路が設けられた充電回路部と、
バッテリーとを有することを特徴とするＲＦタグ。