JP5218452B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5218452B2 JP5218452B2 JP2010049690A JP2010049690A JP5218452B2 JP 5218452 B2 JP5218452 B2 JP 5218452B2 JP 2010049690 A JP2010049690 A JP 2010049690A JP 2010049690 A JP2010049690 A JP 2010049690A JP 5218452 B2 JP5218452 B2 JP 5218452B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- pci express
- address
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 15
- 238000012546 transfer Methods 0.000 claims description 198
- 238000012545 processing Methods 0.000 claims description 68
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 description 49
- 230000008569 process Effects 0.000 description 46
- 239000000872 buffer Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Description
13a−m エントリ
13a−m−0 コマンド
13a−m−1 フラグ
13a−m−2 カウント
13a−m−3 アドレス
21a メモリ空間
21a−n 転送空間
100 中央処理装置
110 演算処理装置
111 演算処理装置
112 演算処理装置
113 演算処理装置
120 メモリコントローラ
130 メインメモリ
140 バス
150 バス
200 入出力処理装置
210 I/Oコントローラ
211 DMAコントローラ
212 バッファ
213 バッファ
214 バッファ
215 転送制御装置
215−a アドレスカウント変換装置
216 バス
217 バス
218 バス
220 プロセッサ
221 データ転送処理
222 直接転送処理
223 間接転送処理
224 間接入力転送処理
225 間接出力転送処理
230 ローカルメモリ
240 スイッチ
250 バス
251 バス
252 バス
253 バス
260 PCI Expressカード
261 PCI Expressカード
262 PCI Expressカード
263 PCI Expressカード
270 バス
271 バス
272 バス
273 バス
300 バス
1000 情報処理装置
2000 周辺装置
2001 接続ケーブル
2002 接続ケーブル
3000 周辺装置
3001 接続ケーブル
3002 接続ケーブル
n アドレスカウント制御配列
n−100 カレントエントリポインタ
n−2p0 エントリ
n−2p1 アドレスフィールド
n−2p2 カウントフィールド
n−2p3 フラグフィールド
Claims (2)
- メインメモリと周辺装置との間でデータを転送する情報処理装置であって、
前記メインメモリを具備する中央処理装置と、
PCI Expressカード、ローカルメモリ、プロセッサ、及びI/Oコントローラを具備する入出力処理装置と
を備え、
前記I/Oコントローラは、DMAコントローラを具備し、
前記入出力処理装置は、前記PCI Expressカードから前記メインメモリに対して直接データ転送を行う第1の経路と、前記PCI Expressカード又は前記メインメモリから前記ローカルメモリに一度データ転送した後、前記メインメモリ又は前記PCI Expressカードにデータ転送を行う第2の経路とを更に具備し、
前記入出力処理装置は、前記I/Oコントローラのアドレスカウント制御配列が不十分であり、データ転送中に前記プロセッサが前記I/Oコントローラに介在する必要があると判断した場合、入力転送の場合は前記PCI Expressカードをマスタとして前記ローカルメモリに前記第2の経路を使用してデータ転送した後、前記DMAコントローラをマスタとして前記ローカルメモリのデータを前記第2の経路を使用して前記メインメモリに転送し、出力転送の場合は前記DMAコントローラをマスタとして前記メインメモリから前記ローカルメモリに前記第2の経路を使用してデータ転送をした後、前記PCI Expressカードをマスタとして前記ローカルメモリから前記周辺装置に前記第2の経路を使用してデータ転送する
ことを特徴とする情報処理装置。 - 前記入出力処理装置は、前記I/Oコントローラのアドレスカウント制御配列が十分であり、データ転送中に前記プロセッサが前記I/Oコントローラに介在しないと判断した場合、前記PCI Expressカードをマスタとして前記第1の経路を使用してデータ転送する
ことを特徴とする請求項1に記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010049690A JP5218452B2 (ja) | 2010-03-05 | 2010-03-05 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010049690A JP5218452B2 (ja) | 2010-03-05 | 2010-03-05 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011186658A JP2011186658A (ja) | 2011-09-22 |
JP5218452B2 true JP5218452B2 (ja) | 2013-06-26 |
Family
ID=44792863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010049690A Expired - Fee Related JP5218452B2 (ja) | 2010-03-05 | 2010-03-05 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5218452B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5387993B2 (ja) * | 2011-04-19 | 2014-01-15 | 日本電気株式会社 | データ転送制御装置、データ転送制御方法、およびコンピュータシステム |
KR101934519B1 (ko) | 2012-11-26 | 2019-01-02 | 삼성전자주식회사 | 저장 장치 및 그것의 데이터 전송 방법 |
JP5541544B2 (ja) * | 2012-12-14 | 2014-07-09 | エヌイーシーコンピュータテクノ株式会社 | コンピュータ装置、データ転送方法、及びプログラム |
JP6901138B2 (ja) * | 2018-03-12 | 2021-07-14 | Necプラットフォームズ株式会社 | 演算処理装置、情報処理装置及び入出力処理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02294815A (ja) * | 1989-05-10 | 1990-12-05 | Nec Eng Ltd | 光ディスク装置用接続装置 |
JP2550444B2 (ja) * | 1991-03-07 | 1996-11-06 | 富士通株式会社 | デバイス制御装置 |
JPH1185668A (ja) * | 1997-09-11 | 1999-03-30 | Mitsubishi Electric Corp | バス制御装置 |
JP5111236B2 (ja) * | 2008-05-22 | 2013-01-09 | 株式会社日立製作所 | データ転送システム |
-
2010
- 2010-03-05 JP JP2010049690A patent/JP5218452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011186658A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10915477B2 (en) | Processing of events for accelerators utilized for parallel processing | |
US7844752B2 (en) | Method, apparatus and program storage device for enabling multiple asynchronous direct memory access task executions | |
EP2097828B1 (en) | Dmac to handle transfers of unknown lengths | |
US7724984B2 (en) | Image processing apparatus | |
JP5218452B2 (ja) | 情報処理装置 | |
WO2003043254A9 (en) | Transferring data using direct memory access | |
US20140006742A1 (en) | Storage device and write completion notification method | |
EP2423824A1 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
KR20080105390A (ko) | 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치 | |
CN105373496A (zh) | 微型计算机 | |
US9311225B2 (en) | DMA channels | |
EP4152152A1 (en) | Interrupt handling by migrating interrupts between processing cores | |
US11550576B2 (en) | Arithmetic processing device having multicore ring bus structure with turn-back bus for handling register file push/pull requests | |
JP2010244164A (ja) | Dmaコントローラ、情報処理装置、及びdma管理方法 | |
US9110856B2 (en) | Interface control apparatus, data storage apparatus and method for interface control | |
US11106587B2 (en) | Memory cache-line bounce reduction for shared I/O ring structures | |
US8639860B2 (en) | Data transfer system and data transfer method | |
JPS63123130A (ja) | パイプライン制御方式 | |
US20110191638A1 (en) | Parallel computer system and method for controlling parallel computer system | |
KR101706201B1 (ko) | 다이렉트 메모리 액세스 컨트롤러 및 그것의 동작 방법 | |
JPH09218859A (ja) | マルチプロセッサ制御システム | |
JP2005044124A (ja) | Mpu | |
EP3572949A1 (en) | Transfer control device, transfer device, transfer control method, and transfer control program | |
CN114327634A (zh) | 用于经由单个作业描述符的低时延解压缩加速的装置和方法 | |
JP2012194828A (ja) | Dma装置、情報処理装置、及びデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5218452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |