JP5215650B2

JP5215650B2 - Solid-state imaging device

Info

Publication number: JP5215650B2
Application number: JP2007322098A
Authority: JP
Inventors: 史郎綱井
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-03-13
Filing date: 2007-12-13
Publication date: 2013-06-19
Anticipated expiration: 2027-12-13
Also published as: JP2008258571A

Description

本発明は固体撮像装置に関し、特に、光電変換部と電荷転送部との間に設けられ、光電変換部で光電変換された電荷を蓄積する蓄積部を有するCCDイメージセンサに関する。 The present invention relates to a solid-state imaging device, and more particularly to a CCD image sensor having an accumulation unit that is provided between a photoelectric conversion unit and a charge transfer unit and accumulates charges photoelectrically converted by the photoelectric conversion unit.

特許文献１には、この種の固体撮像装置として、受光した光を光電変換するフォトダイオードと、光電変換された電荷の蓄積制御を行うストレージ部とを備えたＣＣＤイメージセンサが開示されている。この従来のＣＣＤイメージセンサでは、フォトダイオードとストレージ部のシリコン基板表面は、動作状態でＮ型になっている。このため、これらの部分で発生する暗電流が多く、長時間の蓄積を行った場合に画像の劣化が著しい。特に、温度が高い場合には、蓄積時間を十分に長くすることができないという問題があった。例えば、オートフォーカス用のイメージセンサでは、夜景から太陽光下での撮影まで非常に幅広い光量差の下でピントをあわせる必要がある。このため、蓄積時間を幅広く変えられる必要があるが、この構造では、使用できる明るさ、温度の範囲が限定されてしまっていた。 Patent Document 1 discloses a CCD image sensor as a solid-state imaging device of this type, which includes a photodiode that photoelectrically converts received light and a storage unit that performs accumulation control of photoelectrically converted charges. In this conventional CCD image sensor, the surface of the photodiode and the silicon substrate of the storage unit are N-type in operation. For this reason, a large amount of dark current is generated in these portions, and image deterioration is remarkable when long-time accumulation is performed. In particular, when the temperature is high, there is a problem that the accumulation time cannot be made sufficiently long. For example, in an autofocus image sensor, it is necessary to focus under a very wide light amount difference from night view to shooting under sunlight. For this reason, it is necessary to change the accumulation time widely, but with this structure, the range of brightness and temperature that can be used has been limited.

また、フォトダイオードとストレージ部との間には、バリアゲートが設けられている。バリアゲートには、プラスの一定電圧が印加されており、フォトダイオードで発生する信号電荷の蓄積制御は行われない。さらに、ストレージ部にも、プラスの一定電圧が印加されており、動作状態で基板表面までＮ型となっているため、この部分でも暗電流が多く発生する。 In addition, a barrier gate is provided between the photodiode and the storage unit. A positive constant voltage is applied to the barrier gate, and the accumulation control of the signal charge generated by the photodiode is not performed. Further, a constant positive voltage is also applied to the storage unit, and since it is N-type up to the substrate surface in the operating state, a large amount of dark current is also generated in this part.

図１６は、単一のＣＣＤ８に対し、それぞれ複数のフォトダイオード２からなる複数のイメージエリア２−１、２−２が設けられた従来の固体撮像装置の例を示している。各イメージエリア２−１、２−２には異なった映像信号が入力され、それぞれ信号電荷が発生する。制御ゲート４−１、４−２はそれぞれ独立に蓄積時間を制御し、発生した信号電荷がストレージ部５に蓄積される。このように蓄積制御を用いることで、光量の少ない環境下でも十分な信号量を得ることが可能であり、また、光量の多い環境下では、蓄積時間を短くすることにより飽和の無い画像情報を得ることができる。 FIG. 16 shows an example of a conventional solid-state imaging device in which a plurality of image areas 2-1 and 2-2 each including a plurality of photodiodes 2 are provided for a single CCD 8. Different video signals are input to the image areas 2-1 and 2-2, and signal charges are generated. The control gates 4-1 and 4-2 independently control the accumulation time, and the generated signal charges are accumulated in the storage unit 5. By using accumulation control in this way, it is possible to obtain a sufficient amount of signal even in an environment with a small amount of light, and in an environment with a large amount of light, image information without saturation can be obtained by shortening the accumulation time. Can be obtained.

特許文献２には、暗電流を低減することができる固体撮像装置が開示されている。図１７は、特許文献２に記載の固体撮像装置の構成を示す図である。図１７に示すように、特許文献２に記載の固体撮像素子１は、フォトダイオード２で発生した電荷をストレージゲート５で蓄積する構造を有している。この構造では、フォトダイオード２から、ＣＣＤ８までの電荷転送に障害となるポテンシャルのバリア等が発生しないため、スムーズに電荷の読み出しが可能である。また、ストレージゲート５に負電圧を印加して、動作状態で基板表面がＰ型となるピンニング状態とすることにより、長時間の蓄積を行った場合の画像劣化が少ない特色を持っている。 Patent Document 2 discloses a solid-state imaging device capable of reducing dark current. FIG. 17 is a diagram illustrating a configuration of the solid-state imaging device described in Patent Document 2. As shown in FIG. 17, the solid-state imaging device 1 described in Patent Document 2 has a structure in which charges generated by the photodiode 2 are accumulated by the storage gate 5. In this structure, a potential barrier that hinders charge transfer from the photodiode 2 to the CCD 8 does not occur, so that charges can be read out smoothly. In addition, by applying a negative voltage to the storage gate 5 to achieve a pinning state in which the substrate surface is P-type in the operation state, the storage gate 5 has a feature that image degradation is small when long-time accumulation is performed.

ここで図１７に示す固体撮像装置１の動作について、図１８及び図１９を参照して説明する。図１８（ａ）は図１７の固体撮像素子１のＸ−Ｘ'断面図であり、図１８（ｂ）は各部のポテンシャルを示している。また、図１９は、固体撮像装置１の各部（フォトダイオード部、ストレージ部、トランスファゲート部）の深さ方向の電位プロファイルを示す図である。フォトダイオード２で発生した電荷は全てストレージゲート５に蓄積される。図１９に示すように、ストレージゲート５には、基板表面がＰ型に反転するように負電圧が印加されている。ピンニング状態のストレージゲート５では、半導体とゲート酸化膜との界面はＰ型半導体に反転した状態であり、表面ポテンシャルはＧＮＤ電位となる。 Here, the operation of the solid-state imaging device 1 shown in FIG. 17 will be described with reference to FIGS. 18 and 19. 18A is a cross-sectional view taken along the line XX ′ of the solid-state imaging device 1 of FIG. 17, and FIG. 18B shows the potential of each part. FIG. 19 is a diagram illustrating a potential profile in the depth direction of each unit (photodiode unit, storage unit, transfer gate unit) of the solid-state imaging device 1. All charges generated in the photodiode 2 are accumulated in the storage gate 5. As shown in FIG. 19, a negative voltage is applied to the storage gate 5 so that the substrate surface is inverted to the P-type. In the pinned storage gate 5, the interface between the semiconductor and the gate oxide film is inverted to a P-type semiconductor, and the surface potential becomes the GND potential.

このため、ゲート酸化膜界面に多く発生する結晶欠陥部で発生する熱電子は、反転状態にあるＰ型半導体内のホールと再結合することにより、蓄積されている信号電荷へ影響を及ぼしにくくなる。従って、通常の埋め込みチャネルタイプのストレージゲートよりも暗電流により信号の劣化が少なく、長時間又は高温化での信号電荷の蓄積が可能となる。フォトダイオードは、基板表面がＰ型であるため既にピンニング状態であり、ストレージゲート部分とほぼ同等の性能を持つことが可能となっている。このように、ピンニング状態となるストレージゲートを用いることにより、暗電流を低減させ、信号電荷の蓄積を実現している。また、従来の固体撮像装置１では、フォトダイオード２からＣＣＤ９に至る部分を全て同一のＮウェル内に形成することにより、電荷を完全に転送させ、残像のないフォトダイオードの読み出しの実現も可能としている。 For this reason, the thermoelectrons generated at the crystal defect portion frequently generated at the interface of the gate oxide film are less likely to affect the accumulated signal charges by recombining with holes in the P-type semiconductor in the inverted state. . Therefore, the signal current is less deteriorated by dark current than a normal buried channel type storage gate, and signal charge can be accumulated for a long time or at a high temperature. Since the substrate surface is P-type, the photodiode is already pinned and can have almost the same performance as the storage gate portion. Thus, by using a storage gate that is in a pinning state, dark current is reduced and signal charge is accumulated. Further, in the conventional solid-state imaging device 1, by forming all the parts from the photodiode 2 to the CCD 9 in the same N well, it is possible to completely transfer charges and to realize reading of the photodiode without an afterimage. Yes.

また、電荷蓄積部を備えた構造の応用例として、特許文献３に記載の固体撮像装置もある。これは、受光部と電荷転送部としてのシフトレジスタとの間にアナログメモリを設けることにより、複数の受光部の空間的なライン差を補正している。 Moreover, there is also a solid-state imaging device described in Patent Document 3 as an application example of a structure including a charge storage unit. This corrects a spatial line difference between a plurality of light receiving units by providing an analog memory between the light receiving unit and a shift register as a charge transfer unit.

電荷蓄積部を備えた構造の他の応用例としては、特許文献４に示されるように、測定対象との間の距離を光学的に測定する装置がある。これは、特に、デジタルカメラのAF（オートフォーカス）機能のためのセンサとして用いられる。 As another application example of a structure including a charge storage unit, there is an apparatus that optically measures a distance to a measurement object as disclosed in Patent Document 4. This is used in particular as a sensor for an AF (autofocus) function of a digital camera.

特許第２９３７１９２号公報Japanese Patent No. 2937192 特開平６−２１６３６３号公報JP-A-6-216363 特開２００４−１１２７９７号公報Japanese Patent Laid-Open No. 2004-112797 特開２０００−２４９９０７号公報JP 2000-249907 A

このように、電荷蓄積部を有する固体撮像装置は各種の応用分野に適用されているが、特にオートフォーカス用のイメージセンサでは、夜景から太陽光下での撮影まで非常に幅広い光量差の下でピントをあわせる必要性から、蓄積時間を幅広く変えられる必要がある。さらに、暗くなるほど被写体からの信号量派少なくなるので、フォトダイオードやストレージ部で発生する暗電流、すなわちセンサ自身が発生するノイズ成分を小さくすることが求められている。 As described above, the solid-state imaging device having the charge storage unit is applied to various application fields. Especially in the image sensor for autofocus, under a very wide light amount difference from night view to shooting under sunlight. It is necessary to change the accumulation time widely because of the need to focus. Furthermore, since the amount of signal from the subject decreases as the darker, the dark current generated in the photodiode and the storage unit, that is, the noise component generated by the sensor itself is required to be reduced.

しかしながら、特許文献１〜３に開示のイメージセンサは勿論のこと、オートフォーカス用センサを主に開示する特許文献４のイメージセンサすら、これら二つの要求事項を同時に満足するような構成は示されていない。 However, not only the image sensors disclosed in Patent Documents 1 to 3, but also the image sensor disclosed in Patent Document 4 that mainly discloses an autofocus sensor is configured to satisfy these two requirements at the same time. Absent.

本発明に係る固体撮像装置は、光電変換部と、電荷蓄積部と、電荷転送部と、光電変換部および電荷蓄積部間に設けられ光電変換部から電荷蓄積部への電荷の移動を制御する第１制御ゲートと、電荷蓄積部および電荷転送部間に設けられ電荷蓄積部から電荷転送部への電荷の移動を制御する第２制御ゲートとを備え、電荷蓄積部がピンニング（PIN-ing）状態で電荷を保持するように構成されていることを特徴している。 A solid-state imaging device according to the present invention is provided between a photoelectric conversion unit, a charge storage unit, a charge transfer unit, a photoelectric conversion unit, and a charge storage unit, and controls movement of charges from the photoelectric conversion unit to the charge storage unit. A first control gate; and a second control gate provided between the charge storage unit and the charge transfer unit for controlling the movement of charge from the charge storage unit to the charge transfer unit, wherein the charge storage unit is pinned (PIN-ing) It is characterized by being configured to hold charges in a state.

ここで、電荷蓄積部がピンニング（PIN-ing）状態で電荷を保持するように構成するためには、電荷蓄積部としての一導電型領域（N型領域が典型的）上を所定のバイアス電圧が印加された電極で覆うか又は、一導電型領域の表面に他導電型領域（したがって、P型領域）を形成することが好ましい。後者の構造は、所謂PINダイオードとして光電変換部の構造として広く採用されている。 Here, in order to configure the charge storage unit to hold charges in a pinning state, a predetermined bias voltage is applied over one conductivity type region (typically N-type region) as the charge storage unit. It is preferable to cover with an electrode to which is applied, or to form another conductivity type region (and therefore a P type region) on the surface of one conductivity type region. The latter structure is widely adopted as the structure of the photoelectric conversion unit as a so-called PIN diode.

なお、光電変換領域に連続して予備電荷蓄積領域を設けてもよく、この場合は、この予備電荷蓄積領域を電極で覆い且つ所定のバイアスを印加してピンニング状態とすることが好ましい。 Note that a preliminary charge accumulation region may be provided continuously to the photoelectric conversion region. In this case, it is preferable to cover the preliminary charge accumulation region with an electrode and apply a predetermined bias to a pinning state.

かかる構成よれば、第１制御ゲートおよび第２制御ゲートにより、光電変換時間および電荷蓄積時間を任意に制御することが可能となり、夜景から太陽光下での撮影まで非常に幅広い光量差に対して必要な光量に相当する電荷を任意の時間に渡り保持することが出来る。しかも、これら第１および第２制御ゲートの存在により、電荷蓄積領域を光電変換部や電荷転送部からの影響を受けないでピンニング状態とすることができ、暗電流の発生を抑制することができる。かくして、暗電流の発生を抑制し、残像を生じることなく信号電荷の転送を行うことができる固体撮像素子を提供することができる。 According to such a configuration, the photoelectric conversion time and the charge accumulation time can be arbitrarily controlled by the first control gate and the second control gate, and a very wide light amount difference from night view to shooting under sunlight is possible. It is possible to hold a charge corresponding to a necessary light amount for an arbitrary time. In addition, the presence of the first and second control gates allows the charge storage region to be brought into a pinned state without being affected by the photoelectric conversion unit and the charge transfer unit, and generation of dark current can be suppressed. . Thus, it is possible to provide a solid-state imaging device capable of suppressing the generation of dark current and transferring signal charges without causing an afterimage.

以下、図面を用いて本発明の実施形態につき詳細に説明する。なお、一般に固体撮像装置において、光電変換部であるフォトダイオードの受光面を除く部分は、光が入らないように金属からなる遮光膜で覆われるが、以下の説明や図においてはそれらの簡略化のための遮光膜の図示を省略しているものがある。また、表面保護酸化膜、出力回路の構成などの従来の構成と同様のものについては、説明を省略する。さらにまた、本発明の各実施の形態にかかる固体撮像装置は、出力信号が基準レベルを超え無い様に自動調整する機能（ＡＧＣ：Auto Gain Control）などを利用した蓄積制御機能を有していても良い。また、各実施の形態において、同一の構成部は同じ参照番号で示し、それらの重複説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In general, in a solid-state imaging device, a portion other than a light receiving surface of a photodiode that is a photoelectric conversion unit is covered with a light shielding film made of metal so that light does not enter, but in the following description and drawings, these are simplified. In some cases, illustration of the light shielding film is omitted. Further, the description of the same structure as the conventional structure such as the surface protection oxide film and the structure of the output circuit is omitted. Furthermore, the solid-state imaging device according to each embodiment of the present invention has a storage control function using an automatic adjustment function (AGC: Auto Gain Control) or the like so that the output signal does not exceed the reference level. Also good. Moreover, in each embodiment, the same structural part is shown with the same reference number, and those duplicate description is abbreviate | omitted.

図１は本発明の実施の形態１に係る固体撮像装置の構成を説明する模式的平面図である。また、図２（ａ）は図１のＸ−Ｘ'断面図であり、同図（ｂ）は各部のポテンシャルを説明する図である。図３（ａ）は図１のＹ−Ｙ'断面図であり、同図（ｂ）は各部のポテンシャルを説明する図である。図４（ａ）は図１のＺ−Ｚ'断面図であり、同図（ｂ）は各部のポテンシャルを説明する図である。 FIG. 1 is a schematic plan view illustrating the configuration of a solid-state imaging device according to Embodiment 1 of the present invention. 2A is a cross-sectional view taken along the line XX ′ of FIG. 1, and FIG. 2B is a diagram illustrating the potential of each part. 3A is a cross-sectional view taken along the line YY ′ of FIG. 1, and FIG. 3B is a diagram illustrating the potential of each part. 4A is a cross-sectional view taken along the line ZZ ′ of FIG. 1, and FIG. 4B is a diagram illustrating the potential of each part.

図１に示すように本実施の形態に係る固体撮像装置１は、光電変換部２、光電変換部２に連続して形成された予備電荷蓄積部３、電荷蓄積部５、これら蓄積部３，５の間に設けられた第１制御ゲート部４、電荷転送部８、蓄積部５と転送部８との間に設けられた第２制御ゲート部６、蓄積部５をリセットするリセット部７、ならびに、電荷転送部８からの電荷を増幅出力する出力アンプ９を備えている。 As shown in FIG. 1, the solid-state imaging device 1 according to the present embodiment includes a photoelectric conversion unit 2, a preliminary charge storage unit 3 formed continuously with the photoelectric conversion unit 2, a charge storage unit 5, and these storage units 3 and 3. 5, a first control gate unit 4, a charge transfer unit 8, a second control gate unit 6 provided between the storage unit 5 and the transfer unit 8, a reset unit 7 for resetting the storage unit 5, In addition, an output amplifier 9 for amplifying and outputting the charge from the charge transfer unit 8 is provided.

図１のX−X′線に沿った断面である図２（ａ）を参照すると、本実施の形態においては、例えばシリコンでなるＰ型の半導体基板（半導体基体層ともいう）１０の表面部に、Ｎ型領域１１とN型領域１２（それぞれの不純物濃度関係は後述）が選択的に形成されている。第１領域１１と第２領域１２とは、隣接して形成されている。Ｎ型の第１領域１１の表面部には、シリコン基板１０よりも濃度が高いＰ＋型領域２１が選択的に形成されている。このＰ＋型領域２１とＮ型の第１領域１１により所謂PINフォトダイオード構造の光電変換部２が形成されている。光電変換部２は、受光した光に応じて信号電荷を発生する。P＋型のチャネルストップ部１３は、光電変換部２で発生した信号電荷が第１蓄積部３以外の方向へ流れ出すことを防ぐ。 Referring to FIG. 2A, which is a cross section taken along line XX ′ of FIG. 1, in the present embodiment, a surface portion of a P-type semiconductor substrate (also referred to as a semiconductor substrate layer) 10 made of, for example, silicon. In addition, an N-type region 11 and an N-type region 12 (respective impurity concentration relationships will be described later) are selectively formed. The first region 11 and the second region 12 are formed adjacent to each other. A P + type region 21 having a higher concentration than that of the silicon substrate 10 is selectively formed on the surface portion of the N type first region 11. The P + type region 21 and the N type first region 11 form a so-called PIN photodiode structure photoelectric conversion unit 2. The photoelectric conversion unit 2 generates signal charges according to the received light. The P + type channel stop unit 13 prevents the signal charge generated in the photoelectric conversion unit 2 from flowing in a direction other than the first accumulation unit 3.

また、第１領域１１のチャネルストップ部とは反対側の部分は予備の電荷蓄積部３となり、光電変換部２において発生した信号電荷を受け取る。すなわち、光電変換部２で光の入射により発生した電荷は、一次的に蓄積部３に蓄積される。この蓄積部３は、第１領域１１の上に第１蓄積ゲート絶縁膜３１を介して設けられた第１蓄積ゲート電極３２を有している。第１蓄積ゲート電極３２には、動作時には一定の負電圧が印加される。このため、第１領域１１と第１蓄積ゲート絶縁膜３１との界面がＰ型に反転するピンニング状態となる。 Further, a portion of the first region 11 opposite to the channel stop portion becomes a spare charge storage portion 3 and receives signal charges generated in the photoelectric conversion portion 2. That is, charges generated by the incidence of light in the photoelectric conversion unit 2 are temporarily accumulated in the accumulation unit 3. The storage unit 3 has a first storage gate electrode 32 provided on the first region 11 via a first storage gate insulating film 31. A constant negative voltage is applied to the first storage gate electrode 32 during operation. For this reason, the pinned state in which the interface between the first region 11 and the first storage gate insulating film 31 is inverted to the P-type is obtained.

一方、第２領域１２には、第１蓄積部３に隣接して電荷蓄積部５が設けられている。この蓄積部５は、蓄積部３から信号電荷を受け取る。蓄積部５は、第２領域１２の上に蓄積ゲート絶縁膜５１を介して設けられた第２蓄積ゲート電極５２を有している。蓄積ゲート電極５２には、動作時には一定の負電圧が印加される。このため、第２領域１２の第２蓄積ゲート絶縁膜５１との界面がＰ型に反転するピンニング状態となる。すなわち、電荷蓄積部５もピンニング状態で電荷を蓄積することになる。また、第２領域１２には、蓄積部５に隣接して電荷転送部８が形成されている。電荷転送部８は、Ｎ型の第２領域の上にゲート絶縁膜８１を介して、ゲート電極８２を有している。電荷転送部８は、所定のタイミングで第２蓄積部５から信号電荷を受け取る。 On the other hand, in the second region 12, the charge storage unit 5 is provided adjacent to the first storage unit 3. The storage unit 5 receives signal charges from the storage unit 3. The storage unit 5 has a second storage gate electrode 52 provided on the second region 12 via a storage gate insulating film 51. A constant negative voltage is applied to the storage gate electrode 52 during operation. For this reason, the pinned state in which the interface between the second region 12 and the second storage gate insulating film 51 is inverted to the P-type is obtained. That is, the charge storage unit 5 also stores charges in the pinned state. In the second region 12, a charge transfer unit 8 is formed adjacent to the storage unit 5. The charge transfer unit 8 has a gate electrode 82 on the N-type second region via a gate insulating film 81. The charge transfer unit 8 receives the signal charge from the second accumulation unit 5 at a predetermined timing.

蓄積部３と５との間には、第１制御ゲート部４が形成されている。この制御部４は、予備蓄積部３に蓄積された信号電荷を電荷蓄積部５に受け渡すことを制御し、第１領域１１の表面部と第２領域の１３の表面部とにまたがって形成されている。具体的には、この制御部４は、第１領域１１の表面部と第２領域１２の表面部とにまたがり、第１領域１１及び第２領域１２と同一の導電型で第１領域１１及び第２領域１２よりも低不純物濃度を持って形成された第１不純物層４１上に、絶縁膜４２を介して設けられたゲート電極４３を有している。第１不純物層４１は、例えば、５０ＫｅＶで９．０×１０１１／ｃｍ２となるようにボロンを注入することで、N型領域１１，１２の表面の一部が低濃度のＮ−層となる。 A first control gate unit 4 is formed between the storage units 3 and 5. The control unit 4 controls the transfer of the signal charge stored in the preliminary storage unit 3 to the charge storage unit 5 and is formed across the surface portion of the first region 11 and the surface portion of the second region 13. Has been. Specifically, the control unit 4 spans the surface portion of the first region 11 and the surface portion of the second region 12 and has the same conductivity type as the first region 11 and the second region 12. A gate electrode 43 is provided on the first impurity layer 41 formed with a lower impurity concentration than the second region 12 with an insulating film 42 interposed therebetween. For example, by implanting boron so that the first impurity layer 41 becomes 9.0 × 1011 / cm 2 at 50 KeV, a part of the surface of the N-type regions 11 and 12 becomes a low-concentration N− layer.

また、第１不純物層４１の上に第１制御ゲート絶縁膜４２を介して形成された第１制御ゲート電極４３には、所定のクロックパルスが印加される。これにより、蓄積部３から蓄積部５への電荷の受け渡しが制御される。ゲート電極４３の一部は、その両側の第１蓄積ゲート電極３２及び第２蓄積ゲート電極５２とオーバーラップしている。 A predetermined clock pulse is applied to the first control gate electrode 43 formed on the first impurity layer 41 via the first control gate insulating film 42. As a result, delivery of charges from the storage unit 3 to the storage unit 5 is controlled. A part of the gate electrode 43 overlaps the first storage gate electrode 32 and the second storage gate electrode 52 on both sides thereof.

電荷蓄積部５と電荷転送部８との間には、第２制御部６が形成されている。第２制御部６は、第２蓄積部５に蓄積された信号電荷を電荷転送部８に受け渡す。第２制御部６は、第２領域１２の表面部に選択的に形成され、第１領域１１及び第２領域１２と同一の導電型で第１領域１１及び第２領域１２よりも低濃度の第２不純物層６１を有している。第２不純物層６１としては、例えば、第１不純物層４１と同様に５０ＫｅＶで９．０×１０１１／ｃｍ２となるようにボロンを注入することで、シリコン基板１０の表面に薄いＮ−層を形成することができる。 A second control unit 6 is formed between the charge storage unit 5 and the charge transfer unit 8. The second control unit 6 delivers the signal charge accumulated in the second accumulation unit 5 to the charge transfer unit 8. The second controller 6 is selectively formed on the surface portion of the second region 12, and has the same conductivity type as the first region 11 and the second region 12 and has a lower concentration than the first region 11 and the second region 12. A second impurity layer 61 is provided. As the second impurity layer 61, for example, a thin N− layer is formed on the surface of the silicon substrate 10 by injecting boron so as to be 9.0 × 10 11 / cm 2 at 50 KeV as in the first impurity layer 41. can do.

また、第２不純物層６１上には、第２制御ゲート絶縁膜６２を介して第２制御ゲート電極６３が形成されている。第２制御ゲート電極６３には、所定のクロックパルスが印加される。これにより、蓄積部５から転送部８への電荷の受け渡しが制御される。第２制御ゲート電極６３の一部は、その両側の第２蓄積ゲート電極５２及びＣＣＤレジスタのゲート電極８２とオーバーラップしている。 A second control gate electrode 63 is formed on the second impurity layer 61 via a second control gate insulating film 62. A predetermined clock pulse is applied to the second control gate electrode 63. As a result, delivery of charges from the storage unit 5 to the transfer unit 8 is controlled. A part of the second control gate electrode 63 overlaps the second storage gate electrode 52 on both sides thereof and the gate electrode 82 of the CCD register.

N型領域１２は、N型領域１１よりも不純物濃度が高い。すなわち、蓄積部３のＮ層の不純物濃度よりも蓄積部５のＮ層の不純物濃度のほうが高くなっている。このため、蓄積部３よりも電荷転送部８側の蓄積部５のほうが、ポテンシャルが高く、その結果、、蓄積部３から蓄積部５そして電荷転送部８への信号電荷の流れをスムーズにすることができる。 The N-type region 12 has a higher impurity concentration than the N-type region 11. That is, the impurity concentration of the N layer of the storage unit 5 is higher than the impurity concentration of the N layer of the storage unit 3. Therefore, the storage unit 5 on the charge transfer unit 8 side has a higher potential than the storage unit 3, and as a result, the flow of signal charges from the storage unit 3 to the storage unit 5 and the charge transfer unit 8 is made smoother. be able to.

なお、第１領域１１と第２領域１２の不純物濃度差は、２重注入により製造することが可能である。例えば、１回目に第１領域１１及び第２領域１２において８０ＫｅＶで１．４×１０１２／ｃｍ２の条件でＮ（リン）を注入し、２回目に第２領域１２において８０ＫｅＶで４×１０１１／ｃｍ２の条件でＮ（リン）注入することができる。あるいは、図５に示すように、１回目に第１領域１１及び第２領域１２において５０ＫｅＶで４×１０−１１／ｃｍ２の条件でＰ（ボロン）を注入し、２回目に第１領域１１において８０ＫｅＶで４×１０１１／ｃｍ２の条件でＮ（リン）注入することも可能である。 The impurity concentration difference between the first region 11 and the second region 12 can be manufactured by double implantation. For example, N (phosphorus) is implanted in the first region 11 and the second region 12 at 80 KeV and 1.4 × 10 12 / cm 2 in the first time, and 4 × 10 11 / cm 2 in the second region 12 at 80 KeV in the second time. N (phosphorus) can be implanted under the following conditions. Alternatively, as shown in FIG. 5, P (boron) is implanted in the first region 11 and the second region 12 at 50 KeV at 4 × 10−11 / cm 2 in the first time, and in the first region 11 in the second time. It is also possible to implant N (phosphorus) under conditions of 4 × 1011 / cm 2 at 80 KeV.

図２（ｂ）は、図２（ａ）に示した固体撮像装置１のシリコン基板１０及びチャネルストップ領域１３に０Ｖ（ＧＮＤ）電位が、第１制御ゲート電極４３にクロックパルスφＴＧ１が、第２制御ゲート電極６３にクロックパルスφＴＧ２が、ゲート電極８２にクロックパルスφ１がそれぞれ印加された場合の基板表面の電位プロファイルを示している。図２（ｂ）中実線はクロックパルスφＴＧ１、φＴＧ２、φ１がそれぞれ"Ｌ"レベルであるときの状態を示しており、破線はこれらが"Ｈ"レベルである状態を示している。また、図２（ｂ）において、ψＰＤは光電変換部２の電位井戸の深さ、ψＳＴ１は第１蓄積部３の電位井戸の深さ、ψＳＴ２は第２蓄積部５の電位井戸の深さを示している。 FIG. 2B shows that the 0 V (GND) potential is applied to the silicon substrate 10 and the channel stop region 13 of the solid-state imaging device 1 shown in FIG. 2A, the clock pulse φTG1 is applied to the first control gate electrode 43, and the second The potential profile of the substrate surface when the clock pulse φTG2 is applied to the control gate electrode 63 and the clock pulse φ1 is applied to the gate electrode 82 is shown. In FIG. 2B, solid lines indicate a state when the clock pulses φTG1, φTG2, and φ1 are at the “L” level, respectively, and a broken line indicates a state where these are at the “H” level. 2B, ψPD is the depth of the potential well of the photoelectric conversion unit 2, ψST1 is the depth of the potential well of the first storage portion 3, and ψST2 is the depth of the potential well of the second storage portion 5. Show.

本実施の形態に係る固体撮像装置１において、光電変換部２に光が入射することによって発生した信号電荷は、予備電荷蓄積部３の電位井戸に蓄積される。そして、蓄積された信号電荷は、第１制御ゲート４を開く（φＴＧ１が"Ｈ"となる）ことにより、第１制御部４に移動する。そして、第１制御ゲート４を閉じる（φＴＧ１が"Ｌ"となる）ことにより、第１制御部４にそれまで蓄積されていた信号電荷は、電荷蓄積部２８の電位井戸に蓄積される。そして、蓄積された信号電荷は、第２制御ゲート６を開く（φＴＧ２が"Ｈ"となる）ことにより、電荷転送部８のゲート電極８２下に転送される。このように、第１制御部４よりも電荷転送部８側の第２制御部６の方がポテンシャルが高く、第１制御部４が第１領域１１と第２領域１２とにまたがって形成されているため、光電変換部２、予備蓄積部３、第１制御部４、電荷蓄積部５、第２制御部６、電荷転送部８への信号電荷の流れをスムーズにすることができる。 In the solid-state imaging device 1 according to the present embodiment, signal charges generated when light enters the photoelectric conversion unit 2 are accumulated in the potential well of the preliminary charge accumulation unit 3. The accumulated signal charge moves to the first control unit 4 by opening the first control gate 4 (φTG1 becomes “H”). Then, by closing the first control gate 4 (φTG1 becomes “L”), the signal charge accumulated so far in the first control unit 4 is accumulated in the potential well of the charge accumulation unit 28. Then, the accumulated signal charge is transferred under the gate electrode 82 of the charge transfer unit 8 by opening the second control gate 6 (φTG2 becomes “H”). As described above, the second control unit 6 on the charge transfer unit 8 side has a higher potential than the first control unit 4, and the first control unit 4 is formed across the first region 11 and the second region 12. Therefore, the flow of signal charges to the photoelectric conversion unit 2, the preliminary storage unit 3, the first control unit 4, the charge storage unit 5, the second control unit 6, and the charge transfer unit 8 can be made smooth.

図１のY−Y′線にそった断面図を示す図３（ａ）に示すように、電荷蓄積部５に隣接するように、リセット部７が形成されている。リセット部７は、第２制御部６から不要な信号電荷を排出する。リセット部７は、第２領域１２の表面部に選択的に形成された、第１領域１１及び第２領域１２と同一のＮ型で、第１領域１１及び第２領域１２よりも低濃度の第３不純物層７１を有している。第３不純物層７１は、例えば、第１不純物層４１、第２不純物層６１と同様に５０ＫｅＶで９．０×１０１１／ｃｍ２となるようにボロンを注入することで、シリコン基板１０の表面に薄いＮ−層を形成することができる。また、第３不純物７１上には、ゲート絶縁膜７２を介して第１リセットゲート電極７３が形成されている。第１リセットゲート電極７３には、所定のクロックパルスが印加される。第１リセットゲート電極７３の一部は、第２蓄積ゲート電極５２とオーバーラップしている。また、シリコン基板１０上には、Ｎ＋領域からなるリセットドレイン７４が設けられている。第２制御部１５に残存する不要電荷は、第１リセットゲート電極７３を介してリセットドレイン７４へ排出される。
図３（ｂ）は、図３（ａ）に示した固体撮像装置１のシリコン基板１０及びチャネルストップ領域１３に０Ｖ（ＧＮＤ）電位が、第１制御ゲート電極４３にクロックパルスφＴＧ１が、第１リセットゲート電極７３にクロックパルスφＲ１がそれぞれ印加された場合の基板表面の各部のポテンシャルを示している。図３（ｂ）中実線はクロックパルスφＴＧ１、φＲ１がそれぞれ"Ｌ"レベルであるときの状態を示しており、破線はこれらが"Ｈ"レベルである状態を示している。 As shown in FIG. 3A showing a cross-sectional view along the line YY ′ in FIG. 1, the reset unit 7 is formed adjacent to the charge storage unit 5. The reset unit 7 discharges unnecessary signal charges from the second control unit 6. The reset unit 7 is selectively formed on the surface portion of the second region 12 and has the same N type as the first region 11 and the second region 12 and has a lower concentration than the first region 11 and the second region 12. A third impurity layer 71 is provided. The third impurity layer 71 is thin on the surface of the silicon substrate 10 by implanting boron so as to be 9.0 × 1011 / cm 2 at 50 KeV, for example, like the first impurity layer 41 and the second impurity layer 61. N-layers can be formed. A first reset gate electrode 73 is formed on the third impurity 71 via a gate insulating film 72. A predetermined clock pulse is applied to the first reset gate electrode 73. A part of the first reset gate electrode 73 overlaps the second storage gate electrode 52. A reset drain 74 made of an N + region is provided on the silicon substrate 10. Unnecessary charges remaining in the second control unit 15 are discharged to the reset drain 74 via the first reset gate electrode 73.
3B shows a case where the silicon substrate 10 and the channel stop region 13 of the solid-state imaging device 1 shown in FIG. 3A have a 0 V (GND) potential, the first control gate electrode 43 has a clock pulse φTG1. The potential of each part of the substrate surface when the clock pulse φR1 is applied to the reset gate electrode 73 is shown. In FIG. 3B, solid lines indicate a state when the clock pulses φTG1 and φR1 are at the “L” level, respectively, and a broken line indicates a state where they are at the “H” level.

本実施の形態にかかる固体撮像装置においては、第２蓄積部５に残存する不要電荷を第２制御部４から第１リセットゲート電極７３を介してリセットドレイン７４に電荷を排出する。すなわち、第１制御ゲート電極４３に印加されるφＴＧ１及び第２制御ゲート電極６３に印加されるφＴＧ２を"Ｌ"レベルとし、φＲ１を"Ｈ"レベルとすることにより、第２制御ゲート電極６３と光電変換部２とを分離した状態で、第２蓄積部５のリセット動作が可能である。このため、不要電荷を完全にリセットすることができる。 In the solid-state imaging device according to the present embodiment, unnecessary charges remaining in the second accumulation unit 5 are discharged from the second control unit 4 to the reset drain 74 via the first reset gate electrode 73. That is, φTG1 applied to the first control gate electrode 43 and φTG2 applied to the second control gate electrode 63 are set to the “L” level, and φR1 is set to the “H” level, whereby the second control gate electrode 63 and In a state where the photoelectric conversion unit 2 is separated, the reset operation of the second storage unit 5 is possible. For this reason, unnecessary charges can be completely reset.

図４に示すように、図１の電荷転送部８は、従来からよく知られている２相駆動のＣＣＤであり、第２制御部６を介して転送された信号電荷は、順次転送され、出力アンプ９を介して出力される。 As shown in FIG. 4, the charge transfer unit 8 in FIG. 1 is a well-known two-phase drive CCD, and the signal charges transferred via the second control unit 6 are sequentially transferred, It is output via the output amplifier 9.

ここで図５を参照して、実施の形態１に係る固体撮像装置１の動作について説明する。図５は、本実施の形態に係る固体撮像装置に印加される各信号のタイミングの一例を示す図であり、電荷蓄積部５に蓄積された不要電荷を排出するリセット期間、予備蓄積部３に信号電荷を蓄積する第１蓄積期間、電荷蓄積部５に信号電荷を蓄積する第２蓄積期間、電荷転送部８において信号電荷を転送する電荷転送期間を有している。 Here, the operation of the solid-state imaging device 1 according to Embodiment 1 will be described with reference to FIG. FIG. 5 is a diagram showing an example of the timing of each signal applied to the solid-state imaging device according to the present embodiment. In the reset period during which unnecessary charges accumulated in the charge accumulation unit 5 are discharged, the preliminary accumulation unit 3 There are a first accumulation period in which signal charges are accumulated, a second accumulation period in which signal charges are accumulated in the charge accumulation unit 5, and a charge transfer period in which signal charges are transferred in the charge transfer unit 8.

リセット期間においては、φＲ１が"Ｈ"レベルであり、φＴＧ１及びφＴＧ２は"Ｌ"レベルである。この間、蓄積部５に蓄積された不要電荷は、リセットドレイン７４へ完全に排出される。そして、第１蓄積期間においては、φＲ１が"Ｌ"レベルとなり、光電変換部２から蓄積部３へ信号電荷が転送される（Ｔ１）。そして、第１蓄積期間においては、φＴＧ１が"Ｈ"レベルになることにより、蓄積部３に蓄積された信号電荷が蓄積部５へ転送される（Ｔ２）。その後、φＴＧ１を"Ｌ"レベルとし、全てのイメージエリアでの読み出しが終了するまで、信号電荷は蓄積部５に保持される。電荷転送期間においては、全てのイメージエリアでの読み出しが完了した時点で、φＴＧ２を"Ｈ"レベルとし、蓄積部５に保持された第２信号電荷を電荷転送部８に転送する（Ｔ３）。そして、電荷転送部８において転送された信号電荷は、順次出力アンプ９を介して取り出される。 In the reset period, φR1 is at “H” level, and φTG1 and φTG2 are at “L” level. During this time, unnecessary charges accumulated in the accumulation unit 5 are completely discharged to the reset drain 74. In the first accumulation period, φR1 becomes “L” level, and signal charges are transferred from the photoelectric conversion unit 2 to the accumulation unit 3 (T1). In the first accumulation period, the signal charge accumulated in the accumulation unit 3 is transferred to the accumulation unit 5 when φTG1 becomes “H” level (T2). Thereafter, φTG1 is set to the “L” level, and the signal charge is held in the storage unit 5 until reading in all the image areas is completed. In the charge transfer period, when reading in all the image areas is completed, φTG2 is set to the “H” level, and the second signal charge held in the storage unit 5 is transferred to the charge transfer unit 8 (T3). The signal charges transferred in the charge transfer unit 8 are sequentially taken out via the output amplifier 9.

このように本発明によれば、光電変換部のみならず、予備蓄積部、第１制御部、電荷蓄積部、第２制御部及び電荷転送部が同一導電型の半導体領域に形成されているため、電荷の移動が円滑に行われる。また、動作時において、半導体基板の表面がＰ型となるピンニング状態となるため、暗電流の発生を抑制することができる。第２蓄積部の不要電荷をリセットドレインへ完全に排出することができるため、残像の発生を抑制することができる。 Thus, according to the present invention, not only the photoelectric conversion unit but also the preliminary storage unit, the first control unit, the charge storage unit, the second control unit, and the charge transfer unit are formed in the same conductivity type semiconductor region. , The movement of charges is performed smoothly. Further, during operation, since the surface of the semiconductor substrate is in a P-type pinning state, generation of dark current can be suppressed. Since unnecessary charges in the second accumulation unit can be completely discharged to the reset drain, the occurrence of afterimage can be suppressed.

本発明の実施の形態２につき、図６を用いて説明する。なお、図６は、図３に光電変換部２からリセット部６までの構成に対応している。本実施の形態では、光電変換部２、予備電荷蓄積部３、第１制御ゲート部４、信号電荷蓄積部５、第２制御ゲート部６、電荷転送部８、リセット部７等が、単層として半導体領域１１０を基体として形成されている。さらに、単層の半導体領域１１０を採用していることから、このままでは、第１制御ゲート部４や電荷保持部３、６に所定のポテンシャルの差が生じないため、半導体領域１１０の、光電変換部２、予備電荷蓄積部３および制御ゲート部４の一部に相当する部分１２０の表面不純物濃度を他の部分に比して低くしている。これは、該当部分１２０にボロン等のＰ型不純物を選択的にイオン注入することで実現される。 A second embodiment of the present invention will be described with reference to FIG. 6 corresponds to the configuration from the photoelectric conversion unit 2 to the reset unit 6 in FIG. In the present embodiment, the photoelectric conversion unit 2, the reserve charge storage unit 3, the first control gate unit 4, the signal charge storage unit 5, the second control gate unit 6, the charge transfer unit 8, the reset unit 7, etc. The semiconductor region 110 is formed as a base. Furthermore, since the single-layer semiconductor region 110 is employed, a predetermined potential difference does not occur in the first control gate unit 4 and the charge holding units 3 and 6 in this state. The surface impurity concentration of the portion 120 corresponding to a part of the portion 2, the preliminary charge storage portion 3 and the control gate portion 4 is set lower than that of the other portions. This is realized by selectively ion-implanting a P-type impurity such as boron into the corresponding portion 120.

すなわち、チャネルストップ領域１３、半導体領域１１０、光電変換部２のP＋領域２１を形成した後に、該当部分１２０のP月不純物を選択的にイオン注入する。その後、第１ゲート電極層として例えばポリシリコンでなるゲート電極３２、５２およびCCD部の一層目ゲート電極を形成し、不所望な部分にマスクをかけて、ボロン等のP型不純物を再度イオン注入し、不純物層４１、７１を形成する。 That is, after the channel stop region 13, the semiconductor region 110, and the P + region 21 of the photoelectric conversion unit 2 are formed, the P-month impurity in the corresponding portion 120 is selectively ion-implanted. After that, gate electrodes 32 and 52 made of polysilicon, for example, and the first gate electrode of the CCD portion are formed as the first gate electrode layer, a mask is applied to an undesired portion, and P-type impurities such as boron are ion-implanted again. Then, impurity layers 41 and 71 are formed.

本実施の形態でも、前実施の形態と同様の動作、効果が得られることは容易に理解されるので、その詳細な説明は省略する。 Also in this embodiment, it is easily understood that the same operation and effect as in the previous embodiment can be obtained, and thus detailed description thereof is omitted.

次に、本発明の実施の形態３に係る固体撮像装置について図７及び図８を参照して説明する。図７は、本実施の形態に係る固体撮像装置１００の構成を示す平面図であり、図８（ａ）は図７のＵ−Ｕ'断面図、同図（ｂ）は各部のポテンシャルを示す図である。本実施の形態において、実施の形態１と異なる点はリセット部７の構成であり、他の構成については説明を省略する。 Next, a solid-state imaging device according to Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 7 is a plan view showing the configuration of the solid-state imaging device 100 according to the present embodiment. FIG. 8A is a cross-sectional view taken along the line U-U 'in FIG. 7, and FIG. FIG. In the present embodiment, the difference from the first embodiment is the configuration of the reset unit 7, and the description of the other configurations is omitted.

図７及び図８（ａ）に示すように、本実施の形態に係るリセット部７は、電荷蓄積部５から不要電荷を排出する機能に加えて、予備蓄積部３から不要電荷を排出する機能を有する。リセット部７は、第１領域の表面部に選択的に形成された、第１領域１１と同一のＮ型で、第１領域１１よりも低濃度の第４不純物層７５を有している。第４不純物層７５は、例えば、第３不純物層７１と同様に５０ＫｅＶで９．０×１０１１／ｃｍ２となるようにボロンを注入することで、シリコン基板１０の表面に薄いＮ−層を形成することができる。また、第４不純物層７５上には、ゲート絶縁膜７６を介して第２リセットゲート電極７７が形成されている。第２リセットゲート電極７７には、所定のクロックパルスが印加される。第２リセットゲート電極７７の一部は、蓄積ゲート電極３２とオーバーラップしている。また、シリコン基板１０上には、Ｎ＋領域からなるリセットドレイン７４が設けられている。リセットドレイン７４は、第２リセットゲート電極７３と第２リセットゲート電極７７とで共有されている。蓄積部３から、第２リセットゲート電極７７を介してリセットドレイン７４へ信号電荷を排出することができる。 As shown in FIGS. 7 and 8A, the reset unit 7 according to the present embodiment has a function of discharging unnecessary charges from the preliminary storage unit 3 in addition to a function of discharging unnecessary charges from the charge storage unit 5. Have The reset unit 7 includes a fourth impurity layer 75 that is selectively formed on the surface portion of the first region and has the same N type as the first region 11 and has a lower concentration than the first region 11. The fourth impurity layer 75 is formed of a thin N− layer on the surface of the silicon substrate 10 by implanting boron so that the fourth impurity layer 75 becomes 9.0 × 1011 / cm 2 at 50 KeV, for example. be able to. A second reset gate electrode 77 is formed on the fourth impurity layer 75 via a gate insulating film 76. A predetermined clock pulse is applied to the second reset gate electrode 77. A part of the second reset gate electrode 77 overlaps the storage gate electrode 32. A reset drain 74 made of an N + region is provided on the silicon substrate 10. The reset drain 74 is shared by the second reset gate electrode 73 and the second reset gate electrode 77. Signal charges can be discharged from the storage unit 3 to the reset drain 74 via the second reset gate electrode 77.

図８（ｂ）は、図８（ａ）に示した固体撮像装置１のシリコン基板１０及びチャネルストップ領域１３に０Ｖ（ＧＮＤ）電位が、第２リセットゲート電極７７にクロックパルスφＲ２が印加された場合の基板表面の各部のポテンシャルを示している。図８（ｂ）中実線はクロックパルスφＲ２が"Ｌ"レベルであるときの状態を示しており、破線は"Ｈ"レベルである状態を示している。 In FIG. 8B, a 0 V (GND) potential is applied to the silicon substrate 10 and the channel stop region 13 of the solid-state imaging device 1 illustrated in FIG. 8A, and a clock pulse φR <b> 2 is applied to the second reset gate electrode 77. The potential of each part on the substrate surface is shown. In FIG. 8B, a solid line indicates a state when the clock pulse φR2 is at the “L” level, and a broken line indicates a state where the clock pulse φR2 is at the “H” level.

本実施の形態にかかる固体撮像装置において、光電変換部２に光が入射することによって発生した信号電荷は、予備蓄積部３の電位井戸に蓄積される。光量の多い環境下では、光電変換部２から信号電荷があふれてしまうことにより、蓄積部３に蓄積された信号電荷に影響を及ぼしてしまうことがある。このとき、第２制御ゲート電極６３に印加されるφＴＧ２を"Ｌ"レベルとしたままで、φＲ２を"Ｈ"レベルとすることにより、第２制御部６と分離した状態であふれた信号電荷をリセットドレイン７４へ排出することができる。これにより、飽和の無い良好な画像情報を得ることができる。 In the solid-state imaging device according to the present embodiment, signal charges generated when light enters the photoelectric conversion unit 2 are accumulated in the potential well of the preliminary accumulation unit 3. In an environment with a large amount of light, the signal charge overflowing from the photoelectric conversion unit 2 may affect the signal charge stored in the storage unit 3. At this time, by keeping φTG2 applied to the second control gate electrode 63 at the “L” level and φR2 at the “H” level, the signal charges overflowing in a state separated from the second control unit 6 are increased. It can be discharged to the reset drain 74. Thereby, good image information without saturation can be obtained.

図９を参照して、実施の形態３に係る固体撮像装置１００の動作について説明する。図９に示すように、リセット期間、第１蓄積期間、第２蓄積期間、電荷転送期間を有している。 With reference to FIG. 9, the operation of the solid-state imaging device 100 according to Embodiment 3 will be described. As shown in FIG. 9, it has a reset period, a first accumulation period, a second accumulation period, and a charge transfer period.

リセット期間においては、φＲ１及びφＲ２が"Ｈ"レベルであり、φＴＧ１及びφＴＧ２は"Ｌ"レベルである。この間、蓄積部３及び５の不要電荷は、リセットドレイン７４へ完全に排出される。そして、第１蓄積期間においては、φＲ１及びφＲ２が"Ｌ"レベルとなり、光電変換部２から蓄積部３へ信号電荷が転送される（Ｔ１）。そして、第１蓄積期間においては、φＴＧ１が"Ｈ"レベルになることにより、第１蓄積部３に蓄積された信号電荷が第２蓄積部５へ転送される（Ｔ２）。その後、φＴＧ１を"Ｌ"レベルとし、全てのイメージエリアでの読み出しが終了するまで、信号電荷は蓄積部５に保持される。電荷転送期間においては、全てのイメージエリアでの読み出しが完了した時点で、φＴＧ２を"Ｈ"レベルとし、蓄積部５に保持された第２信号電荷を電荷転送部８に転送する（Ｔ３）。そして、電荷転送部８において転送された信号電荷は、順次出力アンプ９を介して取り出される。 In the reset period, φR1 and φR2 are at “H” level, and φTG1 and φTG2 are at “L” level. During this time, unnecessary charges in the storage units 3 and 5 are completely discharged to the reset drain 74. In the first accumulation period, φR1 and φR2 become “L” level, and signal charges are transferred from the photoelectric conversion unit 2 to the accumulation unit 3 (T1). Then, during the first accumulation period, φTG1 becomes “H” level, whereby the signal charge accumulated in the first accumulation unit 3 is transferred to the second accumulation unit 5 (T2). Thereafter, φTG1 is set to the “L” level, and the signal charge is held in the storage unit 5 until reading in all the image areas is completed. In the charge transfer period, when reading in all the image areas is completed, φTG2 is set to the “H” level, and the second signal charge held in the storage unit 5 is transferred to the charge transfer unit 8 (T3). The signal charges transferred in the charge transfer unit 8 are sequentially taken out via the output amplifier 9.

本発明の実施の形態４による固体撮像装置を図１０および図１１を用いて説明する。なお、図１１(a)は図１０のX−X′線に沿った断面図であり、同図(b)は(a)の各部のポテンシャルである。本実施の形態の特徴は、図１等の予備電荷蓄積部３を介することなく、光電変換部２での信号電荷が制御ゲート４の制御の下で電荷蓄積部５に供給され蓄積されることにある。また、光電変換部２としてのフォトダイオードの制御ゲート電荷を設けた側とは反対側にリセットドレイン９０が設けられている。このリセットドレイ９０は、N−領域９０１（領域４１、６１と同時形成）とその上のリセットゲート電極９０２を有する。また、N＋型のドレイン領域が領域１１と接して制御ゲート４とは反対側に形成されている。電極９０２にリセットパルスφＲ２が印加されることにより、フォトダイオードの電荷がリセットされる。なお、図１１には、遮光膜２００が示されているが、この遮光膜２００は実施形態１〜３でも同様に設けられている。 A solid-state imaging device according to Embodiment 4 of the present invention will be described with reference to FIGS. 11A is a cross-sectional view taken along the line XX ′ in FIG. 10, and FIG. 11B shows the potential of each part in FIG. The feature of the present embodiment is that the signal charge in the photoelectric conversion unit 2 is supplied and stored in the charge storage unit 5 under the control of the control gate 4 without going through the reserve charge storage unit 3 in FIG. It is in. Further, a reset drain 90 is provided on the side opposite to the side where the control gate charge of the photodiode as the photoelectric conversion unit 2 is provided. The reset drain 90 has an N-region 901 (formed simultaneously with the regions 41 and 61) and a reset gate electrode 902 thereon. An N + type drain region is formed on the side opposite to the control gate 4 in contact with the region 11. When the reset pulse φR2 is applied to the electrode 902, the charge of the photodiode is reset. 11 shows the light shielding film 200, the light shielding film 200 is similarly provided in the first to third embodiments.

図１２および１３は本発明の実施形態５による固体撮像装置を示すものであり。本実施形態では、図１１のリセットドレインの代わりにシャッタ構造８５を設けて、電荷蓄積部５側への不所望な電荷を防止したものである。シャッタ構造８５は、図１３に示すように、領域１１と接して制御ゲート４とは反対側に設けられたN＋ドレイン領域７５（本領域は各フォトダイオード間で連続するように形成）と、フォトダイオードのP＋領域２と接し且つ深いP＋領域８５１を有して構成される。 12 and 13 show a solid-state imaging device according to Embodiment 5 of the present invention. In this embodiment, a shutter structure 85 is provided in place of the reset drain of FIG. 11 to prevent undesired charges on the charge storage unit 5 side. As shown in FIG. 13, the shutter structure 85 includes an N + drain region 75 (this region is formed so as to be continuous between the photodiodes) provided on the opposite side of the control gate 4 in contact with the region 11, and a photo The P + region 851 is in contact with the P + region 2 of the diode and has a deep P + region 851.

図１４および１５に本発明実施の形態６による固体撮像装置を示す。本形態では、伝家蓄積領域が、これまでの実施形態とは違って、フォトダイオード２と同様にP型領域とN型領域とにより構成されている。すなわち、図１５に示すように、電荷蓄積部５の相当するN型領域１２の表面部分にP＋型領域１０５２が形成されている。また、所望のポテンシャルを得るために、この部分にはN型領域１０５１が付加されており、全体として、領域１１、１２に比して深くなっている。本実施形態は、これまでの実施形態のように蓄積電極にマイナス電圧を加えることで表面をP型に反転させるピンニングゲートタイプではないので、P＋領域１０５２を覆う蓄積制御電極は不要となる。 14 and 15 show a solid-state imaging device according to Embodiment 6 of the present invention. In this embodiment, unlike the previous embodiments, the transmission storage region is composed of a P-type region and an N-type region as in the photodiode 2. That is, as shown in FIG. 15, the P + type region 1052 is formed on the surface portion of the N type region 12 corresponding to the charge storage portion 5. Further, in order to obtain a desired potential, an N-type region 1051 is added to this portion, which is deeper than the regions 11 and 12 as a whole. Since the present embodiment is not a pinning gate type that reverses the surface to P-type by applying a negative voltage to the storage electrode as in the previous embodiments, the storage control electrode that covers the P + region 1052 is not necessary.

なお、実施形態４〜６それぞれの動作は、各実施の形態１乃至３から容易に理解されることであるので、省略する。 In addition, since operation | movement of each of Embodiment 4-6 is easily understood from each Embodiment 1 thru | or 3, it abbreviate | omits.

以上説明したように、本発明によれば、光電変換部のみならず、各蓄積部、各制御部及び電荷転送部が同一の導電型領域に形成されているため、電荷の移動が円滑に行われ、残像の発生を抑制することができる。また、蓄積部ではピンニング制御あるいはデバイス構造そのものにより、動作時において、半導体基板の表面がＰ型となる状態となるため、暗電流の発生を抑制することができる。そして、第１制御電極及び第２制御電極により、蓄積時間を制御することが可能であり、光量の少ない環境下でも十分な信号量を得ることが可能であり、また、光量の多い環境下では、蓄積時間を短くすることにより飽和の無い画像情報を得ることができる。 As described above, according to the present invention, not only the photoelectric conversion unit, but also each storage unit, each control unit, and the charge transfer unit are formed in the same conductivity type region, so that the movement of charges is performed smoothly. Generation of afterimages can be suppressed. Further, since the surface of the semiconductor substrate is in a P-type state during operation by the pinning control or the device structure itself in the storage unit, generation of dark current can be suppressed. The accumulation time can be controlled by the first control electrode and the second control electrode, and a sufficient amount of signal can be obtained even in an environment with a small amount of light. The image information without saturation can be obtained by shortening the accumulation time.

本発明は、暗電流を低減した蓄積時間の制御可能な構造の実現が目的であり、光電変換部、蓄積部、リセット部、電荷転送部及び各部の制御に関する以外の部分は、上述の例以外の方法を用いることも可能である。例えば、上述の実施の形態においては、２相駆動の電荷転送部を用いた例について説明したが、電荷転送部の駆動方法は、４相駆動など他の方法を用いることも可能である。また、上述の実施の形態では２層ポリシリコンゲート構造の例を示しているが、単層構造、３層構造など他の構造でも実現可能である。また、動作状態で基板の表面がＰ型となるピンニング状態とし、蓄積部を２段としてそれぞれの出口に制御ゲート電極を設ける構成とすれば、リセット部の有無については選択可能である。さらに、各実施形態の特徴を適宜組合わせた固体撮像装置も構成することができる。 The object of the present invention is to realize a structure capable of controlling the accumulation time with reduced dark current, and the parts other than the photoelectric conversion unit, the accumulation unit, the reset unit, the charge transfer unit, and the control of each unit other than the above-described example It is also possible to use this method. For example, in the above-described embodiment, the example using the charge transfer unit of two-phase driving has been described. However, other methods such as four-phase driving can be used as the driving method of the charge transfer unit. In the above-described embodiment, an example of a two-layer polysilicon gate structure is shown, but other structures such as a single-layer structure and a three-layer structure can be realized. Further, if the substrate is in a pinning state in which the surface of the substrate is P-type in the operating state, and the storage unit has two stages and a control gate electrode is provided at each outlet, the presence or absence of the reset unit can be selected. Furthermore, a solid-state imaging device in which the features of the embodiments are appropriately combined can be configured.

本発明の実施の形態１に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on Embodiment 1 of this invention. 図１のＸ−Ｘ'断面図及び、動作時のポテンシャル図である。FIG. 2 is a cross-sectional view taken along line XX ′ in FIG. 1 and a potential diagram during operation. 図１のＹ−Ｙ'断面図及び、動作時のポテンシャル図である。FIG. 2 is a cross-sectional view taken along line YY ′ of FIG. 1 and a potential diagram during operation. 図１のＺ−Ｚ'断面図及び、動作時のポテンシャル図である。FIG. 2 is a cross-sectional view taken along the line ZZ ′ of FIG. 1 and a potential diagram during operation. 実施形態１の固体撮像装置を動作させるためのタイミングの一例である。3 is an example of timing for operating the solid-state imaging device according to the first embodiment. 本発明の実施の形態２に係る固体撮像装置を示す断面図である。It is sectional drawing which shows the solid-state imaging device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on Embodiment 3 of this invention. 図７のＵ−Ｕ'断面図及び、動作時のポテンシャル図である。FIG. 8 is a cross-sectional view taken along the line U-U ′ of FIG. 7 and a potential diagram during operation. 実施形態３の固体撮像装置を動作させるためのタイミングの一例である。10 is an example of timing for operating the solid-state imaging device of Embodiment 3. 本発明の実施の形態４に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on Embodiment 4 of this invention. 図１０のＸ−Ｘ'断面図及び、動作時のポテンシャル図である。It is XX 'sectional drawing of FIG. 10, and the potential diagram at the time of operation | movement. 本発明の実施の形態５に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on Embodiment 5 of this invention. 図１２のＸ−Ｘ'断面図及び、動作時のポテンシャル図である。FIG. 13 is a cross-sectional view taken along line XX ′ in FIG. 12 and a potential diagram during operation. 本発明の実施の形態６に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on Embodiment 6 of this invention. 図１４のＸ−Ｘ'断面図及び、動作時のポテンシャル図である。FIG. 15 is a cross-sectional view taken along line XX ′ in FIG. 14 and a potential diagram during operation. 従来のイメージセンサを示す平面図である。It is a top view which shows the conventional image sensor. 他の従来のイメージセンサを示す平面図である。It is a top view which shows the other conventional image sensor. 図１７のＸ−Ｘ'断面図及び動作時のポテンシャルを示す図である。FIG. 18 is a cross-sectional view taken along the line XX ′ of FIG. 17 and a diagram showing potential during operation. 従来の固体撮像装置の基板深さ方向の電位プロファイルを示す図である。It is a figure which shows the electric potential profile of the substrate depth direction of the conventional solid-state imaging device.

符号の説明Explanation of symbols

１固体撮像装置
２光電変換部
３予備蓄積部
４第１制御ゲート部
５電荷蓄積部
６第２制御ゲート部
７リセット部
８電荷転送部
９出力アンプ DESCRIPTION OF SYMBOLS 1 Solid-state imaging device 2 Photoelectric conversion part 3 Preliminary storage part 4 1st control gate part 5 Charge storage part 6 2nd control gate part 7 Reset part 8 Charge transfer part 9 Output amplifier

Claims

光電変換部と、電荷蓄積部と、電荷転送部と、前記光電変換部および前記電荷蓄積部間に設けられ前記光電変換部から前記電荷蓄積部への信号電荷の移動を制御する第１制御ゲート部と、前記電荷蓄積部および前記電荷転送部間に設けられ前記電荷蓄積部から前記電荷転送部への電荷の移動を制御する第２制御ゲート部とを備え、前記電荷蓄積部は、Ｎ型拡散領域と、前記Ｎ型拡散領域に接する絶縁膜を介して前記Ｎ型拡散領域を覆う蓄積ゲート電極を有し、前記蓄積ゲート電極に一定の負電圧が印加されることで、前記電荷蓄積部がピンニング状態で前記信号電荷を保持するように構成されていることを特徴とする固体撮像装置。 A photoelectric control unit, a charge storage unit, a charge transfer unit, and a first control gate that is provided between the photoelectric conversion unit and the charge storage unit and controls movement of signal charges from the photoelectric conversion unit to the charge storage unit comprising a part, and a second control gate portion for controlling the transfer of charge from the charge storage portion and provided between the charge transfer portion and the charge accumulating portion to said charge transfer unit, the charge storage section, N type A storage gate electrode that covers the N-type diffusion region via an insulating film in contact with the diffusion region and the N-type diffusion region, and a constant negative voltage is applied to the storage gate electrode; Is configured to hold the signal charge in a pinned state.

前記光電変換部に連続して予備電荷蓄積部が設けられ、前記信号電荷は前記予備電荷蓄積部から前記第１制御ゲートを介して前記電荷蓄積部に移動されることを特徴とする請求項１記載の固体撮像装置。 Preliminary charge storage portion provided continuously to the photoelectric conversion unit, according to claim 1 wherein the signal charges, characterized in that it is moved to the charge storage portion via the first control gate from said preliminary charge storage section The solid-state imaging device described.

前記電荷蓄積部および前記予備電荷蓄積部の各々は、前記Ｎ型拡散領域とこの領域上を絶縁膜を介して覆う電極とを有し、前記電極には所定のバイアス電圧が印加されていることを特徴とする請求項２記載の固体撮像装置。 Each of the charge storage unit and the reserve charge storage unit includes the N-type diffusion region and an electrode covering the region with an insulating film, and a predetermined bias voltage is applied to the electrode. The solid-state imaging device according to claim 2 .

前記光電変換部、前記予備電荷蓄積部、前記電荷蓄積部、前記電荷転送部、前記第１制御ゲート部および前記第２制御ゲート部は、Ｐ型の半導体基体層の表面部に形成されたＮ型の半導体領域を基体として形成されていることを特徴とする請求項２または３に記載の固体撮像装置。 The photoelectric conversion unit, the preliminary charge storage unit, the charge storage unit, said charge transfer unit, the first control gate portion and the second control gate portion, N, which is formed in the surface portion of the P-type semiconductor substrate layer The solid-state imaging device according to claim 2, wherein the solid-state imaging device is formed using a semiconductor region of a mold as a base.

前記半導体領域は、前記光電変換部が形成された第１領域と、前記電荷蓄積部および前記第２制御ゲート部が形成された第２領域とを有し、前記第２領域は前記第１領域よりも不純物濃度が高く、前記第１制御ゲート部は前記第１および第２領域に跨って形成されていることを特徴とする請求項４に記載の固体撮像装置。 The semiconductor region includes a first region in which the photoelectric conversion unit is formed, and a second region in which the charge storage unit and the second control gate unit are formed, and the second region is the first region. The solid-state imaging device according to claim 4 , wherein an impurity concentration is higher than the first control gate portion, and the first control gate portion is formed across the first and second regions.

前記第１および第２制御ゲート部の各々は、前記第１および前記第２領域よりも不純物濃度が低く且つＮ型を有する第３領域とこの第３領域を絶縁膜を介して覆うゲート電極とを有することを特徴とする請求項５に記載の固体撮像装置。 Each of the first and second control gate portions includes a third region having an N- type impurity concentration lower than that of the first and second regions, and a gate electrode covering the third region with an insulating film interposed therebetween. The solid-state imaging device according to claim 5 , comprising:

前記第１および第２制御ゲート部の各々は、前記半導体領域よりも不純物濃度が低く且つＮ型を有する低濃度領域とこの低濃度領域を絶縁膜を介して覆うゲート電極とを有し、前記第１制御ゲート部が有する前記低濃度領域の表面部の前記光電変換部側の部分は前記電荷蓄積部側の部分よりも低不純物濃度となっていることを特徴とする請求項４に記載の固体撮像装置。 Each of the first and second control gate portions has a low concentration region having an impurity concentration lower than that of the semiconductor region and having an N type, and a gate electrode covering the low concentration region with an insulating film interposed therebetween, according to claim 4, wherein the low concentration the photoelectric conversion portion side portion of the surface portion of the region having the first control gate portion is characterized in that in the low impurity concentration than the portion of the charge storage portion Solid-state imaging device.

前記電荷蓄積部は、前記第２領域の上にゲート絶縁膜を介して設けられ、一定の電圧が印加される蓄積ゲート電極を備える請求項５または６に記載の固体撮像装置。 7. The solid-state imaging device according to claim 5 , wherein the charge storage unit includes a storage gate electrode provided on the second region via a gate insulating film and to which a constant voltage is applied.

前記第１領域を基体として前記予備電荷蓄積部が前記光電変換部と前記第１制御ゲート部との間に設けられ、この予備電荷蓄積部は前記第１領域上にゲート絶縁膜を介して設けられ一定の電圧が印加された予備蓄積ゲート電極を備える請求項５または６に記載の固体撮像装置。 Wherein the preliminary charge storage portion of the first region as a substrate is provided between the first control gate portion and the photoelectric conversion unit, the pre-charge accumulation portion is provided through a gate insulating film on the first region The solid-state imaging device according to claim 5, further comprising a pre-storage gate electrode to which a constant voltage is applied.

前記半導体領域を基体として前記予備電荷蓄積部が前記光電変換部と前記第１制御ゲート部との間に設けられ、この予備電荷蓄積部が形成された前記半導体領域の部分の表面不純物濃度は前記半導体領域の他の部分より低くなっていることを特徴とする請求項４記載の固体撮像装置。 Wherein the preliminary charge storage portion of the semiconductor region as a base is provided between said first control gate section and the photoelectric conversion unit, the surface impurity concentration of the portion of the semiconductor region where the pre-charge accumulation portion is formed the The solid-state imaging device according to claim 4 , wherein the solid-state imaging device is lower than other portions of the semiconductor region .

前記電荷蓄積部に隣接して形成され、前記電荷蓄積部から信号電荷を排出するリセット部を備える請求項１乃至１０のいずれか１項に記載の固体撮像装置。 The formed adjacent to the charge storage unit, the solid-state imaging device according to any one of claims 1 to 10 comprising a reset portion for discharging the signal charges from the charge storage part.

前記電荷蓄積部に隣接して形成され、前記電荷蓄積部および前記予備電荷蓄積部から信号電荷を排出するリセット部を備える請求項１乃至１０のいずれか１項に記載の固体撮像装置。 The formed adjacent to the charge storage unit, the solid-state imaging device according to any one of claims 1 to 10 comprising a reset portion for discharging the signal charges from the charge storage part and the pre-charge accumulation portion.

前記光電変換部の信号電荷をリセットするリセットゲートをさらに備える請求項１１に記載の固体撮像装置。 The solid-state imaging device according to claim 11 , further comprising a reset gate that resets a signal charge of the photoelectric conversion unit.

前記光電変換部のためのオーバーフロードレインをさらに備える請求項１１に記載の固体撮像装置。 The solid-state imaging device according to claim 11 , further comprising an overflow drain for the photoelectric conversion unit.