JP5215650B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP5215650B2 JP5215650B2 JP2007322098A JP2007322098A JP5215650B2 JP 5215650 B2 JP5215650 B2 JP 5215650B2 JP 2007322098 A JP2007322098 A JP 2007322098A JP 2007322098 A JP2007322098 A JP 2007322098A JP 5215650 B2 JP5215650 B2 JP 5215650B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- unit
- solid
- imaging device
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は固体撮像装置に関し、特に、光電変換部と電荷転送部との間に設けられ、光電変換部で光電変換された電荷を蓄積する蓄積部を有するCCDイメージセンサに関する。 The present invention relates to a solid-state imaging device, and more particularly to a CCD image sensor having an accumulation unit that is provided between a photoelectric conversion unit and a charge transfer unit and accumulates charges photoelectrically converted by the photoelectric conversion unit.
特許文献1には、この種の固体撮像装置として、受光した光を光電変換するフォトダイオードと、光電変換された電荷の蓄積制御を行うストレージ部とを備えたCCDイメージセンサが開示されている。この従来のCCDイメージセンサでは、フォトダイオードとストレージ部のシリコン基板表面は、動作状態でN型になっている。このため、これらの部分で発生する暗電流が多く、長時間の蓄積を行った場合に画像の劣化が著しい。特に、温度が高い場合には、蓄積時間を十分に長くすることができないという問題があった。例えば、オートフォーカス用のイメージセンサでは、夜景から太陽光下での撮影まで非常に幅広い光量差の下でピントをあわせる必要がある。このため、蓄積時間を幅広く変えられる必要があるが、この構造では、使用できる明るさ、温度の範囲が限定されてしまっていた。
また、フォトダイオードとストレージ部との間には、バリアゲートが設けられている。バリアゲートには、プラスの一定電圧が印加されており、フォトダイオードで発生する信号電荷の蓄積制御は行われない。さらに、ストレージ部にも、プラスの一定電圧が印加されており、動作状態で基板表面までN型となっているため、この部分でも暗電流が多く発生する。 In addition, a barrier gate is provided between the photodiode and the storage unit. A positive constant voltage is applied to the barrier gate, and the accumulation control of the signal charge generated by the photodiode is not performed. Further, a constant positive voltage is also applied to the storage unit, and since it is N-type up to the substrate surface in the operating state, a large amount of dark current is also generated in this part.
図16は、単一のCCD8に対し、それぞれ複数のフォトダイオード2からなる複数のイメージエリア2−1、2−2が設けられた従来の固体撮像装置の例を示している。各イメージエリア2−1、2−2には異なった映像信号が入力され、それぞれ信号電荷が発生する。制御ゲート4−1、4−2はそれぞれ独立に蓄積時間を制御し、発生した信号電荷がストレージ部5に蓄積される。このように蓄積制御を用いることで、光量の少ない環境下でも十分な信号量を得ることが可能であり、また、光量の多い環境下では、蓄積時間を短くすることにより飽和の無い画像情報を得ることができる。
FIG. 16 shows an example of a conventional solid-state imaging device in which a plurality of image areas 2-1 and 2-2 each including a plurality of
特許文献2には、暗電流を低減することができる固体撮像装置が開示されている。図17は、特許文献2に記載の固体撮像装置の構成を示す図である。図17に示すように、特許文献2に記載の固体撮像素子1は、フォトダイオード2で発生した電荷をストレージゲート5で蓄積する構造を有している。この構造では、フォトダイオード2から、CCD8までの電荷転送に障害となるポテンシャルのバリア等が発生しないため、スムーズに電荷の読み出しが可能である。また、ストレージゲート5に負電圧を印加して、動作状態で基板表面がP型となるピンニング状態とすることにより、長時間の蓄積を行った場合の画像劣化が少ない特色を持っている。
ここで図17に示す固体撮像装置1の動作について、図18及び図19を参照して説明する。図18(a)は図17の固体撮像素子1のX−X'断面図であり、図18(b)は各部のポテンシャルを示している。また、図19は、固体撮像装置1の各部(フォトダイオード部、ストレージ部、トランスファゲート部)の深さ方向の電位プロファイルを示す図である。フォトダイオード2で発生した電荷は全てストレージゲート5に蓄積される。図19に示すように、ストレージゲート5には、基板表面がP型に反転するように負電圧が印加されている。ピンニング状態のストレージゲート5では、半導体とゲート酸化膜との界面はP型半導体に反転した状態であり、表面ポテンシャルはGND電位となる。
Here, the operation of the solid-
このため、ゲート酸化膜界面に多く発生する結晶欠陥部で発生する熱電子は、反転状態にあるP型半導体内のホールと再結合することにより、蓄積されている信号電荷へ影響を及ぼしにくくなる。従って、通常の埋め込みチャネルタイプのストレージゲートよりも暗電流により信号の劣化が少なく、長時間又は高温化での信号電荷の蓄積が可能となる。フォトダイオードは、基板表面がP型であるため既にピンニング状態であり、ストレージゲート部分とほぼ同等の性能を持つことが可能となっている。このように、ピンニング状態となるストレージゲートを用いることにより、暗電流を低減させ、信号電荷の蓄積を実現している。また、従来の固体撮像装置1では、フォトダイオード2からCCD9に至る部分を全て同一のNウェル内に形成することにより、電荷を完全に転送させ、残像のないフォトダイオードの読み出しの実現も可能としている。
For this reason, the thermoelectrons generated at the crystal defect portion frequently generated at the interface of the gate oxide film are less likely to affect the accumulated signal charges by recombining with holes in the P-type semiconductor in the inverted state. . Therefore, the signal current is less deteriorated by dark current than a normal buried channel type storage gate, and signal charge can be accumulated for a long time or at a high temperature. Since the substrate surface is P-type, the photodiode is already pinned and can have almost the same performance as the storage gate portion. Thus, by using a storage gate that is in a pinning state, dark current is reduced and signal charge is accumulated. Further, in the conventional solid-
また、電荷蓄積部を備えた構造の応用例として、特許文献3に記載の固体撮像装置もある。これは、受光部と電荷転送部としてのシフトレジスタとの間にアナログメモリを設けることにより、複数の受光部の空間的なライン差を補正している。
Moreover, there is also a solid-state imaging device described in
電荷蓄積部を備えた構造の他の応用例としては、特許文献4に示されるように、測定対象との間の距離を光学的に測定する装置がある。これは、特に、デジタルカメラのAF(オートフォーカス)機能のためのセンサとして用いられる。
As another application example of a structure including a charge storage unit, there is an apparatus that optically measures a distance to a measurement object as disclosed in
このように、電荷蓄積部を有する固体撮像装置は各種の応用分野に適用されているが、特にオートフォーカス用のイメージセンサでは、夜景から太陽光下での撮影まで非常に幅広い光量差の下でピントをあわせる必要性から、蓄積時間を幅広く変えられる必要がある。さらに、暗くなるほど被写体からの信号量派少なくなるので、フォトダイオードやストレージ部で発生する暗電流、すなわちセンサ自身が発生するノイズ成分を小さくすることが求められている。 As described above, the solid-state imaging device having the charge storage unit is applied to various application fields. Especially in the image sensor for autofocus, under a very wide light amount difference from night view to shooting under sunlight. It is necessary to change the accumulation time widely because of the need to focus. Furthermore, since the amount of signal from the subject decreases as the darker, the dark current generated in the photodiode and the storage unit, that is, the noise component generated by the sensor itself is required to be reduced.
しかしながら、特許文献1〜3に開示のイメージセンサは勿論のこと、オートフォーカス用センサを主に開示する特許文献4のイメージセンサすら、これら二つの要求事項を同時に満足するような構成は示されていない。
However, not only the image sensors disclosed in
本発明に係る固体撮像装置は、光電変換部と、電荷蓄積部と、電荷転送部と、光電変換部および電荷蓄積部間に設けられ光電変換部から電荷蓄積部への電荷の移動を制御する第1制御ゲートと、電荷蓄積部および電荷転送部間に設けられ電荷蓄積部から電荷転送部への電荷の移動を制御する第2制御ゲートとを備え、電荷蓄積部がピンニング(PIN-ing)状態で電荷を保持するように構成されていることを特徴している。 A solid-state imaging device according to the present invention is provided between a photoelectric conversion unit, a charge storage unit, a charge transfer unit, a photoelectric conversion unit, and a charge storage unit, and controls movement of charges from the photoelectric conversion unit to the charge storage unit. A first control gate; and a second control gate provided between the charge storage unit and the charge transfer unit for controlling the movement of charge from the charge storage unit to the charge transfer unit, wherein the charge storage unit is pinned (PIN-ing) It is characterized by being configured to hold charges in a state.
ここで、電荷蓄積部がピンニング(PIN-ing)状態で電荷を保持するように構成するためには、電荷蓄積部としての一導電型領域(N型領域が典型的)上を所定のバイアス電圧が印加された電極で覆うか又は、一導電型領域の表面に他導電型領域(したがって、P型領域)を形成することが好ましい。後者の構造は、所謂PINダイオードとして光電変換部の構造として広く採用されている。 Here, in order to configure the charge storage unit to hold charges in a pinning state, a predetermined bias voltage is applied over one conductivity type region (typically N-type region) as the charge storage unit. It is preferable to cover with an electrode to which is applied, or to form another conductivity type region (and therefore a P type region) on the surface of one conductivity type region. The latter structure is widely adopted as the structure of the photoelectric conversion unit as a so-called PIN diode.
なお、光電変換領域に連続して予備電荷蓄積領域を設けてもよく、この場合は、この予備電荷蓄積領域を電極で覆い且つ所定のバイアスを印加してピンニング状態とすることが好ましい。 Note that a preliminary charge accumulation region may be provided continuously to the photoelectric conversion region. In this case, it is preferable to cover the preliminary charge accumulation region with an electrode and apply a predetermined bias to a pinning state.
かかる構成よれば、第1制御ゲートおよび第2制御ゲートにより、光電変換時間および電荷蓄積時間を任意に制御することが可能となり、夜景から太陽光下での撮影まで非常に幅広い光量差に対して必要な光量に相当する電荷を任意の時間に渡り保持することが出来る。しかも、これら第1および第2制御ゲートの存在により、電荷蓄積領域を光電変換部や電荷転送部からの影響を受けないでピンニング状態とすることができ、暗電流の発生を抑制することができる。かくして、暗電流の発生を抑制し、残像を生じることなく信号電荷の転送を行うことができる固体撮像素子を提供することができる。 According to such a configuration, the photoelectric conversion time and the charge accumulation time can be arbitrarily controlled by the first control gate and the second control gate, and a very wide light amount difference from night view to shooting under sunlight is possible. It is possible to hold a charge corresponding to a necessary light amount for an arbitrary time. In addition, the presence of the first and second control gates allows the charge storage region to be brought into a pinned state without being affected by the photoelectric conversion unit and the charge transfer unit, and generation of dark current can be suppressed. . Thus, it is possible to provide a solid-state imaging device capable of suppressing the generation of dark current and transferring signal charges without causing an afterimage.
以下、図面を用いて本発明の実施形態につき詳細に説明する。なお、一般に固体撮像装置において、光電変換部であるフォトダイオードの受光面を除く部分は、光が入らないように金属からなる遮光膜で覆われるが、以下の説明や図においてはそれらの簡略化のための遮光膜の図示を省略しているものがある。また、表面保護酸化膜、出力回路の構成などの従来の構成と同様のものについては、説明を省略する。さらにまた、本発明の各実施の形態にかかる固体撮像装置は、出力信号が基準レベルを超え無い様に自動調整する機能(AGC:Auto Gain Control)などを利用した蓄積制御機能を有していても良い。また、各実施の形態において、同一の構成部は同じ参照番号で示し、それらの重複説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In general, in a solid-state imaging device, a portion other than a light receiving surface of a photodiode that is a photoelectric conversion unit is covered with a light shielding film made of metal so that light does not enter, but in the following description and drawings, these are simplified. In some cases, illustration of the light shielding film is omitted. Further, the description of the same structure as the conventional structure such as the surface protection oxide film and the structure of the output circuit is omitted. Furthermore, the solid-state imaging device according to each embodiment of the present invention has a storage control function using an automatic adjustment function (AGC: Auto Gain Control) or the like so that the output signal does not exceed the reference level. Also good. Moreover, in each embodiment, the same structural part is shown with the same reference number, and those duplicate description is abbreviate | omitted.
図1は本発明の実施の形態1に係る固体撮像装置の構成を説明する模式的平面図である。また、図2(a)は図1のX−X'断面図であり、同図(b)は各部のポテンシャルを説明する図である。図3(a)は図1のY−Y'断面図であり、同図(b)は各部のポテンシャルを説明する図である。図4(a)は図1のZ−Z'断面図であり、同図(b)は各部のポテンシャルを説明する図である。
FIG. 1 is a schematic plan view illustrating the configuration of a solid-state imaging device according to
図1に示すように本実施の形態に係る固体撮像装置1は、光電変換部2、光電変換部2に連続して形成された予備電荷蓄積部3、電荷蓄積部5、これら蓄積部3,5の間に設けられた第1制御ゲート部4、電荷転送部8、蓄積部5と転送部8との間に設けられた第2制御ゲート部6、蓄積部5をリセットするリセット部7、ならびに、電荷転送部8からの電荷を増幅出力する出力アンプ9を備えている。
As shown in FIG. 1, the solid-
図1のX−X′線に沿った断面である図2(a)を参照すると、本実施の形態においては、例えばシリコンでなるP型の半導体基板(半導体基体層ともいう)10の表面部に、N型領域11とN型領域12(それぞれの不純物濃度関係は後述)が選択的に形成されている。第1領域11と第2領域12とは、隣接して形成されている。N型の第1領域11の表面部には、シリコン基板10よりも濃度が高いP+型領域21が選択的に形成されている。このP+型領域21とN型の第1領域11により所謂PINフォトダイオード構造の光電変換部2が形成されている。光電変換部2は、受光した光に応じて信号電荷を発生する。P+型のチャネルストップ部13は、光電変換部2で発生した信号電荷が第1蓄積部3以外の方向へ流れ出すことを防ぐ。
Referring to FIG. 2A, which is a cross section taken along line XX ′ of FIG. 1, in the present embodiment, a surface portion of a P-type semiconductor substrate (also referred to as a semiconductor substrate layer) 10 made of, for example, silicon. In addition, an N-
また、第1領域11のチャネルストップ部とは反対側の部分は予備の電荷蓄積部3となり、光電変換部2において発生した信号電荷を受け取る。すなわち、光電変換部2で光の入射により発生した電荷は、一次的に蓄積部3に蓄積される。この蓄積部3は、第1領域11の上に第1蓄積ゲート絶縁膜31を介して設けられた第1蓄積ゲート電極32を有している。第1蓄積ゲート電極32には、動作時には一定の負電圧が印加される。このため、第1領域11と第1蓄積ゲート絶縁膜31との界面がP型に反転するピンニング状態となる。
Further, a portion of the
一方、第2領域12には、第1蓄積部3に隣接して電荷蓄積部5が設けられている。この蓄積部5は、蓄積部3から信号電荷を受け取る。蓄積部5は、第2領域12の上に蓄積ゲート絶縁膜51を介して設けられた第2蓄積ゲート電極52を有している。蓄積ゲート電極52には、動作時には一定の負電圧が印加される。このため、第2領域12の第2蓄積ゲート絶縁膜51との界面がP型に反転するピンニング状態となる。すなわち、電荷蓄積部5もピンニング状態で電荷を蓄積することになる。また、第2領域12には、蓄積部5に隣接して電荷転送部8が形成されている。電荷転送部8は、N型の第2領域の上にゲート絶縁膜81を介して、ゲート電極82を有している。電荷転送部8は、所定のタイミングで第2蓄積部5から信号電荷を受け取る。
On the other hand, in the
蓄積部3と5との間には、第1制御ゲート部4が形成されている。この制御部4は、予備蓄積部3に蓄積された信号電荷を電荷蓄積部5に受け渡すことを制御し、第1領域11の表面部と第2領域の13の表面部とにまたがって形成されている。具体的には、この制御部4は、第1領域11の表面部と第2領域12の表面部とにまたがり、第1領域11及び第2領域12と同一の導電型で第1領域11及び第2領域12よりも低不純物濃度を持って形成された第1不純物層41上に、絶縁膜42を介して設けられたゲート電極43を有している。第1不純物層41は、例えば、50KeVで9.0×1011/cm2となるようにボロンを注入することで、N型領域11,12の表面の一部が低濃度のN−層となる。
A first
また、第1不純物層41の上に第1制御ゲート絶縁膜42を介して形成された第1制御ゲート電極43には、所定のクロックパルスが印加される。これにより、蓄積部3から蓄積部5への電荷の受け渡しが制御される。ゲート電極43の一部は、その両側の第1蓄積ゲート電極32及び第2蓄積ゲート電極52とオーバーラップしている。
A predetermined clock pulse is applied to the first
電荷蓄積部5と電荷転送部8との間には、第2制御部6が形成されている。第2制御部6は、第2蓄積部5に蓄積された信号電荷を電荷転送部8に受け渡す。第2制御部6は、第2領域12の表面部に選択的に形成され、第1領域11及び第2領域12と同一の導電型で第1領域11及び第2領域12よりも低濃度の第2不純物層61を有している。第2不純物層61としては、例えば、第1不純物層41と同様に50KeVで9.0×1011/cm2となるようにボロンを注入することで、シリコン基板10の表面に薄いN−層を形成することができる。
A
また、第2不純物層61上には、第2制御ゲート絶縁膜62を介して第2制御ゲート電極63が形成されている。第2制御ゲート電極63には、所定のクロックパルスが印加される。これにより、蓄積部5から転送部8への電荷の受け渡しが制御される。第2制御ゲート電極63の一部は、その両側の第2蓄積ゲート電極52及びCCDレジスタのゲート電極82とオーバーラップしている。
A second
N型領域12は、N型領域11よりも不純物濃度が高い。すなわち、蓄積部3のN層の不純物濃度よりも蓄積部5のN層の不純物濃度のほうが高くなっている。このため、蓄積部3よりも電荷転送部8側の蓄積部5のほうが、ポテンシャルが高く、その結果、、蓄積部3から蓄積部5そして電荷転送部8への信号電荷の流れをスムーズにすることができる。
The N-
なお、第1領域11と第2領域12の不純物濃度差は、2重注入により製造することが可能である。例えば、1回目に第1領域11及び第2領域12において80KeVで1.4×1012/cm2の条件でN(リン)を注入し、2回目に第2領域12において80KeVで4×1011/cm2の条件でN(リン)注入することができる。あるいは、図5に示すように、1回目に第1領域11及び第2領域12において50KeVで4×10−11/cm2の条件でP(ボロン)を注入し、2回目に第1領域11において80KeVで4×1011/cm2の条件でN(リン)注入することも可能である。
The impurity concentration difference between the
図2(b)は、図2(a)に示した固体撮像装置1のシリコン基板10及びチャネルストップ領域13に0V(GND)電位が、第1制御ゲート電極43にクロックパルスφTG1が、第2制御ゲート電極63にクロックパルスφTG2が、ゲート電極82にクロックパルスφ1がそれぞれ印加された場合の基板表面の電位プロファイルを示している。図2(b)中実線はクロックパルスφTG1、φTG2、φ1がそれぞれ"L"レベルであるときの状態を示しており、破線はこれらが"H"レベルである状態を示している。また、図2(b)において、ψPDは光電変換部2の電位井戸の深さ、ψST1は第1蓄積部3の電位井戸の深さ、ψST2は第2蓄積部5の電位井戸の深さを示している。
FIG. 2B shows that the 0 V (GND) potential is applied to the
本実施の形態に係る固体撮像装置1において、光電変換部2に光が入射することによって発生した信号電荷は、予備電荷蓄積部3の電位井戸に蓄積される。そして、蓄積された信号電荷は、第1制御ゲート4を開く(φTG1が"H"となる)ことにより、第1制御部4に移動する。そして、第1制御ゲート4を閉じる(φTG1が"L"となる)ことにより、第1制御部4にそれまで蓄積されていた信号電荷は、電荷蓄積部28の電位井戸に蓄積される。そして、蓄積された信号電荷は、第2制御ゲート6を開く(φTG2が"H"となる)ことにより、電荷転送部8のゲート電極82下に転送される。このように、第1制御部4よりも電荷転送部8側の第2制御部6の方がポテンシャルが高く、第1制御部4が第1領域11と第2領域12とにまたがって形成されているため、光電変換部2、予備蓄積部3、第1制御部4、電荷蓄積部5、第2制御部6、電荷転送部8への信号電荷の流れをスムーズにすることができる。
In the solid-
図1のY−Y′線にそった断面図を示す図3(a)に示すように、電荷蓄積部5に隣接するように、リセット部7が形成されている。リセット部7は、第2制御部6から不要な信号電荷を排出する。リセット部7は、第2領域12の表面部に選択的に形成された、第1領域11及び第2領域12と同一のN型で、第1領域11及び第2領域12よりも低濃度の第3不純物層71を有している。第3不純物層71は、例えば、第1不純物層41、第2不純物層61と同様に50KeVで9.0×1011/cm2となるようにボロンを注入することで、シリコン基板10の表面に薄いN−層を形成することができる。また、第3不純物71上には、ゲート絶縁膜72を介して第1リセットゲート電極73が形成されている。第1リセットゲート電極73には、所定のクロックパルスが印加される。第1リセットゲート電極73の一部は、第2蓄積ゲート電極52とオーバーラップしている。また、シリコン基板10上には、N+領域からなるリセットドレイン74が設けられている。第2制御部15に残存する不要電荷は、第1リセットゲート電極73を介してリセットドレイン74へ排出される。
図3(b)は、図3(a)に示した固体撮像装置1のシリコン基板10及びチャネルストップ領域13に0V(GND)電位が、第1制御ゲート電極43にクロックパルスφTG1が、第1リセットゲート電極73にクロックパルスφR1がそれぞれ印加された場合の基板表面の各部のポテンシャルを示している。図3(b)中実線はクロックパルスφTG1、φR1がそれぞれ"L"レベルであるときの状態を示しており、破線はこれらが"H"レベルである状態を示している。
As shown in FIG. 3A showing a cross-sectional view along the line YY ′ in FIG. 1, the
3B shows a case where the
本実施の形態にかかる固体撮像装置においては、第2蓄積部5に残存する不要電荷を第2制御部4から第1リセットゲート電極73を介してリセットドレイン74に電荷を排出する。すなわち、第1制御ゲート電極43に印加されるφTG1及び第2制御ゲート電極63に印加されるφTG2を"L"レベルとし、φR1を"H"レベルとすることにより、第2制御ゲート電極63と光電変換部2とを分離した状態で、第2蓄積部5のリセット動作が可能である。このため、不要電荷を完全にリセットすることができる。
In the solid-state imaging device according to the present embodiment, unnecessary charges remaining in the
図4に示すように、図1の電荷転送部8は、従来からよく知られている2相駆動のCCDであり、第2制御部6を介して転送された信号電荷は、順次転送され、出力アンプ9を介して出力される。
As shown in FIG. 4, the
ここで図5を参照して、実施の形態1に係る固体撮像装置1の動作について説明する。図5は、本実施の形態に係る固体撮像装置に印加される各信号のタイミングの一例を示す図であり、電荷蓄積部5に蓄積された不要電荷を排出するリセット期間、予備蓄積部3に信号電荷を蓄積する第1蓄積期間、電荷蓄積部5に信号電荷を蓄積する第2蓄積期間、電荷転送部8において信号電荷を転送する電荷転送期間を有している。
Here, the operation of the solid-
リセット期間においては、φR1が"H"レベルであり、φTG1及びφTG2は"L"レベルである。この間、蓄積部5に蓄積された不要電荷は、リセットドレイン74へ完全に排出される。そして、第1蓄積期間においては、φR1が"L"レベルとなり、光電変換部2から蓄積部3へ信号電荷が転送される(T1)。そして、第1蓄積期間においては、φTG1が"H"レベルになることにより、蓄積部3に蓄積された信号電荷が蓄積部5へ転送される(T2)。その後、φTG1を"L"レベルとし、全てのイメージエリアでの読み出しが終了するまで、信号電荷は蓄積部5に保持される。電荷転送期間においては、全てのイメージエリアでの読み出しが完了した時点で、φTG2を"H"レベルとし、蓄積部5に保持された第2信号電荷を電荷転送部8に転送する(T3)。そして、電荷転送部8において転送された信号電荷は、順次出力アンプ9を介して取り出される。
In the reset period, φR1 is at “H” level, and φTG1 and φTG2 are at “L” level. During this time, unnecessary charges accumulated in the
このように本発明によれば、光電変換部のみならず、予備蓄積部、第1制御部、電荷蓄積部、第2制御部及び電荷転送部が同一導電型の半導体領域に形成されているため、電荷の移動が円滑に行われる。また、動作時において、半導体基板の表面がP型となるピンニング状態となるため、暗電流の発生を抑制することができる。第2蓄積部の不要電荷をリセットドレインへ完全に排出することができるため、残像の発生を抑制することができる。 Thus, according to the present invention, not only the photoelectric conversion unit but also the preliminary storage unit, the first control unit, the charge storage unit, the second control unit, and the charge transfer unit are formed in the same conductivity type semiconductor region. , The movement of charges is performed smoothly. Further, during operation, since the surface of the semiconductor substrate is in a P-type pinning state, generation of dark current can be suppressed. Since unnecessary charges in the second accumulation unit can be completely discharged to the reset drain, the occurrence of afterimage can be suppressed.
本発明の実施の形態2につき、図6を用いて説明する。なお、図6は、図3に光電変換部2からリセット部6までの構成に対応している。本実施の形態では、光電変換部2、予備電荷蓄積部3、第1制御ゲート部4、信号電荷蓄積部5、第2制御ゲート部6、電荷転送部8、リセット部7等が、単層として半導体領域110を基体として形成されている。さらに、単層の半導体領域110を採用していることから、このままでは、第1制御ゲート部4や電荷保持部3、6に所定のポテンシャルの差が生じないため、半導体領域110の、光電変換部2、予備電荷蓄積部3および制御ゲート部4の一部に相当する部分120の表面不純物濃度を他の部分に比して低くしている。これは、該当部分120にボロン等のP型不純物を選択的にイオン注入することで実現される。
A second embodiment of the present invention will be described with reference to FIG. 6 corresponds to the configuration from the
すなわち、チャネルストップ領域13、半導体領域110、光電変換部2のP+領域21を形成した後に、該当部分120のP月不純物を選択的にイオン注入する。その後、第1ゲート電極層として例えばポリシリコンでなるゲート電極32、52およびCCD部の一層目ゲート電極を形成し、不所望な部分にマスクをかけて、ボロン等のP型不純物を再度イオン注入し、不純物層41、71を形成する。
That is, after the
本実施の形態でも、前実施の形態と同様の動作、効果が得られることは容易に理解されるので、その詳細な説明は省略する。 Also in this embodiment, it is easily understood that the same operation and effect as in the previous embodiment can be obtained, and thus detailed description thereof is omitted.
次に、本発明の実施の形態3に係る固体撮像装置について図7及び図8を参照して説明する。図7は、本実施の形態に係る固体撮像装置100の構成を示す平面図であり、図8(a)は図7のU−U'断面図、同図(b)は各部のポテンシャルを示す図である。本実施の形態において、実施の形態1と異なる点はリセット部7の構成であり、他の構成については説明を省略する。
Next, a solid-state imaging device according to
図7及び図8(a)に示すように、本実施の形態に係るリセット部7は、電荷蓄積部5から不要電荷を排出する機能に加えて、予備蓄積部3から不要電荷を排出する機能を有する。リセット部7は、第1領域の表面部に選択的に形成された、第1領域11と同一のN型で、第1領域11よりも低濃度の第4不純物層75を有している。第4不純物層75は、例えば、第3不純物層71と同様に50KeVで9.0×1011/cm2となるようにボロンを注入することで、シリコン基板10の表面に薄いN−層を形成することができる。また、第4不純物層75上には、ゲート絶縁膜76を介して第2リセットゲート電極77が形成されている。第2リセットゲート電極77には、所定のクロックパルスが印加される。第2リセットゲート電極77の一部は、蓄積ゲート電極32とオーバーラップしている。また、シリコン基板10上には、N+領域からなるリセットドレイン74が設けられている。リセットドレイン74は、第2リセットゲート電極73と第2リセットゲート電極77とで共有されている。蓄積部3から、第2リセットゲート電極77を介してリセットドレイン74へ信号電荷を排出することができる。
As shown in FIGS. 7 and 8A, the
図8(b)は、図8(a)に示した固体撮像装置1のシリコン基板10及びチャネルストップ領域13に0V(GND)電位が、第2リセットゲート電極77にクロックパルスφR2が印加された場合の基板表面の各部のポテンシャルを示している。図8(b)中実線はクロックパルスφR2が"L"レベルであるときの状態を示しており、破線は"H"レベルである状態を示している。
In FIG. 8B, a 0 V (GND) potential is applied to the
本実施の形態にかかる固体撮像装置において、光電変換部2に光が入射することによって発生した信号電荷は、予備蓄積部3の電位井戸に蓄積される。光量の多い環境下では、光電変換部2から信号電荷があふれてしまうことにより、蓄積部3に蓄積された信号電荷に影響を及ぼしてしまうことがある。このとき、第2制御ゲート電極63に印加されるφTG2を"L"レベルとしたままで、φR2を"H"レベルとすることにより、第2制御部6と分離した状態であふれた信号電荷をリセットドレイン74へ排出することができる。これにより、飽和の無い良好な画像情報を得ることができる。
In the solid-state imaging device according to the present embodiment, signal charges generated when light enters the
図9を参照して、実施の形態3に係る固体撮像装置100の動作について説明する。図9に示すように、リセット期間、第1蓄積期間、第2蓄積期間、電荷転送期間を有している。
With reference to FIG. 9, the operation of the solid-
リセット期間においては、φR1及びφR2が"H"レベルであり、φTG1及びφTG2は"L"レベルである。この間、蓄積部3及び5の不要電荷は、リセットドレイン74へ完全に排出される。そして、第1蓄積期間においては、φR1及びφR2が"L"レベルとなり、光電変換部2から蓄積部3へ信号電荷が転送される(T1)。そして、第1蓄積期間においては、φTG1が"H"レベルになることにより、第1蓄積部3に蓄積された信号電荷が第2蓄積部5へ転送される(T2)。その後、φTG1を"L"レベルとし、全てのイメージエリアでの読み出しが終了するまで、信号電荷は蓄積部5に保持される。電荷転送期間においては、全てのイメージエリアでの読み出しが完了した時点で、φTG2を"H"レベルとし、蓄積部5に保持された第2信号電荷を電荷転送部8に転送する(T3)。そして、電荷転送部8において転送された信号電荷は、順次出力アンプ9を介して取り出される。
In the reset period, φR1 and φR2 are at “H” level, and φTG1 and φTG2 are at “L” level. During this time, unnecessary charges in the
本発明の実施の形態4による固体撮像装置を図10および図11を用いて説明する。なお、図11(a)は図10のX−X′線に沿った断面図であり、同図(b)は(a)の各部のポテンシャルである。本実施の形態の特徴は、図1等の予備電荷蓄積部3を介することなく、光電変換部2での信号電荷が制御ゲート4の制御の下で電荷蓄積部5に供給され蓄積されることにある。また、光電変換部2としてのフォトダイオードの制御ゲート電荷を設けた側とは反対側にリセットドレイン90が設けられている。このリセットドレイ90は、N−領域901(領域41、61と同時形成)とその上のリセットゲート電極902を有する。また、N+型のドレイン領域が領域11と接して制御ゲート4とは反対側に形成されている。電極902にリセットパルスφR2が印加されることにより、フォトダイオードの電荷がリセットされる。なお、図11には、遮光膜200が示されているが、この遮光膜200は実施形態1〜3でも同様に設けられている。
A solid-state imaging device according to
図12および13は本発明の実施形態5による固体撮像装置を示すものであり。本実施形態では、図11のリセットドレインの代わりにシャッタ構造85を設けて、電荷蓄積部5側への不所望な電荷を防止したものである。シャッタ構造85は、図13に示すように、領域11と接して制御ゲート4とは反対側に設けられたN+ドレイン領域75(本領域は各フォトダイオード間で連続するように形成)と、フォトダイオードのP+領域2と接し且つ深いP+領域851を有して構成される。
12 and 13 show a solid-state imaging device according to
図14および15に本発明実施の形態6による固体撮像装置を示す。本形態では、伝家蓄積領域が、これまでの実施形態とは違って、フォトダイオード2と同様にP型領域とN型領域とにより構成されている。すなわち、図15に示すように、電荷蓄積部5の相当するN型領域12の表面部分にP+型領域1052が形成されている。また、所望のポテンシャルを得るために、この部分にはN型領域1051が付加されており、全体として、領域11、12に比して深くなっている。本実施形態は、これまでの実施形態のように蓄積電極にマイナス電圧を加えることで表面をP型に反転させるピンニングゲートタイプではないので、P+領域1052を覆う蓄積制御電極は不要となる。
14 and 15 show a solid-state imaging device according to
なお、実施形態4〜6それぞれの動作は、各実施の形態1乃至3から容易に理解されることであるので、省略する。
In addition, since operation | movement of each of Embodiment 4-6 is easily understood from each
以上説明したように、本発明によれば、光電変換部のみならず、各蓄積部、各制御部及び電荷転送部が同一の導電型領域に形成されているため、電荷の移動が円滑に行われ、残像の発生を抑制することができる。また、蓄積部ではピンニング制御あるいはデバイス構造そのものにより、動作時において、半導体基板の表面がP型となる状態となるため、暗電流の発生を抑制することができる。そして、第1制御電極及び第2制御電極により、蓄積時間を制御することが可能であり、光量の少ない環境下でも十分な信号量を得ることが可能であり、また、光量の多い環境下では、蓄積時間を短くすることにより飽和の無い画像情報を得ることができる。 As described above, according to the present invention, not only the photoelectric conversion unit, but also each storage unit, each control unit, and the charge transfer unit are formed in the same conductivity type region, so that the movement of charges is performed smoothly. Generation of afterimages can be suppressed. Further, since the surface of the semiconductor substrate is in a P-type state during operation by the pinning control or the device structure itself in the storage unit, generation of dark current can be suppressed. The accumulation time can be controlled by the first control electrode and the second control electrode, and a sufficient amount of signal can be obtained even in an environment with a small amount of light. The image information without saturation can be obtained by shortening the accumulation time.
本発明は、暗電流を低減した蓄積時間の制御可能な構造の実現が目的であり、光電変換部、蓄積部、リセット部、電荷転送部及び各部の制御に関する以外の部分は、上述の例以外の方法を用いることも可能である。例えば、上述の実施の形態においては、2相駆動の電荷転送部を用いた例について説明したが、電荷転送部の駆動方法は、4相駆動など他の方法を用いることも可能である。また、上述の実施の形態では2層ポリシリコンゲート構造の例を示しているが、単層構造、3層構造など他の構造でも実現可能である。また、動作状態で基板の表面がP型となるピンニング状態とし、蓄積部を2段としてそれぞれの出口に制御ゲート電極を設ける構成とすれば、リセット部の有無については選択可能である。さらに、各実施形態の特徴を適宜組合わせた固体撮像装置も構成することができる。 The object of the present invention is to realize a structure capable of controlling the accumulation time with reduced dark current, and the parts other than the photoelectric conversion unit, the accumulation unit, the reset unit, the charge transfer unit, and the control of each unit other than the above-described example It is also possible to use this method. For example, in the above-described embodiment, the example using the charge transfer unit of two-phase driving has been described. However, other methods such as four-phase driving can be used as the driving method of the charge transfer unit. In the above-described embodiment, an example of a two-layer polysilicon gate structure is shown, but other structures such as a single-layer structure and a three-layer structure can be realized. Further, if the substrate is in a pinning state in which the surface of the substrate is P-type in the operating state, and the storage unit has two stages and a control gate electrode is provided at each outlet, the presence or absence of the reset unit can be selected. Furthermore, a solid-state imaging device in which the features of the embodiments are appropriately combined can be configured.
1 固体撮像装置
2 光電変換部
3 予備蓄積部
4 第1制御ゲート部
5 電荷蓄積部
6 第2制御ゲート部
7 リセット部
8 電荷転送部
9 出力アンプ
DESCRIPTION OF
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322098A JP5215650B2 (en) | 2007-03-13 | 2007-12-13 | Solid-state imaging device |
US12/025,062 US8102443B2 (en) | 2007-03-13 | 2008-02-04 | CCD image sensor having charge storage section between photodiode section and charge transfer section |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062801 | 2007-03-13 | ||
JP2007062801 | 2007-03-13 | ||
JP2007322098A JP5215650B2 (en) | 2007-03-13 | 2007-12-13 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258571A JP2008258571A (en) | 2008-10-23 |
JP5215650B2 true JP5215650B2 (en) | 2013-06-19 |
Family
ID=39981809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322098A Expired - Fee Related JP5215650B2 (en) | 2007-03-13 | 2007-12-13 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5215650B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5535835B2 (en) | 2010-02-09 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | Solid-state imaging device and driving method thereof |
KR101703746B1 (en) * | 2010-06-04 | 2017-02-08 | 삼성전자주식회사 | A light leakage compensating unit image sensor, image sensor array including the unit image sensor and method for compensating light leakage of the image sensor array |
KR102160805B1 (en) * | 2014-01-21 | 2020-09-28 | 삼성전자주식회사 | Method of correcting output signal in an image sensor |
JP6387745B2 (en) | 2014-08-29 | 2018-09-12 | セイコーエプソン株式会社 | Solid-state imaging device and manufacturing method thereof |
JP6818075B2 (en) * | 2019-04-08 | 2021-01-20 | 浜松ホトニクス株式会社 | Solid-state image sensor |
JP7447501B2 (en) * | 2020-01-24 | 2024-03-12 | 京セラドキュメントソリューションズ株式会社 | Image reading device, image forming device, document size detection method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268764A (en) * | 1991-02-25 | 1992-09-24 | Sony Corp | Solid-state image sensing device |
US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
-
2007
- 2007-12-13 JP JP2007322098A patent/JP5215650B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008258571A (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455435B2 (en) | Solid-state imaging device and camera using the solid-state imaging device | |
US8872949B2 (en) | Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same | |
JP5328207B2 (en) | Solid-state imaging device | |
JP5215681B2 (en) | Imaging apparatus and imaging system | |
JP4467542B2 (en) | Solid-state imaging device | |
JP5539104B2 (en) | Photoelectric conversion device and imaging system using the same | |
US8716768B2 (en) | Transistor with self-aligned channel width | |
US8482646B2 (en) | Image sensing device and camera | |
JP5316605B2 (en) | Solid-state imaging device and driving method thereof | |
US8355067B2 (en) | Solid state imaging device and imaging apparatus | |
JP5215650B2 (en) | Solid-state imaging device | |
TWI664720B (en) | Imaging device and electronic apparatus | |
US8102443B2 (en) | CCD image sensor having charge storage section between photodiode section and charge transfer section | |
JPH09213921A (en) | Amplification type solid-state image pickup element and amplification type solid-state image pickup device | |
JP2006093266A (en) | Solid state imaging device and method of driving it | |
US7488997B2 (en) | Solid-state imaging device and method for driving the same | |
JP5039649B2 (en) | Imaging apparatus and imaging control method of imaging apparatus | |
JPS6244818B2 (en) | ||
JP2006049746A (en) | Solid state imaging device and its driving method | |
JP5490275B2 (en) | Imaging apparatus and imaging system | |
US7998782B2 (en) | Fabrication of image sensor with improved signal to noise ratio | |
JP2006261532A (en) | Solid-state imaging apparatus and driving method thereof | |
JP2006093263A (en) | Solid state imaging device and method of driving it | |
KR100697766B1 (en) | Solid state imaging device and method of manufacturing the same | |
JP2009088288A (en) | Charge transfer element, solid-state image sensor and imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |