JP5039649B2

JP5039649B2 - Imaging apparatus and imaging control method of imaging apparatus

Info

Publication number: JP5039649B2
Application number: JP2008171751A
Authority: JP
Inventors: 基在大田
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2008-06-30
Filing date: 2008-06-30
Publication date: 2012-10-03
Anticipated expiration: 2028-06-30
Also published as: JP2010016417A

Description

本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置に関する。 The present invention relates to a solid-state imaging device including a plurality of pixels each including a photoelectric conversion element including a pair of electrodes stacked above a semiconductor substrate and a photoelectric conversion layer sandwiched between the electrodes, and a driving unit that drives the solid-state imaging element It is related with an imaging device provided with these.

特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた電荷を発生する光電変換膜と、半導体基板の表面に設けられ電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。 In Patent Document 1, a semiconductor substrate on which a signal readout circuit using a MOS transistor circuit is formed, a photoelectric conversion film that is stacked on the semiconductor substrate and generates a charge corresponding to the amount of incident light, and a charge provided on the surface of the semiconductor substrate Connected to the surface of the semiconductor substrate, a potential barrier means provided close to the connection section and serving as a constant potential barrier against the charge of the connection section, and provided close to the potential barrier means A solid-state imaging device is disclosed that includes a charge storage unit connected to the gate of an output transistor that constitutes a signal readout circuit.

このような構成によれば、光電変換膜で発生した電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。 According to such a configuration, the charge generated in the photoelectric conversion film flows smoothly to the gate of the output transistor, and when viewed from the gate of the output transistor, the effective capacitance of the portion where the charge is accumulated becomes small, and the signal The voltage increases and a highly sensitive output signal can be obtained.

図１５は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。 FIG. 15 is a diagram for explaining the operation of the solid-state imaging device disclosed in Patent Document 1, and is a diagram showing a cross-sectional potential in the semiconductor substrate.
In order to obtain a signal from one pixel of the solid-state imaging device, first, the charge accumulated in the charge accumulation unit is discharged to the reset drain and reset (time T0). At this time, as shown in the figure, the reset noise N1, which is noise charge generated in association with the reset operation, is accumulated in the charge accumulation unit. When the reset is completed, exposure of the photoelectric conversion film is started, and the charge Q generated by this exposure is accumulated from the connection portion through the potential barrier to the charge accumulation portion (time T1). Then, a signal corresponding to the amount of charge accumulated in the charge accumulation unit during the exposure period is output from the signal readout circuit. After the signal output, the reset operation is performed again as shown at time T2, and the reset noise N2 is accumulated in the charge accumulating portion, and the next exposure is started in this state.

固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。 A signal processing circuit that processes a signal output from the solid-state imaging device includes a correlated double sampling (CDS) circuit that performs correlated double sampling processing on the signal. In this CDS circuit, the reset noise is removed by sampling two signals, a signal corresponding to the reset noise and a signal corresponding to the charge including the reset noise, and taking the difference between the two.

時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。 By subtracting a signal corresponding to the reset noise N1 obtained at time T0 from the imaging signal obtained at time T1, it is possible to completely remove the reset noise. To perform such processing, the CDS circuit samples the signal output from the solid-state image sensor at time T0 (sampling SP1), and samples the signal output from the solid-state image sensor at time T2. (Sampling SP2), it is necessary to take the difference between the two. However, the time from the sampling SP1 to the sampling SP2 is the same as the exposure period, and the CDS circuit needs to sequentially process signals from all the pixels. Processing cannot catch up with the signal output from the image sensor.

そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去（完全には除去できないが一部は除去できる）を行っている。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。 Therefore, conventionally, by subtracting the signal sampled at time T2 (sampling SP3) from the signal sampled at time T1, removal of reset noise (cannot be completely removed, but part of it can be removed). It is carried out. Since the time interval between sampling SP2 and sampling SP3 is sufficiently shorter than the exposure period, CDS processing can be performed on signals from all pixels without any problem.

特開２００５−２６８４７７号公報JP 2005-268477 A

接続部の電位を決定する電荷は、熱拡散により、接続部から電荷蓄積部へと常に流れ出ている。一方で、接続部には、配線や光電変換膜等の部材が接続されているため、この部材を介して光電変換膜で発生した電荷が流れ込んだり、接続部と基板の接合部分で発生した電荷が流れ込んだりしてくる。このため、接続部からの熱拡散による電荷の流出は、熱拡散によって接続部から流出する単位時間当たりの電荷量と、配線等を介して接続部に流入してくる単位時間当たりの電荷量とが一致したとき（このときを平衡状態という）に、見かけ上、停止する。 The electric charge that determines the potential of the connection part always flows from the connection part to the charge storage part due to thermal diffusion. On the other hand, since a member such as a wiring or a photoelectric conversion film is connected to the connection portion, the charge generated in the photoelectric conversion film flows through this member, or the charge generated at the junction between the connection portion and the substrate. Flows in. For this reason, the outflow of charge due to thermal diffusion from the connection portion is the amount of charge per unit time flowing out from the connection portion due to thermal diffusion, and the amount of charge per unit time flowing into the connection portion via the wiring etc. When they match (this is called an equilibrium state), it apparently stops.

時刻ｔ（＜平衡状態に到達する時間ｔｅｑ）までに、接続部から熱励起により周辺領域に拡散する電荷総量ΔＱは次式（１）で示される。
ΔＱ∝ｌｎ（１＋αｔ）・・・（１）
だたし、αは比例係数 By time t (<time teq to reach the equilibrium state), the total amount of charge ΔQ diffused from the connection portion to the peripheral region by thermal excitation is expressed by the following equation (1).
ΔQ∝ln (1 + αt) (1)
Where α is the proportional coefficient

図１５の時刻Ｔ０に示すように、平衡状態になった結果、電位障壁と接続部が同電位となっていれば理想的であり、このような画素も存在するが、平衡状態において接続部の電位が電位障壁の電位よりも高くなってしまう画素も存在する。図１６は、このような画素のポテンシャルを示したものである。図１６に示すように、接続部の電位を決定する電荷は、ΔＱだけ減少して、接続部の電位が電位障壁よりも高くなってしまう。 As shown at time T0 in FIG. 15, it is ideal if the potential barrier and the connection portion are at the same potential as a result of the equilibrium state, and such a pixel also exists. There are also pixels whose potential becomes higher than the potential of the potential barrier. FIG. 16 shows the potential of such a pixel. As shown in FIG. 16, the electric charge that determines the potential of the connection portion decreases by ΔQ, and the potential of the connection portion becomes higher than the potential barrier.

図１６に示した状態で露光を開始すると、光電変換膜で発生した電荷Ｑの一部が接続部に残留するため、電荷蓄積部に移動する電荷量、即ち外部に読み出される信号量は、ΔＱ分減少し、残像の原因となる。 When exposure is started in the state shown in FIG. 16, a part of the charge Q generated in the photoelectric conversion film remains in the connection portion. Therefore, the amount of charge moving to the charge storage portion, that is, the amount of signal read to the outside is ΔQ Decrease by a minute, causing afterimage.

更に、入射光量に対する信号出力特性は、接続部の電位、つまり接続部のポテンシャル井戸の深さに依存し、ポテンシャル井戸の深さは、接続部の電荷の熱拡散量に依存し、熱拡散量は接続部に流れ込む電流量に依存し、接続部に流れ込む電流量は光電変換膜から接続部に流れ込む電流量に依存し、ポテンシャル井戸の深さが時間と共に変動することから、入射光量に対する信号出力が一意に決まらず、単純に予めの補正情報を保持し、それを用いてリニアリティ補正を行うということが出来ない。 Furthermore, the signal output characteristics with respect to the incident light amount depend on the potential of the connection portion, that is, the depth of the potential well of the connection portion, and the depth of the potential well depends on the thermal diffusion amount of the charge of the connection portion, and the thermal diffusion amount Depends on the amount of current flowing into the connecting portion, the amount of current flowing into the connecting portion depends on the amount of current flowing into the connecting portion from the photoelectric conversion film, and the depth of the potential well varies with time. Is not uniquely determined, and it is not possible to simply hold the correction information in advance and use it to perform linearity correction.

図１７は、一般的なＭＯＳ型イメージセンサの撮像シーケンスを示す図である。
図１７に示すように、一般的なＭＯＳ型イメージセンサでは、ＡＥ（自動露出）・ＡＦ（自動焦点調節）機能実行後、全画素の電荷蓄積部にある電荷をリセットドレインに同時に排出するグローバルリセットを行うことで露光を開始する。露光の開始後、メカニカルシャッタを閉じることで露光を終了し、露光の終了後、メカニカルシャッタが閉じた状態で、露光によって発生した電荷に応じた信号の読み出しが行われる。この信号の読み出しは、全画素に蓄積された電荷を１ライン毎に順次読み出す、所謂ローリング読み出しとなっている。 FIG. 17 is a diagram illustrating an imaging sequence of a general MOS image sensor.
As shown in FIG. 17, in a general MOS type image sensor, after executing an AE (automatic exposure) / AF (automatic focus adjustment) function, a global reset that simultaneously discharges charges in the charge accumulation unit of all pixels to a reset drain. To start exposure. After the exposure is started, the exposure is finished by closing the mechanical shutter, and after the exposure is finished, a signal corresponding to the electric charge generated by the exposure is read with the mechanical shutter closed. This signal readout is so-called rolling readout in which the charges accumulated in all the pixels are sequentially read out for each line.

従来の構成では、グローバルリセットを行っても、各画素の接続部にはポテンシャル井戸ができており、このポテンシャル井戸の深さは画素毎に異なる。この状態で露光が終了した後も、ポテンシャル井戸の深さは画素毎に異なる。露光終了後に行われる信号読み出しの際中も、接続部からは熱拡散によって電荷が流出しているため、この電荷が各画素からの信号にノイズとして重畳されてしまう。 In the conventional configuration, even if a global reset is performed, a potential well is formed at the connection portion of each pixel, and the depth of this potential well varies from pixel to pixel. Even after the exposure is completed in this state, the depth of the potential well is different for each pixel. Even during the signal readout performed after the exposure is completed, the charge flows out from the connection portion due to thermal diffusion, so this charge is superimposed on the signal from each pixel as noise.

接続部から熱拡散によって流出する電荷は、式（１）より、時間と共に変化するため、全画素から同時に信号を読み出せば、信号読み出しの時間差があることによるノイズ量の変化は発生せず、シェーディングは発生しない。しかし、ＭＯＳ型イメージセンサでは、上述したローリング読み出しを行う必要があるため、ライン毎に信号が読み出される時間に差が生まれることになり、この時間差に伴って画面の上下方向でシェーディングが発生してしまう。 Since the electric charge flowing out from the connection portion due to thermal diffusion changes with time from the equation (1), if the signal is read out simultaneously from all the pixels, the change in the amount of noise due to the time difference of the signal reading does not occur, Shading does not occur. However, since it is necessary to perform the above-described rolling readout in the MOS image sensor, a difference occurs in the time for reading out the signal for each line, and shading occurs in the vertical direction of the screen with this time difference. End up.

本発明は、上記事情に鑑みてなされたものであり、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共に、リニアリティ補正を可能にし、且つ、画面上下方向でのシェーディングの発生を防止することを目的とする。 The present invention has been made in view of the above circumstances, and in an imaging apparatus having a solid-state imaging element including a photoelectric conversion element provided above a semiconductor substrate, charges remain at the connection portion between the photoelectric conversion element and the semiconductor substrate. An object of the present invention is to prevent image sticking and prevent afterimages, to enable linearity correction, and to prevent shading in the vertical direction of the screen.

本発明の撮像装置は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部であって電位が前記駆動手段によって可変制御される電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを備え、前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、前記駆動手段は、前記メカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる。 An image pickup apparatus according to the present invention drives a solid-state image pickup element including a plurality of pixels each having a photoelectric conversion element including a pair of electrodes stacked above a semiconductor substrate and a photoelectric conversion layer sandwiched between the electrodes. An image pickup apparatus comprising: a driving unit configured to connect the pixel to the connection portion provided in the semiconductor substrate and electrically connected to one of the pair of electrodes; A potential barrier portion provided adjacently and serving as a potential barrier with respect to the potential of the connection portion, wherein the potential is variably controlled by the driving means; and adjacent to the potential barrier portion in the semiconductor substrate Provided in accordance with the charge accumulated in the first charge accumulation portion and the first charge accumulation portion in which the charge generated in the photoelectric conversion layer is accumulated via the connection portion and the potential barrier portion. M to output A signal output circuit composed of an S transistor, and an openable and closable mechanical shutter provided in front of the solid-state imaging device, wherein the potential of the potential barrier portion during the exposure period of the solid-state imaging device is an exposure potential. The drive means sets the connection portion and the potential barrier portion to the exposure potential in all the pixels with the mechanical shutter opened, and outputs the unnecessary charges generated by the exposure potential as the signal output. The exposure is started after performing a global reset that is discharged to the drain of the reset transistor constituting the circuit, and the exposure is ended by closing the mechanical shutter and making the potential of the potential barrier unit lower or higher than the exposure potential. During the period when the mechanical shutter is closed, the potential of the potential barrier portion is set to be higher than the exposure potential. In Ku or higher state, and outputs a signal corresponding to the charges accumulated in the first charge accumulation portion by said exposure from said signal output circuit.

この構成により、接続部と電位障壁部が同電位の状態で露光が開始されるため、露光中に光電変換層で発生した電荷の一部が接続部に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部の電位が（電位障壁部と同電位となることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。又、露光の終了と同時に接続部と電位障壁部の間に電位差が生じるため、接続部からの第一の電荷蓄積部への電荷の流入を抑えることができる。更に、露光の終了と同時にメカニカルシャッタが閉じられるため、接続部には微量な暗電流電荷しか流れてこなくなり、接続部と電位障壁部の間の電位差はほとんど縮まらず、このことからも、接続部からの第一の電荷蓄積部への電荷の流入を抑えることができる。信号読み出し期間中に接続部からの第一の電荷蓄積部への電荷の流入を抑えられることで、画面の上下方向でシェーディングが発生するのを防止することができ、画質を向上させることができる。 With this configuration, since the exposure is started with the connection portion and the potential barrier portion being at the same potential, a part of the charge generated in the photoelectric conversion layer during the exposure is prevented from remaining in the connection portion, and an afterimage is generated. Can be prevented. Further, since the potential of the connection portion at the start of exposure is known (by being the same potential as the potential barrier portion), the reference level of the output signal can be set. As a result, it is possible to correct the linearity of the signal output characteristic with respect to the incident light amount, and the signal output characteristic can be made linear. In addition, since a potential difference is generated between the connection portion and the potential barrier portion at the same time as the exposure is completed, inflow of charges from the connection portion to the first charge accumulation portion can be suppressed. Furthermore, since the mechanical shutter is closed simultaneously with the end of exposure, only a small amount of dark current charge flows through the connection portion, and the potential difference between the connection portion and the potential barrier portion is hardly reduced. Inflow of charges from the first charge storage section to the first charge storage section can be suppressed. By suppressing the inflow of charges from the connection portion to the first charge accumulation portion during the signal readout period, it is possible to prevent the occurrence of shading in the vertical direction of the screen and improve the image quality. .

本発明の撮像装置は、前記露光電位が、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定されており、前記駆動手段が、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う。 In the imaging apparatus of the present invention, the exposure potential is set to be higher or lower than the potential of the connection portion immediately before the global reset, and the driving means performs the global reset and the potential barrier portion to the exposure potential. Then, by setting the potential barrier portion to the exposure potential, unnecessary charges overflowing from the connection portion are discharged to the drain.

この構成により、接続部の電位と電位障壁部の電位を同一にした状態で露光を行うことが可能となる。 With this configuration, exposure can be performed in a state where the potential of the connection portion and the potential of the potential barrier portion are the same.

本発明の撮像装置は、前記露光電位を決定する電位決定モードを有し、前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする。 The imaging apparatus of the present invention has a potential determination mode for determining the exposure potential, and the driving unit is in a state in which charges according to incident light do not flow from the photoelectric conversion layer to the connection portion in the potential determination mode. And driving the signal output circuit to output a signal corresponding to the charge accumulated in the first charge accumulation unit when the potential of the potential barrier unit is set to a predetermined value “V_on” in this state. Each time driving is performed, the predetermined value “V_on” is increased or decreased by “V_step”, and is repeated until the signal is output from the signal output circuit of all the pixels. The predetermined value “V_on” at the time when the signal is output from the signal output circuit of the pixel is set as the exposure potential.

この構成により、グローバルリセット時、全ての画素において、電位障壁部の電位を接続部の電位よりも高く又は低くなるように制御することができ、全ての画素で接続部と電位障壁部を同電位にすることができる。 With this configuration, at the time of global reset, the potential of the potential barrier portion can be controlled to be higher or lower than the potential of the connection portion in all pixels, and the connection portion and the potential barrier portion have the same potential in all pixels. Can be.

本発明の撮像装置は、前記電位決定モードを、電源が投入されたときに実行する。 The imaging apparatus of the present invention executes the potential determination mode when the power is turned on.

電源が投入された時点では接続部の電位が安定しているため、電源投入時に露光電位の決定を行うことで、その決定精度を向上させることができる。 Since the potential of the connection portion is stable when the power is turned on, the determination accuracy can be improved by determining the exposure potential when the power is turned on.

本発明の撮像装置は、前記電位決定モードを、電源投入後、一定時間毎に実行する。 The imaging apparatus according to the present invention executes the potential determination mode at regular intervals after the power is turned on.

接続部の電位は撮像装置の使用時間によって変動するため、一定時間毎に露光電位を決定することで、接続部での残留電荷の発生を常に防止することができる。 Since the potential of the connection portion varies depending on the usage time of the imaging device, it is possible to always prevent the generation of residual charges at the connection portion by determining the exposure potential at regular intervals.

本発明の撮像装置は、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う。 In the imaging device of the present invention, the driving unit controls the potential of the potential barrier unit to be the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset An electric charge is injected into the connection portion by setting the drain potential of the reset transistor to be lower or higher than the electric potential of the potential barrier portion, and unnecessary charges generated by the injection are discharged to the drain which has been returned to a predetermined potential. To do.

この構成により、特別な素子を付加することなく、リセット電圧の制御だけで接続部と電位障壁部を同電位にすることができる。 With this configuration, the connection portion and the potential barrier portion can be set to the same potential only by controlling the reset voltage without adding a special element.

本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。 In the imaging device according to the aspect of the invention, the pixel includes a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting a charge into the connection portion. Until the completion of the global reset, the potential of the potential barrier unit is controlled to be the exposure potential, and the global reset is performed by setting the source potential of the charge injection transistor to be higher than the gate potential of the charge injection transistor. The charge is lowered or raised to inject charges from the source to the connection portion, and unnecessary charges generated by the injection are discharged to the drain of the reset transistor.

この構成により、リセットドレインの電位を制御して電荷を注入する場合と比べて、電位変化を小さくすることができるため、低消費電力化が可能となる。 With this configuration, the potential change can be reduced as compared with the case where charge is injected by controlling the potential of the reset drain, so that power consumption can be reduced.

本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。 In the imaging device according to the aspect of the invention, the pixel includes a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting a charge into the connection portion. Until the global reset is completed, the potential of the potential barrier unit is controlled to be the exposure potential, and the global reset is performed by setting the gate potential of the charge injection transistor to be higher than the source potential of the charge injection transistor. The charge is raised or lowered to inject charges from the source into the connection portion, and unnecessary charges generated by the injection are discharged to the drain of the reset transistor.

本発明の撮像装置は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。 In the imaging device of the present invention, the pixel is provided in the semiconductor substrate, and is connected to a gate of an output transistor constituting the signal output circuit, and the first charge storage unit. Charge transfer means for transferring the accumulated charge to the second charge storage section. The first charge storage unit is a buried type storage unit.

この構成により、リセットノイズを正確に除去することが可能となる。又、第一の電荷蓄積部から第二の電荷蓄積部に電荷を完全転送することができる。 With this configuration, reset noise can be accurately removed. In addition, the charge can be completely transferred from the first charge accumulation unit to the second charge accumulation unit.

本発明の撮像装置は、前記光電変換層が有機材料で構成されている。 In the imaging device of the present invention, the photoelectric conversion layer is made of an organic material.

本発明の撮像装置の撮影制御方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子を有する撮像装置の撮影制御方法であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる。 An imaging control method for an imaging apparatus according to the present invention includes an imaging apparatus having a solid-state imaging element including a plurality of pixels each including a photoelectric conversion element including a pair of electrodes stacked above a semiconductor substrate and a photoelectric conversion layer sandwiched between the electrodes. In the imaging control method, the pixel is provided in the semiconductor substrate and is electrically connected to one of the pair of electrodes, and is provided in the semiconductor substrate adjacent to the connection portion. A potential barrier portion serving as a potential barrier with respect to the potential of the connection portion; and provided in the semiconductor substrate adjacent to the potential barrier portion, and the charge generated in the photoelectric conversion layer is transferred to the connection portion and the potential. Including a first charge storage unit that is stored through a barrier unit, and a signal output circuit that is configured by a MOS transistor that outputs a signal corresponding to the charge stored in the first charge storage unit, Image sensor dew In the state where the potential of the potential barrier portion during the period is set as an exposure potential and the openable / closable mechanical shutter provided in front of the solid-state imaging device is opened, the connection portion and the potential barrier portion are Exposure is started after performing a global reset that discharges unnecessary charges generated by setting the exposure potential to the drain of a reset transistor that constitutes the signal output circuit, and then the mechanical shutter is closed and the potential is set. The state where the exposure is terminated by making the potential of the barrier portion lower or higher than the exposure potential, and the potential of the potential barrier portion is made lower or higher than the exposure potential during the period when the mechanical shutter is closed. Then, a signal corresponding to the electric charge accumulated in the first electric charge accumulating unit by the exposure is output from the signal output circuit. That.

本発明の撮像装置の撮影制御方法は、前記露光電位を、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定し、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う。 In the imaging control method of the imaging apparatus of the present invention, the exposure potential is set higher or lower than the potential of the connection unit immediately before the global reset, the global reset is performed with the potential barrier unit set to the exposure potential, This is performed by discharging unnecessary charges overflowing from the connection portion to the drain by setting the potential barrier portion to the exposure potential.

本発明の撮像装置の撮影制御方法は、前記露光電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする。 In the imaging control method of the imaging apparatus of the present invention, when determining the exposure potential, the photoelectric conversion layer is in a state in which charges corresponding to incident light do not flow into the connection portion, and in this state, the potential of the potential barrier portion is set to the state. When the predetermined value “V_on” is set, the signal output circuit outputs a signal corresponding to the charge accumulated in the first charge accumulation unit, and the predetermined value “ V_on ”is increased or decreased by“ V_step ”and repeated until the signal is output from the signal output circuit of all the pixels, and the signal is output from the signal output circuit of all the pixels. The predetermined value “V_on” at the point of time is set as the exposure potential.

本発明の撮像装置の撮影制御方法は、前記露光電位の決定を、前記撮像装置の電源が投入されたときに実行する。 In the imaging control method of the imaging apparatus according to the present invention, the exposure potential is determined when the imaging apparatus is turned on.

本発明の撮像装置の撮影制御方法は、前記露光電位の決定を、前記撮像装置の電源投入後、一定時間毎に実行する。 In the imaging control method for an imaging apparatus according to the present invention, the exposure potential is determined at regular intervals after the imaging apparatus is powered on.

本発明の撮像装置の撮影制御方法は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う。 The imaging control method of the imaging apparatus of the present invention controls the potential of the potential barrier unit to be the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset is performed as the reset The potential of the drain of the transistor is made lower or higher than the potential of the potential barrier portion, charges are injected into the connection portion, and unnecessary charges generated by the injection are discharged to the drain returned to a predetermined potential. Do.

本発明の撮像装置の撮影制御方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。 In the imaging control method of the imaging apparatus according to the aspect of the invention, the pixel includes a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting a charge into the connection portion. Before the global reset is completed, the potential of the potential barrier unit is controlled to be the exposure potential, and the global reset is performed by lowering the potential of the source of the charge injection transistor below the potential of the gate of the charge injection transistor. Alternatively, the charge is injected from the source to the connection portion, and unnecessary charge generated by the injection is discharged to the drain of the reset transistor.

本発明の撮像装置の撮影制御方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。 In the imaging control method of the imaging apparatus according to the aspect of the invention, the pixel includes a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting a charge into the connection portion. The potential of the potential barrier unit is controlled to be the exposure potential before the completion of the global reset, and the global reset is performed by raising the gate potential of the charge injection transistor higher than the source potential of the charge injection transistor. Alternatively, the charge is lowered and injected into the connection portion from the source, and unnecessary charges generated by the injection are discharged to the drain of the reset transistor.

本発明の撮像装置の撮影制御方法は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。 The imaging control method of the imaging apparatus of the present invention is characterized in that the pixel is provided in the semiconductor substrate and connected to a gate of an output transistor that constitutes the signal output circuit; Charge transfer means for transferring the charge stored in the charge storage section to the second charge storage section. The first charge storage unit is a buried type storage unit.

本発明の撮像装置の撮影制御方法は、前記光電変換層が有機材料で構成されている。 In the imaging control method of the imaging apparatus of the present invention, the photoelectric conversion layer is made of an organic material.

本発明によれば、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共に、リニアリティ補正を可能とし、且つ、画面上下方向でのシェーディングの発生を防止することができる。 According to the present invention, in an imaging apparatus having a solid-state imaging device including a photoelectric conversion element provided above a semiconductor substrate, it is possible to prevent an electric charge from remaining at a connection portion between the photoelectric conversion element and the semiconductor substrate, thereby forming an afterimage. It is possible to prevent the occurrence of shading in the vertical direction of the screen.

以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。 (First embodiment)
FIG. 1 is a schematic cross-sectional view of one pixel of the solid-state imaging device according to the first embodiment of the present invention. The solid-state imaging device of this embodiment has a configuration in which a plurality of pixels shown in FIG. 1 are arranged one-dimensionally or two-dimensionally on the same plane.
A solid-state imaging device shown in FIG. 1 includes a p-type silicon substrate 1 (hereinafter referred to as substrate 1) which is a semiconductor substrate, and a photoelectric conversion element P stacked on the substrate 1 with a gate insulating film 2 and an insulating layer 10 interposed therebetween. Is provided.

光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。 The photoelectric conversion element P includes a lower electrode 14 formed on the insulating layer 10, a photoelectric conversion layer 15 formed on the lower electrode 14, and an upper electrode 16 formed on the photoelectric conversion layer 15. It has become.

上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。 Incident light from the subject enters the upper electrode 16 from above. Since the upper electrode 16 needs to make incident light incident on the photoelectric conversion layer 15, the upper electrode 16 is made of a conductive material such as ITO that is transparent to the incident light. The upper electrode 16 has a single-sheet configuration common to all pixels, but may be divided for each pixel.

下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。 The lower electrode 14 is a thin film divided for each pixel and is made of a transparent or opaque conductive material (ITO, aluminum, or the like).

光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。 The photoelectric conversion layer 15 is a layer made of an organic or inorganic photoelectric conversion material that absorbs a specific wavelength region of incident light and generates a charge corresponding to the absorbed light amount. By constituting the photoelectric conversion layer 15 with a photoelectric conversion material (for example, quinacridone) that absorbs light in the green wavelength region and generates a charge corresponding thereto, visible light monochrome imaging is possible. By configuring the photoelectric conversion layer 15 with a photoelectric conversion material (for example, a phthalocyanine-based organic material or a naphthalocyanine-based organic material) that absorbs light in the infrared wavelength region and generates a charge corresponding to the light, infrared light is generated. Monochrome imaging is possible.

基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。 In the substrate 1, a connection portion 3 made of an n-type impurity layer electrically connected to the lower electrode 14 is provided. The connecting portion 3 and the lower electrode 14 are connected by a contact wiring 11 made of a conductive material embedded in the gate insulating film 2 and the insulating layer 10.

接続部３の隣には、接続部３と反対導電型のｐ型の電位障壁部７が設けられている。電位障壁部７は、接続部３に対して電位障壁となる電位障壁手段として機能する。 Next to the connection portion 3, a p-type potential barrier portion 7 having a conductivity type opposite to that of the connection portion 3 is provided. The potential barrier unit 7 functions as a potential barrier unit serving as a potential barrier with respect to the connection unit 3.

電位障壁部７の隣には、コンタクト配線１１から接続部３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。 Next to the potential barrier portion 7, a first charge accumulation portion 4 is provided for accumulating charges that have reached the connection portion 3 from the contact wiring 11 and moved through the potential barrier portion 7. The first charge storage unit 4 is composed of an n-type impurity layer having the same conductivity type as the connection unit 3.

第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４およびｐ型不純物層４ａの不純物濃度を調整して第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。 A p-type impurity layer 4 a is formed on the surface of the first charge accumulation unit 4 by injecting a p-type impurity having a conductivity type opposite to that of the first charge accumulation unit 4. By forming the p-type impurity layer 4a on the surface of the first charge accumulation unit 4, the first charge accumulation unit 4 becomes a so-called embedded type provided inside the substrate instead of the outermost surface of the substrate. Charge is accumulated. As a result, mixing of dark current generated on the substrate surface can be suppressed, and S / N can be improved. Further, by adjusting the impurity concentrations of the first charge accumulation unit 4 and the p-type impurity layer 4a to completely deplete the first charge accumulation unit 4, so-called complete transfer becomes possible.

電位障壁部７上方には、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から可変の電圧が印加されるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。 Above the potential barrier portion 7, a gate electrode 7 a of a transistor having the connection portion 3 as a source and the first charge accumulation portion 4 as a drain is provided via the gate insulating film 2. A variable voltage is externally applied to the gate electrode 7a. Hereinafter, the gate electrode 7a is referred to as a barrier gate 7a.

第一の電荷蓄積部４の隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。 Next to the first charge accumulating unit 4, a second charge accumulating unit 5 is provided a little apart. The second charge storage unit 5 is composed of an n-type impurity layer having the same conductivity type as the connection unit 3.

第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４が完全空乏化することが好ましく、このようにすることで、第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。 Above the substrate 1 between the first charge storage unit 4 and the second charge storage unit 5, the gate of a transistor having the first charge storage unit 4 as a source and the second charge storage unit 5 as a drain An electrode 8 is provided via the gate insulating film 2. The gate electrode 8 functions as charge transfer means for transferring the charge accumulated in the first charge accumulation unit 4 to the second charge accumulation unit 5. Hereinafter, the gate electrode 8 is referred to as a transfer gate 8. When a high voltage charge transfer pulse is applied to the transfer gate 8, the charge stored in the first charge storage unit 4 is transferred to the second charge storage unit 5. It is preferable that the first charge accumulation unit 4 is completely depleted. By doing so, the charges in the first charge accumulation unit 4 are completely transferred to the second charge accumulation unit 5.

第二の電荷蓄積部５の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。 A reset drain 6 made of an n-type impurity layer having the same conductivity type as that of the connection portion 3 is provided next to the second charge storage portion 5 with a slight separation.

第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。 Above the substrate 1 between the second charge accumulation unit 5 and the reset drain 6 is a gate electrode of a reset transistor (hereinafter referred to as a reset gate) having the second charge accumulation unit 5 as a source and the reset drain 6 as a drain. ) 9 is provided via the gate insulating film 2. When a high voltage reset pulse is applied to the reset gate 9, the charges accumulated in the second charge accumulation unit 5 are discharged to the reset drain 6.

基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる公知の信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。 The substrate 1 is further provided with a known signal output circuit for each pixel including a MOS transistor that outputs a signal corresponding to the charge accumulated in the second charge accumulation unit 5. The signal output circuit also includes the reset transistor.

図２は、図１に示す１画素分の等価回路を示した図である。
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。 FIG. 2 is a diagram showing an equivalent circuit for one pixel shown in FIG.
As shown in FIG. 2, the signal output circuit includes an output transistor 5a and a row selection transistor 5b in addition to the reset transistor. The output transistor 5a has a gate connected to the second charge storage unit 5, a drain connected to the power supply, and a source connected to the drain of the row selection transistor 5b. The output transistor 5 a outputs a voltage signal corresponding to the amount of charge accumulated in the second charge accumulation unit 5.

行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を出力信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。 When the row selection pulse is applied to the gate of the row selection transistor 5b, the row selection transistor 5b outputs the voltage signal output from the output transistor 5a to the output signal line. A row selection pulse is sequentially applied to each signal output circuit provided in each pixel, so that signals are output from all the pixels.

図３は、本発明の第一実施形態である固体撮像素子の平面模式図である。
固体撮像素子３０は、行方向とこれに直交する列方向に正方格子状に配列された多数の画素３０３と、画素３０３からの信号の読み出しを制御するための走査回路３０１と、各画素３０３から出力される信号を処理する信号処理部３０２とを備える。画素３０３は、図１に示した構成となっている。 FIG. 3 is a schematic plan view of the solid-state imaging device according to the first embodiment of the present invention.
The solid-state imaging device 30 includes a large number of pixels 303 arranged in a square lattice pattern in a row direction and a column direction orthogonal thereto, a scanning circuit 301 for controlling signal readout from the pixels 303, and each pixel 303. And a signal processing unit 302 that processes the output signal. The pixel 303 has the configuration shown in FIG.

走査回路３０１は、リセット信号線３０４を介して各画素３０３のリセットトランジスタのリセットゲート９と接続されており、このリセット信号線３０４から各画素３０３へのリセットパルスの印加を行う。又、走査回路３０１は、行選択信号線３０５を介して各画素３０３の行選択トランジスタ５ｂのゲートと接続されており、この行選択信号線３０５から各画素３０３への行選択パルスの印加を行う。又、走査回路３０１は、転送制御線３０７を介して各画素３０３の転送ゲート８と接続されており、この転送制御線３０７から各画素３０３への電荷転送パルスの印加を行う。又、走査回路３０１は、バリアゲート制御線３０８を介して各画素３０３のバリアゲート７ａと接続されており、このバリアゲート制御線３０８から各画素３０３への可変電圧の印加を行う。 The scanning circuit 301 is connected to the reset gate 9 of the reset transistor of each pixel 303 via the reset signal line 304, and applies a reset pulse from the reset signal line 304 to each pixel 303. The scanning circuit 301 is connected to the gate of the row selection transistor 5b of each pixel 303 via the row selection signal line 305, and applies a row selection pulse from the row selection signal line 305 to each pixel 303. . The scanning circuit 301 is connected to the transfer gate 8 of each pixel 303 via the transfer control line 307, and applies a charge transfer pulse from the transfer control line 307 to each pixel 303. The scanning circuit 301 is connected to the barrier gate 7a of each pixel 303 via the barrier gate control line 308, and applies a variable voltage from the barrier gate control line 308 to each pixel 303.

信号処理部３０２は、各画素３０３の行選択トランジスタ５ｂの出力と出力信号線３０６を介して接続されており、行選択トランジスタ５ｂから出力された信号は、この出力信号線３０６を介して信号処理部３０２に入力される。信号処理部３０２では、１ライン分の信号処理しか行わないため、走査回路３０１は、画素３０３からの信号を１ラインずつ順次出力させるローリング読み出し制御を行う。 The signal processing unit 302 is connected to the output of the row selection transistor 5 b of each pixel 303 via an output signal line 306, and the signal output from the row selection transistor 5 b is signal processed via this output signal line 306. Input to the unit 302. Since the signal processing unit 302 performs only signal processing for one line, the scanning circuit 301 performs rolling readout control for sequentially outputting signals from the pixels 303 line by line.

図４は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図４に示す撮像装置は、図３に示す固体撮像素子３０と、固体撮像素子３０の前方に設けられた開閉可能なメカニカルシャッタ３７と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、固体撮像素子３０及びメカニカルシャッタ３７を駆動する駆動部３５と、撮像装置全体を統括制御するシステム制御部３６とを備える。尚、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１ＩＣ）の中に組み込まれていても良い。 FIG. 4 is a diagram illustrating a configuration example of an imaging apparatus on which the solid-state imaging device according to the first embodiment is mounted.
The imaging apparatus shown in FIG. 4 correlates with signals obtained from the solid-state imaging device 30 shown in FIG. 3, an openable / closable mechanical shutter 37 provided in front of the solid-state imaging device 30, and each pixel of the solid-state imaging device 30. A CDS circuit 31 that performs double sampling (CDS) processing to remove reset noise, an A / D converter 32 that converts an output signal of the CDS circuit 31 into a digital signal, and a digital output from the A / D converter 32 A digital signal processing unit 33 that performs predetermined digital signal processing on the signal to generate image data, a recording medium 34 on which the image data generated by the digital signal processing unit 33 is recorded, a solid-state imaging device 30, and a mechanical shutter 37 And a system control unit 36 that performs overall control of the entire imaging apparatus. The solid-state imaging device 30, the CDS circuit 31, and the A / D converter 32 may be incorporated in one chip (1IC).

駆動部３５は、メカニカルシャッタ３７の開閉制御、走査回路３０１を介したバリアゲート７ａへの電圧印加制御、走査回路３０１を介したリセットゲート９へのリセットパルス印加制御、走査回路３０１を介した電荷転送ゲート８への電荷転送パルス印加制御、走査回路３０１を介した行選択トランジスタ５ｂへの行選択パルス印加制御等を行う。尚、バリアゲート７ａへの電圧の印加は全ての画素３０３で同時に行い、行選択トランジスタ５ｂへの行選択パルスの印加は、行方向に並ぶ画素３０３からなる画素ライン毎にタイミングをずらして順次行う。又、電荷転送ゲート８への電荷転送パルスの印加は、信号読み出し期間中においては、画素ライン毎にタイミングをずらして順次行い、その他の期間においては、全ての画素３０３で同時に行う。リセットゲート９へのリセットパルスの印加は、信号読み出し期間中においては、画素ライン毎にタイミングをずらして順次行い、その他の期間においては、全ての画素３０３で同時に行う。 The drive unit 35 controls opening / closing of the mechanical shutter 37, voltage application control to the barrier gate 7a via the scanning circuit 301, reset pulse application control to the reset gate 9 via the scanning circuit 301, and electric charge via the scanning circuit 301. Charge transfer pulse application control to the transfer gate 8, row selection pulse application control to the row selection transistor 5b via the scanning circuit 301, and the like are performed. Note that the voltage is applied to the barrier gate 7a simultaneously in all the pixels 303, and the row selection pulse is applied to the row selection transistor 5b sequentially at different timings for each pixel line including the pixels 303 arranged in the row direction. . In addition, the application of the charge transfer pulse to the charge transfer gate 8 is sequentially performed while shifting the timing for each pixel line during the signal readout period, and is simultaneously performed for all the pixels 303 during the other periods. Application of the reset pulse to the reset gate 9 is sequentially performed while shifting the timing for each pixel line during the signal readout period, and is performed simultaneously for all the pixels 303 during the other periods.

このように構成された撮像装置の撮影モード時の動作について説明する。以下では、取り扱い電荷を電子として説明する。このため、以降で説明に用いるポテンシャル図は、図中の上から下に向かって電位が高くなっているものとして図示している。
図５は、第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。図６は、第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作タイミングを示す図である。 An operation in the shooting mode of the imaging apparatus configured as described above will be described. Hereinafter, the handling charge will be described as electrons. For this reason, the potential diagrams used in the following description are illustrated assuming that the potential increases from the top to the bottom in the drawing.
FIG. 5 is a diagram illustrating an operation in the photographing mode of the imaging apparatus equipped with the solid-state imaging device according to the first embodiment, and is a diagram illustrating a cross-sectional potential in the substrate 1 at each time. FIG. 6 is a diagram illustrating the operation timing in the shooting mode of the imaging apparatus equipped with the solid-state imaging device of the first embodiment.

前フレームの露光期間によって光電変換層１５で発生した電荷に応じた信号の各画素からの出力が完了し、各画素からの該電荷のリセットドレイン６への排出が完了した後、基板１内のポテンシャルは時刻Ｔ０に示すような初期状態となる。尚、駆動部３５は、固体撮像素子３０を初期状態にすると同時に、メカニカルシャッタ３７を開く制御を行う。 After the output from each pixel of the signal corresponding to the charge generated in the photoelectric conversion layer 15 in the exposure period of the previous frame is completed and the discharge of the charge from each pixel to the reset drain 6 is completed, The potential is in an initial state as shown at time T0. The drive unit 35 controls the mechanical shutter 37 to be opened at the same time that the solid-state imaging device 30 is in the initial state.

初期状態とは、電位障壁部７の電位が露光期間中に設定される露光電位（初期状態における接続部３の電位よりも高い電位、この値は後述する電位決定モードで予め決められた値）よりも十分に低い第一の電位となるように各画素のバリアゲート７ａに第一の電圧が印加されており、各画素の転送ゲート８に電荷転送パルスが印加されておらず、各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第二の電荷蓄積部５に、初期状態の直前に行われたリセット動作によるリセットノイズＮ１が蓄積されている。 The initial state is an exposure potential in which the potential of the potential barrier unit 7 is set during the exposure period (a potential higher than the potential of the connection unit 3 in the initial state, and this value is predetermined in a potential determination mode described later). The first voltage is applied to the barrier gate 7a of each pixel so that the first potential is sufficiently lower than that, and no charge transfer pulse is applied to the transfer gate 8 of each pixel. The reset pulse is not applied to the reset gate 9. In the initial state, reset noise N1 is stored in the second charge storage unit 5 due to the reset operation performed immediately before the initial state.

初期状態から、駆動部３５は、電位障壁部７の電位が上記露光電位となるように、各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、各画素の転送ゲート８に電荷転送パルスを印加し、各画素のリセットゲート９にリセットパルスを印加する。これにより、全ての画素３０３において接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮ１がリセットドレイン６へと排出されて、グローバルリセットが行われる（時刻Ｔｇ）。 From the initial state, the drive unit 35 applies a second voltage (> first voltage) to the barrier gate 7a of each pixel so that the potential of the potential barrier unit 7 becomes the exposure potential, and A charge transfer pulse is applied to the transfer gate 8, and a reset pulse is applied to the reset gate 9 of each pixel. As a result, in all the pixels 303, the connection portion 3 and the potential barrier portion 7 have the same potential, and unnecessary charges and reset noise N1 existing in the connection portion 3 are discharged to the reset drain 6 to perform global reset. (Time Tg).

次に、駆動部３５は、各画素の転送ゲート８への電荷転送パルスの印加と、各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２）。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮ２のみが蓄積された状態となる。 Next, the drive unit 35 stops the application of the charge transfer pulse to the transfer gate 8 of each pixel and the application of the reset pulse to the reset gate 9 of each pixel. With this, the exposure period is started, and the charge Q generated in the photoelectric conversion layer 15 reaches the connection portion 3, and this charge Q is accumulated in the first charge accumulation portion 4 via the potential barrier portion 7. (Time T2). At this time, only the reset noise N2 due to the immediately preceding reset operation is accumulated in the second charge accumulation unit 5.

設定された露光期間の終了時刻Ｔｍｏ（＝Ｔ３[ｉ＝１]）になると、駆動部３５は各画素のバリアゲート７ａに第一の電圧を印加して電位障壁部７の電位を初期状態のときの値に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。 At the end time Tmo (= T3 [i = 1]) of the set exposure period, the drive unit 35 applies the first voltage to the barrier gate 7a of each pixel to set the potential of the potential barrier unit 7 to the initial state. At the same time, the mechanical shutter 37 is closed.

このとき、接続部３と電位障壁部７には大きな電位差（第一の電位と露光電位の差に等しい）が発生するため、接続部３からの熱拡散による電荷の第一の電荷蓄積部４への流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から暗電流電荷のみが供給される状態となる。尚、第一の電位と露光電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。 At this time, since a large potential difference (equal to the difference between the first potential and the exposure potential) is generated between the connection portion 3 and the potential barrier portion 7, the first charge accumulation portion 4 of charges due to thermal diffusion from the connection portion 3. The amount of inflow into the circuit is so small that it can be ignored, and only the dark current charge is supplied to the connection portion 3 from the outside via the wiring 11 or the like. Note that the difference between the first potential and the exposure potential may be set to a value such that the amount of current flowing from the connection portion 3 into the first charge accumulation portion 4 is negligible.

駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮ２に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる。出力されたリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。 The drive unit 35 returns the potential of the potential barrier unit 7 to the initial value and then responds to the reset noise N2 present in the second charge storage unit 5 of each pixel on the i (= 1) line. A reset noise signal (dark) is output from the signal output circuit. The output reset noise signal (dark) is sampled by the CDS circuit 31.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加して、第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ４[ｉ]）。尚、転送ゲート８に電荷転送パルスが印加されたときに、第一の電荷蓄積部４が完全空乏化されるように、第一の電荷蓄積部４の不純物濃度を調整しておくことが好ましい。 Next, the drive unit 35 applies a charge transfer pulse to the transfer gate 8 of each pixel on the i (= 1) line, and converts the charge Q stored in the first charge storage unit 4 into the second charge. The data is transferred to the storage unit 5 (time T4 [i]). It is preferable to adjust the impurity concentration of the first charge accumulation unit 4 so that the first charge accumulation unit 4 is completely depleted when a charge transfer pulse is applied to the transfer gate 8. .

電荷Ｑの転送が完了した後、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ２）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮ２に応じた信号だけが除去される。 After the transfer of the charge Q is completed, the drive unit 35 outputs an imaging signal (sig) corresponding to the charge (Q + N2) existing in the second charge storage unit 5 of each pixel on the i (= 1) line. Output from the signal output circuit. The output imaging signal (sig) is sampled by the CDS circuit 31, and the processing of (sig)-(dark) is performed to remove only the signal corresponding to the reset noise N2.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ２）はリセットドレイン６に排出される（時刻Ｔ５[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ６[ｉ]）。 Next, the drive unit 35 applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. As a result, the charge (Q + N2) existing in the second charge storage portion 5 of each pixel on the i (= 1) line is discharged to the reset drain 6 (time T5 [i]). Then, the drive unit 35 applies a charge transfer pulse to the transfer gate 8 of each pixel on the i (= 1) line and applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. Is stopped (time T6 [i]).

駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、上記Ｔ３[ｉ]〜Ｔ６[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行う。駆動部３５は、ｉ最終ラインとしてＴ３[ｉ]〜Ｔ６[ｉ]までの駆動を行ったあと、メカニカルシャッタ３７を開ける制御を行って、初期状態に戻る（時刻Ｔｍｃ）。 After the drive unit 35 returns the potential of the potential barrier unit 7 to the initial value, the drive from T3 [i] to T6 [i] is incremented one by one and sequentially for each line. Do. After driving from T3 [i] to T6 [i] as the i last line, the drive unit 35 performs control to open the mechanical shutter 37 and returns to the initial state (time Tmc).

尚、時刻Ｔ４[ｉ]で撮像信号（ｓｉｇ）を出力させた後、転送ゲート８への電荷転送パルスの印加を停止して時刻Ｔ６[ｉ]の状態にしても良い。 Note that, after the imaging signal (sig) is output at time T4 [i], the application of the charge transfer pulse to the transfer gate 8 may be stopped to enter the state at time T6 [i].

以上のように、本実施形態の撮像装置によれば、バリアゲート７ａに印加する電圧を可変制御することで、接続部３と電位障壁部７を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層１５で発生した電荷Ｑの一部が接続部３に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部３の電位が（電位障壁部７と同電位になることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。 As described above, according to the imaging apparatus of the present embodiment, exposure can be performed in a state where the connection portion 3 and the potential barrier portion 7 are at the same potential by variably controlling the voltage applied to the barrier gate 7a. Thus, a part of the electric charge Q generated in the photoelectric conversion layer 15 during the exposure can be prevented from remaining in the connection portion 3, and the afterimage can be prevented from being generated. Further, since the potential of the connection portion 3 at the start of exposure becomes known (by being the same potential as the potential barrier portion 7), the reference level of the output signal can be set. As a result, it is possible to correct the linearity of the signal output characteristic with respect to the incident light amount, and the signal output characteristic can be made linear.

又、本実施形態の撮像装置によれば、露光の終了と同時に接続部３と電位障壁部７の間に電位差が生じるため、接続部３からの第一の電荷蓄積部４への電荷の流入を抑えることができる。更に、露光の終了と同時にメカニカルシャッタ３７が閉じられるため、接続部３には微量な暗電流電荷しか流れてこなくなり、接続部３と電位障壁部７の間の電位差はほとんど縮まらず、このことからも、接続部３からの第一の電荷蓄積部４への電荷の流入を抑えることができる。このように、信号出力期間中に接続部３からの第一の電荷蓄積部４への電荷の流入を抑えられることで、ローリング読み出しを行った場合でも、画面の上下方向でシェーディングが発生するのを防止することができ、画質を向上させることができる。 In addition, according to the imaging apparatus of the present embodiment, a potential difference is generated between the connection unit 3 and the potential barrier unit 7 at the same time as the exposure is completed, so that inflow of charges from the connection unit 3 to the first charge storage unit 4 occurs. Can be suppressed. Further, since the mechanical shutter 37 is closed at the same time as the exposure is completed, only a small amount of dark current charge flows through the connection portion 3, and the potential difference between the connection portion 3 and the potential barrier portion 7 is hardly reduced. In addition, the inflow of charges from the connection portion 3 to the first charge accumulation portion 4 can be suppressed. In this way, by suppressing the inflow of charges from the connection unit 3 to the first charge storage unit 4 during the signal output period, even when rolling reading is performed, shading occurs in the vertical direction of the screen. Can be prevented, and the image quality can be improved.

尚、接続部３と電位障壁部７に電位差がある状態で露光が行われると、光電変換層１５からどれだけの電荷Ｑが入力されたのか判断がつかなくなる。その結果、入射光量に対する信号出力特性に線形性が保てなくなる。又、図５に示した初期状態において、接続部３の電位は、それまでに接続部３を通った電荷Ｑの量や暗電流電荷の量、時間等によって随時変動する。このため、入射光量に対する出力特性に規則性がなくなり、リニアリティ補正が行えない状態となる。しかも、画素毎にこの電位は変動する。 If exposure is performed in a state where there is a potential difference between the connection portion 3 and the potential barrier portion 7, it is impossible to determine how much charge Q is input from the photoelectric conversion layer 15. As a result, the linearity cannot be maintained in the signal output characteristics with respect to the incident light quantity. Further, in the initial state shown in FIG. 5, the potential of the connection portion 3 varies as needed depending on the amount of charge Q that has passed through the connection portion 3 so far, the amount of dark current charge, time, and the like. For this reason, the output characteristics with respect to the incident light quantity are not regular, and the linearity correction cannot be performed. Moreover, this potential varies from pixel to pixel.

これに対して、本駆動方法を採用すれば、接続部３と電位障壁部７が同電位となった状態で露光が行われるため、信号の基準レベルが設定可能となる。このため、入射光量に対する出力特性に規則性を持たせることができ、リニアリティをシステム的に補正することは可能となる。 On the other hand, if this driving method is employed, the exposure is performed in the state where the connecting portion 3 and the potential barrier portion 7 are at the same potential, and therefore, the reference level of the signal can be set. For this reason, the output characteristic with respect to the incident light quantity can be given regularity, and the linearity can be corrected systematically.

図７は、第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図である。
予め、本特性を撮像システムに記録しておけば、システム的にリニアリティ補正が可能となり、入射光量に対する信号出力特性を線形にすることができる。熱励起による放出電流量は時間と共に指数関数的に減少（（式１）参照）し、放出電流量が、接続部３に流れ込む電流量（暗電流＋被写体に応じた信号電流）と釣り合った時に熱平衡状態に達し、熱励起による放出電流量は見かけ上０となる。よって、入力信号に対する出力特性も図７のように信号蓄積時間の関数となる。このように、信号蓄積時間（露光時間）と出力電荷量を知ることができれば、図７に示したグラフから、信号電流量を知ることができるため、リニアリティ補正が可能となる。 FIG. 7 is a conceptual diagram of signal output characteristics with respect to signal accumulation time when the driving method of the first embodiment is adopted.
If this characteristic is recorded in the imaging system in advance, linearity correction can be performed systematically, and the signal output characteristic with respect to the incident light quantity can be made linear. The amount of emission current due to thermal excitation decreases exponentially with time (see (Equation 1)), and the amount of emission current balances with the amount of current flowing into the connection 3 (dark current + signal current corresponding to the subject). A thermal equilibrium state is reached, and the emission current amount due to thermal excitation is apparently zero. Therefore, the output characteristic for the input signal is also a function of the signal accumulation time as shown in FIG. As described above, if the signal accumulation time (exposure time) and the output charge amount can be known, the signal current amount can be known from the graph shown in FIG. 7, so that linearity correction can be performed.

又、本実施形態の撮像装置によれば、露光期間に発生した電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、リセットノイズ信号（ｄａｒｋ）のサンプリングと、撮像信号（ｓｉｇ）のサンプリングとを図５の時刻Ｔ３[ｉ]とＴ４[ｉ]の間の、図６に示した露光期間よりも短い微小な時間間隔で実施することができ、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。 Further, according to the imaging apparatus of the present embodiment, since the first charge accumulation unit 4 that temporarily stores the charges generated during the exposure period is provided, the reset noise signal (dark) sampling, The sampling of the imaging signal (sig) can be performed at a minute time interval shorter than the exposure period shown in FIG. 6 between the times T3 [i] and T4 [i] in FIG. It becomes possible to accurately remove a noise signal caused by the included reset noise.

又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。 In addition, according to the solid-state imaging device of the present embodiment, since the photoelectric conversion element P is provided above the substrate 1 instead of within the substrate 1, a sufficient space for adding the first charge accumulation unit 4 is provided on the substrate. 1 can be secured. In the case of a general solid-state imaging device in which a photodiode is formed in the substrate 1, if the first charge accumulation unit 4 is added in the substrate, it becomes difficult to maintain a space for the photodiode. There is concern about the decline. Further, if the sensitivity is maintained, there is a concern about a decrease in the number of pixels and an increase in the chip size. According to the solid-state imaging device of this embodiment, such a concern does not arise.

尚、上述した効果を得るためには、グローバルリセット時に全ての画素３０３で接続部３と電位障壁部７を同電位にできるように露光電位を予め決定しておかなければならない。以下では、この露光電位の決定方法を説明する。 In order to obtain the above-described effect, the exposure potential must be determined in advance so that the connection portion 3 and the potential barrier portion 7 can be set to the same potential in all the pixels 303 at the time of global reset. Hereinafter, a method for determining the exposure potential will be described.

本実施形態の撮像装置は、露光電位を決定するための電位決定モードを有しており、所定のタイミングでこの電位決定モードが実行される。尚、この電位決定モード時、駆動部３５は、バリアゲート７ａの電圧印加を１ライン毎に時間をずらして行う。 The imaging apparatus of the present embodiment has a potential determination mode for determining the exposure potential, and this potential determination mode is executed at a predetermined timing. In this potential determination mode, the drive unit 35 applies the voltage to the barrier gate 7a by shifting the time for each line.

図８は、第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャートである。
電位決定モードが開始されると、駆動部３５は、光電変換層１５から接続部３に入射光に応じた電荷（つまり、光がない状態で発生する暗電流電荷以外の電荷）が流れ込まない状態にする（ステップＳ１）。このような状態の実現方法としては、メカニカルシャッタ３７を閉じる制御を行う方法がある。又は、光電変換層１５に印加される実効電圧がゼロとなるように、上部電極１６に印加するバイアス電圧を制御する方法がある。 FIG. 8 is a flowchart for explaining an operation in the potential determination mode of the imaging apparatus according to the first embodiment.
When the potential determination mode is started, the drive unit 35 is in a state in which charges corresponding to incident light (that is, charges other than dark current charges generated in the absence of light) do not flow from the photoelectric conversion layer 15 to the connection unit 3 (Step S1). As a method for realizing such a state, there is a method for performing control for closing the mechanical shutter 37. Alternatively, there is a method of controlling the bias voltage applied to the upper electrode 16 so that the effective voltage applied to the photoelectric conversion layer 15 becomes zero.

次に、システム制御部３６が、図５に示した時刻Ｔｇのときに設定すべき電位障壁部７の露光電位（Ｖ_ｏｎ）を初期値である（Ｖ_ｄｅｆ）に設定し（ステップＳ２）、駆動部３５にシーケンスＡを実行させる（ステップＳ３）。 Next, the system control unit 36 sets the exposure potential (V_on) of the potential barrier unit 7 to be set at the time Tg shown in FIG. 5 to the initial value (V_def) (step S2), and the drive unit 35 is caused to execute sequence A (step S3).

図９は、図８に示すシーケンスＡ実行時の撮像装置の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
図９に示す例では、時刻Ｔ０で初期状態となっている。この初期状態は図５の時刻Ｔ０の状態と同じである。図９の例では、第二の電荷蓄積部５にリセットノイズＮ３が蓄積されている。初期状態から、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットノイズＮ３に応じたリセットノイズ信号（基準レベル）を信号出力回路から出力させる（時刻Ｔ１[ｉ]）。この基準レベルはＣＤＳ回路３１にてサンプリングされる。 FIG. 9 is a diagram illustrating the operation of the imaging apparatus when the sequence A illustrated in FIG. 8 is performed, and is a diagram illustrating the cross-sectional potential in the substrate 1 at each time.
In the example shown in FIG. 9, the initial state is reached at time T0. This initial state is the same as the state at time T0 in FIG. In the example of FIG. 9, reset noise N <b> 3 is accumulated in the second charge accumulation unit 5. From the initial state, the drive unit 35 causes the signal output circuit to output a reset noise signal (reference level) corresponding to the reset noise N3 of each pixel on the i (= 1) line (time T1 [i]). This reference level is sampled by the CDS circuit 31.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素の電位障壁部７の電位が（Ｖ_ｄｅｆ）となるように、ｉ（＝１）ライン目の各画素のバリアゲート７ａに電圧を印加すると共に、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加する。この状態で、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に蓄積されている電荷に応じた信号（確認レベル）を信号出力回路から出力させる（時刻Ｔ２[ｉ]）。この確認レベルはＣＤＳ回路３１にてサンプリングされ、（確認レベル）−（基準レベル）の処理が行われて、処理後の信号がシステム制御部３６に入力される。 Next, the drive unit 35 applies a voltage to the barrier gate 7a of each pixel on the i (= 1) line so that the potential of the potential barrier unit 7 of each pixel on the i (= 1) line becomes (V_def). And a charge transfer pulse is applied to the transfer gate 8 of each pixel on the i (= 1) line. In this state, the drive unit 35 causes the signal output circuit to output a signal (confirmation level) corresponding to the charge stored in the second charge storage unit 5 of each pixel on the i (= 1) line (time). T2 [i]). The confirmation level is sampled by the CDS circuit 31, (confirmation level) − (reference level) processing is performed, and the processed signal is input to the system control unit 36.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷はリセットドレイン６に排出される（時刻Ｔ３[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ４[ｉ]）。 Next, the drive unit 35 applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. As a result, the charge existing in the second charge storage portion 5 of each pixel on the i (= 1) line is discharged to the reset drain 6 (time T3 [i]). Then, the drive unit 35 applies a charge transfer pulse to the transfer gate 8 of each pixel on the i (= 1) line and applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. Is stopped (time T4 [i]).

駆動部３５は、上述したような、Ｔ１[ｉ]〜Ｔ４[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行って初期状態に戻る。 The driving unit 35 increases the value of i one by one, and sequentially performs the driving from T1 [i] to T4 [i] for each line, and returns to the initial state.

初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも低ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷が移動するため、ＣＤＳ回路３１からはこの不要電荷に応じた信号が暗電流として出力される。一方、初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも高ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷は移動しないため、ＣＤＳ回路３１から暗電流は出力されない。 If the potential of the connection unit 3 in the initial state is lower than (V_def), unnecessary charge moves from the connection unit 3 to the second charge storage unit 5 at time T2 [i]. A signal corresponding to this unnecessary charge is output as a dark current. On the other hand, if the potential of the connection unit 3 in the initial state is higher than (V_def), the unnecessary charge does not move from the connection unit 3 to the second charge storage unit 5 at time T2 [i]. No dark current is output from 31.

図８に戻り、システム制御部３６は、シーケンスＡ実行後に全ての画素３０３から暗電流が出力されたかどうかを判定する（ステップＳ４）。暗電流が出力されていない画素３０３があった場合（ステップＳ４：ＮＯ）、システム制御部３６は、露光電位（Ｖ_ｏｎ）を下記式（２）にしたがって、初期値から（Ｖ_ｓｔｅｐ）だけ大きくした値に再設定し（ステップＳ５）、ステップＳ３に処理を戻す。 Returning to FIG. 8, the system control unit 36 determines whether or not dark current has been output from all the pixels 303 after execution of the sequence A (step S4). When there is a pixel 303 to which no dark current is output (step S4: NO), the system control unit 36 increases the exposure potential (V_on) by (V_step) from the initial value according to the following equation (2). (Step S5), and the process returns to step S3.

（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）＋（Ｖ_ｓｔｅｐ）×Ｎ・・・（２）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数 (V_on) = (V_def) + (V_step) × N (2)
Here, N is the number of times determined as “NO” in step S4.

全ての画素３０３から暗電流が出力されていた場合（ステップＳ４：ＹＥＳ）、システム制御部３６は、現時点で設定している（Ｖ_ｏｎ）を、撮影モード時に設定する露光電位として決定する（ステップＳ６）。駆動部３５は、撮影モード時、ステップＳ６で決定された露光電位及び既定の第一の電位のいずれかとなるように、バリアゲート７ａに印加する電圧を制御する。 When dark current is output from all the pixels 303 (step S4: YES), the system control unit 36 determines the currently set (V_on) as the exposure potential set in the shooting mode (step S6). ). The drive unit 35 controls the voltage applied to the barrier gate 7a so as to be either the exposure potential determined in step S6 or the predetermined first potential in the photographing mode.

このような方法で露光電位を決定することにより、図５の時刻Ｔｇの時点で、全ての画素３０３において接続部３と電位障壁部７を同電位にすることができる。 By determining the exposure potential by such a method, the connection portion 3 and the potential barrier portion 7 can be set to the same potential in all the pixels 303 at the time Tg in FIG.

尚、電位決定モードは、撮像装置の製造現場における調整工程時に実行したり、ユーザが電源を投入した時に実行したり、電源投入後は一定期間毎に実行したりするようにすることが好ましい。 The potential determination mode is preferably executed at the time of an adjustment process at the manufacturing site of the imaging device, executed when the user turns on the power, or is executed at regular intervals after the power is turned on.

（第二実施形態）
第一実施形態では、露光期間中に発生した電荷を、第一の電荷蓄積部４に一時的に蓄積するものとすることで、リセットノイズを正確に除去できるものとした。しかし、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成としても、第一実施形態の駆動方式を採用することは可能である。 (Second embodiment)
In the first embodiment, the reset noise can be accurately removed by temporarily storing the charges generated during the exposure period in the first charge storage unit 4. However, if the removal accuracy of the reset noise is not required, the driving method of the first embodiment can be adopted even if the first charge storage unit 4 is not provided.

この場合、撮像装置に搭載される固体撮像素子は、図１に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成とする。尚、この構成にする場合、第一の電荷蓄積部４表面のｐ型不純物層４ａは削除する。 In this case, the solid-state imaging device mounted on the imaging device is the same as the solid-state imaging device shown in FIG. 1 except that the transfer gate 8 is changed to the reset gate 9 and the second charge accumulation unit 5 is changed to the reset drain 6. The first charge storage unit 4 is connected to the gate of the output transistor 5a. In this configuration, the p-type impurity layer 4a on the surface of the first charge accumulation unit 4 is deleted.

このように構成された固体撮像素子を搭載する撮像装置の撮影モード時の動作について説明する。
図１０は、第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
図１０に示す例では、時刻Ｔ０で初期状態となっている。この初期状態とは、電位障壁部７の電位が露光期間中に設定される露光電位よりも十分に低い第一の電位となるように各画素のバリアゲート７ａに第一の電圧が印加されており、各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第一の電荷蓄積部４に、初期状態の前に行われたリセット動作によるリセットノイズＮが蓄積されている。駆動部３５は、初期状態では、メカニカルシャッタ３７を開ける制御を行う。 An operation in an imaging mode of an imaging apparatus equipped with the solid-state imaging device configured as described above will be described.
FIG. 10 is a diagram illustrating an operation in an imaging mode of an imaging apparatus including the solid-state imaging device according to the second embodiment, and is a diagram illustrating a cross-sectional potential in the substrate 1 at each time.
In the example shown in FIG. 10, the initial state is reached at time T0. In this initial state, the first voltage is applied to the barrier gate 7a of each pixel so that the potential of the potential barrier section 7 becomes a first potential sufficiently lower than the exposure potential set during the exposure period. That is, the reset pulse is not applied to the reset gate 9 of each pixel. In the initial state, reset noise N is accumulated in the first charge accumulation unit 4 due to the reset operation performed before the initial state. The drive unit 35 performs control for opening the mechanical shutter 37 in the initial state.

この初期状態から、駆動部３５は、電位障壁部７の電位が露光電位となるように、各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、各画素のリセットゲート９にリセットパルスを印加する。これにより、接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮがリセットドレインへと排出されて、グローバルリセットが行われる（時刻Ｔ１）。 From this initial state, the drive unit 35 applies the second voltage (> first voltage) to the barrier gate 7a of each pixel so that the potential of the potential barrier unit 7 becomes the exposure potential, and A reset pulse is applied to the reset gate 9. As a result, the connecting portion 3 and the potential barrier portion 7 have the same potential, and unnecessary charges and reset noise N that existed in the connecting portion 3 are discharged to the reset drain, and a global reset is performed (time T1).

次に、駆動部３５は、各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２）。 Next, the drive unit 35 stops applying the reset pulse to the reset gate 9 of each pixel. With this, the exposure period is started, and the charge Q generated in the photoelectric conversion layer 15 reaches the connection portion 3, and this charge Q is accumulated in the first charge accumulation portion 4 via the potential barrier portion 7. (Time T2).

設定された露光期間の終了時刻になると、駆動部３５は各画素のバリアゲート７ａに第一の電圧を印加して、電位障壁部７の電位を初期状態のときの値に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。このとき、接続部３と電位障壁部７には大きな電位差が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から微量の暗電流電荷のみが供給される状態となる。 At the end time of the set exposure period, the drive unit 35 applies a first voltage to the barrier gate 7a of each pixel to return the potential of the potential barrier unit 7 to the initial value and the mechanical shutter. Control to close 37 is performed. At this time, since a large potential difference is generated between the connection portion 3 and the potential barrier portion 7, the inflow of charges into the first charge accumulation portion 4 due to thermal diffusion from the connection portion 3 is negligibly small. 3 is in a state where only a small amount of dark current charge is supplied from the outside via the wiring 11 or the like.

駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉライン目の各画素の第一の電荷蓄積部４に蓄積されている電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる（時刻Ｔ３[ｉ]）。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされる。 After the drive unit 35 returns the potential of the potential barrier unit 7 to the initial value, the image pickup signal (Q + N) corresponding to the charge (Q + N) accumulated in the first charge accumulation unit 4 of each pixel on the i-th line. sig) is output from the signal output circuit (time T3 [i]). The output imaging signal (sig) is sampled by the CDS circuit 31.

次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第一の電荷蓄積部４に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ４[ｉ]）。そして、駆動部３５は、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する。これにより、第一の電荷蓄積部４には、リセットノイズＮ’が蓄積される。 Next, the drive unit 35 applies a reset pulse to the reset gate 9 of each pixel on the i-th line. As a result, the charge (Q + N) existing in the first charge accumulation portion 4 of each pixel on the i-th line is discharged to the reset drain 6 (time T4 [i]). Then, the driving unit 35 stops applying the reset pulse to the reset gate 9 of each pixel on the i-th line. As a result, the reset noise N ′ is accumulated in the first charge accumulation unit 4.

次に、駆動部３５は、ｉライン目の各画素のリセットノイズＮ’に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。このリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされ、時刻Ｔ３[ｉ]で得られた（ｓｉｇ）から該（ｄａｒｋ）が減算されて、リセットノイズの除去が行われる。 Next, the drive unit 35 causes the signal output circuit to output a reset noise signal (dark) corresponding to the reset noise N ′ of each pixel on the i-th line (time T5 [i]). The reset noise signal (dark) is sampled by the CDS circuit 31, and the (dark) is subtracted from (sig) obtained at time T3 [i] to remove the reset noise.

駆動部３５は、上述したようなＴ３[ｉ]〜Ｔ５[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行って、初期状態に戻る。 The drive unit 35 increases the value of i one by one and sequentially performs the drive from T3 [i] to T5 [i] as described above for each line, and returns to the initial state.

このように、特許文献１に示したような従来構造の固体撮像素子であっても、電位障壁部７の電位を可変制御することで、残像とシェーディングを防止して高画質の撮影が可能となる。 As described above, even with a solid-state imaging device having a conventional structure as shown in Patent Document 1, by controlling the potential of the potential barrier unit 7 variably, afterimages and shading can be prevented and high-quality imaging can be performed. Become.

（第三実施形態）
第一及び第二実施形態の撮像装置が、グローバルリセット時に電位障壁部７の電位を制御して、接続部３と電位障壁部７を同電位にしているのに対し、第三実施形態の撮像装置は、これとは別の方法で接続部３と電位障壁部７を同電位にする。 (Third embodiment)
While the imaging devices of the first and second embodiments control the potential of the potential barrier unit 7 at the time of global reset to make the connection unit 3 and the potential barrier unit 7 the same potential, the imaging device of the third embodiment The apparatus sets the connection part 3 and the potential barrier part 7 to the same potential by another method.

第三実施形態の撮像装置は、その基本構成は第一実施形態と同様であり、駆動部３５が、リセットドレイン６の電位を可変制御することができるようになっている点が異なっている。 The basic configuration of the image pickup apparatus of the third embodiment is the same as that of the first embodiment, except that the drive unit 35 can variably control the potential of the reset drain 6.

図１１は、第三実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、各画素の電位障壁部７の電位が露光期間中に設定すべき露光電位よりも十分小さな第一の電位になっており、各画素の転送ゲート８に電荷転送パルスが印加されておらず、各画素のリセットゲート９にリセットパルスが印加されておらず、各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。尚、露光電位及び第一の電位は設計時に任意に決められた値である。 FIG. 11 is a diagram illustrating an operation in the shooting mode of the imaging apparatus equipped with the solid-state imaging device of the third embodiment, and is a diagram illustrating a cross-sectional potential in the substrate 1 at each time.
First, the state at time T0 is set as an initial state. In the initial state, the potential of the potential barrier portion 7 of each pixel is a first potential sufficiently smaller than the exposure potential to be set during the exposure period, and a charge transfer pulse is applied to the transfer gate 8 of each pixel. The reset pulse is not applied to the reset gate 9 of each pixel, and the potential of the reset drain 6 of each pixel becomes a predetermined value (a value sufficiently higher than the potential of the first charge storage unit 4). It is in a state. Note that the exposure potential and the first potential are values arbitrarily determined at the time of design.

初期状態では、接続部３の電荷が熱拡散により減少しており、接続部３にポテンシャル井戸が形成されている。又、第二の電荷蓄積部５には、直前のリセット動作によって発生したリセットノイズＮが蓄積されている。又、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。 In the initial state, the charge of the connection part 3 is reduced by thermal diffusion, and a potential well is formed in the connection part 3. The second charge storage unit 5 stores reset noise N generated by the immediately preceding reset operation. The drive unit 35 performs control to open the mechanical shutter 37 in the initial state.

この初期状態から、駆動部３５は、リセットドレイン電圧を低くして、各画素のリセットドレイン６の電位を露光電位よりも低くすると共に、バリアゲート７ａに印加する電圧を高くして、各画素の電位障壁部７の電位を露光電位にし、各画素の転送ゲート８に電荷転送パルスを印加し、各画素のリセットゲート９にリセットパルスを印加する。 From this initial state, the drive unit 35 lowers the reset drain voltage to lower the potential of the reset drain 6 of each pixel lower than the exposure potential, and increases the voltage applied to the barrier gate 7a to The potential of the potential barrier section 7 is set to the exposure potential, a charge transfer pulse is applied to the transfer gate 8 of each pixel, and a reset pulse is applied to the reset gate 9 of each pixel.

これにより、第二の電荷蓄積部５、第一の電荷蓄積部４、及び接続部３にはリセットドレイン６から電荷が注入される。そして、リセットドレイン６から接続部３までが全てリセットドレイン６と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。 As a result, charges are injected from the reset drain 6 into the second charge accumulation unit 5, the first charge accumulation unit 4, and the connection unit 3. Then, the reset drain 6 to the connection portion 3 are all at the same potential as the reset drain 6, and the potential well formed in the connection portion 3 by thermal diffusion is completely filled with the injected charge. (Time T1).

次に、駆動部３５は、リセットドレイン電圧を初期状態の値に戻して、各画素のリセットドレイン６の電位を既定値に戻す。これにより、リセットドレイン６から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷を含む）が、リセットドレイン６に排出されて、グローバルリセットが行われる。これにより、全ての画素３０３において接続部３と電位障壁部７が同電位となる（時刻Ｔ２）。 Next, the drive unit 35 returns the reset drain voltage to the initial value and returns the potential of the reset drain 6 of each pixel to a predetermined value. As a result, among the charges injected from the reset drain 6, unnecessary charges other than those buried in the potential well of the connection portion 3 (connections forming a potential lower than the exposure potential among the charges of the connection portion 3 are formed. (Including the charge of the unit 3) is discharged to the reset drain 6 and a global reset is performed. Thereby, in all the pixels 303, the connection part 3 and the potential barrier part 7 become the same potential (time T2).

次に、駆動部３５は、各画素の転送ゲート８への電荷転送パルスの印加と、各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光開始とし（時刻Ｔ３）、露光期間中に光電変換層１５で発生した電荷を第一の電荷蓄積部４に蓄積させる（時刻Ｔ４）。光電変換層１５で発生した電荷Ｑは、接続部３に到達し、電位障壁部７を介して第一の電荷蓄積部４へと蓄積される。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮのみが蓄積された状態となる。 Next, the drive unit 35 stops the application of the charge transfer pulse to the transfer gate 8 of each pixel and the application of the reset pulse to the reset gate 9 of each pixel, and starts exposure according to this state (time). T3) The charges generated in the photoelectric conversion layer 15 during the exposure period are accumulated in the first charge accumulation unit 4 (time T4). The charge Q generated in the photoelectric conversion layer 15 reaches the connection portion 3 and is accumulated in the first charge accumulation portion 4 via the potential barrier portion 7. At this time, the second charge accumulation unit 5 is in a state where only the reset noise N due to the immediately preceding reset operation is accumulated.

設定された露光期間の終了時刻になると、駆動部３５は、各画素のバリアゲート７ａに印加する電圧を低くして、各画素の電位障壁部７の電位を第一の電位（初期状態の値）に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。このとき、接続部３と電位障壁部７には大きな電位差（露光電位と第一の電位の差に等しい）が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から微量の暗電流電荷のみが供給される状態となる。尚、露光電位と第一の電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。 At the end time of the set exposure period, the drive unit 35 lowers the voltage applied to the barrier gate 7a of each pixel, and sets the potential of the potential barrier unit 7 of each pixel to the first potential (value in the initial state). ) And control to close the mechanical shutter 37 is performed. At this time, since a large potential difference (equal to the difference between the exposure potential and the first potential) is generated between the connection portion 3 and the potential barrier portion 7, the connection to the first charge accumulation portion 4 due to thermal diffusion from the connection portion 3 occurs. The inflow of charge is negligibly small, and only a small amount of dark current charge is supplied to the connection portion 3 from the outside via the wiring 11 or the like. The difference between the exposure potential and the first potential may be set to such a value that the amount of current flowing from the connection portion 3 into the first charge accumulation portion 4 is so small that it can be ignored.

駆動部３５は、電位障壁部７の電位を第一の電位に戻した後、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮに応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。出力されたリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。 The drive unit 35 returns the potential of the potential barrier unit 7 to the first potential, and then responds to the reset noise N present in the second charge storage unit 5 of each pixel on the i (= 1) line. A reset noise signal (dark) is output from the signal output circuit (time T5 [i]). The output reset noise signal (dark) is sampled by the CDS circuit 31.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加して、第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ６[ｉ]）。尚、転送ゲート８に電荷転送パルスが印加されたときに、第一の電荷蓄積部４が完全空乏化されるように、第一の電荷蓄積部４の不純物濃度を調整しておくことが好ましい。 Next, the drive unit 35 applies a charge transfer pulse to the transfer gate 8 of each pixel on the i (= 1) line, and converts the charge Q stored in the first charge storage unit 4 into the second charge. The data is transferred to the storage unit 5 (time T6 [i]). It is preferable to adjust the impurity concentration of the first charge accumulation unit 4 so that the first charge accumulation unit 4 is completely depleted when a charge transfer pulse is applied to the transfer gate 8. .

電荷Ｑの転送が完了した後、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮに応じた信号だけが除去される。 After the transfer of the charge Q is completed, the drive unit 35 outputs an imaging signal (sig) corresponding to the charge (Q + N) existing in the second charge accumulation unit 5 of each pixel on the i (= 1) line. Output from the signal output circuit. The output imaging signal (sig) is sampled by the CDS circuit 31, and the processing of (sig)-(dark) is performed to remove only the signal corresponding to the reset noise N.

次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ７[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ８[ｉ]）。 Next, the drive unit 35 applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. As a result, the charge (Q + N) existing in the second charge storage portion 5 of each pixel on the i (= 1) line is discharged to the reset drain 6 (time T7 [i]). Then, the drive unit 35 applies a charge transfer pulse to the transfer gate 8 of each pixel on the i (= 1) line and applies a reset pulse to the reset gate 9 of each pixel on the i (= 1) line. Is stopped (time T8 [i]).

駆動部３５は、上記Ｔ５[ｉ]〜Ｔ８[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行う。駆動部３５は、ｉ＝最終ラインとしてＴ５[ｉ]〜Ｔ８[ｉ]までの駆動を行ったあと、メカニカルシャッタ３７を開ける制御を行って、初期状態に戻る。 The drive unit 35 sequentially performs the drive from T5 [i] to T8 [i] for each line by increasing the value of i by one. After driving from T5 [i] to T8 [i] with i = final line, the driving unit 35 performs control to open the mechanical shutter 37 and returns to the initial state.

以上のように、リセットドレイン電圧を制御することでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。又、電位障壁部７の電位を可変とすることで、信号出力回路による信号の出力中（図１１の時刻Ｔ５[ｉ]〜Ｔ６[ｉ]）に、接続部３から第一の電荷蓄積部４に電荷が移動してくるのを防ぐことができる。このため、この電荷によるノイズを抑制することができ、高画質撮影を行うことが可能となる。 As described above, exposure can also be performed with the connection portion 3 and the potential barrier portion 7 at the same potential by controlling the reset drain voltage. Further, by making the potential of the potential barrier unit 7 variable, during the output of the signal by the signal output circuit (time T5 [i] to T6 [i] in FIG. 11), the connection unit 3 to the first charge storage unit. It is possible to prevent the charge from moving to 4. For this reason, noise due to this charge can be suppressed, and high-quality imaging can be performed.

尚、図１１の説明では、時刻Ｔ１の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、時刻Ｔ６[ｉ]で信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。 In the description of FIG. 11, the potential of the potential barrier unit 7 is set to the exposure potential at time T1, but the timing of setting the potential of the potential barrier unit 7 to the exposure potential is the output of the signal at time T6 [i]. May be any time from the completion of the process until the global reset is completed at time T2.

例えば、時刻Ｔ７[ｉ]の後に電位障壁部７の電位を露光電位にしておき、初期状態で電位障壁部７の電位が露光電位となっていても良い。又、時刻Ｔ１において、電位障壁部７の電位を第一の電位のままにしておき、リセットドレイン６の電位を第一の電位よりも低くして接続部３に電荷を注入する。そして、時刻Ｔ２で、電位障壁部７を露光電位にし、電荷転送パルス及びリセットパルスを印加することで、不要電荷を排出するようにしても良い。 For example, after the time T7 [i], the potential of the potential barrier unit 7 may be set to the exposure potential, and the potential of the potential barrier unit 7 may be the exposure potential in the initial state. At time T1, the potential of the potential barrier unit 7 is kept at the first potential, and the potential of the reset drain 6 is made lower than the first potential to inject charges into the connection unit 3. Then, unnecessary charge may be discharged by setting the potential barrier unit 7 to the exposure potential and applying a charge transfer pulse and a reset pulse at time T2.

（第四実施形態）
本実施形態では、第三実施形態で説明した撮像装置において、接続部３に電荷を注入するための別の方法について説明する。 (Fourth embodiment)
In the present embodiment, another method for injecting charges into the connection portion 3 in the imaging apparatus described in the third embodiment will be described.

図１２は、本発明の第四実施形態の撮像装置に搭載される固体撮像素子の１画素分の断面模式図である。図１２において図１と同じ構成には同一符号を付してある。
図１２に示す固体撮像素子は、図１に示す固体撮像素子に、接続部３に電荷を注入するための電荷注入トランジスタを追加した構成となっている。
この電荷注入トランジスタは、接続部３と、基板１内の接続部３の隣に少し離間して設けられたｎ型不純物層１８と、接続部３とｎ型不純物層１８の間の基板１上方にゲート絶縁膜２を介して設けられたゲート電極１７とから構成されている。 FIG. 12 is a schematic cross-sectional view of one pixel of a solid-state imaging device mounted on the imaging device according to the fourth embodiment of the present invention. In FIG. 12, the same components as those in FIG.
The solid-state imaging device shown in FIG. 12 has a configuration in which a charge injection transistor for injecting charges into the connection portion 3 is added to the solid-state imaging device shown in FIG.
The charge injection transistor includes a connection portion 3, an n-type impurity layer 18 provided slightly next to the connection portion 3 in the substrate 1, and the upper portion of the substrate 1 between the connection portion 3 and the n-type impurity layer 18. And a gate electrode 17 provided with a gate insulating film 2 interposed therebetween.

接続部３は電荷注入トランジスタのドレインとして機能し、ｎ型不純物層１８は電荷注入トランジスタのソースとして機能し、ゲート電極１７は電荷注入トランジスタのゲートとして機能する。以下、ｎ型不純物層１８を電荷注入ソース１８といい、ゲート電極１７を電荷注入ゲート１７という。 The connecting portion 3 functions as the drain of the charge injection transistor, the n-type impurity layer 18 functions as the source of the charge injection transistor, and the gate electrode 17 functions as the gate of the charge injection transistor. Hereinafter, the n-type impurity layer 18 is referred to as a charge injection source 18 and the gate electrode 17 is referred to as a charge injection gate 17.

本実施形態の撮像装置の構成は、図４に示したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８に接続される電源を制御して、電荷注入ソース１８の電位を、電荷注入ゲート１７下の基板１の電位（以下、電荷注入ゲートの電位）よりも高い高電位と、電荷注入ゲート１７の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する機能を有する。 The configuration of the imaging apparatus of the present embodiment is the same as that shown in FIG. However, the drive unit 35 of the imaging apparatus according to the present embodiment controls the power supply connected to the charge injection source 18 to change the potential of the charge injection source 18 to the potential of the substrate 1 below the charge injection gate 17 (hereinafter referred to as charge). It has a function of controlling to be one of two kinds of potentials: a high potential higher than the potential of the injection gate) and a low potential lower than the potential of the charge injection gate 17.

以下、第四実施形態の撮像装置のグローバルリセット時の動作を説明する。 The operation at the time of global reset of the imaging device according to the fourth embodiment will be described below.

図１３は、第四実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、電荷注入ソース１８の電位が高電位となっており、その他の部分の電位が図１１の時刻Ｔ０と同じ状態である。尚、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。 FIG. 13 is a diagram illustrating an operation at the time of a global reset of an imaging apparatus including the solid-state imaging device according to the fourth embodiment, and is a diagram illustrating a cross-sectional potential in the substrate 1 at each time.
First, the state at time T0 is set as an initial state. The initial state is a state in which the potential of the charge injection source 18 is a high potential and the other portions have the same potential as the time T0 in FIG. The drive unit 35 performs control to open the mechanical shutter 37 in the initial state.

この初期状態から、駆動部３５は、電荷注入ソース１８の電位を低電位にする。これにより、接続部３には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から接続部３までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。 From this initial state, the drive unit 35 sets the potential of the charge injection source 18 to a low potential. As a result, charges are injected into the connection portion 3 from the charge injection source 18. Then, everything from the charge injection source 18 to the connection portion 3 has the same potential as the charge injection source 18, and the potential well formed in the connection portion 3 by thermal diffusion is completely filled with the injected charge. (Time T1).

次に、駆動部３５は、電荷注入ソース１８の電位を高電位に戻すと共に、電位障壁部７を露光期間中の電位である露光電位にし、転送ゲート８に電荷転送パルスを印加し、リセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷）が、リセットドレイン６に排出される（時刻Ｔ２）。 Next, the drive unit 35 returns the potential of the charge injection source 18 to a high potential, sets the potential barrier unit 7 to an exposure potential that is a potential during the exposure period, applies a charge transfer pulse to the transfer gate 8, and sets the reset gate. A reset pulse is applied to 9. As a result, of the charges injected from the charge injection source 18, unnecessary charges other than the charges buried in the potential well of the connection portion 3 (of the charges of the connection portion 3, a potential lower than the exposure potential is formed. The charge of the connecting portion 3) is discharged to the reset drain 6 (time T2).

次に、駆動部３５は、転送ゲート８への電荷転送パルスの印加と、リセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３）。露光終了後の動作は図１１の時刻Ｔ５[ｉ]〜Ｔ８[ｉ]と同様である。 Next, the drive unit 35 stops the application of the charge transfer pulse to the transfer gate 8 and the application of the reset pulse to the reset gate 9, starts the exposure in this state, and the photoelectric conversion layer during the exposure. The charge generated at 15 is accumulated in the first charge accumulation unit 4 (time T3). The operation after the end of exposure is the same as the time T5 [i] to T8 [i] in FIG.

以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ソース１８の電位変化は、第三実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第三実施形態の撮像装置と比べると消費電力を削減することができる。 As described above, exposure can also be performed with the connection portion 3 and the potential barrier portion 7 at the same potential by using the charge injection transistor. Since the potential change of the charge injection source 18 can be smaller than the potential change of the reset drain 6 described in the third embodiment, power consumption can be reduced compared to the imaging device of the third embodiment.

尚、図１３の説明では、時刻Ｔ２の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、露光によって得られた信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。例えば、初期状態Ｔ０で電位障壁部７の電位が露光電位となるようにしておいても良い。 In the description of FIG. 13, the potential of the potential barrier unit 7 is set to the exposure potential at the time T2, but the timing of setting the potential of the potential barrier unit 7 to the exposure potential is that the output of the signal obtained by the exposure is It may be any time from the completion until the global reset is completed at time T2. For example, the potential of the potential barrier unit 7 may be set to the exposure potential in the initial state T0.

（第五実施形態）
本実施形態では、第三実施形態で説明した撮像装置において、接続部３に電荷を注入するための別の方法について説明する。
本実施形態の撮像装置の構成は、第四実施形態で説明したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８の電位は固定とし、電荷注入ゲート１７の電位を、電荷注入ソース１８の電位よりも高い高電位と、電荷注入ソース１８の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する。 (Fifth embodiment)
In the present embodiment, another method for injecting charges into the connection portion 3 in the imaging apparatus described in the third embodiment will be described.
The configuration of the imaging apparatus of the present embodiment is the same as that described in the fourth embodiment. However, in the drive unit 35 of the imaging apparatus of the present embodiment, the potential of the charge injection source 18 is fixed, the potential of the charge injection gate 17 is set to a high potential higher than the potential of the charge injection source 18, and Control is performed so as to be one of two kinds of potentials, a low potential lower than the potential.

以下、第五実施形態の撮像装置のグローバルリセット時の動作を説明する。 The operation at the time of global reset of the imaging device according to the fifth embodiment will be described below.

図１４は、第五実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、電荷注入ゲート１７の電位が低電位となっており、その他の部分の電位が図１１の時刻Ｔ０と同じ状態である。尚、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。 FIG. 14 is a diagram illustrating an operation at the time of a global reset of an imaging device including the solid-state imaging device according to the fifth embodiment, and is a diagram illustrating a cross-sectional potential in the substrate 1 at each time.
First, the state at time T0 is set as an initial state. The initial state is a state in which the potential of the charge injection gate 17 is low, and the potentials of the other portions are the same as the time T0 in FIG. The drive unit 35 performs control to open the mechanical shutter 37 in the initial state.

この初期状態から、駆動部３５は、電荷注入ゲート１７の電位を高電位にする。これにより、接続部３には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から接続部３までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。 From this initial state, the drive unit 35 raises the potential of the charge injection gate 17. As a result, charges are injected into the connection portion 3 from the charge injection source 18. Then, everything from the charge injection source 18 to the connection portion 3 has the same potential as the charge injection source 18, and the potential well formed in the connection portion 3 by thermal diffusion is completely filled with the injected charge. (Time T1).

次に、駆動部３５は、電荷注入ゲート１７の電位を低電位に戻すと共に、電位障壁部７を露光期間中の電位である露光電位にし、転送ゲート８に電荷転送パルスを印加し、リセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷）が、リセットドレイン６に排出される（時刻Ｔ２）。 Next, the drive unit 35 returns the potential of the charge injection gate 17 to a low potential, sets the potential barrier unit 7 to an exposure potential that is a potential during the exposure period, applies a charge transfer pulse to the transfer gate 8, and sets the reset gate. A reset pulse is applied to 9. As a result, of the charges injected from the charge injection source 18, unnecessary charges other than the charges buried in the potential well of the connection portion 3 (of the charges of the connection portion 3, a potential lower than the exposure potential is formed. The charge of the connecting portion 3) is discharged to the reset drain 6 (time T2).

以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ゲート１７の電位変化は、第三実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第三実施形態の撮像装置と比べると消費電力を削減することができる。 As described above, exposure can also be performed with the connection portion 3 and the potential barrier portion 7 at the same potential by using the charge injection transistor. Since the potential change of the charge injection gate 17 can be smaller than the potential change of the reset drain 6 described in the third embodiment, power consumption can be reduced compared to the imaging device of the third embodiment.

尚、図１４の説明では、時刻Ｔ２の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、露光によって得られた信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。例えば、初期状態Ｔ０で電位障壁部７の電位が露光電位となるようにしておいても良い。 In the description of FIG. 14, the potential of the potential barrier unit 7 is set to the exposure potential at the time T <b> 2. It may be any time from the completion until the global reset is completed at time T2. For example, the potential of the potential barrier unit 7 may be set to the exposure potential in the initial state T0.

第四、第五実施形態の撮像装置においても、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成とすることができる。この場合の固体撮像素子は、図１２に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成（ただし、ｐ型不純物層４ａは削除）とすれば良い。このような構造であっても、リセットドレイン電位を可変制御したり、電荷注入トランジスタを設けたりすることで、残像及びシェーディングを防止して高画質の撮影が可能となる。 Even in the imaging devices of the fourth and fifth embodiments, the first charge accumulation unit 4 may be omitted if the reset noise removal accuracy is not required. The solid-state imaging device in this case is the same as the solid-state imaging device shown in FIG. 12, except that the transfer gate 8 is changed to the reset gate 9 and the second charge storage unit 5 is changed to the reset drain 6. 4 is connected to the gate of the output transistor 5a (however, the p-type impurity layer 4a is omitted). Even with such a structure, it is possible to shoot with high image quality by preventing afterimages and shading by variably controlling the reset drain potential or providing a charge injection transistor.

尚、カラー固体撮像素子の高感度化を目指すためには、光電変換層１５の分光特性がブロードなものよりも、ある特定の波長領域の光のみを吸収し光電変換するタイプのものの方が有利である。なぜなら、分光特性がブロードなタイプは、カラー画像を取得する場合において色分解を行うためにカラーフィルタを用いる必要があるために、カラーフィルタを透過する光以外の光はフィルタに吸収され利用できないのに対し、ある特定の波長領域の光（例えば緑光）のみを吸収し光電変換するタイプのものは、その他の光（青光、赤光）を透過する為、例えば吸収光の異なる光電変換層を積層するなどの工夫を行えば、透過光を利用可能となり、光利用効率向上によって高感度化に有利となるからである。このため、第一〜第五実施形態で説明した光電変換層１５は、有機材料によって構成することが、撮像素子の高感度化を図る上で望ましい。 In order to increase the sensitivity of the color solid-state imaging device, the type that absorbs only light in a specific wavelength region and performs photoelectric conversion is more advantageous than the one having a broad spectral characteristic of the photoelectric conversion layer 15. It is. This is because the type having a broad spectral characteristic needs to use a color filter in order to perform color separation when acquiring a color image. Therefore, light other than light transmitted through the color filter is absorbed by the filter and cannot be used. On the other hand, the type that absorbs and photoelectrically converts only light in a specific wavelength region (for example, green light) transmits other light (blue light and red light). This is because, if a device such as lamination is used, transmitted light can be used, and it is advantageous for high sensitivity by improving light use efficiency. For this reason, it is desirable that the photoelectric conversion layer 15 described in the first to fifth embodiments is composed of an organic material in order to increase the sensitivity of the image sensor.

又、有機材料で構成した光電変換層は、無機材料で構成した光電変換層に比べて厚みが薄い（300nm程度）ため、光電変換層の容量が大きくなる。つまり、接続部３に付随する容量が大きくなるため、熱拡散による流出電荷量ΔＱも相対的に大きくなる（Ｑ＝ＣＶより）。故に、上述した駆動方式は、有機材料で構成された光電変換層を用いた場合に大きな効果を発揮する。 In addition, since the photoelectric conversion layer made of an organic material is thinner (about 300 nm) than the photoelectric conversion layer made of an inorganic material, the capacity of the photoelectric conversion layer is increased. That is, since the capacity associated with the connection portion 3 is increased, the outflow charge amount ΔQ due to thermal diffusion is also relatively increased (from Q = CV). Therefore, the driving method described above exhibits a great effect when a photoelectric conversion layer made of an organic material is used.

又、ここまで、信号出力回路がｎＭＯＳトランジスタ回路によって構成される場合を例に、ポテンシャル図を用いて駆動方法を説明してきたが、信号出力回路がｐＭＯＳトランジスタ回路であってもｎＭＯＳの場合と極性が逆になる以外は考え方は全く同じであるため、説明を省略する。ちなみに、光電変換層１５からの電荷が電子である場合はｎＭＯＳにて信号読み出し回路を形成し、正孔である場合はｐＭＯＳにて信号読み出し回路を形成すれば良い。 Up to this point, the driving method has been described using the potential diagram, taking the case where the signal output circuit is composed of an nMOS transistor circuit as an example. Since the concept is exactly the same except that is reversed, the description is omitted. Incidentally, if the charge from the photoelectric conversion layer 15 is an electron, a signal readout circuit may be formed by an nMOS, and if it is a hole, a signal readout circuit may be formed by a pMOS.

又、以上の説明では、取り扱い電荷を電子としたが、これを正孔とした場合には、上記説明で用いた各ポテンシャル図を、図中の下から上に向かって電位が高くなっているものとして見れば良い。つまり、上記説明において、電位の大小関係を逆に読めば良い。又、上記説明において、ｎ型層とｐ型層を全て逆にすれば良い。又、電位決定モードにおいては、ステップＳ５において、式（２）の代わりに下記式（３）を用いてＶ_ｏｎを再設定すれば良い。
（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）−（Ｖ_ｓｔｅｐ）×Ｎ・・・（３）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数 In the above description, the charge handled is an electron. However, when this is a hole, each potential diagram used in the above description has a higher potential from the bottom to the top in the figure. You can see it as a thing. In other words, in the above description, the magnitude relationship between the potentials may be read in reverse. In the above description, the n-type layer and the p-type layer may all be reversed. In the potential determination mode, in step S5, V_on may be reset using the following equation (3) instead of equation (2).
(V_on) = (V_def) − (V_step) × N (3)
Here, N is the number of times determined as “NO” in step S4.

本発明の第一実施形態である固体撮像素子の１画素分の断面模式図Sectional schematic diagram for one pixel of the solid-state imaging device according to the first embodiment of the present invention. 図１に示す１画素分の等価回路を示した図The figure which showed the equivalent circuit for 1 pixel shown in FIG. 本発明の第一実施形態である固体撮像素子の平面模式図1 is a schematic plan view of a solid-state imaging device according to a first embodiment of the present invention. 第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図The figure which showed the structural example of the imaging device which mounts the solid-state image sensor of 1st embodiment. 第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図The figure which shows the operation | movement at the time of imaging | photography mode of the imaging device which mounts the solid-state image sensor of 1st embodiment. 第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作タイミングを示す図The figure which shows the operation timing at the time of imaging | photography mode of the imaging device which mounts the solid-state image sensor of 1st embodiment. 第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図Conceptual diagram of signal output characteristics with respect to signal accumulation time when the driving method of the first embodiment is adopted 第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャートThe flowchart for demonstrating operation | movement at the time of the electric potential determination mode of the imaging device of 1st embodiment. 図８に示すシーケンスＡ実行時の撮像装置の動作を示す図The figure which shows operation | movement of the imaging device at the time of sequence A execution shown in FIG. 第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図The figure which shows operation | movement at the time of imaging | photography mode of the imaging device which mounts the solid-state image sensor of 2nd embodiment. 第三実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図The figure which shows operation | movement at the time of imaging | photography mode of the imaging device which mounts the solid-state image sensor of 3rd embodiment. 本発明の第四実施形態の撮像装置に搭載される固体撮像素子の１画素分の断面模式図Sectional schematic diagram for 1 pixel of the solid-state image sensor mounted in the imaging device of 4th embodiment of this invention. 四実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図The figure which shows the operation | movement at the time of global reset of the imaging device which mounts the solid-state image sensor of 4 embodiment 第五実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図The figure which shows operation | movement at the time of global reset of the imaging device carrying the solid-state image sensor of 5th embodiment 特許文献１に開示された固体撮像素子の動作を説明するための図The figure for demonstrating operation | movement of the solid-state image sensor disclosed by patent document 1 特許文献１に開示された固体撮像素子において電荷が接続部に残留する例を示した図The figure which showed the example in which an electric charge remains in a connection part in the solid-state image sensor disclosed by patent document 1 一般的なＭＯＳ型イメージセンサの撮像シーケンスを示す図Diagram showing the imaging sequence of a typical MOS image sensor

符号の説明Explanation of symbols

１シリコン基板
３接続部
４第一の電荷蓄積部
７電位障壁部
１４下部電極
１５光電変換層
１６上部電極
Ｐ光電変換素子
３０固体撮像素子
３５駆動部
３７メカニカルシャッタ DESCRIPTION OF SYMBOLS 1 Silicon substrate 3 Connection part 4 1st electric charge storage part 7 Potential barrier part 14 Lower electrode 15 Photoelectric conversion layer 16 Upper electrode P Photoelectric conversion element 30 Solid-state image sensor 35 Drive part 37 Mechanical shutter

Claims

半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部であって電位が前記駆動手段によって可変制御される電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、
前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを備え、
前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、
前記駆動手段は、前記メカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる撮像装置。 An imaging device comprising: a solid-state imaging device including a plurality of pixels each including a photoelectric conversion element including a pair of electrodes stacked above a semiconductor substrate and a photoelectric conversion layer sandwiched between the electrodes; and a driving unit that drives the solid-state imaging element A device,
The pixel is provided in the semiconductor substrate and is electrically connected to one of the pair of electrodes, and the pixel is provided in the semiconductor substrate adjacent to the connection portion. And a potential barrier portion that is a potential barrier, the potential barrier portion of which is variably controlled by the driving means, and provided in the semiconductor substrate adjacent to the potential barrier portion and generated in the photoelectric conversion layer A signal composed of a first charge accumulation unit that accumulates charges via the connection unit and the potential barrier unit, and a MOS transistor that outputs a signal corresponding to the charges accumulated in the first charge accumulation unit Output circuit,
A mechanical shutter that can be opened and closed provided in front of the solid-state image sensor;
The potential of the potential barrier portion during the exposure period of the solid-state imaging device is an exposure potential,
In the state where the mechanical shutter is opened, the driving means sets the connection portion and the potential barrier portion to the exposure potential in all the pixels, and generates unnecessary charges generated by the exposure potential in the signal output circuit. The exposure is started after performing a global reset that is discharged to the drain of the reset transistor that constitutes, and the exposure is ended by closing the mechanical shutter and making the potential of the potential barrier unit lower or higher than the exposure potential. The signal corresponding to the electric charge accumulated in the first electric charge accumulating part by the exposure in a state where the electric potential of the electric potential barrier part is lower or higher than the exposure electric potential during the period when the mechanical shutter is closed. An image pickup apparatus for outputting the signal from the signal output circuit.

請求項１記載の撮像装置であって、
前記露光電位が、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定されており、
前記駆動手段が、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う撮像装置。 The imaging apparatus according to claim 1,
The exposure potential is set higher or lower than the potential of the connection immediately before the global reset;
Imaging in which the driving means performs the global reset by discharging unnecessary electric charges overflowing from the connection portion to the drain by setting the potential barrier portion to the exposure potential and setting the potential barrier portion to the exposure potential. apparatus.

請求項２記載の撮像装置であって、
前記露光電位を決定する電位決定モードを有し、
前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする撮像装置。 The imaging apparatus according to claim 2,
A potential determination mode for determining the exposure potential;
In the potential determination mode, the driving unit sets a state in which charge corresponding to incident light does not flow from the photoelectric conversion layer to the connection unit, and sets the potential of the potential barrier unit to a predetermined value “V_on” in this state. The drive for outputting a signal corresponding to the charge stored in the first charge storage unit from the signal output circuit is increased by the predetermined value “V_on” by “V_step” each time the drive is performed. Or it is decreased until the signal is output from the signal output circuit of all the pixels, and the predetermined signal is output when the signal is output from the signal output circuit of all the pixels. An imaging apparatus having the value “V_on” as the exposure potential.

請求項３記載の撮像装置であって、
前記電位決定モードを、電源が投入されたときに実行する撮像装置。 The imaging apparatus according to claim 3,
An imaging apparatus that executes the potential determination mode when power is turned on.

請求項３記載の撮像装置であって、
前記電位決定モードを、電源投入後、一定時間毎に実行する撮像装置。 The imaging apparatus according to claim 3,
An imaging apparatus that executes the potential determination mode at regular intervals after power-on.

請求項１記載の撮像装置であって、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う撮像装置。 The imaging apparatus according to claim 1,
The driving means controls the potential of the potential barrier unit to be the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset is performed by setting the drain potential of the reset transistor. An image pickup apparatus that performs injection by injecting charges into the connection portion at a potential lower or higher than the potential of the potential barrier portion, and discharging unnecessary charges generated by the injection to the drain returned to a predetermined potential.

請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置。 The imaging apparatus according to claim 1,
The pixel is a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting charge into the connection portion,
The driving means controls the potential of the potential barrier unit to be the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset is controlled by the potential of the source of the charge injection transistor. Is lowered or raised below the potential of the gate of the charge injection transistor to inject charge from the source to the connection portion, and unnecessary charge generated by the injection is discharged to the drain of the reset transistor. .

請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置。 The imaging apparatus according to claim 1,
The pixel is a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting charge into the connection portion,
The driving means controls the potential of the potential barrier unit to be the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset is controlled by the potential of the gate of the charge injection transistor. Is increased or lowered from the source potential of the charge injection transistor to inject charge into the connection portion from the source, and the unnecessary charge generated by the injection is discharged to the drain of the reset transistor. .

請求項１〜８のいずれか１項記載の撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置。 The imaging apparatus according to any one of claims 1 to 8,
A second charge storage unit provided in the semiconductor substrate and connected to a gate of an output transistor constituting the signal output circuit; and a charge stored in the first charge storage unit. An image pickup apparatus comprising charge transfer means for transferring to a second charge storage unit.

請求項９記載の撮像装置であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置。 The imaging device according to claim 9,
An imaging apparatus in which the first charge storage unit is an embedded storage unit.

請求項１〜１０のいずれか１項記載の撮像装置であって、
前記光電変換層が有機材料で構成されている撮像装置。 The imaging apparatus according to any one of claims 1 to 10,
An imaging device in which the photoelectric conversion layer is made of an organic material.

半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子を有する撮像装置の撮影制御方法であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、
前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、
前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus having a solid-state imaging element including a plurality of pixels each including a photoelectric conversion element including a pair of electrodes stacked above a semiconductor substrate and a photoelectric conversion layer sandwiched between the electrodes,
The pixel is provided in the semiconductor substrate and is electrically connected to one of the pair of electrodes, and the pixel is provided in the semiconductor substrate adjacent to the connection portion. A potential barrier portion serving as a potential barrier is provided adjacent to the potential barrier portion in the semiconductor substrate, and charges generated in the photoelectric conversion layer are accumulated via the connection portion and the potential barrier portion. A first charge storage unit, and a signal output circuit configured by a MOS transistor that outputs a signal corresponding to the charge stored in the first charge storage unit,
The potential of the potential barrier portion during the exposure period of the solid-state imaging device is an exposure potential,
Generated by setting the connection portion and the potential barrier portion to the exposure potential and setting the exposure potential in all the pixels in a state where the openable / closable mechanical shutter provided in front of the solid-state imaging device is opened. After performing a global reset that discharges unnecessary charges to the drain of the reset transistor that constitutes the signal output circuit, exposure is started, the mechanical shutter is closed, and the potential of the potential barrier unit is made lower or higher than the exposure potential. Thus, during the period when the exposure is finished and the mechanical shutter is closed, the potential of the potential barrier unit is stored in the first charge storage unit by the exposure in a state of being lower or higher than the exposure potential. An imaging control method for an imaging apparatus, wherein a signal corresponding to the generated electric charge is output from the signal output circuit.

請求項１２記載の撮像装置の撮影制御方法であって、
前記露光電位を、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定し、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 12,
The exposure potential is set higher or lower than the potential of the connection portion immediately before the global reset, and the global reset is performed by setting the potential barrier portion to the exposure potential and setting the potential barrier portion to the exposure potential. An imaging control method for an imaging apparatus, which is performed by discharging unnecessary charges overflowing from the connection portion to the drain.

請求項１３記載の撮像装置の撮影制御方法であって、
前記露光電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 13,
When determining the exposure potential, the charge corresponding to incident light does not flow from the photoelectric conversion layer to the connection portion, and the potential of the potential barrier portion is set to a predetermined value “V_on” in this state. For driving to output a signal corresponding to the charge accumulated in the first charge accumulating unit from the signal output circuit, the predetermined value “V_on” is increased or decreased by “V_step” each time the driving is performed. Until the signals are output from the signal output circuits of all the pixels, and the predetermined value “V_on at the time when the signals are output from the signal output circuits of all the pixels. "Is a photographing control method of the imaging apparatus having the exposure potential.

請求項１４記載の撮像装置の撮影制御方法であって、
前記露光電位の決定を、前記撮像装置の電源が投入されたときに実行する撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 14,
An imaging control method for an imaging device, wherein the exposure potential is determined when the imaging device is powered on.

請求項１４記載の撮像装置の撮影制御方法であって、
前記露光電位の決定を、前記撮像装置の電源投入後、一定時間毎に実行する撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 14,
An imaging control method for an imaging apparatus, wherein the exposure potential is determined at regular intervals after the imaging apparatus is powered on.

請求項１２記載の撮像装置の撮影制御方法であって、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 12,
Control is performed so that the potential of the potential barrier unit becomes the exposure potential between the completion of the output of the signal and the completion of the global reset, and the global reset is performed by setting the drain potential of the reset transistor to the potential barrier unit. An imaging control method for an imaging apparatus, wherein charge is injected into the connection portion at a lower or higher potential than the potential, and unnecessary charges generated by the injection are discharged to the drain which has been returned to a predetermined potential.

請求項１２記載の撮像装置の撮影制御方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 12,
The pixel is a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting charge into the connection portion,
The potential of the potential barrier unit is controlled to be the exposure potential between the completion of the signal output and the completion of the global reset, and the global reset is performed by setting the source potential of the charge injection transistor to the charge injection transistor. An imaging control method for an imaging apparatus, wherein charge is injected from the source to the connection portion by lowering or raising the potential of the gate of the first and then discharging unnecessary charges generated by the injection to the drain of the reset transistor.

請求項１２記載の撮像装置の撮影制御方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 12,
The pixel is a transistor having the connection portion as a drain, and includes a charge injection transistor for injecting charge into the connection portion,
The potential of the potential barrier unit is controlled to be the exposure potential between the completion of the signal output and the completion of the global reset, and the global reset is performed by setting the gate potential of the charge injection transistor to the charge injection transistor. An imaging control method for an imaging apparatus, wherein charge is injected from the source to the connection portion by raising or lowering the potential of the source, and unnecessary charges generated by the injection are discharged to the drain of the reset transistor.

請求項１２〜１９のいずれか１項記載の撮像装置の撮影制御方法であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to any one of claims 12 to 19,
A second charge storage unit provided in the semiconductor substrate and connected to a gate of an output transistor constituting the signal output circuit; and a charge stored in the first charge storage unit. An imaging control method for an imaging apparatus, comprising charge transfer means for transferring to a second charge storage unit.

請求項２０記載の撮像装置の撮影制御方法であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to claim 20,
An imaging control method for an imaging apparatus, wherein the first charge storage unit is an embedded storage unit.

請求項１２〜２１のいずれか１項記載の撮像装置の撮影制御方法であって、
前記光電変換層が有機材料で構成されている撮像装置の撮影制御方法。 An imaging control method for an imaging apparatus according to any one of claims 12 to 21,
An imaging control method for an imaging apparatus in which the photoelectric conversion layer is made of an organic material.