JP5215537B2 - 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 - Google Patents
情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 Download PDFInfo
- Publication number
- JP5215537B2 JP5215537B2 JP2006178422A JP2006178422A JP5215537B2 JP 5215537 B2 JP5215537 B2 JP 5215537B2 JP 2006178422 A JP2006178422 A JP 2006178422A JP 2006178422 A JP2006178422 A JP 2006178422A JP 5215537 B2 JP5215537 B2 JP 5215537B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- information bit
- information
- puncture
- end position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
を含むことを特徴とする(請求項13)。
まず、本実施形態において特徴的な要素である、検査行列の構成について説明する。
検査行列を求めるときに、以下に示す方法で、良好な特性を持つように、あらかじめ検査行列を決定する。符号化率を変更する場合は、装置構成を簡単にするために、連続する範囲をパンクチャする。以下に示す方法で構成された検査行列を用いることで、連続する範囲をパンクチャしても、符号化率変更後の検査行列の各行の行重みの差が少なくなる。つまり、行重みが一様となり、パンクチャによる性能の劣化を抑えられる検査行列を構成できる。
図2は、本実施形態に係る低密度パリティ検査符号の検査行列の構成の一例を示したものである。図2に示される検査行列の大きさは、9行18列、分割された各部分行列の大きさは、9行3列である。ここでは、各部分行列の列数は全て3列であるが、各部分行列の列数は異なってもよい。図2に網掛けで示したように、Pnで示した連続する範囲(1列目、2列目、3列目)をパンクチャするとする。Pnは、パンクチャする部分行列の列数と等しい値である。また、連続する範囲は、左端に限定されるものではなく、例えば、4列目、5列目、6列目をパンクチャしてもよい。このように検査行列を構成することで、パンクチャ後の各行の重みは全て5であり、各行の行重みの差はなく、一様な行重みとなる。
図3は、パンクチャ位置とパンクチャビット数Pnを変えた場合の例である。この例では、Pnは5であり、パンクチャする部分行列の列数3と異なる。図3に網掛けで示したように、Pnで示した連続する範囲は、4列目、5列目、6列目、7列目、8列目である。本実施形態の検査行列構成を用いた場合、パンクチャ数が部分行列の列数に一致しない場合であっても、パンクチャ後の各行の重みは、4または5となり、各行重みの差は、たかだか1である。図3に示した一例では、パンクチャの開始位置を部分行列の先頭列としたが、パンクチャの終了位置を部分行列の最終列としてもよい。
図4は、本実施形態の効果をより明確にするため、従来技術における検査行列構成とパンクチャ適用時の行重みを比較例として示している。従来技術では、図4に示す9行18列の検査行列は、「1」の要素がランダムに配置される。この例では、全ての行重みは6としている。そして、図4に網掛けで示したように、Pnで示した連続する範囲(1列目、2列目、3列目)をパンクチャするとする。図4に示したように、パンクチャ後の各行の重みは、最大6、最小3となり、各行の行重み差は3(最大6−最小3)と、大きくなってしまう。つまり、パンクチャすることにより、検査行列の行重みが一様でなくなる。
送信機100は、図5に示したように、送信装置全体を制御するCPU110と、音声を電気信号に変換するマイク120と、映像を電気信号に変換するカメラ130と、それらの音声信号あるいは映像信号を処理する映像/音声信号処理回路140と、信号処理された音声信号あるいは映像信号を符号化する符号化回路150と、符号化された信号を送信する送信回路160から構成される。CPU110は、符号化回路150の設定に用いる設定情報170を管理する。符号化回路150による情報符号化処理および設定情報170については、図6を参照しながらさらに後述する。
本実施形態に特徴的な構成要素の一つである符号化回路150について説明する。
符号化回路150は、図6に示したように、情報ビット選択部151を含む。情報ビット選択部151は、CPU110が設定する設定情報170に基づき、情報ビットを選択するか、予め決められている0または1の固定値を選択するかを切替える機能部(例えば回路)である。また、固定値を選択し、挿入することで、情報ビットを符号化率変更前の長さに拡張する。このために情報ビット選択部151は、設定情報170からの情報が送られてこの情報ビット選択部151を制御する制御部152と、情報ビットを一時的に格納するメモリ部153と、情報ビットを選択するか、予め決められている0または1の固定値を選択するかを切替えるセレクタ部154を含む。
次に、本実施形態の他の特徴的な構成要素である復号回路220について説明する。
復号回路220は、図7に示したように、受信データ選択部221を含む。受信データ選択部221は、CPU230が設定する設定情報270に基づき、受信データを選択するか、ゼロを選択するか、対数尤度比の最大値(LLRmax)を選択するかを切替える機能部(例えば回路)である。このために受信データ選択部221は、設定情報270からの情報が送られてこの受信データ選択部221を制御する制御部222と、受信データを一時的に格納するメモリ部223と、受信データを選択するか、ゼロを選択するか、対数尤度比の最大値(LLRmax)を選択するかを切替えるセレクタ部224を含む。このように受信データ選択部221は、本発明のデータ挿入部に相当する機能部である。
以上説明したように、本実施形態によれば、検査行列を構成する各部分行列の行重みが全て1であるようにして、パンクチャの開始位置と終了位置、または、開始位置とパンクチャビット数、または、終了位置とパンクチャビット数を保持する回路を具備することで、任意の連続する範囲をパンクチャしても、検査行列において、一様な行重みを保つことができ、性能の劣化を防ぐことができる。また、パンクチャ位置を連続する範囲とすることで、その開始位置と終了位置、あるいは開始位置とパンクチャビット数、あるいは終了位置とパンクチャビット数を保持するだけで済み、パンクチャパターンを全て記憶する必要がなく、回路規模を縮小することができる。このように、本実施形態によれば、回路規模と性能の両立を図ることができる。
110 CPU
120 マイク
130 カメラ
140 映像/音声信号処理回路
150 符号化回路
151 情報ビット選択部
152 制御部
153 メモリ部
154 セレクタ部
155 符号化部
156 送信データバッファ部
157 制御部
158 メモリ部
160 送信回路
170 設定情報
171 情報ビット固定モードレジスタ
172 情報ビット固定開始位置レジスタ
173 情報ビット固定終了位置レジスタ
174 パンクチャモードレジスタ
175 パリティビット数レジスタ
176 パンクチャ開始位置レジスタ
177 パンクチャ終了位置レジスタ
200 受信機
210 受信回路
220 復号回路
221 受信データ選択部
222 制御部
223 メモリ部
224 セレクタ部
225 復号部
226 固定データ削除部
227 制御部
228 メモリ部
230 CPU
240 映像/音声信号処理回路
250 スピーカ
260 モニタ
270 設定情報
271 情報固定モードレジスタ
272 情報ビット固定開始位置レジスタ
273 情報ビット固定終了位置レジスタ
274 パンクチャモードレジスタ
275 パリティビット数レジスタ
276 パンクチャ開始位置レジスタ
277 パンクチャ終了位置レジスタ
Claims (18)
- 所定検査行列を用いて情報ビット列を符号化することによって符号語を生成する符号化部と、
前記生成された符号語のデータのうち連続する所定範囲のデータを削除する符号語データ削除部を備え、
前記所定検査行列は列方向に前記検査行列の行重みと同数の部分行列に分割すると、各部分行列の行重みが1であり、
前記連続する所定範囲のデータ削除後前記所定検査行列の各行の行重みの差は0または1であり、
前記連続する所定範囲のデータは前記データに含まれるビット数が前記部分行列の列数と一致しないデータであることを特徴とする情報符号化装置。 - パンクチャ開始位置を記憶するパンクチャ開始位置記憶部と、
パンクチャ終了位置を記憶するパンクチャ終了位置記憶部をさらに備え、
前記符号語データ削除部は、前記生成された符号語のデータのうち前記パンクチャ開始位置から前記パンクチャ終了位置の範囲のデータを削除することを特徴とする請求項1に記載の情報符号化装置。 - 前記所定検査行列により定義される情報ビット数未満の長さを有する情報ビット列の所定範囲に1または0のデータを挿入するデータ挿入部をさらに備え、
前記符号化部は、前記所定検査行列を用いてデータ挿入後の情報ビット列を符号化することを特徴とする請求項1に記載の情報符号化装置。 - 情報ビット固定開始位置を記憶する情報ビット固定開始位置記憶部と、
情報ビット固定終了位置を記憶する情報ビット固定終了位置記憶部をさらに備え、
前記データ挿入部は、前記情報ビット列の前記情報ビット固定開始位置から前記情報ビット固定終了位置の範囲に1または0のデータを挿入することを特徴とする請求項3に記載の情報符号化装置。 - 前記検査行列により定義されるパリティビット数を記憶するパリティビット数記憶部をさらに備え、
前記符号語データ削除部は、前記生成された符号語のデータのうち前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲のデータを削除することを特徴とする請求項4に記載の情報符号化装置。 - 情報ビット固定開始位置を記憶する情報ビット固定開始位置記憶部と、
情報ビット固定終了位置を記憶する情報ビット固定終了位置記憶部と、
パンクチャ開始位置を記憶するパンクチャ開始位置記憶部と、
パンクチャ終了位置を記憶するパンクチャ終了位置記憶部と、
前記検査行列により定義されるパリティビット数を記憶するパリティビット数記憶部をさらに備え、
前記データ挿入部は、情報ビット固定モード時に、前記所定検査行列により定義される情報ビット数未満の長さを有する情報ビット列の所定範囲に1または0のデータを挿入することを特徴とし、
前記符号語データ削除部は、パンクチャモード時に、前記生成された符号語のデータのうち前記パンクチャ開始位置から前記パンクチャ終了位置の範囲のデータを削除し、情報ビット固定モード時に、前記生成された符号語のデータのうち前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲のデータを削除することを特徴とする請求項3に記載の情報符号化装置。 - (a) 列方向に行重みと同数の部分行列に分割すると、各部分行列の行重みが1になるように検査行列を生成する工程と、
(b) 前記検査行列を用いて情報ビット列を符号化することによって符号語を生成する工程と、
(c) 前記生成された符号語のデータのうち連続する所定範囲のデータを削除する工程と、を含み、
前記連続する所定範囲のデータ削除後前記検査行列の各行の行重みの差は0または1であり、
前記連続する所定範囲のデータは前記データに含まれるビット数が前記部分行列の列数と一致しないデータであることを特徴とする情報符号化方法。 - パンクチャ開始位置及びパンクチャ終了位置を記憶する工程をさらに含み、
前記(c)工程は、前記生成された符号語のデータのうち前記パンクチャ開始位置から前記パンクチャ終了位置までの範囲のデータを削除することを特徴とする請求項7に記載の情報符号化方法。 - 前記検査行列により定義される情報ビット数未満の長さを有する情報ビット列の所定範囲に1または0のデータを挿入する工程をさらに含み、
前記(b)工程は、前記検査行列を用いてデータ挿入後の情報ビット列を符号化することを特徴とする請求項7に記載の情報符号化方法。 - 情報ビット固定開始位置及び情報ビット固定終了位置を記憶する工程をさらに含み、
前記挿入する工程は、前記情報ビット列の前記情報ビット固定開始位置から前記情報ビット固定終了位置の範囲に1または0のデータを挿入することを特徴とする請求項9に記載の情報符号化方法。 - 前記検査行列により定義されるパリティビット数を記憶する工程をさらに含み、
前記(c)工程は、前記生成された符号語のデータのうち前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲のデータを削除することを特徴とする請求項10に記載の情報符号化方法。 - 受信データの連続する所定範囲に所定データを挿入するデータ挿入部と、
所定検査行列を用いてデータ挿入後の受信データを復号する復号部を備え、
前記所定検査行列は列方向に前記検査行列の行重みと同数の部分行列に分割すると、各部分行列の行重みが1であり、
前記所定データの挿入前前記所定検査行列の各行の行重みの差は0または1であり、
前記所定データは前記データに含まれるビット数が前記部分行列の列数と一致しないデータであることを特徴とする情報復号装置。 - 前記所定データは0のデータであり、
パンクチャ開始位置を記憶するパンクチャ開始位置記憶部と、
パンクチャ終了位置を記憶するパンクチャ終了位置記憶部をさらに備え、
前記データ挿入部は、前記受信データの前記パンクチャ開始位置と前記パンクチャ終了位置と、で指定される範囲に前記0のデータを挿入することを特徴とする請求項12に記載の情報復号装置。 - 前記所定データは代数尤度比の最大値であり、
情報ビット固定開始位置を記憶する情報ビット固定開始位置記憶部と、
情報ビット固定終了位置を記憶する情報ビット固定終了位置記憶部と、
パリティビット数を記憶するパリティビット数記憶部と、
前記復号部から出力された推定情報ビット列のデータのうち前記情報ビット固定開始位置から前記情報ビット固定終了位置の範囲のデータを削除する固定データ削除部をさらに備え、
前記データ挿入部は、前記受信データの前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲に前記代数尤度比の最大値を挿入することを特徴とする請求項12に記載の情報復号装置。 - 情報ビット固定開始位置を記憶する情報ビット固定開始位置記憶部と、
情報ビット固定終了位置を記憶する情報ビット固定終了位置記憶部と、
パンクチャ開始位置を記憶するパンクチャ開始位置記憶部と、
パンクチャ終了位置を記憶するパンクチャ終了位置記憶部と、
パリティビット数を記憶するパリティビット数記憶部と、
情報ビット固定モード時に、前記復号部から出力された推定情報ビット列のデータのうち前記情報ビット固定開始位置から前記情報ビット固定終了位置の範囲のデータを削除する固定データ削除部をさらに備え、
前記データ挿入部は、情報ビット固定モード時に、前記受信データの前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲に代数尤度比の最大値を挿入し、パンクチャモード時に前記受信データの前記パンクチャ開始位置から前記パンクチャ終了位置までの範囲の指定される範囲に0のデータを挿入することを特徴とする請求項12に記載の情報復号装置。 - (a) 列方向に行重みと同数の部分行列に分割すると、各部分行列の行重みが1になるように検査行列を生成する工程と、
(b) 受信データの連続する所定範囲に所定データを挿入する工程と、
(c) 前記検査行列を用いてデータ挿入後の受信データを復号する工程と、を含み、
前記所定データの挿入前、前記検査行列の各行の行重みの差は0または1であり、
前記所定データは前記データに含まれるビット数が前記部分行列の列数と一致しないデータであることを特徴とする情報復号方法。 - 前記所定データは0のデータであり、
パンクチャ開始位置及びパンクチャ終了位置を記憶する工程をさらに含み、
前記(b)工程は、前記受信データの前記パンクチャ開始位置と前記パンクチャ終了位置と、で指定される範囲に前記0のデータを挿入することを特徴とする請求項16に記載の情報復号方法。 - 前記所定データは代数尤度比の最大値であり、
情報ビット固定開始位置及び情報ビット固定終了位置を記憶する工程と、
パリティビット数を記憶する工程と、
前記受信データを復号することによって生成された推定情報ビット列のデータのうち前記情報ビット固定開始位置から前記情報ビット固定終了位置の範囲のデータを削除する工程をさらに含み、
前記(b)工程は、前記受信データの前記情報ビット固定開始位置の値と前記パリティビット数との合計と、前記情報ビット固定終了位置の値と前記パリティビット数との合計と、で指定される範囲に前記代数尤度比の最大値を挿入することを特徴とする請求項16に記載の情報復号方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178422A JP5215537B2 (ja) | 2006-06-28 | 2006-06-28 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
KR1020060111888A KR100851974B1 (ko) | 2006-06-28 | 2006-11-13 | 정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및정보 복호 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178422A JP5215537B2 (ja) | 2006-06-28 | 2006-06-28 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008011078A JP2008011078A (ja) | 2008-01-17 |
JP5215537B2 true JP5215537B2 (ja) | 2013-06-19 |
Family
ID=39068907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178422A Expired - Fee Related JP5215537B2 (ja) | 2006-06-28 | 2006-06-28 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5215537B2 (ja) |
KR (1) | KR100851974B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2083303A1 (en) | 2008-01-22 | 2009-07-29 | Nikon Corporation | Imaging lens, optical device thereof, and optical method for manufacturing imaging lens |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
JP5485069B2 (ja) * | 2010-08-06 | 2014-05-07 | パナソニック株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
KR20130012550A (ko) | 2011-07-25 | 2013-02-04 | 한양대학교 산학협력단 | Ldpc 부호화 및 복호화 방법 및 그 방법을 사용하는 장치 |
JP2019164472A (ja) | 2018-03-19 | 2019-09-26 | 株式会社東芝 | 半導体装置 |
KR20230080769A (ko) | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370669B1 (en) | 1998-01-23 | 2002-04-09 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
DE60040805D1 (de) * | 1999-12-20 | 2008-12-24 | Research In Motion Ltd | Hybrid-wiederholungsaufforderungsystem und -verfahren |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR20050123336A (ko) * | 2004-06-24 | 2005-12-29 | 엘지전자 주식회사 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
JP4282558B2 (ja) * | 2004-06-30 | 2009-06-24 | 株式会社東芝 | 低密度パリティチェック符号復号器及び方法 |
JP4138723B2 (ja) * | 2004-09-22 | 2008-08-27 | 株式会社東芝 | 復号処理方法および通信装置 |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
KR20060108959A (ko) * | 2005-04-13 | 2006-10-19 | 삼성전자주식회사 | 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 |
-
2006
- 2006-06-28 JP JP2006178422A patent/JP5215537B2/ja not_active Expired - Fee Related
- 2006-11-13 KR KR1020060111888A patent/KR100851974B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100851974B1 (ko) | 2008-08-12 |
JP2008011078A (ja) | 2008-01-17 |
KR20080001581A (ko) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8583981B2 (en) | Concatenated codes for holographic storage | |
US10372530B1 (en) | Generic encoder for low-density parity-check (LDPC) codes | |
KR101791477B1 (ko) | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 | |
US7882418B2 (en) | LDPC encoder and decoder and LDPC encoding and decoding methods | |
KR101611169B1 (ko) | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 | |
US9015547B2 (en) | Multi-level LDPC layered decoder with out-of-order processing | |
US8689093B2 (en) | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code | |
JP5653936B2 (ja) | 削除訂正畳み込み符号および畳み込みターボ符号のための符号化法および復号法 | |
US9577675B1 (en) | System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures | |
US10917114B2 (en) | Data transmission method, sending device, receiving device, and communications system | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
JP5215537B2 (ja) | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 | |
JP2008544686A (ja) | 低密度パリティ検査符号化の方法及び装置 | |
EP2164178A1 (en) | Encoding method and encoding device | |
US20100269011A1 (en) | Apparatus and method for decoding low density parity check code using prototype matrix | |
JP2005522140A (ja) | 硬入力の反復した順方向誤り修正の方法 | |
JP2010528522A (ja) | 可変符号化率を有するldpc符号生成方法、装置及びその情報記録媒体 | |
JP2020507990A (ja) | 情報を処理するための方法および装置、通信デバイス、ならびに通信システム | |
US20160020783A1 (en) | Low Density Parity Check Decoder With Relative Indexing | |
KR101435830B1 (ko) | 인터리빙 수행 방법 | |
JP4064928B2 (ja) | 繰り返し硬判定順方向誤り訂正復号化用の装置 | |
JP2008526086A (ja) | チャネルコードを用いた復号化装置及び方法 | |
WO2018103638A1 (zh) | 数据传输的方法、发送设备、接收设备和通信*** | |
US7181677B1 (en) | System and method for producing data and ECC code words using a high rate restricted-symbol code | |
KR20090064709A (ko) | Ldpc 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ldpc 부/복호화 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121211 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |