JP4064928B2 - 繰り返し硬判定順方向誤り訂正復号化用の装置 - Google Patents
繰り返し硬判定順方向誤り訂正復号化用の装置 Download PDFInfo
- Publication number
- JP4064928B2 JP4064928B2 JP2003582912A JP2003582912A JP4064928B2 JP 4064928 B2 JP4064928 B2 JP 4064928B2 JP 2003582912 A JP2003582912 A JP 2003582912A JP 2003582912 A JP2003582912 A JP 2003582912A JP 4064928 B2 JP4064928 B2 JP 4064928B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation unit
- data
- syndrome
- decoder
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Claims (20)
- 装置であって、
光信号を受信し、前記光信号を電気信号に変換するバイナリ受信機と、
前記バイナリ受信機に接続された繰り返し順方向誤り訂正(FEC)復号器であって、複数のインターリーブ符号群を有する一連のデータの各符号群を所定の回数だけ繰り返し復号化する繰り返しFEC復号器と、
前記繰り返しFEC復号器に接続され、冗長シンボルおよびオーバーヘッド情報を前記一連のデータから除去するデラッパと、
を備え、
行に第1符号群の符号語が配列され、列に第2符号群の符号語が配列されるように、前記データの各シンボルをマトリクスで示した場合に、前記第1符号群の符号語は、前記第2符号群の1つの符号語に対して整列していない装置。 - 前記デラッパに接続され、オーバーヘッドスペースおよびオーバーヘッド情報を前記装置から伝送すべきデータに加えるラッパを更に備える、請求項1に記載の装置。
- 前記デラッパに接続されたシリアライザを更に備える、請求項1又は請求項2に記載の装置。
- 前記シリアライザに接続された送信機を更に備える、請求項3に記載の装置。
- 前記デラッパに接続された符号器を更に備え、前記符号器が、当該装置から伝送すべきデータを符号化するようになされる、請求項1乃至請求項4のいずれかに記載の装置。
- 前記繰り返しFEC復号器は、
一連の符号語を含む一連のデータを受信する第1バッファと、
前記一連のデータを受信し、前記一連のデータに対する第1シンドロームを第1順方向誤り訂正(FEC)符号化方式に従って計算する第1シンドローム計算ユニットと、
前記第1シンドローム計算ユニットに接続され、第1誤りパターンを前記第1シンドロームで計算し、前記第1バッファの中の一連のデータを更新し、第1値を計算する第1誤りパターン計算ユニットと、
前記第1バッファに接続され、更新した一連のデータを受信する第2バッファと、
前記第1誤りパターン計算ユニットに接続され、前記一連のデータを受信し、前記一連のデータに対する第2シンドロームを第2FEC符号化方式に従って計算し、前記第1値を受信し、前記第1値で前記第2シンドロームを更新する第2シンドローム計算ユニットと、
前記第2シンドローム計算ユニットおよび前記第2バッファに接続され、第2誤りパターンを計算し、前記第2バッファの中の一連のデータを更新し、第2値を計算する第2誤りパターン計算ユニットと、
を有する第1復号器と、
前記第1復号器に接続され、前記第1復号器から一連のデータを受信する第2復号器と、
を備える請求項1に記載の装置。 - 前記バイナリ受信機は、前記第1復号器に接続され、光学式から電気式に信号を変換し、前記信号が前記一連のデータを有する、請求項6に記載の装置。
- 前記デラッパは、前記第2復号器に接続され、前記一連のデータから冗長シンボルを除去するようになされる、請求項6に記載の装置。
- 前記第1復号器は、
前記更新した一連のデータを前記第2バッファから受信する第3バッファと、
前記第1誤りパターン計算ユニットおよび前記第2誤りパターン計算ユニットに接続され、第3シンドロームを計算し、前記シンドロームを前記第2値で更新する第3シンドローム計算ユニットと、
前記第3シンドローム計算ユニットに接続され、前記一連のデータに対する第3誤りパターンを計算し、前記第3バッファの中の一連のデータを更新する第3誤りパターン計算ユニットと、
を更に有する、請求項6に記載の装置。 - 前記第1誤りパターン計算ユニットおよび前記第2誤りパターン計算ユニットに接続された第3バッファと、
前記第2復号器の第3シンドローム計算ユニットおよび第4シンドローム計算ユニットと、
を更に備え、
前記第3バッファが前記第1値および第2値を受信し、前記第1値を前記第3シンドローム計算ユニットに送信し、前記第2値を前記第4シンドローム計算ユニットに送信するようになされる、請求項6に記載の装置。 - 前記第2復号器は、
前記第1復号器の前記第1誤りパターン計算ユニットおよび前記第2誤りパターン計算ユニットに接続され、前記第1値および前記第2値を受信する第3シンドローム計算ユニットと、
前記第1復号器の前記第1誤りパターン計算ユニットおよび前記第2誤りパターン計算ユニットに接続され、前記第1値および前記第2値を受信する第4シンドローム計算ユニットと、
を有する、請求項6に記載の装置。 - 前記繰り返しFEC復号器は、
複数の異なる順方向誤り訂正(FEC)符号化方式に従って前記一連のデータを復号化する第1復号器であり、
第1バッファと、
前記一連のデータの第1符号群に対する第1シンドロームを計算する第1シンドローム計算ユニットと、
前記第1シンドローム計算ユニットに接続され、前記第1シンドロームを受信し、第1誤りパターンおよび第1バックアノテーションを計算する第1誤りパターン計算ユニットと、
前記第1バッファに接続された第2バッファと、
前記第1バックアノテーションを受信するために前記第1誤りパターン計算ユニットに接続され、前記第1バックアノテーションを用いて前記一連のデータの第2符号群に対する第2シンドロームを計算し、前記第2符号群は前記第1符号群と異なる第2シンドローム計算ユニットと、
を有する第1復号器と、
前記第1復号器と接続され、前記複数の異なるFEC符号化方式に従って前記一連のデータを復号化する第2復号器と、
を備え、
前記装置は、
前記第2復号器に接続され、前記一連のデータから冗長シンボルを除去するデラッパと、
第2の組のデータを有する第2信号を受信し、第2の組のデータにオーバーヘッドスペースおよびオーバーヘッド情報を加えるラッパと、
前記ラッパに接続され、前記複数の異なるFEC符号化方式で前記第2の組のデータを符号化する符号器と、
前記符号器に接続され、前記第2信号を電気式から光学式に変換するバイナリ送信機と、
をさらに備える請求項1に記載の装置。 - 前記第2シンドローム計算ユニットは、前記バックアノテーションを前記第2シンドロームに加える、請求項12に記載の装置。
- 前記第1シンドローム計算ユニットおよび前記第2シンドローム計算ユニットは、前記第1シンドロームおよび前記第2シンドロームを並列に計算する、請求項12に記載の装置。
- 前記第1バックアノテーションを記憶するバッファ、
をさらに備え、
前記バッファは、前記第1バックアノテーションを提供するために前記第2復号器のシンドローム計算ユニットに接続される、請求項12に記載の装置。 - 前記第1復号器および第2復号器の各々が、複数のデータ再順序付け装置と交互に接続された複数のFEC符号化方式復号器を有し、
前記複数のFEC符号化方式復号器の各々が、前記複数の異なるFEC符号化方式の別々のFEC符号化方式に従って前記一連のデータを復号化し、前記組のデータを前記複数のデータ再順序付け装置が配列するようになされる、請求項12に記載の装置。 - 前記第1復号器の前記第1誤りパターン計算ユニットが前記第2復号器の第1シンドローム計算ユニットおよび第2シンドローム計算ユニットに接続されている、請求項12に記載の装置。
- 前記第1誤りパターン計算ユニットが、前記第2復号器の第1シンドローム計算ユニットおよび第2シンドローム計算ユニットと連結された第3バッファに接続されている、請求項12に記載の装置。
- 前記バイナリ送信機および符号器に接続されたシリアライザ、
を更に備え、
前記シリアライザが前記第2の組のデータをシリアライズするようになされる、請求項12に記載の装置。 - 前記バイナリ受信機および前記第1復号器に接続されたデシリアライザ、
を更に備え、
前記デシリアライザが前記の組のデータをデシリアライズするようになされる、請求項12に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/113,488 US7231575B2 (en) | 2002-04-01 | 2002-04-01 | Apparatus for iterative hard-decision forward error correction decoding |
PCT/US2003/009476 WO2003085841A2 (en) | 2002-04-01 | 2003-03-27 | Apparatus for iterative hard-input forward error correction decoding |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005522139A JP2005522139A (ja) | 2005-07-21 |
JP4064928B2 true JP4064928B2 (ja) | 2008-03-19 |
Family
ID=28453610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003582912A Expired - Fee Related JP4064928B2 (ja) | 2002-04-01 | 2003-03-27 | 繰り返し硬判定順方向誤り訂正復号化用の装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7231575B2 (ja) |
EP (1) | EP1490977A2 (ja) |
JP (1) | JP4064928B2 (ja) |
CN (1) | CN1656692B (ja) |
AU (1) | AU2003223373A1 (ja) |
CA (1) | CA2480575A1 (ja) |
TW (1) | TWI309111B (ja) |
WO (1) | WO2003085841A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7415658B2 (en) | 2003-09-10 | 2008-08-19 | Intel Corporation | Forward error correction mapping and de-mapping techniques |
US7418644B2 (en) * | 2004-03-01 | 2008-08-26 | Hewlett-Packard Development Company, L.P. | System for error correction coding and decoding |
US7444582B1 (en) * | 2004-10-27 | 2008-10-28 | Marvell International Ltd. | Architecture and control of reed-solomon error-correction decoding |
US7617435B2 (en) * | 2006-02-23 | 2009-11-10 | Yuwei Zhang | Hard-decision iteration decoding based on an error-correcting code with a low undetectable error probability |
DE102006026895B3 (de) * | 2006-06-09 | 2007-11-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm |
US8122325B2 (en) * | 2006-08-11 | 2012-02-21 | Futurewei Technologies, Inc. | Forward error correction for 64b66b coded systems |
US8065585B1 (en) * | 2007-08-30 | 2011-11-22 | L-3 Communications Corporation | High data throughput turbo product encoder |
US8296630B2 (en) * | 2008-10-02 | 2012-10-23 | Fujitsu Limited | Multi-mode forward error correction |
US8392788B2 (en) * | 2009-11-24 | 2013-03-05 | Cortina Systems, Inc. | Transport network system with transparent transport and method of operation thereof |
US8959414B2 (en) * | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
JP6418254B2 (ja) * | 2015-01-07 | 2018-11-07 | 富士通株式会社 | 伝送装置および伝送方法 |
EP3242406B1 (en) * | 2015-01-27 | 2020-01-15 | Huawei Technologies Co., Ltd. | Fec decoding apparatus and method |
CN110463082B (zh) * | 2017-06-07 | 2020-11-17 | 华为技术有限公司 | 具有受控比特概率的传输*** |
CN109787641B (zh) * | 2017-11-15 | 2024-02-06 | 中兴通讯股份有限公司 | staircase码的解码方法、装置及存储介质 |
CN108549096B (zh) * | 2018-04-17 | 2021-10-01 | 中国科学院微电子研究所 | Gps导航电文纠错译码的方法及装置 |
US11368170B1 (en) * | 2021-04-29 | 2022-06-21 | Marvell Asia Pte, Ltd. | Systems and methods for Nyquist error correction |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
US5230003A (en) * | 1991-02-08 | 1993-07-20 | Ericsson-Ge Mobile Communications Holding, Inc. | Decoding system for distinguishing different types of convolutionally-encoded signals |
US5392299A (en) | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
US5754563A (en) * | 1995-09-11 | 1998-05-19 | Ecc Technologies, Inc. | Byte-parallel system for implementing reed-solomon error-correcting codes |
US5812601A (en) * | 1996-11-15 | 1998-09-22 | Telefonaktiebolaget Lm Ericsson | Coding for higher-level modulation |
US6189123B1 (en) * | 1997-03-26 | 2001-02-13 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for communicating a block of digital information between a sending and a receiving station |
US6161209A (en) * | 1997-03-28 | 2000-12-12 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Joint detector for multiple coded digital signals |
US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
US5996105A (en) * | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
US6421804B1 (en) * | 1999-12-20 | 2002-07-16 | Agere Systems Guardian Corp. | Generating reliability values for iterative decoding of block codes |
US6622277B1 (en) * | 2000-06-05 | 2003-09-16 | Tyco Telecommunications(Us)Inc. | Concatenated forward error correction decoder |
JP3668673B2 (ja) | 2000-06-09 | 2005-07-06 | 株式会社日立コミュニケーションテクノロジー | エラー訂正符号の構成方法、復号方法、伝送装置、ネットワーク |
US7246294B2 (en) * | 2002-04-01 | 2007-07-17 | Intel Corporation | Method for iterative hard-decision forward error correction decoding |
-
2002
- 2002-04-01 US US10/113,488 patent/US7231575B2/en not_active Expired - Fee Related
-
2003
- 2003-03-27 CA CA002480575A patent/CA2480575A1/en not_active Abandoned
- 2003-03-27 WO PCT/US2003/009476 patent/WO2003085841A2/en active Search and Examination
- 2003-03-27 CN CN038121468A patent/CN1656692B/zh not_active Expired - Fee Related
- 2003-03-27 AU AU2003223373A patent/AU2003223373A1/en not_active Abandoned
- 2003-03-27 JP JP2003582912A patent/JP4064928B2/ja not_active Expired - Fee Related
- 2003-03-27 EP EP03719493A patent/EP1490977A2/en not_active Ceased
- 2003-03-31 TW TW092107271A patent/TWI309111B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200406998A (en) | 2004-05-01 |
CN1656692B (zh) | 2011-06-15 |
JP2005522139A (ja) | 2005-07-21 |
AU2003223373A8 (en) | 2003-10-20 |
US7231575B2 (en) | 2007-06-12 |
TWI309111B (en) | 2009-04-21 |
US20030188248A1 (en) | 2003-10-02 |
WO2003085841A3 (en) | 2004-04-01 |
EP1490977A2 (en) | 2004-12-29 |
WO2003085841A2 (en) | 2003-10-16 |
AU2003223373A1 (en) | 2003-10-20 |
CA2480575A1 (en) | 2003-10-16 |
CN1656692A (zh) | 2005-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4152896B2 (ja) | 硬入力の反復した順方向誤り修正の方法 | |
KR101110586B1 (ko) | 연결된 반복 및 대수 코딩 | |
JP4064928B2 (ja) | 繰り返し硬判定順方向誤り訂正復号化用の装置 | |
EP0527772B1 (en) | Forward error correction code system | |
US8386894B2 (en) | Parallel forward error correction with syndrome recalculation | |
EP1098446A2 (en) | Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system | |
US20030079171A1 (en) | Forward error correction | |
EP1908171A2 (en) | Forward error-correcting (fec) coding and streaming | |
KR20110006666A (ko) | 신호 디코딩을 위한 장치 및 방법 | |
JP2009077391A (ja) | 符号化装置及び復号装置 | |
CN113728569A (zh) | 一种数据传输方法和装置 | |
JP4420924B2 (ja) | 情報ビット系列を符号化する方法および符号化器 | |
JP2005528840A (ja) | 線形ブロック符号の軟復号化 | |
EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
US20170288697A1 (en) | Ldpc shuffle decoder with initialization circuit comprising ordered set memory | |
EP1511178A1 (en) | A method of decoding a data word | |
JP4420925B2 (ja) | 情報ビット系列を符号化する方法および符号化器 | |
JP2004282600A (ja) | 符号化装置および復号装置 | |
CN110034847B (zh) | 级联编码方法及装置 | |
Maskara et al. | Understanding Error Control Coding | |
Usher et al. | Coding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |