JP5213789B2

JP5213789B2 - 高周波発振源

Info

Publication number: JP5213789B2
Application number: JP2009103034A
Authority: JP
Inventors: 正臣津留; 憲司川上; 護重檜枝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-04-21
Filing date: 2009-04-21
Publication date: 2013-06-19
Anticipated expiration: 2029-04-21
Also published as: JP2010258516A

Description

この発明は、発振器の位相雑音を全同調帯域に渡って低減する高周波発振源に関するものである。

例えば、以下の非特許文献１に開示されている高周波発振源は、プッシュプッシュ発振器と、電力分配器と、遅延線と、移相器とから構成されている。
この高周波発振源では、プッシュプッシュ発振器が基本波で発振動作を行い、出力端子において、基本波を逆相合成することで相殺して２倍波を出力するようにしている。
２倍波の大部分は負荷に出力されるが、その一部が電力分配器によって分配され、注入波として、遅延線及び移相器を介して、プッシュプッシュ発振器に帰還される。
このとき、プッシュプッシュ発振器の出力波の位相雑音は、その出力波と注入波の位相差に応じて変化するため、遅延線及び移相器による移相量を最適に設定することで（例えば、０°または２πの移相量）、低位相雑音の高周波発振源を得ることができる。

Phase-Noise Reduction of X-Band Push-Push Oscillator With Second-Harmonic Self-Injection Techniques, IEEE Trans. MTT, vol.55 No.1 pp.66-77, Jan. 2007

従来の高周波発振源は以上のように構成されているので、遅延線及び移相器による移相量を最適に設定すれば、位相雑音を低減することができる。しかし、発振器として、電圧制御発振器などの可変周波数発振器が使用される場合、周波数に応じて帰還の移相量が変化してしまうため、発振器の全同調帯域に渡って低位相雑音化を図ることができない課題があった。

この発明は上記のような課題を解決するためになされたもので、発振器を広帯域化しても、発振器の全同調帯域に渡って低位相雑音化を図ることができる高周波発振源を得ることを目的とする。

この発明に係る高周波発振源は、注入波に同期して発振する注入同期発振器と、その注入同期発振器の出力波を分配する電力分配器と、その電力分配器により分配された出力波を遅延して、遅延後の出力波を注入波として注入同期発振器に帰還させる遅延手段とを設け、移相量制御手段が注入同期発振器の出力波又は遅延手段を介して注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて遅延手段における出力波の移相量を制御するようにしたものである。

この発明によれば、注入波に同期して発振する注入同期発振器と、その注入同期発振器の出力波を分配する電力分配器と、その電力分配器により分配された出力波を遅延して、遅延後の出力波を注入波として注入同期発振器に帰還させる遅延手段とを設け、移相量制御手段が注入同期発振器の出力波又は遅延手段を介して注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて遅延手段における出力波の移相量を制御するように構成したので、広帯域化した場合においても注入同期発振器の全同調帯域に渡って低位相雑音化を図ることができる効果がある。

この発明の実施の形態１による高周波発振源を示す構成図である。この発明の実施の形態２による高周波発振源を示す構成図である。この発明の実施の形態３による高周波発振源を示す構成図である。この発明の実施の形態４による高周波発振源を示す構成図である。この発明の実施の形態５による高周波発振源を示す構成図である。この発明の実施の形態６による高周波発振源を示す構成図である。この発明の実施の形態７による高周波発振源を示す構成図である。この発明の実施の形態８による高周波発振源を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１による高周波発振源を示す構成図である。
図１において、注入同期電圧制御発振器１（ＩＬ−ＶＣＯ）は電圧により出力波の発振周波数が変化する注入同期発振器であり、注入同期電圧制御発振器１は注入波に同期して発振する。
電力分配器２は注入同期電圧制御発振器１の出力波を分配して、その出力波の大部分を外部の負荷３に出力するとともに、その出力波の一部を遅延処理部４に出力する。

遅延処理部４は注入同期電圧制御発振器１における注入波の帰還経路に挿入されており、電力分配器２により分配された出力波を遅延して、遅延後の出力波を注入波として注入同期電圧制御発振器１に帰還させる。
移相器７は伝送線路５，６と共に遅延処理部４を構成しており、移相量制御部１１により制御される移相量を電力分配器２により分配された出力波に与えることで、その出力波の位相を変える。
なお、遅延処理部４は遅延手段を構成している。

カプラ８は注入同期電圧制御発振器１の出力波を検出するために、その出力波に相当する信号を検出処理部１０に出力する。
カプラ９は遅延処理部４を介して注入同期電圧制御発振器１に帰還される注入波を検出するために、その注入波に相当する信号を検出処理部１０に出力する。
検出処理部１０はカプラ８の出力信号とカプラ９の出力信号を監視して、その出力波と注入波の位相差を検出する。
移相量制御部１１は検出処理部１０により検出された位相差がゼロになるように、移相器７により出力波に与えられる移相量を制御する。
なお、カプラ８，９、検出処理部１０及び移相量制御部１１から移相量制御手段が構成されている。

次に動作について説明する。
注入同期電圧制御発振器１は、遅延処理部４を介して帰還される注入波に同期して発振する。
電力分配器２は、注入同期電圧制御発振器１の出力波を受けると、その出力波を分配して、その出力波の大部分を外部の負荷３に出力する。また、その出力波の一部を遅延処理部４に出力する。
遅延処理部４の移相器７は、電力分配器２から出力波を受けると、移相量制御部１１により制御される移相量を出力波に与えることで、その出力波を遅延して、遅延後の出力波を注入波として注入同期電圧制御発振器１に帰還させる。

カプラ８は、注入同期電圧制御発振器１の出力波に相当する信号を検出処理部１０に出力する。
カプラ９は、遅延処理部４を介して注入同期電圧制御発振器１に帰還される注入波に相当する信号を検出処理部１０に出力する。
検出処理部１０は、例えば、ミクサや位相比較器などを用いて、カプラ８の出力信号とカプラ９の出力信号を監視して、注入同期電圧制御発振器１の出力波と注入同期電圧制御発振器１に帰還される注入波の位相差を検出する。

移相量制御部１１は、検出処理部１０が出力波と注入波の位相差を検出すると、その位相差がゼロになるように、移相器７により出力波に与えられる移相量を制御する。
これにより、出力波と注入波の位相差がゼロになると、所望波が同相合成される一方、位相雑音が同相合成されずに低減される。
ここでは、移相量制御部１１が、出力波と注入波の位相差がゼロになるように、移相器７の移相量を自動制御するものについて示したが、ユーザが検出処理部１０の検出結果を参照して、手動で移相器７の移相量を制御するようにしてもよい。

以上で明らかなように、この実施の形態１によれば、注入波に同期して発振する注入同期電圧制御発振器１と、その注入同期電圧制御発振器１の出力波を分配する電力分配器２と、その電力分配器２により分配された出力波を遅延して、遅延後の出力波を注入波として注入同期電圧制御発振器１に帰還させる遅延処理部４とを設け、移相量制御部１１が注入同期電圧制御発振器１の出力波と注入同期電圧制御発振器１に帰還される注入波の位相差がゼロになるように、移相器７により出力波に与えられる移相量を制御するように構成したので、発振周波数が可変である注入同期電圧制御発振器１の全同調帯域に渡って低位相雑音化を図ることができる効果を奏する。

なお、この実施の形態１では、検出処理部１０が出力波と注入波の位相差を検出し、移相量制御部１１が出力波と注入波の位相差がゼロになるように、移相器７により出力波に与えられる移相量を制御するものについて示したが、検出処理部１０が出力波又は注入波における位相雑音のレベルを測定し（出力波における位相雑音のレベルと注入波における位相雑音のレベルは同じ）、移相量制御部１１が検出処理部１０により測定された位相雑音のレベルが低減するように、移相器７により出力波に与えられる移相量を制御するようにしてもよい。
この場合も、注入同期電圧制御発振器１の全同調帯域に渡って低位相雑音化を図ることができる効果を奏する。

実施の形態２．
図２はこの発明の実施の形態２による高周波発振源を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
位相同期回路１２はＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）であり、注入同期電圧制御発振器１の出力波と注入同期電圧制御発振器１に帰還される注入波の位相差がゼロになるように、移相器７により出力波に与えられる移相量を制御する。
なお、位相同期回路１２は移相量制御手段を構成している。

位相同期回路１２の位相比較器１３はカプラ８を介した出力波の位相とカプラ９を介した注入波の位相を比較して、その出力波と注入波の位相差を検出する。
位相同期回路１２のループフィルタ１４は位相比較器１３により検出された位相差に応じた電圧の高周波成分を除去して移相器７に印加し、移相器７の移相量を制御する。

次に動作について説明する。
注入同期電圧制御発振器１は、遅延処理部４を介して帰還される注入波に同期して発振する。
電力分配器２は、注入同期電圧制御発振器１の出力波を受けると、上記実施の形態１と同様に、その出力波を分配して、その出力波の大部分を外部の負荷３に出力する。また、その出力波の一部を遅延処理部４に出力する。
遅延処理部４によりその出力波を遅延し、遅延処理部４の移相器７は、位相同期回路１２から出力される電圧によって移相量が設定され、電力分配器２から出力波を受けると、その移相量を出力波に与える。遅延処理部４により遅延された出力波は注入波として注入同期電圧制御発振器１に帰還される。

カプラ８は、注入同期電圧制御発振器１の出力波に相当する信号を位相同期回路１２に出力する。
カプラ９は、遅延処理部４を介して注入同期電圧制御発振器１に帰還される注入波に相当する信号を位相同期回路１２に出力する。
位相同期回路１２の位相比較器１３は、カプラ８を介した出力波の位相とカプラ９を介した注入波の位相を比較することで、その出力波と注入波の位相差を検出する。
なお、位相同期回路１２において、出力波と注入波の位相を比較するために、プリスケーラや分周器などを用いて、周波数の変換を行うことは自明である。

位相同期回路１２のループフィルタ１４は、位相比較器１３が出力波と注入波の位相差を検出すると、その位相差に応じた電圧の高周波成分を除去して移相器７に印加することで、その位相差がゼロになるように移相器７の移相量を制御する。
これにより、出力波と注入波の位相差がゼロになると、所望波が同相合成される一方、位相雑音が同相合成されずに低減される。
よって、この実施の形態２でも、上記実施の形態１と同様に、注入同期電圧制御発振器１の全同調帯域に渡って低位相雑音化を図ることができる効果を奏する。

実施の形態３．
図３はこの発明の実施の形態３による高周波発振源を示す構成図であり、図において、図２と同一符号は同一又は相当部分を示すので説明を省略する。
増幅器１５は注入同期電圧制御発振器１における注入波の帰還経路に挿入されており、注入波の電力を増幅する。

この実施の形態３では、増幅器１５が遅延処理部４から出力された注入波の電力を増幅して、注入同期電圧制御発振器１に与える注入波の電力を高めているので、上記実施の形態１，２よりも、注入同期電圧制御発振器１における同期が容易になる効果が得られる。

実施の形態４．
図４はこの発明の実施の形態４による高周波発振源を示す構成図であり、図において、図３と同一符号は同一又は相当部分を示すので説明を省略する。
サーキュレータ１６は注入同期電圧制御発振器１における注入波の帰還経路に挿入されており、サーキュレータ１６の入力端子は電力分配器２の出力端子と接続され、サーキュレータ１６の通過端子は遅延処理部４の入力端子と接続され、サーキュレータ１６のアイソレーション端子は終端抵抗１７と接続されて、無反射終端されている。

この実施の形態４では、注入同期電圧制御発振器１における注入波の帰還経路にサーキュレータ１６が挿入されている。
このとき、サーキュレータ１６の入力端子は電力分配器２の出力端子と接続され、サーキュレータ１６の通過端子は遅延処理部４の入力端子と接続され、サーキュレータ１６のアイソレーション端子は無反射終端されている。
このため、スプリアスが生じる原因となる帰還経路における反射を抑制することができる効果を奏する。

実施の形態５．
図５はこの発明の実施の形態５による高周波発振源を示す構成図である。
図５において、注入同期電圧制御発振器２１（ＩＬ−ＶＣＯ）は電圧により出力波の発振周波数が変化する第１の注入同期発振器であり、注入同期電圧制御発振器２１は注入波に同期して発振する。
注入同期電圧制御発振器２２（ＩＬ−ＶＣＯ）は電圧により出力波の発振周波数が変化する第２の注入同期発振器であり、注入同期電圧制御発振器２２は注入同期電圧制御発振器２１の発振周波数と概同一の発振周波数で発振し、注入波に同期する。

ミクサ２３は注入同期電圧制御発振器２１の出力波と注入同期電圧制御発振器２２の出力波を混合し、その混合波（注入同期電圧制御発振器２１の発振周波数と、注入同期電圧制御発振器２２の発振周波数との和の周波数の波）を出力する。
遅延処理部２４はミクサ２３から出力された混合波を遅延して、遅延後の混合波を電力分配器２８に出力する。
移相器２７は伝送線路２５，２６と共に遅延処理部２４を構成しており、位相同期回路３２により制御される移相量を混合波に与えることで、その混合波の位相を変える。
なお、遅延処理部２４は遅延手段を構成している。

電力分配器２８は遅延処理部２４により遅延された混合波を分配して、その混合波の大部分を外部の負荷２９に出力するとともに、その混合波の一部を注入波として注入同期電圧制御発振器２１，２２に帰還させる。
カプラ３０は注入同期電圧制御発振器２１の出力波に相当する信号を位相同期回路３２に出力する。
カプラ３１は電力分配器２８から注入同期電圧制御発振器２１に帰還される注入波に相当する信号を位相同期回路３２に出力する。

位相同期回路３２はＰＬＬであり、注入同期電圧制御発振器２１の出力波と注入同期電圧制御発振器２１に帰還される注入波の位相差がゼロになるように、移相器２７により混合波に与えられる移相量を制御する。
位相比較器３３はカプラ３０を介した出力波の位相とカプラ３１を介した注入波の位相を比較して、その出力波と注入波の位相差を検出する。
ループフィルタ３４は位相比較器３３により検出された位相差に応じた電圧の高周波成分を除去して移相器２７に印加することで、その位相差がゼロになるように移相器２７の移相量を制御する。
なお、カプラ３０，３１及び位相同期回路３２から移相量制御手段が構成されている。

次に動作について説明する。
注入同期電圧制御発振器２１は、電力分配器２８から帰還される注入波に同期して発振する。
また、注入同期電圧制御発振器２２は、注入同期電圧制御発振器２１の発振周波数と概同一の発振周波数で発振し、電力分配器２８から帰還される注入波に同期する。

ミクサ２３は、注入同期電圧制御発振器２１から出力波を受け、注入同期電圧制御発振器２２から出力波を受けると、それらの出力波を混合して、その混合波を遅延処理部２４に出力する。
即ち、ミクサ２３は、注入同期電圧制御発振器２１の発振周波数と、注入同期電圧制御発振器２２の発振周波数との和の周波数の混合波を遅延処理部２４に出力する。

ミクサ２３から混合波を受けると、遅延処理部２４によりその混合波を遅延し、遅延処理部２４の移相器２７は、位相同期回路３２から出力される電圧によって移相量が設定され、その移相量を混合波に与える。遅延処理部２４により遅延された混合波は電力分配器２８に出力される。
電力分配器２８は、遅延処理部２４から遅延後の混合波を受けると、その混合波を分配して、その混合波の大部分を外部の負荷２９に出力する。また、その混合波の一部を注入波として注入同期電圧制御発振器２１，２２に帰還させる。

カプラ３０は、注入同期電圧制御発振器２１の出力波に相当する信号を位相同期回路３２に出力する。
カプラ３１は、電力分配器２８から注入同期電圧制御発振器２１に帰還される注入波に相当する信号を位相同期回路３２に出力する。
位相同期回路３２の位相比較器３３は、カプラ３０を介した出力波の位相とカプラ３１を介した注入波の位相を比較することで、その出力波と注入波の位相差を検出する。
なお、位相同期回路３２において、出力波と注入波の位相を比較するために、プリスケーラや分周器などを用いて、周波数の変換を行うことは自明である。

位相同期回路３２のループフィルタ３４は、位相比較器３３が出力波と注入波の位相差を検出すると、その位相差に応じた電圧の高周波成分を除去して移相器２７に印加することで、その位相差がゼロになるように移相器２７の移相量を制御する。
これにより、出力波と注入波の位相差がゼロになると、所望波が同相合成される一方、位相雑音が同相合成されずに低減される。

以上で明らかなように、この実施の形態５によれば、同一の発振周波数で、注入波に同期して発振する注入同期電圧制御発振器２１，２２と、注入同期電圧制御発振器２１の出力波と注入同期電圧制御発振器２２の出力波を混合して、その混合波を出力するミクサ２３と、ミクサ２３から出力された混合波を遅延する遅延処理部２４と、遅延処理部２４による遅延後の混合波を分配して、その混合波の一部を注入波として注入同期電圧制御発振器２１，２２に帰還させる電力分配器２８とを設け、位相同期回路３２が注入同期電圧制御発振器２１の出力波と注入同期電圧制御発振器２１に帰還される注入波の位相差がゼロになるように、移相器２７により混合波に与えられる移相量を制御するように構成したので、発振周波数が可変である注入同期電圧制御発振器２１，２２の全同調帯域に渡って低位相雑音化を図ることができる効果を奏する。

なお、この実施の形態５では、位相同期回路３２が移相器２７を制御することについて示したが、位相同期回路３２の代わりに、図１の検出処理部１０及び移相量制御部１１を備え、移相量制御部１１が移相器２７を制御するようにしてもよい。

実施の形態６．
図６はこの発明の実施の形態６による高周波発振源を示す構成図であり、図において、図５と同一符号は同一又は相当部分を示すので説明を省略する。
増幅器３５は注入同期電圧制御発振器２１における注入波の帰還経路に挿入されており、注入波の電力を増幅する。
増幅器３６は注入同期電圧制御発振器２２における注入波の帰還経路に挿入されており、注入波の電力を増幅する。

サーキュレータ３７は注入同期電圧制御発振器２１における注入波の帰還経路に挿入されており、サーキュレータ３７の入力端子は電力分配器２８の出力端子と接続され、サーキュレータ３７の通過端子は増幅器３５の入力端子と接続され、サーキュレータ３７のアイソレーション端子は終端抵抗３８と接続されて、無反射終端されている。
サーキュレータ３９は注入同期電圧制御発振器２２における注入波の帰還経路に挿入されており、サーキュレータ３９の入力端子は電力分配器２８の出力端子と接続され、サーキュレータ３９の通過端子は増幅器３６の入力端子と接続され、サーキュレータ３９のアイソレーション端子は終端抵抗４０と接続されて、無反射終端されている。

この実施の形態６では、増幅器３５，３６が電力分配器２８から出力された注入波の電力を増幅して、注入同期電圧制御発振器２１，２２に与える注入波の電力を高めているので、上記実施の形態５よりも、注入同期電圧制御発振器２１，２２における同期が容易になる効果が得られる。

また、この実施の形態６では、注入同期電圧制御発振器２１，２２における注入波の帰還経路にサーキュレータ３７，３９が挿入されている。
このとき、サーキュレータ３７，３９の入力端子は電力分配器２８の出力端子と接続され、サーキュレータ３７，３９の通過端子は増幅器３５，３６の入力端子と接続され、サーキュレータ３７，３９のアイソレーション端子は無反射終端されている。
このため、スプリアスが生じる原因となる帰還経路における反射を抑制することができる効果を奏する。

実施の形態７．
図７はこの発明の実施の形態７による高周波発振源を示す構成図であり、図において、図５と同一符号は同一又は相当部分を示すので説明を省略する。
遅延処理部４１は電力分配器２８により分配された混合波を遅延して、遅延後の混合波を注入波として注入同期電圧制御発振器２１に帰還させる。
移相器４４は伝送線路４２，４３と共に遅延処理部４１を構成しており、位相同期回路５１により制御される移相量を混合波に与えることで、その混合波の位相を変える。
なお、遅延処理部４１は第１の遅延手段を構成している。

遅延処理部４５は電力分配器２８により分配された混合波を遅延して、遅延後の混合波を注入波として注入同期電圧制御発振器２２に帰還させる。
移相器４８は伝送線路４６，４７と共に遅延処理部４５を構成しており、位相同期回路５６により制御される移相量を混合波に与えることで、その混合波の位相を変える。
なお、遅延処理部４５は第２の遅延手段を構成している。

カプラ４９は注入同期電圧制御発振器２１の出力波に相当する信号を位相同期回路５１に出力する。
カプラ５０は遅延処理部４１から注入同期電圧制御発振器２１に帰還される注入波に相当する信号を位相同期回路５１に出力する。
位相同期回路５１はＰＬＬであり、注入同期電圧制御発振器２１の出力波と注入同期電圧制御発振器２１に帰還される注入波の位相差がゼロになるように、移相器４４により混合波に与えられる移相量を制御する。
位相同期回路５１の位相比較器５２はカプラ４９を介した出力波の位相とカプラ５０を介した注入波の位相を比較して、その出力波と注入波の位相差を検出する。
位相同期回路５１のループフィルタ５３は位相比較器５２により検出された位相差に応じた電圧の高周波成分を除去して移相器４４に印加することで、その位相差がゼロになるように移相器４４の移相量を制御する。
なお、カプラ４９，５０及び位相同期回路５１から第１の移相量制御手段が構成されている。

カプラ５４は注入同期電圧制御発振器２２の出力波に相当する信号を位相同期回路５６に出力する。
カプラ５５は遅延処理部４５を介して注入同期電圧制御発振器２２に帰還される注入波に相当する信号を位相同期回路５６に出力する。
位相同期回路５６はＰＬＬであり、注入同期電圧制御発振器２２の出力波と注入同期電圧制御発振器２２に帰還される注入波の位相差がゼロになるように、移相器４８により混合波に与えられる移相量を制御する。
位相同期回路５６の位相比較器５７はカプラ５４を介した出力波の位相とカプラ５５を介した注入波の位相を比較して、その出力波と注入波の位相差を検出する。
位相同期回路５６のループフィルタ５８は位相比較器５７により検出された位相差に応じた電圧の高周波成分を除去して移相器４８に印加することで、その位相差がゼロになるように移相器４８の移相量を制御する。
なお、カプラ５４，５５及び位相同期回路５６から第２の移相量制御手段が構成されている。

次に動作について説明する。
注入同期電圧制御発振器２１は、遅延処理部４１を介して帰還される注入波に同期して発振する。
また、注入同期電圧制御発振器２２は、注入同期電圧制御発振器２１の発振周波数と概同一の発振周波数で発振し、遅延処理部４５を介して帰還される注入波に同期する。

ミクサ２３は、注入同期電圧制御発振器２１から出力波を受け、注入同期電圧制御発振器２２から出力波を受けると、上記実施の形態５と同様に、それらの出力波を混合して、その混合波を電力分配器２８に出力する。
電力分配器２８は、ミクサ２３から混合波を受けると、その混合波を分配して、その混合波の大部分を外部の負荷２９に出力する。また、その混合波の一部を遅延処理部４１，４５に出力する。

電力分配器２８から混合波を受けると、遅延処理部４１はその混合波を遅延し、遅延処理部４１の移相器４４は、位相同期回路５１により制御される移相量をその混合波に与える。遅延処理部４１により遅延された混合波は注入波として注入同期電圧制御発振器２１に帰還される。
遅延処理部４５は、電力分配器２８から混合波を受けると、その混合波を遅延し、遅延処理部４５の移相器４８は、位相同期回路５６により制御される移相量をその混合波に与える。遅延処理部４５により遅延された混合波は注入波として注入同期電圧制御発振器２２に帰還される。

カプラ４９は、注入同期電圧制御発振器２１の出力波に相当する信号を位相同期回路５１に出力する。
カプラ５０は、遅延処理部４１を介して注入同期電圧制御発振器２１に帰還される注入波に相当する信号を位相同期回路５１に出力する。
位相同期回路５１の位相比較器５２は、カプラ４９を介した出力波の位相とカプラ５０を介した注入波の位相を比較することで、その出力波と注入波の位相差を検出する。
位相同期回路５１のループフィルタ５３は、位相比較器５２が出力波と注入波の位相差を検出すると、その位相差に応じた電圧の高周波成分を除去して移相器４４に印加することで、その位相差がゼロになるように移相器４４の移相量を制御する。

カプラ５４は、注入同期電圧制御発振器２２の出力波に相当する信号を位相同期回路５６に出力する。
カプラ５５は、遅延処理部４５を介して注入同期電圧制御発振器２２に帰還される注入波に相当する信号を位相同期回路５６に出力する。
位相同期回路５６の位相比較器５７は、カプラ５４を介した出力波の位相とカプラ５５を介した注入波の位相を比較することで、その出力波と注入波の位相差を検出する。
位相同期回路５６のループフィルタ５８は、位相比較器５７が出力波と注入波の位相差を検出すると、その位相差に応じた電圧の高周波成分を除去して移相器４８に印加することで、その位相差がゼロになるように移相器４８の移相量を制御する。

上記のように、注入同期電圧制御発振器２１，２２の出力波と注入波の位相差がゼロになると、所望波が同相合成される一方、位相雑音が同相合成されずに低減される。
この実施の形態７では、上記実施の形態５，６と異なり、注入同期電圧制御発振器２１，２２に帰還される注入波（混合波）に与えられる移相量が独立に制御されているので、仮に、注入同期電圧制御発振器２１の帰還経路と注入同期電圧制御発振器２２の帰還経路の長さが一致しない場合でも、高率的に位相雑音を低減することができる。

なお、この実施の形態７では、位相同期回路５１，５６が移相器４４，４８を制御することについて示したが、位相同期回路５１，５６の代わりに、図１の検出処理部１０及び移相量制御部１１をそれぞれ２つ備え、２つの移相量制御部１１がそれぞれ移相器４４，４８を制御するようにしてもよい。

実施の形態８．
上記実施の形態７では、高周波発振源が増幅器３５，３６及びサーキュレータ３７，３９を備えていないものについて示したが、図８に示すように、増幅器３５，３６及びサーキュレータ３７，３９を備えてもよい。

１注入同期電圧制御発振器（注入同期発振器）、２電力分配器、３負荷、４遅延処理部（遅延手段）、５，６伝送線路、７移相器、８，９カプラ（移相量制御手段）、１０検出処理部（移相量制御手段）、１１移相量制御部（移相量制御手段）、１２位相同期回路（移相量制御手段）、１３位相比較器、１４ループフィルタ、１５増幅器、１６サーキュレータ、１７終端抵抗、２１注入同期電圧制御発振器（第１の注入同期発振器）、２２注入同期電圧制御発振器（第２の注入同期発振器）、２３ミクサ、２４遅延処理部（遅延手段）、２５，２６伝送線路、２７移相器、２８電力分配器、２９負荷、３０，３１カプラ（移相量制御手段）、３２位相同期回路（移相量制御手段）、３３位相比較器、３４ループフィルタ、３５，３６増幅器、３７，３９サーキュレータ、３８，４０終端抵抗、４９，５０カプラ（第１の移相量制御手段）、５１位相同期回路（第１の移相量制御手段）、５２位相比較器、５３ループフィルタ、５４，５５カプラ（第２の移相量制御手段）、５６位相同期回路（第２の移相量制御手段）、５７位相比較器、５８ループフィルタ。

Claims

注入波に同期して発振する注入同期発振器と、上記注入同期発振器の出力波を分配する電力分配器と、上記電力分配器により分配された出力波を遅延して、遅延後の出力波を上記注入波として上記注入同期発振器に帰還させる遅延手段と、上記注入同期発振器の出力波又は上記遅延手段を介して上記注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて上記遅延手段における出力波の移相量を制御する移相量制御手段とを備えた高周波発振源。
注入波に同期して発振する第１の注入同期発振器と、上記第１の注入同期発振器の発振周波数と概同一の発振周波数で発振し、注入波に同期する第２の注入同期発振器と、上記第１の注入同期発振器の出力波と上記第２の注入同期発振器の出力波を混合するミクサと、上記ミクサにより混合された出力波を遅延する遅延手段と、上記遅延手段による遅延後の出力波を分配して、上記出力波の一部を注入波として上記第１及び第２の注入同期発振器に帰還させる電力分配器と、上記第１の注入同期発振器の出力波又は上記電力分配器から上記第１の注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて上記遅延手段における出力波の移相量を制御する移相量制御手段とを備えた高周波発振源。
注入波に同期して発振する第１の注入同期発振器と、上記第１の注入同期発振器の発振周波数と概同一の発振周波数で発振し、注入波に同期する第２の注入同期発振器と、上記第１の注入同期発振器の出力波と上記第２の注入同期発振器の出力波を混合するミクサと、上記ミクサにより混合された出力波を分配する電力分配器と、上記電力分配器により分配された出力波を遅延して、遅延後の出力波を注入波として上記第１の注入同期発振器に帰還させる第１の遅延手段と、上記電力分配器により分配された出力波を遅延して、遅延後の出力波を注入波として上記第２の注入同期発振器に帰還させる第２の遅延手段と、上記第１の注入同期発振器の出力波又は上記第１の遅延手段を介して上記第１の注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて上記第１の遅延手段における出力波の移相量を制御する第１の移相量制御手段と、上記第２の注入同期発振器の出力波又は上記第２の遅延手段を介して上記第２の注入同期発振器に帰還される注入波の少なくとも一方を監視し、その監視の結果に応じて上記第２の遅延手段における出力波の移相量を制御する第２の移相量制御手段とを備えた高周波発振源。
移相量制御手段は、出力波と注入波の位相差を検出して、上記位相差がゼロになるように遅延手段における出力波の移相量を制御することを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波発振源。
位相同期回路を用いて、移相量制御手段が構成されていることを特徴とする請求項４記載の高周波発振源。
移相量制御手段は、出力波又は注入波における位相雑音のレベルを測定して、上記位相雑音のレベルが低減するように遅延手段における出力波の移相量を制御することを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波発振源。
注入同期発振器における注入波の帰還経路に増幅器を設けたことを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波発振源。
注入同期発振器における注入波の帰還経路にサーキュレータを設け、上記サーキュレータの入力端子が電力分配器の出力端子側に接続され、上記サーキュレータの通過端子が上記注入同期発振器の注入端子側に接続され、上記サーキュレータのアイソレーション端子が無反射終端されていることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波発振源。