JP5212326B2

JP5212326B2 - Analog electronic clock

Info

Publication number: JP5212326B2
Application number: JP2009218385A
Authority: JP
Inventors: 幸佑長谷川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-09-24
Filing date: 2009-09-24
Publication date: 2013-06-19
Anticipated expiration: 2029-09-24
Also published as: JP2011069621A

Description

この発明は、指針と指針を駆動するステップモータとを有するアナログ電子時計に関する。 The present invention relates to an analog electronic timepiece having a pointer and a step motor for driving the pointer.

以前より、指針をステップモータ（ステッピングモータとも言う）により駆動して運針を行うアナログ電子時計において、機能選択によって指針により指し示される情報が切り換えられた場合、或いは、指針を基準位置に戻したり所定の時刻位置まで進めたりする場合などに、ステップモータを高速に駆動して指針を早送りする制御が行われる。 In analog electronic timepieces that move the hands by driving the hands with a stepping motor (also called a stepping motor), when the information pointed to by the hands is switched by function selection, or when the hands are returned to the reference position or predetermined For example, when advancing to the time position, the step motor is driven at high speed and the pointer is fast-forwarded.

また、複数系統の指針を複数のステップモータにより駆動するアナログ電子時計においては、各ステップモータに設定された早送り速度が、例えば、６４ｐｐｓ（pulse per second；一秒間の駆動ステップ数）や１６ｐｐｓなどと異なる場合がある。 Further, in an analog electronic timepiece in which a plurality of system hands are driven by a plurality of step motors, the fast feed speed set for each step motor is, for example, 64 pps (pulse per second) or 16 pps. May be different.

従来のアナログ電子時計においては、複数のステップモータを高速に駆動して複数系統の指針を早送りする場合に、先ず、１つ目のステップモータを早送り駆動して１系統目の指針を早送りし、それが完了したら２つ目のステップモータを早送り駆動して２系統目の指針を早送りするというように、複数のステップモータを順番に早送り駆動させていく方式を採用するものがあった。また、複数のステップモータに同一の早送り速度が設定されている場合には、これらの複数のステップモータを同時に駆動して複数系統の指針を共に早送りする方式を採用するものもあった。 In a conventional analog electronic timepiece, when a plurality of step motors are driven at high speed to rapidly feed a plurality of hands, first, the first step motor is fast-fed to fast-forward the first hand, When this is completed, there is a system that employs a system in which a plurality of step motors are driven in rapid traverse in order, for example, the second step motor is fast-forward driven to rapidly feed the second system pointer. In addition, when the same fast-forwarding speed is set for a plurality of step motors, there has been a system that simultaneously drives the plurality of step motors to fast-forward a plurality of pointers together.

また、本発明に関連する技術として、特許文献１には、２個のモータを駆動して２系統の指針を同時に早送りさせる場合に、電力不足に陥らないように、１系統の指針のみを早送りさせる場合よりも一段階低速な早送り速度で２個のモータを同時に駆動するという技術が開示されている。 In addition, as a technique related to the present invention, Patent Document 1 discloses that when two motors are driven and two systems of pointers are simultaneously fast-forwarded, only one system of pointers is fast-forwarded so as not to cause power shortage. A technique is disclosed in which two motors are simultaneously driven at a fast feed speed that is one step lower than that in the case of making them.

特開昭６０−１６２９８０号公報JP 60-162980 A

複数のステップモータを早送り駆動して複数系統の指針を早送りする場合、１系統の指針ずつ順番に早送りを行ったのでは、早送り処理の全体の時間が長くなるという課題がある。 When a plurality of stepping motors are fast-forwarded to rapidly feed a plurality of pointers, if the fast-forwarding is performed sequentially for each one-way pointer, there is a problem that the entire time of the fast-forwarding process becomes long.

また、早送り処理の時間を短くするために、複数のステップモータを、各々に設定された異なる早送り速度で同時並列的に駆動して、複数系統の指針を同時に早送りさせる方式を採用することも考えられる。しかしながら、一般に、ステップモータを所定の早送り速度で駆動するには、早送り速度に応じたタイミング信号を生成してステップモータの駆動タイミングを制御する必要がある。そのため、複数のステップモータを異なる早送り速度で同時並列的に駆動するのに、周期の異なる複数のタイミング信号を生成して複数のタイミング制御を並行させて行ったのでは、タイミング制御の構成が複雑になるという課題が生じる。 In order to shorten the fast-forward processing time, it is also possible to adopt a method in which multiple stepping motors are driven simultaneously in parallel at different fast-forwarding speeds set for each to simultaneously fast-forward multiple hands. It is done. However, in general, in order to drive the step motor at a predetermined fast feed speed, it is necessary to generate a timing signal corresponding to the fast feed speed to control the drive timing of the step motor. Therefore, when multiple step motors are driven simultaneously in parallel at different fast feed speeds, multiple timing signals with different periods are generated and multiple timing controls are performed in parallel. The problem of becoming.

この発明の目的は、複数のステップモータを駆動して複数の指針を早送りする場合に、タイミング制御の構成を複雑にすることなく、短い時間で指針の早送りを完了させることのできるアナログ電子時計を提供することにある。 An object of the present invention is to provide an analog electronic timepiece that can complete fast-forwarding of a hand in a short time without complicating the configuration of timing control when driving a plurality of stepping motors to fast-forward a plurality of hands. It is to provide.

上記目的を達成するため、請求項１記載の発明は、
第１の指針と、
前記第１の指針を早送りするために所定周期で駆動される第１のステップモータと、
第２の指針と、
前記第２の指針を早送りするために前記所定周期のＮ倍（Ｎは２以上の整数）の周期で駆動される第２のステップモータと、
前記所定周期のタイミングを検出するタイミング検出手段と、
前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動すると共に、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動する早送り駆動制御手段と
を備えるアナログ電子時計である。 In order to achieve the above object, the invention according to claim 1
The first guideline,
A first step motor driven at a predetermined cycle to fast-forward the first pointer;
The second guideline,
A second step motor driven at a cycle of N times the predetermined cycle (N is an integer of 2 or more) to fast-forward the second pointer;
Timing detection means for detecting the timing of the predetermined period;
The first step motor is driven every time the timing of the predetermined period is detected by the timing detection means, and the second step is performed every time the timing of the predetermined period is detected by the timing detection means. An analog electronic timepiece having fast-forward drive control means for driving a motor.

請求項２記載の発明は、請求項１記載のアナログ電子時計において、
前記所定周期のタイミング信号を発生するタイミング信号発生手段を備え、
前記タイミング検出手段は、前記タイミング信号発生手段のタイミング信号に基づいて前記所定周期のタイミングを検出することを特徴としている。 The invention according to claim 2 is the analog electronic timepiece according to claim 1,
Timing signal generating means for generating a timing signal of the predetermined period;
The timing detection means detects the timing of the predetermined period based on the timing signal of the timing signal generation means.

請求項３記載の発明は、請求項１記載のアナログ電子時計において、
前記早送り駆動制御手段は、
前記第１の指針および前記第２の指針を共に早送りする場合に、前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動し、
前記第１の指針が所定位置まで到達した後、前記第２の指針の早送りを続ける場合には、前記第１ステップモータの駆動を停止するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動する
ことを特徴としている。 The invention according to claim 3 is the analog electronic timepiece according to claim 1,
The fast-forward drive control means includes
When the first pointer and the second pointer are both fast-forwarded, the first step motor is driven each time the timing of the predetermined period is detected by the timing detection unit, and the timing detection unit Driving the second step motor every time the timing of the predetermined period is detected N times,
When continuing the fast feed of the second pointer after the first pointer reaches a predetermined position, the driving of the first step motor is stopped and the timing of the predetermined cycle is set to N by the timing detection means. The second step motor is driven every time it is detected.

請求項４記載の発明は、請求項２記載のアナログ電子時計において、
前記タイミング信号発生手段は、
タイミング信号の発生周期を前記所定周期と前記所定周期のＮ倍の周期とに切替可能であり、
前記タイミング検出手段は、
前記タイミング信号発生手段のタイミング信号の発生周期が切り換えられることで、前記所定周期のＮ倍の周期のタイミングを検出することが可能であり、
前記早送り駆動制御手段は、
前記第１の指針および前記第２の指針を共に早送りする場合に、前記タイミング信号発生手段により前記所定周期のタイミング信号を発生させて、前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動し、
前記第１の指針が所定位置まで到達した後、前記第２の指針の早送りを続ける場合には、前記タイミング信号発生手段のタイミング信号の発生周期を前記所定周期のＮ倍の周期に切り換えて、前記タイミング検出手段により前記所定周期のＮ倍の周期のタイミングが検出されるごとに前記第２のステップモータを駆動させる
ことを特徴としている。 The invention according to claim 4 is the analog electronic timepiece according to claim 2,
The timing signal generating means includes
The generation period of the timing signal can be switched between the predetermined period and a period N times the predetermined period,
The timing detection means includes
By switching the generation period of the timing signal of the timing signal generating means, it is possible to detect the timing of a period N times the predetermined period,
The fast-forward drive control means includes
When both the first pointer and the second pointer are fast-forwarded, the timing signal generating unit generates the timing signal of the predetermined period, and the timing detecting unit detects the timing of the predetermined period. Driving the first step motor, and driving the second step motor each time the timing of the predetermined period is detected N times by the timing detection means,
When continuing the fast feed of the second pointer after the first pointer reaches a predetermined position, the generation period of the timing signal of the timing signal generating means is switched to a period N times the predetermined period, The second step motor is driven each time the timing detection unit detects a timing having a period N times the predetermined period.

請求項５記載の発明は、請求項１記載のアナログ電子時計において、
前記早送り駆動制御手段は、
前記第１のステップモータおよび前記第２のステップモータを共に駆動する場合に、前記第１および前記第２のステップモータにそれぞれ時間をずらして駆動パルスを出力して、当該第１および第２ステップモータを駆動することを特徴としている。 The invention according to claim 5 is the analog electronic timepiece according to claim 1,
The fast-forward drive control means includes
When both the first step motor and the second step motor are driven, the first and second steps are output to the first step motor and the second step motor by shifting the drive time, respectively. It is characterized by driving a motor.

請求項６記載の発明は、請求項１記載のアナログ電子時計において、
前記第１の指針と前記第２の指針とを少なくとも含んだ複数の指針と、
前記第１のステップモータと前記第２のステップモータとを少なくとも含み、前記複数の指針を駆動するとともに各早送り用の駆動周期が前記所定周期の自然数倍にそれぞれ設定されている複数のステップモータとを備え、
前記早送り駆動制御手段は、
前記複数の指針を共に早送りする場合に、前記タイミング検出手段により前記所定周期のタイミングが、前記所定周期を基準とした各ステップモータの早送り用の駆動周期の倍数分検出される毎に、前記複数のステップモータのうち該当するステップモータを駆動することを特徴としている。 The invention according to claim 6 is the analog electronic timepiece according to claim 1,
A plurality of pointers including at least the first pointer and the second pointer;
A plurality of step motors including at least the first step motor and the second step motor, wherein the plurality of hands are driven, and each fast-forward driving cycle is set to a natural number multiple of the predetermined cycle. And
The fast-forward drive control means includes
When the plurality of hands are fast-forwarded together, the timing detection unit detects the timing of the predetermined cycle every time a multiple of the driving cycle for fast-forwarding of each step motor based on the predetermined cycle is detected. Of the step motors, the corresponding step motor is driven.

請求項７記載の発明は、請求項１記載のアナログ電子時計において、
前記第２の指針の代わりに、前面に記号が設けられるとともに文字盤上に少なくとも一部が露出されて回転する回転円板を備えることを特徴としている。 The invention according to claim 7 is the analog electronic timepiece according to claim 1,
Instead of the second pointer, a symbol is provided on the front surface, and a rotating disk is provided that rotates with at least a portion exposed on the dial.

本発明に従うと、駆動周期の異なる第１のステップモータと第２のステップモータとがそれぞれ並行して駆動されて第１の指針と第２の指針とが早送りされるので、短い時間で指針の早送りを完了させることができる。さらに、タイミング検出手段による所定周期のタイミングの検出回数によって、第１ステップモータの駆動タイミングと、第２ステップモータの駆動タイミングとを区別して早送りの駆動制御を行っているので、タイミング制御の構成がさほど複雑にならない。 According to the present invention, the first step motor and the second step motor having different driving cycles are driven in parallel, and the first and second hands are fast-forwarded. Fast forward can be completed. Furthermore, since the fast-step drive control is performed by distinguishing the drive timing of the first step motor and the drive timing of the second step motor according to the number of times the timing detection means detects the timing of the predetermined period, the structure of the timing control is Not so complicated.

本発明の実施形態のアナログ電子時計の外観構成を示す正面図である。It is a front view which shows the external appearance structure of the analog electronic timepiece of embodiment of this invention. 同、アナログ電子時計の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of an analog electronic timepiece. 各ステップモータの早送り速度と、早送り動作の一例における各ステップモータの移動ステップ数とを表わした図表である。It is a chart showing the fast feed speed of each step motor and the number of moving steps of each step motor in an example of the fast feed operation. 早送り動作の一例における各ステップモータの制御パターンを説明するタイムチャートである。It is a time chart explaining the control pattern of each step motor in an example of fast-forward operation. 早送り処理の前に実行される早送り設定処理の制御手順を示すフローチャートである。It is a flowchart which shows the control procedure of the fast-forward setting process performed before a fast-forward process. 早送り処理のステップを含んだ割込処理の制御手順を示すフローチャートの前半部である。It is the first half part of the flowchart which shows the control procedure of the interruption process including the step of a fast-forward process. 同、フローチャートの後半部である。This is the latter half of the flowchart. 早送り処理の変形例における各ステップモータの制御パターンを説明するタイムチャートである。It is a time chart explaining the control pattern of each step motor in the modification of fast-forwarding processing. 早送り処理のステップを含んだ割込処理の変形例を示すフローチャートである。It is a flowchart which shows the modification of the interruption process including the step of a fast-forward process.

以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施形態のアナログ電子時計の外観構成を示す正面図である。 FIG. 1 is a front view showing an external configuration of an analog electronic timepiece according to an embodiment of the present invention.

この実施形態のアナログ電子時計１は、図１に示すように、外周のケーシング１０と前面の風防ガラスとに囲まれた内側に文字盤５が設けられ、この文字盤５上に時針２、分針３、秒針４、２４時間時針１２、２４時間分針１３、１／１０秒針１５が、それぞれ回転可能に配置された構成になっている。また、文字盤５の裏側には、回転円板としての日車１８が回転可能に設けられ、その日付の記された一部分が文字盤５の開口部１７から外部に露出している。また、ケーシング１０の側面には４つの操作ボタンＢ１〜Ｂ４が設けられている。 As shown in FIG. 1, the analog electronic timepiece 1 of this embodiment is provided with a dial 5 on the inner side surrounded by an outer casing 10 and a windshield on the front, and an hour hand 2 and a minute hand on the dial 5. 3, the second hand 4, the 24-hour hour hand 12, the 24-hour minute hand 13, and the 1/10 second hand 15 are arranged so as to be rotatable. A date wheel 18 as a rotating disk is rotatably provided on the back side of the dial 5, and a part of the date is exposed to the outside from the opening 17 of the dial 5. Further, four operation buttons B1 to B4 are provided on the side surface of the casing 10.

時針２、分針３、秒針４は、文字盤５のほぼ全域にわたって回転される一方、２４時間時針１２と２４時間分針１３とは文字盤５の３時位置に設けられた小窓１１内で回転し、１／１０秒針１５は文字盤５の９時位置に設けられた小窓１４内で回転するように構成されている。 The hour hand 2, the minute hand 3, and the second hand 4 are rotated over almost the entire area of the dial 5, while the 24-hour hour hand 12 and the 24-hour minute hand 13 are rotated in a small window 11 provided at the 3 o'clock position of the dial 5. The 1/10 second hand 15 is configured to rotate within a small window 14 provided at the 9 o'clock position of the dial 5.

時針２、分針３、秒針４は、通常時は現在時刻を指し示しているが、時計の動作モードの切り換えによって、例えば、アラームの設定時刻を指し示したり、秒針４によって各種の動作状態が指し示されたりする。或いは、指針位置の修正のために基準位置（０時０分０秒位置）に戻されることもある。また、２４時間時針１２と２４時間分針１３は、時計の動作モードの切り換えによって、日本の現在時刻を指し示した状態から、指定の外国都市の現在時刻を指し示した状態に切り換えられることがあり、また、１／１０秒針１５は、通常時は現在の曜日を指し示しているが、時計の動作モードがストップウォッチモードに切り換えられたときには基準位置に一旦移動してスタート指令があるまで停止するようになっている。また、日車１８は、通常時は現在の日付を開口部１７に露出した状態で停止しているが、日付の切り替り時に所定ステップ数早送りされて日付が切り替えられたり、位置修正のために基準位置（「１」の日付表示が開口部１７に露出する位置）まで早送りされたりすることがある。 The hour hand 2, the minute hand 3, and the second hand 4 normally indicate the current time, but by switching the operation mode of the clock, for example, the alarm setting time is indicated, or various operation states are indicated by the second hand 4. Or Alternatively, it may be returned to the reference position (0 hour 0 minute 0 second position) to correct the pointer position. In addition, the 24-hour hour hand 12 and the 24-hour minute hand 13 may be switched from a state indicating the current time in Japan to a state indicating the current time in a designated foreign city by switching the operation mode of the clock. The 1/10 second hand 15 normally indicates the current day of the week, but when the operation mode of the watch is switched to the stopwatch mode, it moves to the reference position and stops until a start command is issued. ing. In addition, the date wheel 18 is normally stopped with the current date exposed to the opening 17, but when the date is switched, the date is switched by a predetermined number of steps, or the date is changed. In some cases, it may be fast-forwarded to a reference position (a position where the date display of “1” is exposed in the opening 17).

図２には、アナログ電子時計１の全体構成を表わしたブロック図を示す。 FIG. 2 is a block diagram showing the overall configuration of the analog electronic timepiece 1.

このアナログ電子時計１は、上述した複数の指針２〜４，１２，１３，１５および日車１８と、時針２と分針３とを輪列機構２３を介して連動させて回転させる第１ステップモータ２１と、２４時間時針１２と２４時間分針１３とを輪列機構２４を介して連動させて回転させる第２ステップモータ２２と、１／１０秒針１５、秒針４および日車１８を輪列機構３３，４３，５３を介してそれぞれ独立的に回転させる第３〜第５ステップモータ３１，４１，５１と、ＣＰＵ（中央演算処理装置）を内蔵し時計の全体的な制御を行う制御部８０（タイミング検出手段および早送り駆動制御手段）と、制御部８０からの信号に基づき第１〜第５ステップモータ２１，２２，３１，４１，５１に駆動パルスを出力してステップ駆動させる駆動回路８３〜８７と、一定周期の発振信号を生成する発振回路８８と、この発振信号を分周して通常の時刻表示の際や早送り制御の際に指針の運針タイミングの基準となる周波数の信号を生成するタイミング信号発生手段としての分周・割込信号発生回路８９と、上述した操作ボタンＢ１〜Ｂ４が押されることで制御部８０へ操作信号を出力するスイッチ部９０と、制御部８０のＣＰＵに作業用のメモリ空間を提供するＲＡＭ（Random Access Memory）８１と、制御部８０のＣＰＵにより実行される制御プログラムや制御データが格納されるＲＯＭ（Read Only Memory）８２とを備えている。 The analog electronic timepiece 1 includes a first step motor that rotates the plurality of hands 2 to 4, 12, 13, 15 and the date wheel 18, the hour hand 2, and the minute hand 3 in conjunction with each other via a wheel train mechanism 23. 21, a second step motor 22 that rotates the 24-hour hour hand 12 and the 24-hour minute hand 13 in conjunction with each other via the train wheel mechanism 24, and the 1/10 second hand 15, the second hand 4, and the date wheel 18 are connected to the train wheel mechanism 33. , 43, 53, and third to fifth step motors 31, 41, 51 that rotate independently, and a control unit 80 (timing) that incorporates a CPU (Central Processing Unit) and performs overall control of the timepiece. And a drive circuit 83 for outputting a drive pulse to the first to fifth step motors 21, 22, 31, 41, 51 based on signals from the control unit 80 and detecting means and fast-forward drive control means). 87, an oscillation circuit 88 that generates an oscillation signal with a fixed period, and a frequency signal that divides the oscillation signal to generate a reference frequency of the needle movement timing for normal time display or fast-forward control. The division / interrupt signal generation circuit 89 as a timing signal generation means, the switch unit 90 that outputs an operation signal to the control unit 80 when the above-described operation buttons B1 to B4 are pressed, and the CPU of the control unit 80 is operated. A RAM (Random Access Memory) 81 that provides a memory space, and a ROM (Read Only Memory) 82 that stores a control program executed by the CPU of the control unit 80 and control data.

分周・割込信号発生回路８９は、発振回路８８の発振信号を分周することで所定の周波数の信号を生成して制御部８０に供給するものである。また、分周・割込信号発生回路８９は、制御部８０からのコマンドによって分周比が切り換え可能にされており、それにより制御部８０に供給される信号の周波数を様々に切り換えることが可能になっている。例えば、通常の時刻表示モードでは、１Ｈｚの信号を生成して制御部８０に供給することで、制御部８０のカウンタがこの周波数の信号をカウントして計時を行ったり、制御部８０がこの周波数の信号やカウンタの計時データを基準に第１〜第５のステップモータ２１，２２，３１，４１，５１の駆動制御を行うことで、各指針２〜４，１２，１３，１５や日車１８によって日時や曜日が表示されるようになっている。 The frequency division / interrupt signal generation circuit 89 generates a signal having a predetermined frequency by dividing the oscillation signal of the oscillation circuit 88 and supplies the signal to the control unit 80. Further, the frequency division / interrupt signal generation circuit 89 is capable of switching the frequency division ratio by a command from the control unit 80, thereby enabling various switching of the frequency of the signal supplied to the control unit 80. It has become. For example, in the normal time display mode, a 1 Hz signal is generated and supplied to the control unit 80, so that the counter of the control unit 80 counts the signal of this frequency to measure the time, or the control unit 80 measures the frequency. By controlling the driving of the first to fifth step motors 21, 22, 31, 41, 51 on the basis of the above signals and the time data of the counters, the hands 2-4, 12, 13, 15 and the date indicator 18 The date and day of the week are displayed.

また、この分周・割込信号発生回路８９は、後述する早送り制御の際に、６４Ｈｚや３２Ｈｚなど、第１〜第５のステップモータ２１，２２，３１，４１，５１の早送り速度に応じた周波数の信号を生成して制御部８０に供給することで、制御部８０がこの周波数の信号を基準に第１〜第５のステップモータ２１，２２，３１，４１，５１の一部又は全部を早送り駆動する処理を行うようになっている。この分周・割込信号発生回路８９の周波数の信号は、特に制限されるものではないが、制御部８０に割込信号として供給されるようになっている。 Further, the frequency dividing / interrupt signal generation circuit 89 responds to the fast feed speeds of the first to fifth step motors 21, 22, 31, 41, 51, such as 64 Hz and 32 Hz, in the fast feed control described later. By generating a frequency signal and supplying it to the control unit 80, the control unit 80 may use a part or all of the first to fifth step motors 21, 22, 31, 41, 51 based on the frequency signal. A process of fast-forward driving is performed. The frequency signal of the frequency division / interrupt signal generation circuit 89 is not particularly limited, but is supplied to the control unit 80 as an interrupt signal.

ＲＯＭ８２には、制御部８０のＣＰＵが実行する制御プログラムとして、各指針２〜４，１２，１３，１５および日車１８によって現在の日時および曜日を指し示させるための時刻表示処理のプログラム、スイッチ部９０からの操作信号を受けて時計の動作モードを切り換える操作入力処理のプログラム、時計の動作モードの切り換え等に基づいて複数の指針２〜４，１２，１３，１５および日車１８を指定のステップ位置まで早送りさせるための各種設定を行う早送り設定処理のプログラム、ならびに、分周・割込信号発生回路８９から割込信号が入力されるごとに実行される割込処理のプログラムなどが格納されている。また、ＲＯＭ８２には、制御データとして、第１〜第５ステップモータ２１，２２，３１，４１，５１にそれぞれ設定されている早送り速度のデータテーブルが格納されている。 The ROM 82 has a time display process program and a switch for indicating the current date and day of the week by the hands 2 to 4, 12, 13, 15 and the date wheel 18 as a control program executed by the CPU of the control unit 80. A plurality of hands 2 to 4, 12, 13, 15 and the date indicator 18 are designated based on a program of operation input processing for switching the operation mode of the watch in response to an operation signal from the unit 90, switching of the operation mode of the watch, etc. Stores a fast-forward setting process program that performs various settings for fast-forwarding to the step position, and an interrupt process program that is executed each time an interrupt signal is input from the frequency division / interrupt signal generation circuit 89. ing. The ROM 82 stores a data table of fast-forwarding speeds set in the first to fifth step motors 21, 22, 31, 41, 51, respectively, as control data.

図３には、各ステップモータ２１，２２，３１，４１，５１の早送り速度と、早送り動作の一例における各ステップモータ２１，２２，３１，４１，５１の移動ステップ数とを表わした図表を示す。 FIG. 3 is a chart showing the fast feed speed of each step motor 21, 22, 31, 41, 51 and the number of moving steps of each step motor 21, 22, 31, 41, 51 in an example of the fast feed operation. .

第１〜第５のステップモータ２１，２２，３１，４１，５１は、駆動回路８３〜８７から送られる駆動パルスによって、輪列機構２３，２４，３３，４３，５３に噛合されたロータ部分を所定の回転角度（例えば１８０°）ずつ回転させるものである。これらステップモータ２１，２２，３１，４１，５１は、モータ自体の仕様、噛合された輪列機構２３，２４，３３，４３，５３ならびに駆動パルスの仕様等に基づき、最速駆動速度に限りがあり、その中で指針を安定的に且つ効率的に早送りできる最大の駆動速度が、早送り速度として予め設定されている。 The first to fifth step motors 21, 22, 31, 41, 51 have the rotor parts meshed with the gear train mechanisms 23, 24, 33, 43, 53 by drive pulses sent from the drive circuits 83 to 87. It is rotated by a predetermined rotation angle (for example, 180 °). These stepping motors 21, 22, 31, 41, 51 are limited in the maximum driving speed based on the specifications of the motor itself, the meshed gear train mechanisms 23, 24, 33, 43, 53 and the driving pulse specifications. The maximum driving speed at which the pointer can be fast-forwarded stably and efficiently is preset as the fast-forward speed.

図３の「最大早送り速度」の列に示すように、例えば、第１、第２、第４のステップモータ２１，２２，４１の早送り速度は６４ｐｐｓ（pulse per second、一秒間の駆動ステップ数）、第５のステップモータ５１の早送り速度は３２ｐｐｓ、第３のステップモータ３１の早送り速度は１６ｐｐｓにそれぞれ設定され、これらの設定値がＲＯＭ８２の早送り速度のデータテーブルに格納されている。 As shown in the column of “maximum fast feed speed” in FIG. 3, for example, the fast feed speeds of the first, second, and fourth step motors 21, 22, and 41 are 64 pps (pulse per second, the number of drive steps per second). The fast feed speed of the fifth step motor 51 is set to 32 pps, and the fast feed speed of the third step motor 31 is set to 16 pps. These set values are stored in the fast feed speed data table of the ROM 82.

この実施形態では、各ステップモータ２１，２２，３１，４１，５１の早送り速度は、４：４：１：４：２の比率関係、すなわち、何れか２個を選択したときに互いの早送り速度が整数倍またはその逆数倍の関係になるように設定されている。 In this embodiment, the rapid feed speeds of the step motors 21, 22, 31, 41, 51 are in a ratio relationship of 4: 4: 1: 4: 2, that is, when any two are selected, the rapid feed speeds of each other are selected. Is set to be an integer multiple or its inverse multiple.

次に、指針２〜４，１２，１３，１５および日車１８を指定のステップ位置まで早送りさせる早送り動作の一例について説明する。 Next, an example of a fast-forwarding operation for fast-forwarding the hands 2 to 4, 12, 13, 15 and the date indicator 18 to a designated step position will be described.

図４には、早送り動作の一例における各ステップモータの制御パターンを説明するタイムチャートを示す。 In FIG. 4, the time chart explaining the control pattern of each step motor in an example of fast-forward operation | movement is shown.

この早送り動作の一例は、各ステップモータ２１，２２，３１，４１，５１を、図３の「移動ステップ数」の列に示されたステップ数だけ、早送り速度で駆動するものである。この実施形態の早送り制御においては、第１〜第５ステップモータ２１，２２，３１，４１，５１のうち全部又は何れか複数を早送り制御の対象としている場合に、早送り制御の対象となっている複数のステップモータを同時並列的に各々に設定された早送り速度で駆動する。例えば、図４に示すように、５つのステップモータ２１，２２，３１，４１，５１の全てが早送り制御の対象となっている場合には、５つのステップモータ２１，２２，３１，４１，５１を同時並列的に各々に設定された早送り速度で駆動する。 An example of this fast-forward operation is to drive each step motor 21, 22, 31, 41, 51 by the number of steps indicated in the “number of moving steps” column of FIG. In the fast-forward control of this embodiment, when all or any one of the first to fifth step motors 21, 22, 31, 41, 51 is the subject of fast-forward control, it is the subject of fast-forward control. A plurality of step motors are driven simultaneously and in parallel at a fast feed speed set for each. For example, as shown in FIG. 4, when all of the five step motors 21, 22, 31, 41, 51 are the targets of the fast-forward control, the five step motors 21, 22, 31, 41, 51 are included. Are driven simultaneously and in parallel at the fast feed speed set for each.

複数のステップモータを異なる早送り速度で同時並列的に駆動するためのタイミング制御は、次のようにして行う。すなわち、先ず、分周・割込信号発生回路８９により、駆動するステップモータの中で一番速い早送り速度（図４の例では第１、第２、第４のステップモータ２１，２２，４１の６４ｐｐｓ）に対応する周期の割込信号を生成させる。図４において、ｔ１〜ｔ１１により割込信号の入力タイミングを示している。 Timing control for simultaneously driving a plurality of step motors at different rapid feed speeds in parallel is performed as follows. That is, first, by the frequency dividing / interrupt signal generation circuit 89, the fastest fast feed speed among the stepping motors to be driven (in the example of FIG. 4, the first, second, and fourth stepping motors 21, 22, 41). An interrupt signal having a period corresponding to 64pps) is generated. In FIG. 4, the input timing of the interrupt signal is indicated by t1 to t11.

そして、一番速い早送り速度が設定されたステップモータ２１，２２，４１については、上記の割込信号が１つ入力されるごとに１ステップずつ駆動する。一方、早送り速度の遅いステップモータ３１，５１については、上記の割込信号をカウントして、この割込信号が所定回数（図４の例では第３ステップモータ３１については４回、第５ステップモータ５１については２回）入力されるごとに、それぞれ１ステップずつ駆動する。 The step motors 21, 22, and 41 for which the fastest feed speed is set are driven step by step each time one of the interrupt signals is input. On the other hand, for the step motors 31 and 51 having a slow rapid feed speed, the above interrupt signal is counted, and this interrupt signal is counted a predetermined number of times (four times for the third step motor 31 in the example of FIG. Each time the motor 51 is input, it is driven by one step.

割込信号のカウント数は、駆動するステップモータの中で一番速い早送り速度（例えば６４ｐｐｓ）を基準として、対象のステップモータの早送り速度（例えば３２ｐｐｓ）の比率の逆数に該当する回数（例えば２回）である。各ステップモータ２１，２２，３１，４１，５１の早送り速度は、互いに整数倍かその逆数倍の関係になっているため、上記割込信号のカウント数は、２以上の整数により表わされる回数となる。 The number of counts of the interrupt signal is the number of times corresponding to the reciprocal of the ratio of the fast-forwarding speed (for example, 32 pps) of the target step motor based on the fastest fast-forwarding speed (for example, 64 pps) among the driven step motors (for example, 2 Times). Since the fast feed speeds of the step motors 21, 22, 31, 41, 51 are in an integer multiple or a reciprocal multiple of each other, the count number of the interrupt signal is a number represented by an integer of 2 or more. It becomes.

このような早送りの制御によれば、図４に示すように、一番速い早送り速度“６４ｐｐｓ”が設定されている第１、第２、第４のステップモータ２１，２２，４１については、６４Ｈｚの割込信号の入力タイミングｔ１〜ｔ１１ごとに１ステップずつ駆動される。また、遅い早送り速度“１６ｐｐｓ”が設定されている第３のステップモータ３１については、割込信号が４回入力される１６Ｈｚのタイミングｔ１、ｔ５、ｔ９で１ステップずつ駆動され、遅い早送り速度“３２ｐｐｓ”が設定されている第５のステップモータ５１については、割込信号が２回入力される３２Ｈｚのタイミンクｔ１、ｔ３、ｔ５、ｔ７、ｔ９で１ステップずつ駆動される。つまり、異なる早送り速度が設定された複数のステップモータ２１，２２，３１，４１，５１が、最も速い早送り速度に対応した周波数で発生される１種類の割込信号に基づくタイミング制御によって、各々に設定された早送り速度で駆動されるようになっている。 According to such fast-forward control, as shown in FIG. 4, the first, second, and fourth step motors 21, 22, and 41 for which the fastest fast-forward speed “64pps” is set are set to 64Hz. Are driven one step at each input timing t1 to t11 of the interrupt signal. Further, the third step motor 31 for which the slow fast feed speed “16 pps” is set is driven step by step at the timings t1, t5, and t9 of 16 Hz where the interrupt signal is inputted four times, and the slow fast feed speed “ The fifth step motor 51 in which “32 pps” is set is driven step by step at 32 Hz timings t1, t3, t5, t7, and t9 when the interrupt signal is input twice. That is, a plurality of step motors 21, 22, 31, 41, 51 having different fast-forward speeds are respectively controlled by timing control based on one type of interrupt signal generated at a frequency corresponding to the fastest fast-forward speed. It is designed to be driven at the set fast feed speed.

そして、このようなタイミング制御が続けられて、各ステップモータ２１，２２，３１，４１，５１が各々に指定された移動ステップ数だけ駆動されて、早送りの制御の完了となる。この実施形態では、先に、一番速い早送り速度が設定されているステップモータ２１，２２，４１の駆動が完了した後、遅い早送り速度が設定されているステップモータ３１，５１の駆動が残っている場合でも、割込信号の発生周期は変更せずに、上記のタイミング制御が続けられるようになっている。 Then, such timing control is continued, and each step motor 21, 22, 31, 41, 51 is driven by the number of movement steps specified for each, and the fast-forward control is completed. In this embodiment, after the driving of the step motors 21, 22, 41 for which the fastest fast-forwarding speed is set is completed, the driving of the step motors 31, 51 for which the slow-forwarding speed is set remains. Even in such a case, the above timing control can be continued without changing the interrupt signal generation cycle.

なお、上記の早送りの制御において、ステップモータ２１，２２，３１，４１，５１の全て又は何れか複数を、同一の割込信号に基づき同時に駆動する際には、図４に示すように、各駆動パルスがそれぞれタイミングがずらされて各ステップモータ２１，２２，３１，４１，５１に出力されるように制御される。この制御によって、ステップモータ２１，２２，３１，４１，５１のうち複数を共に駆動する場合でも駆動電流の出力期間が重なって電源電圧が大きく低下するのを回避することができる。 In the fast-forward control described above, when all or any of the step motors 21, 22, 31, 41, 51 are simultaneously driven based on the same interrupt signal, as shown in FIG. Control is performed so that the drive pulses are output to the stepping motors 21, 22, 31, 41, 51 at different timings. With this control, even when a plurality of step motors 21, 22, 31, 41, 51 are driven together, it is possible to avoid the power supply voltage from greatly decreasing due to overlapping of drive current output periods.

次に、上記の早送り動作に係る制御処理についてフローチャートを用いて詳細に説明する。 Next, the control process related to the fast-forward operation will be described in detail using a flowchart.

図５には、制御部８０のＣＰＵにより実行される早送り設定処理のフローチャートを示す。 FIG. 5 shows a flowchart of the fast-forward setting process executed by the CPU of the control unit 80.

この早送り設定処理は、時計の動作モードの切り換わり等によって第１〜第５のステップモータ２１，２２，３１，４１，５１を早送り駆動する必要が生じたときに、制御部８０のＣＰＵにより開始される。この早送り制御処理が開始される際には、他の制御処理によって、第１〜第５のステップモータ２１，２２，３１，４１，５１をそれぞれ早送り駆動する各移動ステップ数が指定されている。 This fast-forward setting process is started by the CPU of the control unit 80 when the first to fifth step motors 21, 22, 31, 41, 51 need to be fast-forwarded due to switching of the operation mode of the timepiece or the like. Is done. When this fast-forward control process is started, the number of moving steps for fast-forward driving the first to fifth step motors 21, 22, 31, 41, 51 is specified by other control processes.

この早送り動作の制御処理が開始されると、ＣＰＵは、順次、次に示す各種変数やフラグの設定を行っていく。すなわち、ステップＳ１では、他の制御処理により指定された第１〜第５ステップモータ２１，２２，３１，４１，５１を早送り駆動する移動ステップ数をそれぞれ確認して、移動ステップ数が“０”でないステップモータの早送り速度Ｘ１〜Ｘ５のうち最大の早送り速度を抽出して、これを変数Ｘｍに設定する。 When the control process of the fast-forwarding operation is started, the CPU sequentially sets various variables and flags shown below. That is, in step S1, the number of movement steps for fast-forward driving the first to fifth step motors 21, 22, 31, 41, 51 designated by other control processes is confirmed, and the number of movement steps is “0”. The maximum fast-forwarding speed is extracted from the fast-forwarding speeds X1 to X5 of the step motor that is not, and this is set to the variable Xm.

ステップＳ２では、第１〜第５のステップモータ２１，２２，３１，４１，５１を同時に早送りする際に、各ステップモータ２１，２２，３１，４１，５１の駆動タイミングを示す割込信号のカウント回数Ｙ１〜Ｙ５を計算する。すなわち、各割込信号のカウント回数Ｙ１〜Ｙ５に、早送り速度の最大値Ｘｍを各ステップモータの早送り速度Ｘ１〜Ｘ５で割った値をセットする。 In step S2, when the first to fifth step motors 21, 22, 31, 41, 51 are simultaneously fast-forwarded, the interrupt signal count indicating the drive timing of each of the step motors 21, 22, 31, 41, 51 is counted. The number of times Y1 to Y5 is calculated. That is, the value obtained by dividing the maximum value Xm of the fast-forwarding speed by the fast-forwarding speeds X1 to X5 of each step motor is set in the counts Y1 to Y5 of each interrupt signal.

ステップＳ３では、ＣＰＵは、割込信号の出力周波数が早送り速度の最大値Ｘｍに対応した値となるように、分周・割込信号発生回路８９の分周比を設定する。この設定により、次の割込信号からその出力周波数が早送り速度の最大値Ｘｍに対応した周波数に変更される。 In step S3, the CPU sets the frequency division ratio of the frequency division / interrupt signal generation circuit 89 so that the output frequency of the interrupt signal becomes a value corresponding to the maximum value Xm of the fast-forward speed. With this setting, the output frequency of the next interrupt signal is changed to a frequency corresponding to the maximum value Xm of the fast-forward speed.

ステップＳ４では、第１〜第５のステップモータ２１，２２，３１，４１，５１を次に駆動するまでの割込信号の残りのカウント回数が示される変数Ｙ１ｔ〜Ｙ５ｔに“０”をセットする。この設定により、次の、割込信号から全てのステップモータ２１，２２，３１，４１，５１が駆動を開始可能にされる。 In step S4, "0" is set to variables Y1t to Y5t indicating the remaining number of counts of interrupt signals until the first to fifth step motors 21, 22, 31, 41, 51 are next driven. . With this setting, all the step motors 21, 22, 31, 41, 51 can be started from the next interrupt signal.

ステップＳ５では、第１〜第５のステップモータ２１，２２，３１，４１，５１の各々について早送り駆動を行うか否かを示す早送りフラグＦ１〜Ｆ５のうち、早送り駆動する移動ステップ数が“０”でないステップモータに対応するフラグ値を“１”にセットする。 In step S5, among the fast-forward flags F1 to F5 indicating whether or not to perform fast-forward driving for each of the first to fifth step motors 21, 22, 31, 41, and 51, the number of moving steps for fast-forward driving is “0”. A flag value corresponding to a step motor that is not “1” is set to “1”.

ステップＳ６では、後述の割込処理において、各ステップモータ２１，２２，３１，４１，５１の早送りの制御を開始するために、早送り修正フラグに“１”をセットする。そして、この早送り制御処理を終了する。 In step S6, “1” is set to the fast-forward correction flag in order to start the fast-forward control of each of the step motors 21, 22, 31, 41, 51 in the interrupt processing described later. And this fast-forward control process is complete | finished.

図６と図７には、ＣＰＵにより実行される割込処理のフローチャートを示す。上記の早送り設定処理で示したように、このフローチャート中、変数（固定値）Ｙ１〜Ｙ５により、第１〜第５のステップモータ２１，２２，３１，４１，５１の各駆動タイミングとなる割込信号のカウント回数が示され、変数Ｙ１ｔ〜Ｙ５ｔにより、第１〜第５のステップモータ２１，２２，３１，４１，５１を次に駆動するまでの割込信号の各残りのカウント回数が示される。また、フラグＦ１〜Ｆ５により、第１〜第５のステップモータ２１，２２，３１，４１，５１の各々についての早送り駆動の要・不要の値（要であれば“１”、不要であれば“０”）が示される。 6 and 7 show flowcharts of interrupt processing executed by the CPU. As shown in the above fast-forward setting process, in this flowchart, the interrupts that are the drive timings of the first to fifth step motors 21, 22, 31, 41, 51 by the variables (fixed values) Y1-Y5. The number of signal counts is indicated, and variables Y1t to Y5t indicate the remaining counts of interrupt signals until the first to fifth step motors 21, 22, 31, 41, 51 are next driven. . The flags F1 to F5 indicate whether or not the fast-forward drive is necessary / unnecessary for each of the first to fifth step motors 21, 22, 31, 41, 51 (“1” if necessary, “1” if unnecessary). “0”) is indicated.

分周・割込信号発生回路８９から周波数Ｘｍの割込信号が入力されて、ＣＰＵにより、この割込処理が開始されると、先ず、ＣＰＵは、早送り修正フラグが“１”であるか否かを判別する（ステップＳ１０）。その結果、早送り修正フラグが“０”である場合は、早送りの要求がないと判断して、ステップＳ６３へ移行するが、早送り修正フラグが“１”であれば、早送りの要求がなされていると判断して、ステップＳ１１へ移行する。 When an interrupt signal of frequency Xm is input from the frequency division / interrupt signal generation circuit 89 and this interrupt process is started by the CPU, first, the CPU determines whether or not the fast-forward correction flag is “1”. Is determined (step S10). As a result, if the fast-forward correction flag is “0”, it is determined that there is no fast-forward request, and the process proceeds to step S63. If the fast-forward correction flag is “1”, a fast-forward request is made. And the process proceeds to step S11.

ステップＳ１１〜Ｓ１７の処理は、第１ステップモータ２１についての早送り制御の処理である。ステップＳ１１へ移行すると、ＣＰＵは、先ず、第１ステップモータ２１に対応する早送りフラグＦ１が“１”であるか否かを判別する（ステップＳ１１）。その結果、早送りフラグＦ１が“０”であれば、第１ステップモータ２１の早送り駆動は不要であるか、既に完了しているということなので、そのままステップＳ２１へ移行する。 The processes in steps S11 to S17 are fast-forward control processes for the first step motor 21. When the process proceeds to step S11, the CPU first determines whether or not the fast-forward flag F1 corresponding to the first step motor 21 is “1” (step S11). As a result, if the fast-forward flag F1 is “0”, it means that the fast-forward drive of the first step motor 21 is not necessary or has already been completed, and the process proceeds to step S21 as it is.

一方、早送りフラグＦ１が“１”であれば、次の駆動タイミングまでの残りのカウント回数Ｙ１ｔが“０”になったか否かを判別する（ステップＳ１２）。そして、残りのカウント回数Ｙ１ｔが“０”になっていれば、第１ステップモータ２１を１ステップ駆動させるが（ステップＳ１３）、残りのカウント回数Ｙ１ｔが“０”になっていなければ、残りのカウント回数Ｙ１ｔを“１”減算して、ステップＳ２１へ移行する。 On the other hand, if the fast-forward flag F1 is “1”, it is determined whether or not the remaining count Y1t until the next drive timing is “0” (step S12). If the remaining count Y1t is “0”, the first step motor 21 is driven by one step (step S13). If the remaining count Y1t is not “0”, the remaining count The count Y1t is decremented by “1” and the process proceeds to step S21.

ステップＳ１３で第１ステップモータ２１を１ステップ駆動させたら、第１ステップモータ２１の移動ステップ数を“１”減算して、この移動ステップ数が“０”になったか、すなわち、第１ステップモータ２１の早送り駆動が終了となったか判別する（ステップＳ１４）。そして、第１ステップモータ２１の早送り駆動が終了したと判別されたら、第１ステップモータ２１の早送りフラグＦ１を“０”に変更して（ステップＳ１５）、ステップＳ２１へ移行する。一方、第１ステップモータ２１の早送り駆動がまだ終了していないと判別されたら、第１ステップモータ２１を次に駆動する残りのカウント回数Ｙ１ｔに、第１ステップモータの駆動タイミングとなる割込信号のカウント回数Ｙ１から“１”を減算した値をセットして、ステップＳ２１へ移行する。 When the first step motor 21 is driven by one step in step S13, the movement step number of the first step motor 21 is decremented by "1" and the movement step number becomes "0", that is, the first step motor. It is determined whether or not the fast-forward drive 21 has been completed (step S14). If it is determined that the fast-forward drive of the first step motor 21 is completed, the fast-forward flag F1 of the first step motor 21 is changed to “0” (step S15), and the process proceeds to step S21. On the other hand, if it is determined that the fast-forward drive of the first step motor 21 has not been completed yet, an interrupt signal that becomes the drive timing of the first step motor is set to the remaining count number Y1t for driving the first step motor 21 next. A value obtained by subtracting “1” from the number of counts Y1 is set, and the process proceeds to step S21.

続くステップＳ２１〜Ｓ２７の処理は、第２ステップモータ２２についての早送りの制御の処理であり、第１ステップモータ２１に対するステップＳ１１〜Ｓ１７の処理と同様の処理を第２ステップモータ２２に対して行う。同様に、ステップＳ３１〜Ｓ３７、Ｓ４１〜Ｓ４７、Ｓ５１〜Ｓ５７と、第３、第４、第５ステップモータ３１，４１，５１についての早送り制御の処理を行う。 The subsequent steps S21 to S27 are fast-forwarding control processes for the second step motor 22, and the same processes as the steps S11 to S17 for the first step motor 21 are performed on the second step motor 22. . Similarly, steps S31 to S37, S41 to S47, S51 to S57, and fast-forwarding control processing for the third, fourth, and fifth step motors 31, 41, and 51 are performed.

つまり、上記のステップＳ１１〜Ｓ５７の処理によって、分周・割込信号発生回路８９から供給される割込信号を基準に第１〜第５のステップモータ２１，２２，３１，４１，５１のうち早送りのタイミングに当たるステップモータが１ステップずつタイミングを少しずらしながら駆動される。 That is, of the first to fifth step motors 21, 22, 31, 41, 51 based on the interrupt signal supplied from the frequency division / interrupt signal generation circuit 89 by the processes of steps S 11 to S 57 described above. The step motor corresponding to the fast-forward timing is driven by slightly shifting the timing step by step.

上記のステップＳ１１〜Ｓ５７の処理により、１回の割込信号の入力に対する第１〜第５ステップモータ２１，２２，３１，４１，５１の早送り制御の処理を行ったら、続いて、第１〜第５ステップモータの早送りフラグＦ１〜Ｆ５が全て“０”になったか否かを判別する（ステップＳ６１）。そして、全ての早送りフラグＦ１〜Ｆ５が“０”になっていれば、全てのステップモータ２１，２２，３１，４１，５１の早送り駆動が完了したと判断できることから、ＣＰＵは、早送り修正フラグを“０”に変更する（ステップＳ６２）。そして、割込信号に基づく他の処理を行って（ステップＳ６３）、１回の割込処理を終了する。一方、ステップＳ６１の判別処理で、早送りフラグＦ１〜Ｆ５の何れかが“０”でないと判別されたら、そのままステップＳ６３で、割込信号に基づく他の処理を行って、１回の割込処理を終了する。 If the fast-forward control processing of the first to fifth step motors 21, 22, 31, 41, 51 with respect to one interrupt signal input is performed by the processing of steps S11 to S57 described above, It is determined whether or not all the fast-forwarding flags F1 to F5 of the fifth step motor have become “0” (step S61). If all the fast-forwarding flags F1 to F5 are “0”, it can be determined that the fast-forwarding driving of all the stepping motors 21, 22, 31, 41, 51 is completed, so the CPU sets the fast-forwarding correction flag. It is changed to “0” (step S62). Then, another process based on the interrupt signal is performed (step S63), and one interrupt process is terminated. On the other hand, if it is determined in the determination process in step S61 that any of the fast-forward flags F1 to F5 is not "0", another process based on the interrupt signal is performed as it is in step S63, and one interrupt process is performed. Exit.

このような割込処理が、最も速い早送り速度Ｘｍと同一周波数の割込信号が入力されるごとに繰り返し実行されることで、早送り駆動する必要のあるステップモータが、各々に設定された早送り速度に対応する周期で駆動されていくようになっている。例えば、割込信号の周端数Ｘｍと同一の早送り速度が設定されているステップモータは、割込信号の入力ごとに駆動され、それより遅い早送り速度が設定されているステップモータは、早送り速度に応じたカウント回数、割込信号が出力されるたびに駆動される。そして、その途中で指定された移動ステップ数の駆動が完了したステップモータに対しては、各ステップモータモータの早送りフラグＦ１〜Ｆ５の値が“０”となることで駆動が停止され、全てのステップモータの早送り駆動が完了したら、早送り修正フラグが“０”となることで、次の割込処理からは早送り駆動の制御が飛ばされるようになっている。 Such an interrupt process is repeatedly executed each time an interrupt signal having the same frequency as the fastest fast-forward speed Xm is input, so that the stepping motors that need to be fast-forwarded are set to the fast-forward speeds set for each. It is driven at a cycle corresponding to. For example, a stepping motor with the same fast feed speed as the peripheral edge number Xm of the interrupt signal is driven each time the interrupt signal is input, and a stepping motor with a slower fast feed speed is set to the fast feed speed. It is driven each time an interrupt signal is output for a corresponding count. And for the step motors that have completed the driving of the number of movement steps specified in the middle, the driving is stopped when the value of the fast-forwarding flags F1 to F5 of each step motor motor becomes “0”, and all the driving is stopped. When the fast-forward drive of the step motor is completed, the fast-forward correction flag becomes “0”, so that the control of the fast-forward drive is skipped from the next interrupt process.

図８には、早送り処理の変形例における各ステップモータの制御パターンを説明するタイムチャートを、図９には、この変形例における割込処理のフローチャートを示す。 FIG. 8 shows a time chart for explaining the control pattern of each step motor in the modified example of the fast-forward process, and FIG. 9 shows a flowchart of the interrupt process in this modified example.

上述した実施形態では、早送り設定処理によって割込信号の周波数Ｘｍを定めたのち、全てのステップモータ２１，２２，３１，４１，５１の早送りが完了するまで、割込信号の周波数を変更することはなかったが、割込信号の周波数Ｘｍと同一の早送り速度が設定されているステップモータの早送り駆動が全て完了し、その後、遅い早送り速度が設定されているステップモータの早送り駆動が残っている場合には、割込信号の周波数Ｘｍを遅い早送り速度に対応した周波数に変更することもできる。次に、この割込信号の周波数Ｘｍを途中で変更する制御を行った変形例を示す。 In the embodiment described above, after determining the frequency Xm of the interrupt signal by the fast-forward setting process, the frequency of the interrupt signal is changed until the fast-forwarding of all the stepping motors 21, 22, 31, 41, 51 is completed. However, the fast-forward drive of the step motor that has the same fast-forward speed as the frequency Xm of the interrupt signal has been completed, and then the fast-drive of the step motor that has been set to the slow-fast speed remains. In this case, the frequency Xm of the interrupt signal can be changed to a frequency corresponding to a slow fast feed speed. Next, a modified example in which control for changing the frequency Xm of the interrupt signal on the way is shown.

図８のタイムチャート中、タイミングｔ２９〜ｔ３６により割込信号の入力タイミングを示している。変形例の早送り処理では、速い早送り速度のステップモータ（図８の例では第１、第３、第４ステップモータ２１，２２，４１）の早送り駆動が完了した後、まだ、早送り速度の遅いステップモータ（図８の例では第５ステップモータ５１）の早送り駆動が残っている場合には、割込信号の周波数を、早送り駆動の必要のあるステップモータの中で最も速い早送り速度に対応した値に変更する。図８の例では、タイミングｔ３３から割込信号の周波数が６４Ｈｚから３２Ｈｚに変更されている。そして、その後は、この周波数の変更された割込信号に基づいて残りのステップモータの早送りの駆動制御が同様に行われる。 In the time chart of FIG. 8, the input timing of the interrupt signal is shown by timings t29 to t36. In the fast-forwarding process of the modified example, after the fast-forwarding drive of the fast-forwarding step motors (first, third, and fourth stepping motors 21, 22, and 41 in the example of FIG. 8) is completed, the step with the slow-forwarding speed is still slow. When the fast-forward drive of the motor (the fifth step motor 51 in the example of FIG. 8) remains, the frequency of the interrupt signal corresponds to the fastest fast-forward speed among the step motors that need to be fast-forward driven. Change to In the example of FIG. 8, the frequency of the interrupt signal is changed from 64 Hz to 32 Hz from timing t33. Thereafter, the fast-forward drive control of the remaining step motors is similarly performed based on the interrupt signal whose frequency has been changed.

次に、このような割込信号の周波数変更を行う割込処理について説明する。図９に示すように、変形例の割込処理では、上記の割込周波数の変更制御を行うためにステップＳ１００〜Ｓ１０５の処理が追加される。図９のフローチャートにおいて、ステップＳ１０〜Ｓ５７、ならびに、ステップＳ６１〜Ｓ６３の処理は、図６，図７のものと同一のものであり説明は省略する。 Next, an interrupt process for changing the frequency of such an interrupt signal will be described. As shown in FIG. 9, in the interrupt process of the modification, the processes of steps S <b> 100 to S <b> 105 are added in order to perform the above-described interrupt frequency change control. In the flowchart of FIG. 9, the processes in steps S10 to S57 and steps S61 to S63 are the same as those in FIG. 6 and FIG.

変形例の割込処理では、ステップＳ１１〜Ｓ５７の処理によって、１回の割込信号の入力に対する第１〜第５ステップモータ２１，２２，３１，４１，５１の早送り制御の処理を行ったら、ＣＰＵは、割込信号の周波数Ｘｍと等しい早送り速度のステップモータの早送り駆動が全て終了したか否かを判別する（ステップＳ１００）。そして、終了していないと判別されたら、そのままステップＳ６３へ移行して、他の処理を行った後に１回の割込み処理を終了する。 In the interrupt process of the modified example, if the process of the fast-forward control of the first to fifth step motors 21, 22, 31, 41, 51 with respect to the input of one interrupt signal is performed by the process of steps S 11 to S 57, The CPU determines whether or not the fast-forward driving of the stepping motor having the fast-forwarding speed equal to the frequency Xm of the interrupt signal has been completed (step S100). If it is determined that the process has not ended, the process proceeds to step S63 as it is, and after performing other processes, one interrupt process is ended.

一方、ステップＳ１００の判別処理で、割込信号の周波数Ｘｍと等しい早送り速度のステップモータの早送り駆動が全て終了したと判別されたら、先ず、ステップＳ６１で早送りフラグＦ１〜Ｆ５が全て“０”になったか否かを判別し、全てが“０”であると判別されたらステップＳ６２へ移行する。 On the other hand, if it is determined in step S100 that the fast-forward driving of the stepping motor having the same speed as the interrupt signal frequency Xm has been completed, first, in step S61, the fast-forwarding flags F1 to F5 are all set to “0”. If it is determined that all are “0”, the process proceeds to step S62.

一方、ステップＳ６１の判別処理で、各ステップモータの早送りフラグＦ１〜Ｆ５の何れかが“０”でないと判別されたら、遅い早送り速度のステップモータの早送り駆動が残っていると判断できることから、ステップＳ１０１からの割込信号の周波数を変更するための処理へ移行する。 On the other hand, if it is determined in step S61 that any one of the fast-forwarding flags F1 to F5 of each step motor is not "0", it can be determined that the fast-forwarding drive of the stepping motor with a slow rapid-feed speed remains. The process proceeds to a process for changing the frequency of the interrupt signal from S101.

そして、先ず、ＣＰＵは、早送りの移動ステップ数が残っているステップモータの早送り速度Ｘ１〜Ｘ５のうち、最大の値を次の最大値Ｘｍ２としてセットする。また、これまでの最大値Ｘｍを次の最大値Ｘｍ２で割った最大速度比の値を後段の計算で使用するために変数ＲＸにセットする。 First, the CPU sets the maximum value as the next maximum value Xm2 among the fast-forwarding speeds X1 to X5 of the step motor in which the number of fast-forwarding movement steps remains. Further, a value of the maximum speed ratio obtained by dividing the previous maximum value Xm by the next maximum value Xm2 is set in the variable RX for use in the subsequent calculation.

次に、ＣＰＵは、最大値Ｘｍ２と等しい早送り速度Ｘ１〜Ｘ５のステップモータを次に駆動するタイミングまでの割込信号の残りのカウント回数Ｙ１ｔ〜Ｙ５ｔが全て“０”であるか否かを判別する（ステップＳ１０２）。そして、全て“０”でなければ、ステップＳ６３へ移行して、他の処理を行い、そのまま割込み処理を終了する。なお、ステップＳ１０２〜Ｓ１０５において、変数の添え字「＊」により、この変数が第１〜第５のステップモータ２１，２２，３１，４１，５１の各々の変数であることを表わしている。 Next, the CPU determines whether or not all the remaining counts Y1t to Y5t of the interrupt signal until the next driving timing of the step motor having the fast feed speeds X1 to X5 equal to the maximum value Xm2 is “0”. (Step S102). If all are not "0", the process proceeds to step S63, performs other processes, and ends the interrupt process as it is. In steps S102 to S105, the variable suffix “*” indicates that this variable is a variable of each of the first to fifth step motors 21, 22, 31, 41, and 51.

上記のステップＳ１０２の判別処理は、速い早送り速度ステップモータの早送り駆動が完了したのち、直ぐに、割込信号の周波数を変更するのではなく、早送り速度の一段遅いステップモータの次の駆動タイミングが来るのを待って、その駆動タイミングで割込信号の周波数を変更するためのものである。ステップＳ１０２の判別結果が“ＮＯ”の場合には、そのまま割込処理が数回実行されることで、早送り速度が一段遅いステップモータの次の駆動タイミングがやってきて、ステップＳ１０２の判別処理で“ＹＥＳ”と判別されることになる。 In the discrimination process in step S102, immediately after the fast-forward drive of the fast-forward speed step motor is completed, the next drive timing of the step motor one step slower than the fast-feed speed comes instead of changing the frequency of the interrupt signal. This is to change the frequency of the interrupt signal at the drive timing. If the determination result in step S102 is “NO”, the interruption process is executed several times as it is, so that the next drive timing of the step motor whose fast-forward speed is one step lower comes, and the determination process in step S102 “ YES ”is determined.

そして、ステップＳ１０２の判別処理で“ＹＥＳ”と判別されたら、ＣＰＵは、次に設定される割込信号の周波数Ｘｍ２を第１〜第５ステップモータの早送り速度Ｘ１〜Ｘ５で割ることにより、各ステップモータの駆動タイミングとなる割込信号のカウント回数Ｙ１〜Ｙ５を設定しなおすとともに、次の最大値Ｘｍ２を割込信号の周波数Ｘｍに設定する（ステップＳ１０４）。これにより、次の割込信号から発生周期が変更される。 If “YES” is determined in the determination process of step S102, the CPU divides the frequency Xm2 of the interrupt signal to be set next by the fast-forwarding speeds X1 to X5 of the first to fifth step motors. The counts Y1 to Y5 of the interrupt signal that becomes the drive timing of the step motor are reset, and the next maximum value Xm2 is set to the frequency Xm of the interrupt signal (step S104). As a result, the generation cycle is changed from the next interrupt signal.

次いで、ＣＰＵは、現在設定されている次の駆動までの残りのカウント回数Ｙ１ｔ〜Ｙ５ｔを、それぞれ変数ＲＸに登録されている最大速度比の値で割ることにより、新たな割込信号の周波数Ｘｍに対応する次の駆動までの残りのカウント回数Ｙ１ｔ〜Ｙ５ｔを設定しなおす。この設定により、継続して早送り駆動されるステップモータの駆動周期が、割込信号の周波数の変更前後で開いたり詰まったりせずに、当該ステップモータの早送り速度に応じた周期で駆動されることになる。 Next, the CPU divides the remaining number of counts Y1t to Y5t until the next drive currently set by the value of the maximum speed ratio registered in the variable RX, respectively, to thereby generate a new interrupt signal frequency Xm. The remaining number of counts Y1t to Y5t until the next drive corresponding to is reset. With this setting, the drive cycle of the stepping motor that is continuously fast-forwarded is driven at a cycle according to the fast-forwarding speed of the stepping motor without opening or clogging before and after changing the interrupt signal frequency. become.

以上のように、この実施形態のアナログ電子時計１によれば、異なる早送り速度が設定されている複数のステップモータ２１，２２，３１，４１，５１により複数の指針２〜４，１２，１３，１５や日車１８を早送りする場合に、複数のステップモータを異なる早送り速度で並行して駆動して早送り動作を行わせるので、例えば、複数のステップモータを１つずつ順番に早送り動作させる場合と比較して、早送り動作にかかるトータルの時間を短縮できる。 As described above, according to the analog electronic timepiece 1 of this embodiment, the plurality of hands 2, 4, 12, 13, 51 by the plurality of step motors 21, 22, 31, 41, 51 having different fast-forwarding speeds. When the 15 or the date wheel 18 is fast-forwarded, a plurality of step motors are driven in parallel at different fast-forwarding speeds to perform a fast-forwarding operation. For example, a plurality of step motors are sequentially fast-forwarded one by one. In comparison, the total time required for the fast-forward operation can be shortened.

さらに、最も速い早送り速度に対応する割込信号を基準として、速い早送り速度が設定されているステップモータは割込信号の入力ごとにステップ駆動し、遅い早送り速度が設定されているステップモータは割込信号を所定回カウントするごとにステップ駆動しているので、例えば、複数の早送り速度に対応させて複数の周波数の割込信号を生成させて各ステップモータの駆動タイミングを制御するのと比較して、タイミンク制御の構成が簡易なものとなる。 Furthermore, with the interrupt signal corresponding to the fastest fast-forwarding speed as a reference, the step motor with the fast fast-forwarding speed set is stepped for each interrupt signal input, and the step motor with the slow fast-forwarding speed set is interrupted. Since step driving is performed every time the interrupt signal is counted a predetermined number of times, for example, it is compared with controlling the driving timing of each step motor by generating interrupt signals of a plurality of frequencies corresponding to a plurality of fast-forwarding speeds. Thus, the structure of timing control is simplified.

また、分周・割込信号発生回路８９の分周比を切り換えることにより割込周波数の設定や変更を行い、この割込信号を分周・割込み信号発生回路８９からＣＰＵへ入力させて駆動タイミングを取得する構成となっているので、容易に早送り動作の制御を行うことができる。 The interrupt frequency is set or changed by switching the frequency division ratio of the frequency division / interrupt signal generation circuit 89, and this interrupt signal is input from the frequency division / interrupt signal generation circuit 89 to the CPU to drive timing. Therefore, the fast-forwarding operation can be easily controlled.

また、早送り動作の途中で速い早送り速度が設定されているステップモータの駆動により指針が目的位置に到達した場合、残りの早送り駆動が行われているステップモータの中で最も速い早送り速度に対応する割込周波数に割込み信号を変更することが容易にできるので、不必要に大きな周波数で割込処理を繰り返す必要がない。 Also, when the pointer reaches the target position by driving a step motor that is set to a fast forward speed in the middle of the fast-forward operation, it corresponds to the fastest fast-forward speed among the remaining step motors that are driving fast-forward. Since it is easy to change the interrupt signal to the interrupt frequency, it is not necessary to repeat the interrupt process at an unnecessarily large frequency.

また、複数のステップモータ２１，２２，３１，４１，５１を共に早送り駆動する場合、これらの複数のステップモータの１ステップずつの早送り周期内に、それぞれ少しずつタイミングをずらして１ステップ分の駆動パルスを出力していくので、一度に過剰な電力を必要とすることがなく、安定して複数の指針の早送りを行うことができる。 In addition, when the plurality of step motors 21, 22, 31, 41, 51 are driven at a fast feed, the drive for one step is performed by slightly shifting the timing within the fast feed cycle of each step of the plurality of step motors. Since pulses are output, excessive power is not required at a time, and a plurality of hands can be fast-forwarded stably.

また、このようなステップモータの駆動によって早送りされる指針には、日車１８のような輪列機構によって回転される回転円板も含まれ、回転円板上に記された記号の一部を文字盤５上に露出することによって日付などの表示や切り換えを行う場合にも利用することができる。 In addition, the pointer that is fast-forwarded by the driving of the step motor includes a rotating disk that is rotated by a train wheel mechanism such as the date wheel 18, and some of the symbols marked on the rotating disk are used. It can also be used when displaying or switching the date by exposing it on the dial 5.

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、各ステップモータの早送り速度に対応する周期を検出するために、最も速い早送り速度に対応した周波数の割込信号を分周・割込信号発生回路８９により発生させてこれを検出するようにしているが、分周・割込信号発生回路８９からはもう少し速い周波数の信号を発生させて、ソフトウェア処理によりこの周波数の信号を所定数カウントすることで、最も速い早送り速度に対応した周期を検出するようにしても良い。 The present invention is not limited to the above-described embodiment, and various modifications can be made. For example, in the above embodiment, in order to detect the cycle corresponding to the fast-forwarding speed of each step motor, an interrupt signal having a frequency corresponding to the fastest fast-forwarding speed is generated by the frequency dividing / interrupt signal generating circuit 89. The frequency division / interrupt signal generation circuit 89 generates a signal with a slightly faster frequency, and counts a predetermined number of signals of this frequency by software processing, thereby achieving the fastest fast-forward speed. A corresponding period may be detected.

また、上記実施形態では、早送り速度に対応した所定周期のタイミング信号として、割込処理を開始させる割込信号を適用した例を示したが、単なる入力信号としてＣＰＵが入力信号を確認することで所定周期のタイミングを検出する構成としても良い。 In the above embodiment, an example in which an interrupt signal for starting interrupt processing is applied as a timing signal having a predetermined period corresponding to the fast-forward speed has been described. However, the CPU confirms the input signal as a simple input signal. It is good also as a structure which detects the timing of a predetermined period.

その他、指針や回転円板の種類や数、ステップモータの数や仕様など、実施の形態で具体的に示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。 In addition, the details specifically shown in the embodiment, such as the type and number of hands and rotating disks, the number and specifications of step motors, can be changed as appropriate without departing from the spirit of the invention.

１アナログ電子時計
２時針
３分針
４秒針
５文字盤
１０ケーシング
１１，１４小窓
１２，１３２４時分針
１５１／１０秒針
１７開口部
１８日車
２１，２２，３１，４１，５１ステップモータ
２３，２４，３３，４３，５３輪列機構
８０制御部
８３〜８７駆動回路
８９分周・割込信号発生回路
９０スイッチ部
Ｂ１〜Ｂ４操作ボタン DESCRIPTION OF SYMBOLS 1 Analog electronic timepiece 2 Hour hand 3 Minute hand 4 Second hand 5 Dial 10 Casing 11,14 Small window 12,13 24 hour minute hand 15 1/10 second hand 17 Opening 18 Day wheel 21, 22, 31, 41, 51 Step motor 23, 24, 33, 43, 53 Train wheel mechanism 80 Control unit 83-87 Drive circuit 89 Frequency division / interrupt signal generation circuit 90 Switch unit B1-B4 Operation buttons

Claims

第１の指針と、
前記第１の指針を早送りするために所定周期で駆動される第１のステップモータと、
第２の指針と、
前記第２の指針を早送りするために前記所定周期のＮ倍（Ｎは２以上の整数）の周期で駆動される第２のステップモータと、
前記所定周期のタイミングを検出するタイミング検出手段と、
前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動すると共に、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動する早送り駆動制御手段と
を備えるアナログ電子時計。 The first guideline,
A first step motor driven at a predetermined cycle to fast-forward the first pointer;
The second guideline,
A second step motor driven at a cycle of N times the predetermined cycle (N is an integer of 2 or more) to fast-forward the second pointer;
Timing detection means for detecting the timing of the predetermined period;
The first step motor is driven every time the timing of the predetermined period is detected by the timing detection means, and the second step is performed every time the timing of the predetermined period is detected by the timing detection means. An analog electronic timepiece comprising fast-forward drive control means for driving a motor.

前記所定周期のタイミング信号を発生するタイミング信号発生手段を備え、
前記タイミング検出手段は、前記タイミング信号発生手段のタイミング信号に基づいて前記所定周期のタイミングを検出することを特徴とする請求項１記載のアナログ電子時計。 Timing signal generating means for generating a timing signal of the predetermined period;
2. The analog electronic timepiece according to claim 1, wherein the timing detection means detects the timing of the predetermined period based on a timing signal of the timing signal generation means.

前記早送り駆動制御手段は、
前記第１の指針および前記第２の指針を共に早送りする場合に、前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動し、
前記第１の指針が所定位置まで到達した後、前記第２の指針の早送りを続ける場合には、前記第１ステップモータの駆動を停止するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動する
ことを特徴とする請求項１記載のアナログ電子時計。 The fast-forward drive control means includes
When the first pointer and the second pointer are both fast-forwarded, the first step motor is driven each time the timing of the predetermined period is detected by the timing detection unit, and the timing detection unit Driving the second step motor every time the timing of the predetermined period is detected N times,
When continuing the fast feed of the second pointer after the first pointer reaches a predetermined position, the driving of the first step motor is stopped and the timing of the predetermined cycle is set to N by the timing detection means. 2. The analog electronic timepiece according to claim 1, wherein the second step motor is driven each time the detection is performed.

前記タイミング信号発生手段は、
タイミング信号の発生周期を前記所定周期と前記所定周期のＮ倍の周期とに切替可能であり、
前記タイミング検出手段は、
前記タイミング信号発生手段のタイミング信号の発生周期が切り換えられることで、前記所定周期のＮ倍の周期のタイミングを検出することが可能であり、
前記早送り駆動制御手段は、
前記第１の指針および前記第２の指針を共に早送りする場合に、前記タイミング信号発生手段により前記所定周期のタイミング信号を発生させて、前記タイミング検出手段により前記所定周期のタイミングが検出される毎に前記第１のステップモータを駆動するとともに、前記タイミング検出手段により前記所定周期のタイミングがＮ回検出される毎に前記第２のステップモータを駆動し、
前記第１の指針が所定位置まで到達した後、前記第２の指針の早送りを続ける場合には、前記タイミング信号発生手段のタイミング信号の発生周期を前記所定周期のＮ倍の周期に切り換えて、前記タイミング検出手段により前記所定周期のＮ倍の周期のタイミングが検出されるごとに前記第２のステップモータを駆動させる
ことを特徴とする請求項２記載のアナログ電子時計。 The timing signal generating means includes
The generation period of the timing signal can be switched between the predetermined period and a period N times the predetermined period,
The timing detection means includes
By switching the generation period of the timing signal of the timing signal generating means, it is possible to detect the timing of a period N times the predetermined period,
The fast-forward drive control means includes
When both the first pointer and the second pointer are fast-forwarded, the timing signal generating unit generates the timing signal of the predetermined period, and the timing detecting unit detects the timing of the predetermined period. Driving the first step motor, and driving the second step motor each time the timing of the predetermined period is detected N times by the timing detection means,
When continuing the fast feed of the second pointer after the first pointer reaches a predetermined position, the generation period of the timing signal of the timing signal generating means is switched to a period N times the predetermined period, 3. The analog electronic timepiece according to claim 2, wherein the second step motor is driven each time the timing detection unit detects a timing having a period N times the predetermined period.

前記早送り駆動制御手段は、
前記第１のステップモータおよび前記第２のステップモータを共に駆動する場合に、前記第１および前記第２のステップモータにそれぞれ時間をずらして駆動パルスを出力して、当該第１および第２ステップモータを駆動することを特徴とする請求項１記載のアナログ電子時計。 The fast-forward drive control means includes
When both the first step motor and the second step motor are driven, the first and second steps are output to the first step motor and the second step motor by shifting the drive time, respectively. 2. The analog electronic timepiece according to claim 1, wherein a motor is driven.

前記第１の指針と前記第２の指針とを少なくとも含んだ複数の指針と、
前記第１のステップモータと前記第２のステップモータとを少なくとも含み、前記複数の指針を駆動するとともに各早送り用の駆動周期が前記所定周期の自然数倍にそれぞれ設定されている複数のステップモータとを備え、
前記早送り駆動制御手段は、
前記複数の指針を共に早送りする場合に、前記タイミング検出手段により前記所定周期のタイミングが、前記所定周期を基準とした各ステップモータの早送り用の駆動周期の倍数分検出される毎に、前記複数のステップモータのうち該当するステップモータを駆動することを特徴とする請求項１記載のアナログ電子時計。 A plurality of pointers including at least the first pointer and the second pointer;
A plurality of step motors including at least the first step motor and the second step motor, wherein the plurality of hands are driven, and each fast-forward driving cycle is set to a natural number multiple of the predetermined cycle. And
The fast-forward drive control means includes
When the plurality of hands are fast-forwarded together, the timing detection unit detects the timing of the predetermined cycle every time a multiple of the driving cycle for fast-forwarding of each step motor based on the predetermined cycle is detected. 2. An analog electronic timepiece according to claim 1, wherein said step motor is driven among said step motors.

前記第２の指針の代わりに、前面に記号が設けられるとともに文字盤上に少なくとも一部が露出されて回転する回転円板を備えることを特徴とする請求項１記載のアナログ電子時計。 2. The analog electronic timepiece according to claim 1, further comprising a rotating disk which is provided with a symbol on a front face and rotates with at least a part of the dial being exposed instead of the second pointer.