JP5202832B2 - Wafer circuit surface protection method and wafer thinning method - Google Patents

Wafer circuit surface protection method and wafer thinning method Download PDF

Info

Publication number
JP5202832B2
JP5202832B2 JP2006278987A JP2006278987A JP5202832B2 JP 5202832 B2 JP5202832 B2 JP 5202832B2 JP 2006278987 A JP2006278987 A JP 2006278987A JP 2006278987 A JP2006278987 A JP 2006278987A JP 5202832 B2 JP5202832 B2 JP 5202832B2
Authority
JP
Japan
Prior art keywords
wafer
resin
circuit surface
resin layer
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006278987A
Other languages
Japanese (ja)
Other versions
JP2008098435A (en
Inventor
吉浩 稲尾
泰昌 岩田
浩一 三隅
隆宏 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2006278987A priority Critical patent/JP5202832B2/en
Priority to PCT/JP2007/001017 priority patent/WO2008044327A1/en
Priority to KR1020097007285A priority patent/KR20090057105A/en
Priority to TW096137564A priority patent/TW200826179A/en
Publication of JP2008098435A publication Critical patent/JP2008098435A/en
Application granted granted Critical
Publication of JP5202832B2 publication Critical patent/JP5202832B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ハイバンプが設けられたウエハ回路面をテープ保護する方法及びハイバンプが設けられたウエハを薄化する方法に関する。   The present invention relates to a method for tape-protecting a wafer circuit surface provided with high bumps and a method for thinning a wafer provided with high bumps.

携帯機器の薄型化、小型化、又は軽量化の開発が進むにつれ、機器に組み込まれる半導体チップの更なる薄化が求められるようになってきた。現状、この半導体チップには、厚みを１２５μｍ〜１５０μｍにまで薄化したウエハが利用されている。また、一方で、ウエハを２５μｍ〜５０μｍにまで薄化する開発も進められており、今後の利用が期待されている。   As the development of thinner, smaller, or lighter portable devices has progressed, there has been a demand for further thinner semiconductor chips incorporated in the devices. At present, a wafer having a thickness reduced to 125 μm to 150 μm is used for the semiconductor chip. On the other hand, development for thinning the wafer to 25 μm to 50 μm is also underway, and future use is expected.

ウエハの薄化は、通常、ウエハへＩＣ回路を形成し、その後にウエハ裏面を研削するという工程で行われる。そのため、その研削の際は、予め回路面に保護用テープ（一般的には、バックグラインドテープ、略してＢＧテープと呼ばれる）を貼り付けておき、その状態でウエハ裏面を研削する。こうすることにより、ウエハ裏面の研削時における回路面の損傷や汚染をその保護用テープで防止することができる。   Thinning of the wafer is usually performed in a process of forming an IC circuit on the wafer and then grinding the back surface of the wafer. Therefore, at the time of grinding, a protective tape (generally called a back grind tape, abbreviated as BG tape) is pasted on the circuit surface in advance, and the wafer back surface is ground in that state. By doing so, damage and contamination of the circuit surface during grinding of the wafer back surface can be prevented with the protective tape.

ところで、近年、凹凸差が０．１〜３５０μｍの配線パターン及び／又はバンプ（突起電極）を回路面に設けたウエハの薄化処理方法が考案されるようになってきた。
この処理方法では、配線パターン及び／又はバンプが形成された回路面に最大で２００μｍの厚みの粘着剤層を有するシートを貼り付けて回路面を保護する。この粘着剤層は、厚さが２００μｍを超えると回路面の凹凸に追従できずに隙間が生じるため、回路面の凹凸に追従できるようにその厚さを２００μｍ以下に保ち、必要に応じて中間層を設けている。（特許文献１参照）。
特開２００５−１１６６１０ 号公報（段落「００３６」、段落「００４３」、図１（ｄ）） Incidentally, in recent years, a wafer thinning method has been devised in which wiring patterns and / or bumps (projection electrodes) having an unevenness difference of 0.1 to 350 μm are provided on a circuit surface.
In this processing method, the circuit surface is protected by attaching a sheet having an adhesive layer having a thickness of 200 μm at the maximum to the circuit surface on which the wiring patterns and / or bumps are formed. When the thickness exceeds 200 μm, the pressure-sensitive adhesive layer cannot follow the unevenness on the circuit surface, and a gap is generated. Therefore, the thickness is maintained at 200 μm or less so that the unevenness on the circuit surface can be followed. A layer is provided. (See Patent Document 1).
Japanese Patent Laying-Open No. 2005-116610 (paragraph “0036”, paragraph “0043”, FIG. 1D)

近年、凹凸差が１００μｍ以上のバンプ（本明細書では、これらを総称して「ハイバンプ」と呼ぶことにする）を回路面に設けたウエハの利用が検討されつつある。この凹凸差は、より高くなる傾向にある。   In recent years, use of a wafer in which bumps having unevenness differences of 100 μm or more (in the present specification, these are collectively referred to as “high bumps”) on a circuit surface is being studied. This unevenness difference tends to be higher.

図６は上記ハイバンプを回路面に設けたウエハの全体斜視図である。
同図の例では、ウエハ１の表面１−１のエッジの内方にハイバンプ１００を設けた回路１０が配置されている。 FIG. 6 is an overall perspective view of a wafer in which the high bumps are provided on the circuit surface.
In the example shown in the figure, a circuit 10 provided with high bumps 100 is arranged inward of the edge of the surface 1-1 of the wafer 1.

ハイバンプ１００は通常のバンプに比べバンプとウエハとの凹凸差が大きい。このため、その回路面１−１を従来方式で保護しても、以下の理由によりウエハの品質を保ったままウエハ裏面１−２を薄く研削できないため、問題となっている。   The high bump 100 has a larger unevenness between the bump and the wafer than a normal bump. For this reason, even if the circuit surface 1-1 is protected by the conventional method, the wafer back surface 1-2 cannot be thinly ground while maintaining the quality of the wafer for the following reason, which is a problem.

例えばその回路面１−１に従来のＢＧテープ（不図示）を貼り付けた場合、そのＢＧテープの接着層に厚みがないため、その接着層で上記回路面１−１の凹凸を吸収できない。このため、裏面研削したときにＢＧテープの表面（このＢＧテープに構成されるテープ基材の表面）にその凹凸が現れ、その回路１０を充分に保護できなくなる。   For example, when a conventional BG tape (not shown) is affixed to the circuit surface 1-1, the adhesive layer of the BG tape is not thick, so that the unevenness of the circuit surface 1-1 cannot be absorbed by the adhesive layer. For this reason, when the back surface is ground, the irregularities appear on the surface of the BG tape (the surface of the tape base material formed on the BG tape), and the circuit 10 cannot be sufficiently protected.

その他、凹凸を吸収できるように上記ＢＧテープの接着層を厚く構成した場合は、ハイバンプ１００の裾付近（特に球体のバンプの裾付近）をそのＢＧテープが追従できなくなる。そのため、ハイバンプ１００の裾付近に隙間が生じ、この隙間が、薄化して生成されたウエハ１の表面不良の原因になっている。   In addition, when the adhesive layer of the BG tape is formed thick so as to absorb unevenness, the BG tape cannot follow the skirt of the high bump 100 (particularly, the skirt of the sphere bump). For this reason, a gap is generated near the hem of the high bump 100, and this gap causes a surface defect of the wafer 1 produced by thinning.

また、特許文献１の場合は、上述したように、ハイバンプの凹凸に追従させることが困難となっている。そのため、別途中間層を設けてそれらを多層構造にすることにより、その厚みを増す必要がある。この場合には、各層の着脱に伴う工数が多くなり、各層の材料も複数種類が必要になるので、煩雑になり問題である。   In the case of Patent Document 1, as described above, it is difficult to follow the unevenness of the high bumps. Therefore, it is necessary to increase the thickness by providing an intermediate layer separately to make them a multilayer structure. In this case, the number of steps for attaching and detaching each layer increases, and a plurality of types of materials for each layer are required, which is complicated and problematic.

そこで本発明は、上記問題に鑑みてなされた発明であり、裏面研削したウエハの品質低下を抑止することを可能にし且つ煩雑でないウエハ回路面の保護方法及びウエハ薄化方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for protecting a wafer circuit surface and a method for thinning a wafer, which can suppress deterioration of the quality of a wafer subjected to back grinding and are not complicated. And

本発明は上記課題を解決するために以下のように構成する。
本発明のウエハ回路面の保護方法の態様の一つは、ハイバンプ（ウエハとの凹凸差が１００μｍ以上、特に２００μｍ以上のバンプ）が設けられたウエハの回路面に上記ハイバンプの裾を埋めつつ樹脂層を設け、この樹脂層の上にテープ基材（例えば既存のＢＧテープ）を貼り合わせる。この際、樹脂層の高さは、ハイバンプの高さよりも厚いことが好ましい。 In order to solve the above problems, the present invention is configured as follows.
One aspect of the method for protecting a wafer circuit surface according to the present invention is to fill the bottom of the high bumps on the circuit surface of the wafer provided with high bumps (bumps having an unevenness difference with the wafer of 100 μm or more, particularly 200 μm or more). A layer is provided, and a tape base material (for example, an existing BG tape) is bonded onto the resin layer. At this time, the height of the resin layer is preferably thicker than the height of the high bump.

なお、上記樹脂層は、上記回路面に液状樹脂をスピンコートにより塗布し、その液状樹脂を乾燥せしめて設ける、ことが好ましい。
また、上記樹脂層は、上記回路面に液状樹脂をスキージを使用して塗布し、その液状樹脂を乾燥せしめて設ける、ことがより好ましい。 The resin layer is preferably provided by applying a liquid resin to the circuit surface by spin coating and drying the liquid resin.
More preferably, the resin layer is provided by applying a liquid resin to the circuit surface using a squeegee and drying the liquid resin.

本発明のウエハ薄化方法の態様の一つは、上記の何れか一つの方法でウエハの回路面（ウエハの表面）を保護し、その後、上記ウエハの裏面を研削する。
なお、上記のウエハの裏面を研削する際は、例えば上記テープ基材を吸着支持するなどしておくことが好ましい。 In one aspect of the wafer thinning method of the present invention, the circuit surface of the wafer (wafer surface) is protected by any one of the methods described above, and then the back surface of the wafer is ground.
In addition, when grinding the back surface of said wafer, it is preferable to adsorb and support the said tape base material, for example.

また、上記の工程後において、上記樹脂層から上記テープ基材を剥がし、その後、上記樹脂層を溶解除去する、ことが好ましい。   Moreover, it is preferable to peel the said tape base material from the said resin layer after said process, and to dissolve and remove the said resin layer after that.

本発明により、回路面にハイバンプが設けられていたとしても、裏面研削したウエハの品質低下を抑止できる。
また、樹脂を塗ったその上に中間層を介さずに保護テープを貼るだけで良いため、作業が煩雑にならない。そして更に、上記樹脂層を一層で構成できるため、材料を複数種類揃える必要がなく、煩雑にならない。 According to the present invention, even if high bumps are provided on the circuit surface, it is possible to suppress the deterioration of the quality of the wafer ground on the back surface.
Moreover, since it is only necessary to apply a protective tape on the resin-coated material without using an intermediate layer, the operation is not complicated. Furthermore, since the resin layer can be composed of a single layer, it is not necessary to prepare a plurality of types of materials, and it is not complicated.

また、樹脂層をハイバンプの高さよりも厚くできるため、接着層の薄い既存のＢＧテープを上記の保護テープとして転用することも可能になる。   Moreover, since the resin layer can be made thicker than the height of the high bumps, an existing BG tape with a thin adhesive layer can be used as the protective tape.

以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。
ただし、以下では、回路面にハイバンプが設けられたウエハの例として、図５のウエハ（ウエハからの高さが２００μｍ以上のバンプが形成されている）を引用する。また、以下の説明に使用する図の対応箇所には、同一の番号を付すこととする。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
However, in the following, as an example of a wafer having a high bump on the circuit surface, the wafer in FIG. 5 (a bump having a height of 200 μm or more from the wafer is formed) is cited. Also, the same numbers are assigned to corresponding parts in the drawings used in the following description.

図１は、本発明に係るウエハ回路面の保護方法を工程順（（ａ）〜（ｃ））に示した図である。
各工程（（ａ）、（ｂ）、（ｃ））には、ウエハの状態が側方断面図で示されている。 FIG. 1 is a view showing a method for protecting a wafer circuit surface according to the present invention in the order of steps ((a) to (c)).
In each step ((a), (b), (c)), the state of the wafer is shown in a side sectional view.

同図（ａ）は、樹脂を塗布する工程のウエハの状態断面図である。
この工程では、同図（ａ）に示されるようにハイバンプ１００が設けられた回路面を上向きにウエハ１を配置し、その回路面に樹脂を塗布する。 FIG. 4A is a sectional view of a wafer in a process of applying a resin.
In this step, as shown in FIG. 6A, the wafer 1 is placed with the circuit surface provided with the high bumps 100 facing upward, and resin is applied to the circuit surface.

なお、破線は、樹脂を塗布する高さ（つまり樹脂層の厚み）の目安を示している。
樹脂の塗布には、例えばスキージやスピンコートなどを利用する。樹脂を塗布する際には、その樹脂をハイバンプ１００の裾（１００Ａ）までその樹脂が埋め込まれるようにしつつその回路面（１０）全体に塗り広げる。とくに、その樹脂により構成される樹脂層の厚みを上記ハイバンプ１００の高さを超える厚みにすることが好ましい。つまり、同図（ａ）に一例として示した破線の高さまで樹脂を盛りつける。 Note that the broken line indicates an indication of the height at which the resin is applied (that is, the thickness of the resin layer).
For the application of the resin, for example, a squeegee or a spin coat is used. When applying the resin, the resin is spread over the entire circuit surface (10) while the resin is embedded up to the bottom (100A) of the high bump 100. In particular, it is preferable that the thickness of the resin layer made of the resin exceeds the height of the high bump 100. That is, the resin is arranged up to the height of the broken line shown as an example in FIG.

同図（ｂ）は、上記樹脂層の表面に保護テープを貼り付ける工程のウエハの状態断面図である。
スキージやスピンコートなどにより樹脂が塗布されると、ハイバンプ１００の凹凸の全て又は大部分がその樹脂層２によって吸収される。そして、その樹脂層２の表面２０は平坦又は平坦に近い状態にすることが好ましい。同図（ｂ）では、そのうちの後者（平坦に近い状態）を示している。 FIG. 2B is a sectional view of the wafer in the process of attaching a protective tape to the surface of the resin layer.
When the resin is applied by squeegee or spin coating, all or most of the unevenness of the high bump 100 is absorbed by the resin layer 2. The surface 20 of the resin layer 2 is preferably flat or nearly flat. FIG. 2B shows the latter (near flat state).

この樹脂層２の表面２０全体に例えば既存のＢＧテープなどの保護テープ３を貼り付ける。
例えば、その保護テープ３の接着面３−２を樹脂層２の表面２０に沿って貼り付ける。 A protective tape 3 such as an existing BG tape is attached to the entire surface 20 of the resin layer 2.
For example, the adhesive surface 3-2 of the protective tape 3 is attached along the surface 20 of the resin layer 2.

同図（ｃ）は、上記の保護テープ３を貼り付けた後のウエハの状態断面図である。
同図（ｃ）に示されるように、ハイバンプ１００による凹凸の大部分が上記樹脂層２によって吸収されている。そして、その残りの凹凸差ｈは保護テープ３の接着層３−２で吸収されている。 FIG. 2C is a sectional view of the wafer after the protective tape 3 is applied.
As shown in FIG. 2C, most of the unevenness due to the high bump 100 is absorbed by the resin layer 2. The remaining unevenness difference h is absorbed by the adhesive layer 3-2 of the protective tape 3.

このため、保護テープ３のテープ基材３−１の表面へその凹凸の影響が現れない。
本発明の方法によれば、特に２００μｍ以上のハイバンプ１００に対しても、ハイバンプに追従させて樹脂層２を設けることができるので、凹凸差ｈを吸収できる。また、本発明の方法によれば、上記ハイバンプ１００の高さよりも高く樹脂層２を設けることができるので、保護テープ３における接着層３−２の高さに依存せず、保護テープ３の貼り付けを容易に行うことができる。さらに、上記ハイバンプが球状である場合には、ハイバンプの裾に空間が生じる場合があるが、本発明の方法によれば、この裾にまで樹脂層２を形成することができるため、後の工程におけるウエハへのダメージを抑制することができる。 For this reason, the influence of the unevenness does not appear on the surface of the tape base 3-1 of the protective tape 3.
According to the method of the present invention, the unevenness h can be absorbed because the resin layer 2 can be provided to follow the high bumps, particularly even for the high bumps 100 of 200 μm or more. Further, according to the method of the present invention, since the resin layer 2 can be provided higher than the height of the high bump 100, the protective tape 3 can be applied without depending on the height of the adhesive layer 3-2 in the protective tape 3. Can be easily attached. Furthermore, when the high bump is spherical, a space may be formed at the skirt of the high bump. However, according to the method of the present invention, the resin layer 2 can be formed up to the skirt. Damage to the wafer can be suppressed.

（実施例１）
本実施例１では、上記の保護方法を利用してハイバンプをもつウエハを薄化する方法を説明する。 Example 1
In the first embodiment, a method for thinning a wafer having high bumps using the above-described protection method will be described.

図２は、上記のウエハを薄化する方法を工程順（（ａ）から（ｈ））に示した図である。
先ず、ハイバンプ１００のある回路面（表面とする）１−１を上向きにウエハ１を固定して樹脂２を塗布する（図２（ａ））。 FIG. 2 is a diagram showing the method of thinning the wafer in the order of steps ((a) to (h)).
First, the wafer 1 is fixed with the circuit surface (surface) 1-1 on which the high bumps 100 are located facing upward, and the resin 2 is applied (FIG. 2A).

その樹脂２の塗布には、例えばスキージやスピンコートなどを使用する。本実施例では、そのうちのスキージを使用した場合について説明する。
なお、上記樹脂２には、例えばアクリル系の樹脂を溶剤（有機溶剤）に溶解したものを用いればよい。前記溶剤としては、アクリル系樹脂を溶解できるものであればよく、アルコール類、エーテル類、エステル類、ケトン類等、公知のものを用いることができる。剥離液がアルコール系または一般溶剤系（PM,HP等）極性溶剤ではない接着剤も多々ある。 For the application of the resin 2, for example, a squeegee or a spin coat is used. In this embodiment, a case where one of the squeegees is used will be described.
For example, a resin in which an acrylic resin is dissolved in a solvent (organic solvent) may be used as the resin 2. The solvent is not particularly limited as long as it can dissolve the acrylic resin, and known solvents such as alcohols, ethers, esters, and ketones can be used. There are many adhesives in which the stripping solution is not an alcohol-based or general solvent-based (PM, HP, etc.) polar solvent.

また、その樹脂２の粘度は、スキージによりハイバンプ１００の裾が埋まる程度のものを使用し、必要であればその粘度調整のために有機溶剤等で調整すればよい。
図３は、回路面にスキージを使用して樹脂を塗布する工程のウエハの状態斜視図である。 The viscosity of the resin 2 is such that the skirt of the high bump 100 is filled with a squeegee, and if necessary, the viscosity may be adjusted with an organic solvent or the like.
FIG. 3 is a perspective view of the wafer in the process of applying resin to the circuit surface using a squeegee.

図３（ａ）は、スキージで液状の上記樹脂（液状樹脂）２を均す様子を示した図である。
上記液状樹脂２を上記回路面１−１上に盛り付け、その回路面１−１をスキージ４で走査する（同図においては矢印方向に走査している状態が示されている）。 FIG. 3A is a diagram showing how the resin (liquid resin) 2 that is liquid with a squeegee is leveled.
The liquid resin 2 is placed on the circuit surface 1-1, and the circuit surface 1-1 is scanned with the squeegee 4 (in the figure, the state of scanning in the direction of the arrow is shown).

このスキージ４の走査により、その液状樹脂２はハイバンプ１００の裾まで埋め込みつつ厚い層を形成することができる。
図３（ｂ）は、その樹脂層２の乾燥状態を示した図である。 By scanning the squeegee 4, the liquid resin 2 can form a thick layer while being embedded up to the bottom of the high bump 100.
FIG. 3B is a diagram showing a dried state of the resin layer 2.

回路面１−１全体に液状樹脂が塗り広げられてなる樹脂層２は、例えば不図示のベークユニットなどにより乾燥が行われる。このベークユニットにはホットプレートやクールプレートが備えられており、回路面１−１上の液状樹脂２を高速に乾燥せしめ、その流動を抑える。   The resin layer 2 formed by spreading the liquid resin on the entire circuit surface 1-1 is dried by, for example, a bake unit (not shown). This bake unit is equipped with a hot plate or a cool plate, and dries the liquid resin 2 on the circuit surface 1-1 at a high speed to suppress the flow.

図４は、本実施例１における回路面の保護方法を図１に対応させて工程順に示した図である。
図４（ａ）は、樹脂を塗布する前の回路面の状態断面図である。 FIG. 4 is a diagram showing the circuit surface protection method according to the first embodiment in the order of steps corresponding to FIG.
FIG. 4A is a state sectional view of the circuit surface before the resin is applied.

図４（ｂ）は、樹脂を塗布した後の回路面の状態断面図である。
図４（ｃ）は、後述のＢＧテープを貼り付けた後の回路面の状態断面図である。
本実施例１ではスキージを使用したため、図４（ａ）に破線で示されるようにその樹脂の厚みをハイバンプ１００の高さよりも厚く設定できる。このため、図４（ｂ）に示されるようにその樹脂２がハイバンプ１００の凹凸をより良く吸収することができる。図４に示すように、樹脂層の表面を略均一に形成することが好ましい。 FIG. 4B is a state sectional view of the circuit surface after the resin is applied.
FIG. 4C is a state sectional view of the circuit surface after a BG tape to be described later is attached.
Since the squeegee is used in the first embodiment, the thickness of the resin can be set larger than the height of the high bump 100 as shown by the broken line in FIG. For this reason, as shown in FIG. 4B, the resin 2 can better absorb the unevenness of the high bump 100. As shown in FIG. 4, it is preferable to form the surface of the resin layer substantially uniformly.

念のため一つのデータ結果を挙げると、ハイバンプの高さが２００μｍであった場合に樹脂層を２５０μｍの厚み（ウエハからの最小の高さ）で設けることができた。つまり、樹脂層は、ハイバンプの裾を埋めつつもそのハイバンプの高さよりも厚く設定できた。このとき、ハイバンプ上の樹脂層の厚みは、１５０μｍであり、ハイバンプが形成されている部位におけるウエハから樹脂層までの厚さは３５０μｍであった。つまり、ハイバンプによる凹凸差を１００μｍにまで減らすことができた。この１００μｍの凹凸差は、保護テープの接着層で充分に吸収できる厚みである。このため、その保護テープとして、接着層の厚みの薄い既存のＢＧテープの転用もできる。   As a reminder, when the height of the high bump was 200 μm, the resin layer could be provided with a thickness of 250 μm (minimum height from the wafer). That is, the resin layer could be set thicker than the height of the high bump while filling the bottom of the high bump. At this time, the thickness of the resin layer on the high bump was 150 μm, and the thickness from the wafer to the resin layer at the portion where the high bump was formed was 350 μm. That is, the unevenness difference due to the high bumps could be reduced to 100 μm. This unevenness of 100 μm is a thickness that can be sufficiently absorbed by the adhesive layer of the protective tape. For this reason, the existing BG tape with a thin adhesive layer can also be used as the protective tape.

なお、スキージの替わりにスピンコートにより樹脂２を塗布しても良い。この場合、例えば回路面１−１の中央に液状樹脂を滴下し、ウエハ１をスピンさせてその液状樹脂２を回路面１−１全体に塗り広げ、それを乾燥させる。   Note that the resin 2 may be applied by spin coating instead of the squeegee. In this case, for example, a liquid resin is dropped on the center of the circuit surface 1-1, the wafer 1 is spun, the liquid resin 2 is spread over the entire circuit surface 1-1, and it is dried.

スピンコートにより樹脂２を塗布する場合も、ハイバンプ１００の裾を埋め込みつつ樹脂層２を設けるようにする。そして、ハイバンプ１００の高さよりも厚く樹脂層２を設けることが好ましい。ただし、１度塗りでその厚みに到達しない場合には２度塗りするなどして対処すればよい。これにより、凹凸差（図１（ｂ）中の凹凸差ｈに対応）は保護テープの接着層の厚みで充分に吸収できる高さまで減らすことができる。   Even when the resin 2 is applied by spin coating, the resin layer 2 is provided while the bottom of the high bump 100 is embedded. And it is preferable to provide the resin layer 2 thicker than the height of the high bump 100. However, if it does not reach the thickness after being painted once, it can be dealt with by painting twice. Thereby, the unevenness difference (corresponding to the unevenness difference h in FIG. 1B) can be reduced to a height that can be sufficiently absorbed by the thickness of the adhesive layer of the protective tape.

ウエハの薄化工程では、続いて、乾燥した樹脂層２の表面に保護テープ３を貼り付ける（図２（ｂ））。この工程では、保護テープ（一般的にはＢＧテープ）３の接着面を樹脂層２の表面に沿って貼り付ける。   In the wafer thinning step, subsequently, a protective tape 3 is attached to the surface of the dried resin layer 2 (FIG. 2B). In this step, the adhesive surface of the protective tape (generally a BG tape) 3 is attached along the surface of the resin layer 2.

なお、研削時の安定性等を考慮すると、その保護テープ３の大きさはウエハ１の回路形成面１−１と同一又はそれよりも大きい方が好ましい。
この工程に対応するウエハの状態断面図は、図４（ｃ）である。 In consideration of stability during grinding, the size of the protective tape 3 is preferably the same as or larger than the circuit forming surface 1-1 of the wafer 1.
FIG. 4C is a state sectional view of the wafer corresponding to this step.

続く工程では、上記ウエハ１を反転して（つまりウエハの裏面１−２が上向きになるようにして）、その裏面１−２を研削／研磨する（図２（ｃ））。
本実施例１では、ウエハ１の裏面１−２に研削ホイール５を当てて該裏面１−２を薄く削る。 In the subsequent step, the wafer 1 is turned over (that is, with the back surface 1-2 of the wafer facing upward), and the back surface 1-2 is ground / polished (FIG. 2C).
In the first embodiment, the grinding wheel 5 is applied to the back surface 1-2 of the wafer 1 to cut the back surface 1-2 thinly.

図５は、模式的な研削／研磨装置の断面図である。
同図に示されているように、ウエハ１を裏面１−２を上向きにして台５０上に置き、その裏面１−２に研削ホイール５を当てて削る。 FIG. 5 is a cross-sectional view of a schematic grinding / polishing apparatus.
As shown in the figure, the wafer 1 is placed on a table 50 with the back surface 1-2 facing upward, and is ground by applying a grinding wheel 5 to the back surface 1-2.

本実施例１では、ウエハ１を固定する台５０として、一般的にチャックと呼ばれる吸着台を使用する。
この吸着台５０には、真空引き用の孔（５０−１〜５０−４）が形成されており、その孔を介して上記ウエハのテープ基材３−１をその吸着台５０の上面に真空吸着固定する。 In the first embodiment, a suction table generally called a chuck is used as the table 50 for fixing the wafer 1.
The suction table 50 has holes (50-1 to 50-4) for evacuation, and the tape base material 3-1 of the wafer is vacuumed on the upper surface of the suction table 50 through the holes. Adsorb and fix.

上記研削ホイール５は、回転軸５−１を中心軸にして回転しながらウエハ１の裏面１−２に当接され、その裏面１−２を一様に研削していく。こうして、ウエハ１の厚みを例えば１２５μｍ〜１５０μｍのオーダー、要求に応じては２５μｍ〜５０μｍのオーダーに薄くする。なお、研削時はウエハ１と研削ホイール５の間に摩擦熱が生じるため、ウエハ１の裏面１−２に水を供給するなどしてその熱を抑えるようにする。   The grinding wheel 5 is in contact with the back surface 1-2 of the wafer 1 while rotating about the rotation shaft 5-1, and uniformly grinds the back surface 1-2. In this way, the thickness of the wafer 1 is reduced to, for example, the order of 125 μm to 150 μm, and to the order of 25 μm to 50 μm as required. In addition, since frictional heat is generated between the wafer 1 and the grinding wheel 5 during grinding, water is supplied to the back surface 1-2 of the wafer 1 to suppress the heat.

ウエハの薄化工程では、続いて、研削／研磨処理により薄化したウエハ１を裏面処理する（図２（ｄ））。
この裏面処理としては、例えば、バックメタライズ加工（図２（ｄ−１））や回路形成処理（図２（ｄ−２））などがあり、これらの工程が不要であれば省くこともできる。 In the wafer thinning process, subsequently, the wafer 1 thinned by the grinding / polishing process is processed on the back surface (FIG. 2D).
Examples of the back surface processing include back metallization (FIG. 2 (d-1)) and circuit formation processing (FIG. 2 (d-2)), and can be omitted if these steps are unnecessary.

次に、ウエハの裏面１−２側に粘着性を有するダイシングテープ６を貼りつける（図２ｅ）。この貼り付け工程も、不要であれば省いて良い。
次に、ウエハから保護テープ３を剥がし取る（図２（ｆ））。この保護テープ３は、保護テープ３の接着層３−２を介して樹脂層２に貼り付いているだけであるため、テープリムバー等を用いて接着層３−２ごと剥がし取ることもできる。 Next, a dicing tape 6 having adhesiveness is attached to the back surface 1-2 side of the wafer (FIG. 2e). This pasting step may be omitted if unnecessary.
Next, the protective tape 3 is peeled off from the wafer (FIG. 2 (f)). Since the protective tape 3 is only attached to the resin layer 2 via the adhesive layer 3-2 of the protective tape 3, the adhesive layer 3-2 can be peeled off using a tape rim bar or the like.

次に、剥き出しになった樹脂層２を溶解除去する（図２（ｇ））。
この場合、樹脂層に溶剤７（上述した種類の溶剤）を当接させてその樹脂層を溶解し、例えばスピンするなどしてその溶解した液を取り除く。なお、ウエハ１にダイシングテープ６を貼り付けている場合は、そのダイシングテープ６からウエハ１が剥がれないように、その液がそのダイシングテープ６にかからないように注意する。 Next, the exposed resin layer 2 is dissolved and removed (FIG. 2G).
In this case, the resin 7 is brought into contact with the resin layer to dissolve the resin layer, and the dissolved liquid is removed by, for example, spinning. When the dicing tape 6 is attached to the wafer 1, care is taken so that the liquid does not cover the dicing tape 6 so that the wafer 1 is not peeled off from the dicing tape 6.

そして、溶剤により樹脂層が完全に除去された後、ダイシング装置８によってウエハ１をチップサイズに分割する（図２（ｈ））。このように分割された各半導体チップは、ダイシングテープ６に紫外線を照射してその粘着力を低下せしめることで、個々に取り出される。   Then, after the resin layer is completely removed by the solvent, the wafer 1 is divided into chip sizes by the dicing apparatus 8 (FIG. 2 (h)). Each semiconductor chip divided in this way is taken out individually by irradiating the dicing tape 6 with ultraviolet rays to reduce its adhesive strength.

以上に述べたように、本実施形態により、回路面にハイバンプが設けられていたとしても、裏面研削したウエハの品質低下を抑止できる。
また、樹脂を塗ったその上に中間層を介さずに保護テープを貼るだけで良いため、作業が煩雑にならない。そして更に、上記樹脂層を一層で構成できるため、材料を複数種類揃える必要がなく、煩雑にならない。 As described above, according to the present embodiment, even if high bumps are provided on the circuit surface, it is possible to suppress the deterioration of the quality of the wafer ground on the back surface.
Moreover, since it is only necessary to apply a protective tape on the resin-coated material without using an intermediate layer, the operation is not complicated. Furthermore, since the resin layer can be composed of a single layer, it is not necessary to prepare a plurality of types of materials, and it is not complicated.

また、樹脂層をハイバンプの高さよりも厚くできるため、接着層の薄い既存のＢＧテープを上記の保護テープとして転用することも可能になる。
また、薄化されたウエハの表面にはディンプルが生じないため、そのウエハからは扁平率の高い高精度の半導体チップが数多く抽出できるようになる。 Moreover, since the resin layer can be made thicker than the height of the high bumps, an existing BG tape with a thin adhesive layer can be used as the protective tape.
Further, since dimples are not generated on the surface of the thinned wafer, many high-precision semiconductor chips with a high flatness can be extracted from the wafer.

本発明に係るウエハ回路面の保護方法を工程順に示した図である。It is the figure which showed the protection method of the wafer circuit surface which concerns on this invention in process order. ウエハを薄化する方法を工程順に示した図である。It is the figure which showed the method of thinning a wafer in order of a process. 回路面に樹脂を塗布する工程のウエハの状態斜視図である。It is a state perspective view of a wafer in the process of applying resin to a circuit surface. 実施例１における回路面の保護方法を工程順に示した図である。It is the figure which showed the protection method of the circuit surface in Example 1 in order of a process. 研削／研磨装置の断面図である。It is sectional drawing of a grinding / polishing apparatus. ハイバンプを回路面に設けた従来のウエハの全体斜視図である。It is a whole perspective view of the conventional wafer which provided the high bump on the circuit surface.

符号の説明Explanation of symbols

１ ウエハ
１０ 回路
１００ ハイバンプ
１００Ａ ハイバンプの裾
２ 樹脂層
２０ 樹脂層の表面
３ 保護テープ
３−１ テープ基材
３−２ テープの接着層
ｈ 凹凸差
DESCRIPTION OF SYMBOLS 1 Wafer 10 Circuit 100 High bump 100A High bump bottom 2 Resin layer 20 Resin layer surface 3 Protective tape 3-1 Tape base material 3-2 Adhesive layer of tape h Unevenness difference

Claims (4)

球状のハイバンプが設けられた回路面を有するウエハを準備する工程と、
前記ウエハの前記回路面に対して液状樹脂をスキージを使用して塗布し前記液状樹脂を単独で乾燥せしめることで、前記球状のハイバンプの裾を埋めつつ当該球状のハイバンプの高さよりも厚く樹脂層を設ける工程と、
更に、前記樹脂層の上にテープ基材および接着剤層からなる保護テープの前記接着剤層を貼り合わせる工程と、
を含むことを特徴とするウエハ回路面の保護方法。 Preparing a wafer having a circuit surface provided with spherical high bumps;
By in respect to the circuit surface of the wafer by applying a liquid resin using a squeegee allowed to dry the liquid resin alone, thicker resin layer than the height of Haibanpu of the spherical while filling the hem Haibanpu of the spherical Providing a step;
Further, the step of bonding the adhesive layer of the protective tape composed of a tape base material and an adhesive layer on the resin layer;
A method for protecting a wafer circuit surface, comprising: 球状のハイバンプが設けられた回路面を有するウエハを準備する工程と、
前記ウエハの前記回路面に対して液状樹脂をスキージを使用して塗布し前記液状樹脂を単独で乾燥せしめることで、前記球状のハイバンプの裾を埋めつつ当該球状のハイバンプの高さよりも厚く樹脂層を設ける工程と、
更に、前記樹脂層の上にテープ基材および接着剤層からなる保護テープの前記接着剤層を貼り合わせる工程と、
前記ウエハの前記回路面と反対側の裏面を研削する工程と、
を含むことを特徴とするウエハ薄化方法。 Preparing a wafer having a circuit surface provided with spherical high bumps;
By in respect to the circuit surface of the wafer by applying a liquid resin using a squeegee allowed to dry the liquid resin alone, thicker resin layer than the height of Haibanpu of the spherical while filling the hem Haibanpu of the spherical Providing a step;
Further, the step of bonding the adhesive layer of the protective tape composed of a tape base material and an adhesive layer on the resin layer;
Grinding the back surface of the wafer opposite to the circuit surface;
A wafer thinning method comprising: 前記樹脂層から前記テープ基材を剥がし、
その後、前記樹脂層を溶解除去する、
ことを特徴とする請求項２に記載のウエハ薄化方法。 Peel off the tape substrate from the resin layer,
Thereafter, the resin layer is dissolved and removed.
The wafer thinning method according to claim 2 . 前記研削を、前記テープ基材を吸着支持して行う、
ことを特徴とする請求項２又は３に記載のウエハ薄化方法。
The grinding is performed by supporting the tape base material by suction.
Wafer thinning process according to claim 2 or 3, characterized in that.
JP2006278987A 2006-10-12 2006-10-12 Wafer circuit surface protection method and wafer thinning method Active JP5202832B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006278987A JP5202832B2 (en) 2006-10-12 2006-10-12 Wafer circuit surface protection method and wafer thinning method
PCT/JP2007/001017 WO2008044327A1 (en) 2006-10-12 2007-09-19 Method for protecting wafer circuit surface and method for reducing wafer thickness
KR1020097007285A KR20090057105A (en) 2006-10-12 2007-09-19 Method for protecting wafer circuit surface and method for reducing wafer thickness
TW096137564A TW200826179A (en) 2006-10-12 2007-10-05 Method for protecting wafer circuit surface and method for reducing wafer thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278987A JP5202832B2 (en) 2006-10-12 2006-10-12 Wafer circuit surface protection method and wafer thinning method

Publications (2)

Publication Number Publication Date
JP2008098435A JP2008098435A (en) 2008-04-24
JP5202832B2 true JP5202832B2 (en) 2013-06-05

Family

ID=39282539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278987A Active JP5202832B2 (en) 2006-10-12 2006-10-12 Wafer circuit surface protection method and wafer thinning method

Country Status (4)

Country Link
JP (1) JP5202832B2 (en)
KR (1) KR20090057105A (en)
TW (1) TW200826179A (en)
WO (1) WO2008044327A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289809A (en) * 2008-05-27 2009-12-10 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor device
JP5501060B2 (en) * 2009-04-02 2014-05-21 日東電工株式会社 Method for laminating adhesive sheet for protecting semiconductor wafer, and adhesive sheet for protecting semiconductor wafer used in this laminating method
JP5503951B2 (en) * 2009-12-07 2014-05-28 株式会社ディスコ Sticking device
JP5553642B2 (en) * 2010-02-24 2014-07-16 株式会社テラプローブ Manufacturing method of semiconductor device and manufacturing method of thinned substrate
WO2013129561A1 (en) * 2012-03-01 2013-09-06 東京応化工業株式会社 Adhering apparatus
DE102013112245A1 (en) * 2013-11-07 2015-05-07 Siltectra Gmbh Method for fixing solid plates
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
CN106206383A (en) * 2016-09-05 2016-12-07 江苏纳沛斯半导体有限公司 Film forming method and semiconductor structure
JP6906843B2 (en) * 2017-04-28 2021-07-21 株式会社ディスコ Wafer processing method
JP6647267B2 (en) * 2017-11-09 2020-02-14 古河電気工業株式会社 Manufacturing method of semiconductor chip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188129A (en) * 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd Device surface protection structure of device wafer
JP4565804B2 (en) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー Laminate including ground substrate, method for producing the same, method for producing ultrathin substrate using laminate, and apparatus therefor
JP2005116610A (en) * 2003-10-03 2005-04-28 Nitto Denko Corp Processing method of semiconductor wafer, and adhesive sheet for processing semiconductor wafer
JP2006196705A (en) * 2005-01-13 2006-07-27 Tokyo Ohka Kogyo Co Ltd Method for forming circuit element and multilayer circuit element

Also Published As

Publication number Publication date
KR20090057105A (en) 2009-06-03
JP2008098435A (en) 2008-04-24
WO2008044327A1 (en) 2008-04-17
TW200826179A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
JP5202832B2 (en) Wafer circuit surface protection method and wafer thinning method
JP3865184B2 (en) Manufacturing method of semiconductor device
JP4343286B2 (en) Manufacturing method of semiconductor device
JP6385131B2 (en) Wafer processing method
US20120329369A1 (en) Substrate processing method and substrate processing apparatus
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP2001127206A (en) Manufacturing method of chip-scale package and manufacturing method of ic chip
JP6956788B2 (en) Board processing method and board processing system
US20090325467A1 (en) Method of Thinning Wafer and Support plate
TWI546854B (en) The method of grinding
TW201032907A (en) Resin film forming apparatus
JP6037655B2 (en) Adhesive tape application method
JP2012209480A (en) Processing method of electrode-embedded wafer
JP2004288725A (en) Method of manufacturing semiconductor device, sealing member used for method, and feeder of sealing member
KR101536379B1 (en) Method for processing process-target object
TWI324802B (en) Method of thinning wafer
JP2012079910A (en) Processing method of plate-like object
JP2014120583A (en) Method of manufacturing semiconductor device
JP2012079911A (en) Processing method of plate-like object
TW202030806A (en) Method for manufacturing semiconductor device
JP2012119594A (en) Processing method of plate-like object
JP2018206936A (en) Substrate processing system and substrate processing method
WO2021024770A1 (en) Substrate processing method, and substrate processing device
JP2017157679A (en) Manufacturing method of package wafer and package water
JP2008130705A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120704

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Ref document number: 5202832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3