JP5196525B2 - 版数情報保持回路、及び、半導体集積回路 - Google Patents

Description

本発明は、版数情報保持回路及び半導体集積回路に関し、更に詳しくは、版数を示す情報を保持する版数情報保持回路、及び、そのような版数情報保持回路を備える半導体集積回路に関する。

半導体集積回路は、版数管理のために、版数情報を保持するものがある。例えば、ＸＢＸという名称のＬＳＩを考える。このＸＢＸの一部の機能を変更する必要があったとする。機能変更の理由は、例えば性能向上や不具合の修正である。図１１に、修正前後での半導体集積回路を示す。この例では、機能変更により、ＬＳＩ１００の一部の機能Ａ１０１が、機能Ａ’１０２へと変更されている。機能Ａ１０１を機能Ａ’１０２に変更することで、ＸＢＸというＬＳＩ１００の内部を見た場合、機能変更の前後では別のＬＳＩとなる。

しかし、ＸＢＸというＬＳＩ１００が組み込まれたシステムでは、ＸＢＸというＬＳＩ１００が全く別のＬＳＩになったわけではない。システムとして必要とされているＬＳＩ１００の動作が、例えば機能変更理由が性能向上であった場合は性能が向上し、機能変更理由が不具合修正であれば動作が正常になるということである。このような機能変更が行われた場合、ＸＢＸというＬＳＩの名称は、機能変更の前後で変更しないことが一般的である。

ただし、ＬＳＩの名称は同一であっても、機能変更前と後のＬＳＩ１００を区別する必要がある。例えば、機能変更理由が性能向上であった場合は、ＬＳＩ１００が組み込まれたシステムに性能上のバリエーションがあり、上位バージョンでは性能が向上したＸＢＸが必須であれば、搭載されたＸＢＸが機能向上版のＸＢＸであることを確認する必要がある。また、不具合修正により機能変更が行われたケースでは、不具合回避のため、ＸＢＸ搭載システム中で、機能変更前のＸＢＸでは機能Ａに関連する処理を抑止し、変更後のＸＢＸでは抑止を行わないという処置を、ソフトウェア等で切り替える動作を行う。

同一名称で機能が異なるＬＳＩを区分する手段として、ＬＳＩ内部に、そのＬＳＩの版数１０３を保持する方法がある。版数１０３は、外部から参照可能にしておく。図１１の例では、機能変更前では版数１０３を“００００”と定義しておき、機能変更後では、版数１０３を“０００１”とする。この場合、ＸＢＸ搭載システムは、版数１０３を参照することで、版数が“００００”、すなわち、機能Ａ１０１を有するＸＢＸであるか、版数が“０００１”、すなわち、機能Ａ’１０２を有するＸＢＸであるかを判別することができ、版数に応じて、動作を切り替えることができる。このように、ＬＳＩ１００に版数１０３を保持させ、機能の変更に合わせて版数１０３を更新することで、同一名称で機能が異なるＬＳＩを区別できるようになる。

次に、ＬＳＩの機能変更を、配線層の修正によって実現する方法について説明する。図１２に、ＡＳＩＣ ＬＳＩの構造の例を示す。ＬＳＩは、複数の層を有する。これらの層は、下地と配線層との２つに区分できる。図１２では、Ｌａｙｅｒ０が下地であり、Ｌａｙｅｒ１〜４が配線層である。実際には、各レイヤー間を接続する層間配線も存在するが、同図中ではこれを省略している。下地であるＬａｙｅｒ０には、ファンクションブロックと呼ばれるロジックを形成する回路が存在する。これらのロジック回路間を結ぶ配線が引かれるのが、Ｌａｙｅｒ１〜４までの配線層である。配線層は、通常、層ごとに配線が引かれる方向が決まっている。図１２の例では、Ｌａｙｅｒ１とＬａｙｅｒ３がＸ方向用の配線層であり、Ｌａｙｅｒ２とＬａｙｅｒ４とがＹ方向用の配線層である。ＬＳＩの形成に際しては、これらＸ方向の配線用である層と、Ｙ方向の配線用である層とを組み合わせて、配線を行う。

ＬＳＩの製造は、ＬＳＩを構成する複数の層ごとに行われる。製造される層ごとに、製造のためのデータや製造のための機材が存在する。このため、ある特定の層のみ、製造データや製造のための機材を作り変え、それ以外の層については変更せずに、ＬＳＩを修正するということもできる。この方法では、ＬＳＩを全面的に設計し直した場合に比して、設計のための時間やコスト、製造機材の再作成にかかる時間やコストを削減できる。また、例えば、修正前に下地層までを作成した段階で、配線層の作成から修正後の製造機材を使用することで、修正前に製造途中のＬＳＩを、修正後のＬＳＩ製造に利用できるメリットがある。

図１３及び図１４に、機能修正前後のＬＳＩの回路構成の一部を示す。以下、図１３、図１４を参照して、配線層修正により、ＬＳＩの機能変更を行う例を説明する。この機能変更は、論理的な不具合を変更する機能変更である。図１３に示す回路は、論理的な不具合がある状態の回路である。ＯＲ回路２１１は、レジスタＡ２０１の出力とレジスタＢ２０２の出力との論理和をとる。レジスタＤ２０４には、ＯＲ回路２１１が出力する論理和の結果がセットされる。ＡＮＤ回路２１２は、レジスタＢ２０２の出力とレジスタＣ２０３の出力との論理積をとる。レジスタＥ２０５には、ＡＮＤ回路２１２が出力する論理積の結果がセットされる。

図１３に示された論理でＬＳＩが製造された後、論理的な不具合が発見されたとする。不具合の内容は、レジスタＤ２０４にセットされるべきデータは、レジスタＡ２０１の出力とレジスタＢ２０２の出力との論理和の結果ではなく、レジスタＢ２０２の出力とレジスタＣ２０３の出力との論理積の結果と、レジスタＡ２０１の出力との論理和であるという内容である。不具合修正に際しては、レジスタＢ２０２の出力とレジスタＣ２０３の出力との論理積を出力するＡＮＤ回路が必要である。図１３に示す回路には、レジスタＢ２０２の出力とレジスタＣ２０３の出力との論理積を出力するＡＮＤ回路２１２が既に存在しているので、これを利用すればよい。この場合、下地層にＡＮＤ回路を追加することなく、配線修正のみで、不具合修正が可能である。

図１４に、不具合修正後の回路接続の様子を示す。図１３に示す回路との相違は、レジスタＢ２０２とＯＲ回路２１１の入力とを接続する信号線が削除され、ＡＮＤ回路２１２の出力信号線に分岐が設けられ、その分岐点とＯＲ回路２１１の入力とを接続する信号線が追加されている点である。図１３に示す論理から、図１４に示す論理への修正に当たり、レジスタや論理回路を増やす必要はなく、下地層を変更する必要はない。従って、下地層の再設計と製造機材の再作成をする必要はない。つまり、図１３の論理で製造されたＬＳＩの下地を、図１４の論理で製造される下地として利用できる。

半導体集積回路の機能変更に際しては、配線層の再設計にかかる期間とコストとを考慮すると、修正する配線層の数が少ない方法にて修正を行うことが望ましい。特に、近年の製造プロセスの微細化が進むＬＳＩ設計では、各配線層の製造機材であるレチクルの作成に非常に大きなコストがかかるため、修正する配線層が少なくて済むことは、製造原価の低減に直結する。

ここで、配線層の修正によるＬＳＩの機能変更を、できるだけ少ない層数の変更で実現するにあたって問題となるのが、修正要因となった問題箇所の修正以外に、前述の版数情報を更新する必要があることである。例えば、図１２に示した、配線層が４層のＬＳＩにて配線修正による機能変更を行ったケースで、修正の要因であった問題は、Ｌａｙｅｒ３とＬａｙｅｒ４との２層で修正が可能であったとする。この場合でも、版数の更新に際して、Ｌａｙｅｒ１及びＬａｙｅｒ２の修正が必要となれば、修正が必要な層数は、４層となり、修正に必要なコストが増大する。

図１５に、関連技術における版数情報保持回路の構成を示す。版数は、“０”から“１５”までを想定する。版数情報保持回路は、４ビットの情報を保持するためのＨＷレビジョンｂｉｔ０〜ｂｉｔ３を有する。各ＨＷレジビジョンｂｉｔは、Ｆ／Ｆ（フリップフロップ）で構成され、０クランプソース５２又は１クランプソース５０の何れかに接続される。図１５では、各ＨＷレビジョンｂｉｔは、０クランプソース５２に接続されており、ＨＷレビジョンｂｉｔ０〜ｂｉｔ３が出力する４ビットの情報は、“００００”となっている。ＨＷレビジョン出力制御部５３は、ＨＷレビジョンｂｉｔ０〜ｂｉｔ３の値を読み出し、読み出した４ビットの情報に対応する値を、ＬＳＩ内の論理又はＬＳＩ外部に出力する。図１５では、４ビットの情報が“００００”となっているので、版数“０”を出力する。

版数を更新する際には、版数を“１”とする。すなわち、ＨＷレビジョンｂｉｔ３の値を“１”にして、ＨＷレビジョンｂｉｔ０〜ｂｉｔ３が出力する４ビットの情報を“０００１”とする。ＨＷレビジョンｂｉｔ３の値を“１”とするためには、“１”を出力する１クランプソースが必要である。ＲＴＬで記述されたソースを元に、ツールによって回路を合成する現在のＬＳＩ設計で、クランプソースは、ＬＳＩのどの箇所でも存在する可能性が高く、このような修正にあたっては、近傍に存在する他論理用の１クランプソースを利用できることが多い。図１５では、回路近傍に、他論理５１が使用する１クランプソース５０が存在するため、これを利用することができる。

図１６に、版数更新後の版数情報保持回路を示す。図１５に示す状態から、０クランプソース５２とＨＷレビジョンｂｉｔ３とを接続する配線を削除し、代わりに、１クランプソース５０の出力信号配線からの分岐を、ＨＷレビジョンｂｉｔ３に接続する。これにより、ＨＷレビジョン出力制御部５３が読み出す４ビットの情報が“０００１”となり、ＨＷレビジョン出力部５３は、版数“１”を出力する。

上記の例は、版数を“０”から“１”とする更新であるため、接続先を変更する必要があるのはＨＷリビジョンｂｉｔ３の１ビットのみであり、近傍で探すクランプソースは、１クランプソースのみである。しかし、例えば、版数“７”から“８”への更新を考えると、その場合は、“０１１１”から“１０００”へ更新する必要があり、ＨＷレビジョンｂｉｔの全てを修正する必要がある。また、図１５では、０クランプソース５２の出力が各ＨＷレビジョンｂｉｔに共通に接続されているが、これは必ずこのようになるということではなく、全ビットが独立したクランプソースに接続されていることもある。従って、このような版数情報保持回路では、配線層の修正によりＬＳＩの機能変更を、できるだけ少ない層数で実現しようとしても、版数更新の修正層自体を少なくできる保証がない。また、出来上がった回路に応じて版数更新の修正層を決めるため、版数を上げる要因となった機能変更での修正層と同一層を使用して版数修正を行える保証もない。

上記問題に対し、機能変更に際して変更する配線層と同層の配線層を修正することで版数情報の更新が可能な版数情報管理が、特許文献１に記載されている。図１７に、特許文献１に記載の版数情報持回路を示す。この版数情報保持回路は、３つの版数情報設定レジスタ５４と、版数情報エンコード部５６と、版数情報出力部５８とを有する。また、版数情報保持回路は、各版数情報設定レジスタ５４に対応して、０クランプソース５２と、１クランプソース５０とを有する。初期状態、つまり、版数“０”の状態では、各版数情報設定レジスタ５４を０クランプソース５２に接続する。１クランプソース５０については、入力回路５５に接続しておく。

版数情報エンコード部５６は、３つの版数情報設定レジスタ５４の値の組合せ（ｒ１、ｒ２、ｒ３）に応じた２ビットのデータ（ｂ０、ｂ１）を出力する。版数情報エンコード部５６における入力データ（ｒ１、ｒ２、ｒ３）と、出力データ（ｂ０、ｂ１）との組合せを図１８に示す。図１８において、Ｄ．Ｃ．は、Ｄｏｎ’ｔ Ｃａｒｅを表し、入力値に依存しないことを示している。初期状態では、各版数情報設定レジスタ５４は０クランプソース５２に接続されているため、版数情報エンコード部５６は、ｂ０＝０、ｂ１＝０を出力する。版数情報出力部５８は、版数情報エンコード部５６が出力する２ビットのデータ“００”を、版数情報記憶レジスタ５７を介して受け取り、“００”に対応する版数情報“０”を出力する。

ＬＳＩの機能変更に伴い、版数情報を更新するときは、版数情報設定レジスタ５４の接続先を、０クランプソース５２から１クランプソース５０に変更する。ＬＳＩの機能変更を配線層の修正によって行う場合に、機能変更及び版数情報の更新を、できるだけ少ない配線層数で実現するためには、機能変更にどの配線層を用いたとしても、その層と同層で、版数情報の更新を行うことを保証する必要がある。そこで、０クランプソース５２と版数情報設定レジスタ５４との間の配線、及び、１クランプソース５０と入力回路５５との間の配線は、互いに平行で、かつ、配線層の全ての層を用いて配線する。このようにすることで、どの層においても、版数情報設定レジスタ５４の接続先を、０クランプソース５２から１クランプソース５０に切り換えることができる。

例えば、配線層の層数が４層であるときは、０クランプソース５２から、第１層、第２層、第３層、第４層の配線により、配線を第４層まで持ち上げ、その後、第３層、第２層、第１層の配線により、版数情報設定レジスタ５４に接続する。また、１クランプソース５０から、第１層、第２層、第３層、第４層の配線により、配線を第４層まで持ち上げ、その後、第３層、第２層、第１層の配線により、入力回路５５に接続する。このとき、各層にて、０クランプソース５２から版数情報設定レジスタ５４までの配線と、１クランプソース５０から入力回路５５までの配線と平行になるように配線する。

ＬＳＩの機能修正に伴って、版数情報を更新する際には、任意の配線層にて、０クランプソース５２から版数情報設定レジスタ５４までの配線、及び、１クランプソース５０から入力回路５５までの配線を切断し、当該配線層で配線を繋ぎ換えることで、版数情報設定レジスタ５４の接続先を１クランプソース５０に変更し、入力回路５５の接続先を０クランプソース５２に変更する。例えば、ｒ１に対応する版数情報設定レジスタ５４の接続先を、１クランプソース５０に切り換える。この場合、版数情報エンコード部５６は、ｂ０＝０、ｂ１＝１を出力し、版数情報出力部５８は、“０１”に対応した版数情報“１”を出力する。その後、ＬＳＩの更なる機能修正があり、ｒ２に対応する版数情報設定レジスタ５４の接続先が１クランプソース５０に切り換えられると、版数情報エンコード部５６は、ｂ０＝１、ｂ１＝０を出力し、版数情報出力部５８は、“１０”に対応した版数情報“２”を出力する。

特許文献１では、０クランプソース５２から版数情報設定レジスタ５４までの配線と、１クランプソース５０から入力回路５５までの配線とを、互いに平行で、かつ、配線層の全ての層を用いて配線している。このため、任意の１つの配線層の配線を修正することで、版数情報設定レジスタ５４の接続先を、０クランプソース５２から１クランプソース５０に切り換えることができる。従って、配線層を修正することでＬＳＩの機能変更を行う際に、機能変更によって修正することが必要になった配線層を用いて、版数情報を更新することが可能である。

特開２００５−１１６９０２号公報

特許文献１では、版数情報設定レジスタ５４の値の組合せと、版数情報（２ビットのデータｂ０、ｂ１）との組合せは、下地層に形成された版数情報エンコード部５６によって決定される。このため、版数情報エンコード部５６に作りこまれた版数情報以外の版数を生成することはできず、汎用性が低い。例えば、途中の版から、版数情報保持回路を搭載するような場合は、その版に合わせて、版数情報エンコード部５６を作成する必要がある。従って、例えば、初期の版数として版数“０”を設定した版数情報エンコード部５６を有する版数情報保持回路は、版数“０”のＬＳＩにしか搭載することができず、様々な版数のＬＳＩで使い回すことができない。

本発明は、任意の初期版数からの版数変更が可能な版数情報保持回路、及び、そのような版数情報保持回路を有する半導体集積回路を提供することを目的とする。

上記目的を達成するために、本発明の版数情報保持回路は、半導体集積回路に搭載される版数情報保持回路であって、初期版数を出力する初期版数情報部と、前記初期版数に所定数を加算した版数を出力する加算器と、選択情報を保持する条件設定部の出力に従って、前記初期版数情報部の出力又は前記加算器が出力する版数の何れかを出力する版数出力部とを備えることを特徴とする。

本発明の版数情報保持回路は、半導体集積回路に搭載される版数情報保持回路であって、初期版数を出力する初期版数情報部と、Ｎを２以上の自然数として、前記初期版数に、それぞれ１〜Ｎを加算する第１〜第Ｎの加算器と、第１〜第Ｎの選択情報を保持する第１〜第Ｎの条件設定部の出力に従って、前記初期版数、又は、前記第１〜第Ｎの加算器の出力のうちの何れかを出力する版数出力部とを備えることを特徴とする。

本発明の版数情報保持回路は、半導体集積回路に搭載される版数情報保持回路であって、初期版数を出力する初期版数情報部と、Ｎを２以上の自然数として、それぞれが第１〜第Ｎの選択情報を保持する第１〜第Ｎの条件設定部の出力に応じて、前記初期版数に、１〜Ｎを加算した版数を出力する加算器とを備えることを特徴とする。

本発明の半導体集積回路は、上記本発明の版数情報保持回路を有することを特徴とする。

本発明の版数情報保持回路では、任意の初期版数からの版数変更が可能である。

以下、図面を参照し、本発明の実施の形態を詳細に説明する。図１は、本発明の第１実施形態の版数情報保持回路を示している。版数情報保持回路は、４ビットの初期版数情報（ＨＷレビジョンｂｉｔ０〜ｂｉｔ３）１３と、加算器２０と、セレクタ２１と、セレクト条件保持ＦＦ１２と、ＨＷレビジョン出力制御部２２とを有する。本実施形態では、版数情報保持回路が出力する版数として、“０”から“１５”までの値を想定し、ＨＷレビジョン出力制御部２２に入力するＨＷレビジョンのビット数を、４ビットとしている。版数情報保持回路は、半導体集積回路に搭載され、版数情報を出力する。

初期版数情報１３は、ＦＦで構成される４つのＨＷレビジョンｂｉｔ０〜３を有し、初期版数を出力する。初期版数情報１３の各ＨＷレビジョンｂｉｔは、０クランプソース１０又は１クランプソース１１に接続される。図１では、初期版数情報１３が出力する初期版数を“０”（２進表記“００００”）とするため、各ＨＷレビジョンｂｉｔを、０クランプソース１７に接続している。初期版数は、“０”には限られず、任意の値を設定可能である。例えば、初期版数を“７”（２進表記“０１１１”）とする場合は、ＨＷレビジョンｂｉｔ０を０クランプソース１７に接続し、ＨＷレジビジョンｂｉｔ１〜ｂｉｔ３を近傍にある１クランプソースに接続すればよい。

加算器２０は、初期版数情報１３の出力値に所定数を加えて出力する。通常、版数の更新では更新前の版数に１を加えた版数が更新後の版数となるので、加算器２０にて加算する所定数は「１」とすればよい。加算器２０は、例えば、初期版数情報１３の出力値が２進表記で“００００”のときは、“０００１”を出力する。セレクタ２１とＨＷレビジョン出力制御部２２とは、版数出力部を構成する。セレクタ２１は、初期版数情報１３の出力値と、加算器２０の出力値とを入力し、何れかを選択して出力する。セレクト条件保持ＦＦ１２は、０クランプソース１０又は１クランプソース１１に接続される。セレクタ２１は、セレクト条件保持ＦＦ１２の出力が“１”であるか、“０”であるかに応じて、入力する２つの値のうちの何れを選択するかを決定する。ＨＷレビジョン出力制御部２２は、セレクタ２１を介して入力する初期版数情報１３の出力値、又は、加算器２０の出力値に基づく版数（ＨＷレビジョン）を、版数値を使用する論理部や、半導体集積回路外部に出力する。

図１の例では、セレクタ２１は、セレクト条件保持ＦＦ１２の出力が“０”のとき、初期版数情報１３の出力値を選択し、セレクト条件保持ＦＦ１２の出力が“１”のとき、加算器２０の出力を選択する。版数値の修正を行わない初期状態では、セレクタ２１が初期版数情報１３を出力するように、セレクト条件保持ＦＦ１２を、配線１４を介して０クランプソース１０に接続する。１クランプソース１１については、出力配線１５のみ行い、接続先はオープンにする。この状態では、ＨＷレビジョン出力制御部２２は、初期版数情報１３の出力値“００００”に対応する版数“０”を出力する。

図２に、配線修正により、ＬＳＩの版数情報を更新した後の版数情報保持回路を示す。版数情報の更新に際しては、セレクト条件保持ＦＦ１２の出力値を“１”とするために、セレクト条件保持ＦＦ１２と０クランプソース１０とを接続する配線を切断し、セレクト条件保持ＦＦ１２を、１クランプソース１１の出力配線に接続する。０クランプソース１０については、出力配線をオープンとする。セレクト条件保持ＦＦ１２の出力値が“１”となることで、セレクタ２１は、加算器２０の出力値“０００１”を、ＨＷレビジョン出力制御部２２に出力する。ＨＷレビジョン出力制御部２２が、セレクタ２１を介して入力する“０００１”に対応した版数“１”を出力することで、版数が更新される。

図３に、配線修正前の０クランプソース１０の出力配線と、１クランプソース１１の出力配線とを示す。０クランプソース１０の出力配線１４は、複数の配線層の配線をビアプラグで接続した第１の配線グループの配線を構成し、セレクト条件保持ＦＦ１２に、０クランプソース１０が出力する電位（第１の電位）を与える。１クランプソース１１の出力配線１５は、０クランプソース１０の出力配線１４と同様に、複数の配線層の配線をビアプラグで接続した第２の配線グループの配線を構成する。１クランプソース１１の出力配線１５には、１クランプソース１１の出力電位（第２の電位）が印加されるものの、出力（接続先）はオープンとなっている。

０クランプソース１０の出力配線１４と、１クランプソース１１の出力配線１５とは、版数の修正に際して、セレクト条件保持ＦＦ１２の接続先を０クランプソース１０から１クランプソース１１へ変更することを考慮して、互いに平行に配置する。また、セレクト条件保持ＦＦ１２の接続先の切り替えに際して、何れの配線層を用いても接続切替えが可能となるように、全ての配線層を使用して配線される。ここで、「全ての配線層」とは、半導体集積回路の設計にてユーザが任意に配線を引くことができる配線層（ユーザ配線）の全ての意味である。電源配線を行う配線層や、クロック分配を行う配線層などの固定的に使用される配線層については、その層に、０クランプソース１０の出力配線１４及び１クランプソース１１の出力配線１５を通しておく必要はない。

図３では、配線層数を４層としている。各配線層は、配線方向が決まっている。図３では、第１層（Ｌａｙｅｒ１）及び第３層（Ｌａｙｅｒ３）は、Ｙ方向に配線する配線層であり、第２層（Ｌａｙｅｒ２）及び第４層（Ｌａｙｅｒ４）は、Ｘ方向に配線する配線層である。図３に中に示す点線（グリッド）は、レイアウト設計において、配線を引くことが可能な位置を示している。平行に配置された０クランプソース１０の出力配線１４及び１クランプソースの出力配線１５は、各層に少なくとも１箇所は、配線修正を考慮して、図３中に楕円で示す箇所のように、配線可能な位置を示す点線を少なくとも２つ横切る配線長で配線される部分を有する。

図４〜図７に、それぞれ、配線修正後の０クランプソース１０の出力配線と、１クランプソース１１の出力配線とを示す。セレクト条件保持ＦＦ１２の接続先切り換えは、４層の配線層のうちの任意の一層で行う。図４は、第１層にて配線修正を行う例である。配線修正では、１クランプソース１１の出力配線１５（図３）を、第１層にて、配線１５−１と配線１５−２との２つに分ける。０クランプソース１０の出力配線１４についても同様に、第１層にて、配線１４−１と配線１４−２との２つに分ける。第１層における配線１４、１５の分割は、配線修正を考慮した配線長で配線されている部分（図３中に楕円で囲む部分）で行う。

第１層にて、２つに分割した配線部分同士を接続し、第１の配線グループから第２の配線グループへの折り返し部分、及び、第２の配線グループから第１の配線グループへの折り返し部分を形成する。より詳細には、１クランプソース１１に接続された配線１５−１と、セレクト条件保持ＦＦ１２に接続された配線１４−１とを、Ｘ方向の配線１６−１で接続して、折り返し部分を形成する。これにより、１クランプソース１１とセレクト条件保持ＦＦ１２とが、第１層の配線１５−１、１６−１、１４−１により接続される。また、分割された残りの配線１５−２と配線１４−２とを、Ｘ方向の配線１６−２で接続する。このようにすることで、配線１４−２、１６−２、１５−２で構成される０クランプソース１０の出力配線は、オープンとなる。なお、配線１５−２と配線１４−２とを、配線１６−２で接続するのは、配線１５−２がフローティング状態となることを防ぐためである。

図５に、第２層にて配線修正を行う例を示す。図４との相違は、第２層にて、０クランプソース１０の出力配線１４及び１クランプソース１１の出力配線１５を２つに分割し、Ｙ方向に延びる第２層の配線１６−１、１６−２にて、配線１４−１と配線１５−１、及び、配線１４−２と配線１５−２をそれぞれ接続する点である。図６は、第３層にて配線修正を行う例であり、図７は、第４層にて配線修正を行う例である。何れの例においても、特定の１つの層のみの変更で、セレクト条件保持ＦＦ１２と１クランプソース１１とを接続でき、０クランプソース１０の出力をオープンにできる。

本実施形態では、セレクタ２１により、初期版数情報１３が出力する値と、初期版数情報１３が出力する値に加算器２０にて１加えた値とを、ＨＷレビジョン出力制御部２２に切り換えて入力する。初期版数情報１３は、各ＨＷレビジョンｂｉｔの値の組合せにより、任意の値を設定可能である。本実施形態では、セレクタ２１のセレクト条件を定めるセレクト条件保持ＦＦ１２の値を切り換えることで、任意の初期版数から、版数を１つ上げることができ、汎用性の高い版数情報保持回路を実現できる。すなわち、初期版数情報１３を所望の版数に設定することで、版数“０”から“１”への更新や、版数“７”から“８”への更新に対応することができ、修正前の版数値がどのような場合であっても、版数情報の変更が可能な、汎用性の高い版数情報保持回路を実現できる。

また、本実施形態では、初期状態では、セレクト条件保持ＦＦ１２から０クランプソース１０までの配線と、１クランプソース１１の出力配線とを、互いに平行に、かつ、全ての配線層を用いて配線している。このようにすることで、複数ある配線層のうちの任意の１の配線修正により、セレクト条件保持ＦＦ１２の接続先を切り換えることができる。従って、配線層における配線修正によりＬＳＩの機能変更を行う際に、版数情報の更新に使用する配線層を、版数を上げる要因となったＬＳＩの機能変更で修正する配線層と同じ配線層とすることができ、版数情報の更新を、低コストで実現できる。

図８は、本発明の第２実施形態の版数情報保持回路を示している。第１実施形態では、１回の版数更新を想定している。本実施形態では、複数回の版数更新に対応可能とする。本実施形態の版数情報保持回路は、第１実施形態の構成に加えて、初期版数情報１３の出力値に「２」を加えて出力する加算器２０ｂと、セレクト条件保持ＦＦ１２ｂの出力値に応じてセレクタ２１ａの出力と加算器２０ｂの出力とを切り換えて出力するセレクタ２１ｂを備える。セレクト条件保持ＦＦ１２ｂと０クランプソース１０ｂと間の配線１４ｂ、及び、１クランプソース１１ｂの出力配線１５ｂは、第１実施形態で説明した、セレクト条件保持ＦＦ１２と０クランプソース１０までの間の配線１４、及び、１クランプソース１１の出力配線１５と同様に、互いに平行で、かつ、全ての配線層を通るように配線されている（図３）。

セレクタ２１ｂは、セレクト条件保持ＦＦ１２ｂが０クランプソース１０ｂに接続されているときはセレクタ２１ａの出力を出力し、セレクト条件保持ＦＦ１２ｂが１クランプソース１１ｂに接続されているときは加算器２０ｂの出力を出力する。ＬＳＩの機能修正に伴って、版数を“２”に更新するときは、セレクト条件保持ＦＦ１２ｂの接続先を、０クランプソース１０ｂから１クランプソース１１ｂに切り換える。この切り換えは、版数を“０”から“１”に更新する際と同様に、配線層中の任意の１層で、０クランプソース１０ｂからセレクト条件保持ＦＦ１２ｂまでの配線と、１クランプソース１１ｂの出力配線とを繋ぎ換えることで実現できる。

版数を、初期版数情報１３の出力値に２を加えた値、すなわち、版数を“２”に更新するとき、セレクト条件保持ＦＦ１２ａの接続先は、０クランプソース１０ａであっても１クランプソース１１ａであってもよい。これは、セレクト条件保持ＦＦ１２ｂが“１”を出力するときは、セレクタ２１ａが初期版数情報１３の出力と加算器２０ａの出力の何れを出力していたとしても、セレクタ２１ｂから、加算器２０ｂの出力が出力されるからである。従って、前回の版数更新にて、セレクト条件保持ＦＦ１２ａの接続先が１クランプソース１１ａに切り換えられているときでも、セレクト条件保持ＦＦ１２ａの接続先を０クランプソース１０ａに戻すことなく、版数を“２”に更新できる。なお、ここでは、版数を２つ上げることを想定したが、加算器２０、セレクタ２１、及び、セレクト条件保持ＦＦ１２の数を増加させることで、版数を３つ以上あげることもできる。

図９は、本発明の第３実施形態の版数情報保持回路を示している。本実施形態では、加算値を変更可能な加算器を用いて、版数を更新する。加算器２３は、セレクト条件保持ＦＦ１２ａ〜１２ｄの値の組合せに応じて、初期版数情報１３の出力に、０〜４の何れかを加算して出力する。セレクト条件保持ＦＦ１２ａ〜１２ｄと０クランプソース１０ａ〜１０ｄと間の配線１４ａ〜１４ｄ、及び、１クランプソース１１ａ〜１１ｄの出力配線１５ａ〜１５ｄは、第１実施形態で説明した、セレクト条件保持ＦＦ１２と０クランプソース１０までの間の配線１４、及び、１クランプソース１１の出力配線１５と同様に、互いに平行で、かつ、全ての配線層を通るように配線されている（図３）。

図１０に、各セレクト条件保持ＦＦの値の組合せと、加算値との関係を示す。同図における「＊」は、値が０か１かに依存しないことを示している。加算器２３は、セレクト条件保持ＦＦ１２ａ〜１２ｄの出力が全て「０」のときは、加算値を「０」とし、初期版数情報１３が出力する初期版数を、そのままＨＷレビジョン出力制御部２２に出力する。加算器２３は、セレクト条件保持ＦＦ１２ａの出力のみが「１」で、その他のセレクト条件保持ＦＦ１２ｂ〜１２ｄの出力が全て「０」のときは、加算値を「１」として、初期版数に１を加えた値を、ＨＷレビジョン出力制御部２２に出力する。セレクト条件保持ＦＦ１２ｂの出力が「１」で、セレクト条件保持ＦＦ１２ｃ、１２ｄの出力が「０」のときは、加算値を「２」として、初期版数に２を加えた値を、ＨＷレビジョン出力制御部２２に出力する。

加算器２３にて加算する値と、セレクト条件保持ＦＦ１２ａ〜１２ｄの値の組合せでは、加算値が大きい側に対応するセレクト条件保持ＦＦを優先する。例えば、加算値を「４」とすべく、セレクト条件保持ＦＦ１２ｄの値を「１」としたときは、他のセレクト条件保持ＦＦ１２ａ〜１２ｃの値がどのような値であっても、加算値は「４」とする。このように、加算値が大きい側に対応するセレクト条件保持ＦＦを優先することで、加算値が大きくなるように、セレクト条件保持ＦＦの接続先を繋ぎ換える修正を行う際に、既に行った配線修正を、元の状態に戻す必要がなくなる。

初期状態では、セレクト条件保持ＦＦ１２ａ〜１２ｄは、それぞれ０クランプソース１０ａ〜１０ｄに接続される。この状態では、加算器２３は、初期版数情報１３が出力する初期版数「０」に、換算値「０」を加算した「０」を出力する。版数を１つ上げて“１”とする場合は、セレクト条件保持ＦＦ１２ａの接続先を、１クランプソース１１ａに切り換える。この接続先の切り換えは、第１実施形態で説明したように、配線層中の任意の１層で実現できる。加算器２３は、セレクト条件保持ＦＦ１２ａの出力が“１”、セレクト条件保持ＦＦ１２ｂ〜１２ｄの出力が“０”となることで、加算値を“１”とし、初期版数“０”に１を加算した“１”（２進表記で０００１）を、ＨＷレビジョン出力制御部２２に出力する。これにより、版数が“１”に更新される。

以上、本発明をその好適な実施形態に基づいて説明したが、本発明の版数情報保持回路、及び、半導体集積回路は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。

本発明の第１実施形態の版数情報保持回路を示すブロック図。 ＬＳＩの版数情報を更新した後の版数情報保持回路を示すブロック図。 配線修正前の０クランプソースの出力配線と、１クランプソースの出力配線とを示す図。 配線修正後の０クランプソースの出力配線と、１クランプソースの出力配線とを示す図。 配線修正後の０クランプソースの出力配線と、１クランプソースの出力配線とを示す図。 配線修正後の０クランプソースの出力配線と、１クランプソースの出力配線とを示す図。 配線修正後の０クランプソースの出力配線と、１クランプソースの出力配線とを示す図。 本発明の第２実施形態の版数情報保持回路を示すブロック図。 本発明の第３実施形態の版数情報保持回路を示すブロック図。 各セレクト条件保持ＦＦの値の組合せと、加算値との関係を示す表。 修正前後での半導体集積回路を示すブロック図。 ＡＳＩＣ ＬＳＩの構造の例を示す図。 機能修正前のＬＳＩの回路構成の一部を示すブロック図。 機能修正後のＬＳＩの回路構成の一部を示すブロック図。 関連技術における版数情報保持回路の構成を示すブロック図。 版数更新後の版数情報保持回路を示すブロック図。 特許文献１に記載の版数情報保持回路を示すブロック図。 版数情報エンコード部における入力データと、出力データとの組合せを示す表。

符号の説明

１０、１７：０クランプソース
１１：１クランプソース
１２：セレクト条件保持ＦＦ
１３：初期版数情報
１４、１５：出力配線
１６：配線
２０、２３：加算器
２１：セレクタ
２２：ＨＷレビジョン出力制御部

Claims (7)

1. 半導体集積回路に搭載される版数情報保持回路であって、
   初期版数を出力する初期版数情報部と、
   前記初期版数に所定数を加算した版数を出力する加算器と、
   選択情報を保持する条件設定部の出力に従って、前記初期版数情報部の出力又は前記加算器が出力する版数の何れかを出力する版数出力部とを備えることを特徴とする版数情報保持回路。
2. 半導体集積回路に搭載される版数情報保持回路であって、
   初期版数を出力する初期版数情報部と、
   Ｎを２以上の自然数として、前記初期版数に、それぞれ１〜Ｎを加算する第１〜第Ｎの加算器と、
   それぞれが第１〜第Ｎの選択情報を保持する第１〜第Ｎの条件設定部の出力に従って、前記初期版数、又は、前記第１〜第Ｎの加算器の出力のうちの何れかを出力する版数出力部とを備えることを特徴とする版数情報保持回路。
3. 前記版数出力部が、第１〜第Ｎのセレクタを有し、
   前記第１のセレクタは、前記第１の条件設定部の出力に従って、前記初期版数、又は、前記第１の加算器の出力を出力し、第ｉ（ｉは２〜Ｎの整数）のセレクタは、第ｉの条件設定部の出力に従って、前記第ｉの加算器の出力、又は、第（ｉ−１）のセレクタの出力を出力する、請求項２に記載の版数情報保持回路。
4. 半導体集積回路に搭載される版数情報保持回路であって、
   初期版数を出力する初期版数情報部と、
   Ｎを２以上の自然数として、それぞれが第１〜第Ｎの選択情報を保持する第１〜第Ｎの条件設定部の出力に応じて、前記初期版数に、１〜Ｎを加算した版数を出力する加算器とを備えることを特徴とする版数情報保持回路。
5. 前記条件設定部が、
   それぞれが複数層の配線層の配線を含む第１及び第２の配線グループによって構成され、各配線グループ内では、隣接する配線層の配線が順次にビアプラグによって接続されており、
   第１の配線グループ内の配線と、第２の配線グループ内の配線とが各配線層内では互いにほぼ平行に延在しており、第１の配線グループ内の配線の一端は第１の電位に固定され、かつ、他端は出力端を構成し、第２の配線グループ内の配線の一端は第２の電位に固定され、かつ、他端は開放されており、
   前記出力端から前記第１の電位を出力することを特徴とする、請求項１〜４の何れか一に記載の版数情報保持回路。
6. 前記条件設定部が、
   それぞれが複数層の配線層の配線を含む第１及び第２の配線グループによって構成され、各配線グループ内では、隣接する配線層の配線が順次にビアプラグによって接続されており、
   第１の配線グループ内の配線と、第２の配線グループ内の配線とが各配線層内では互いにほぼ平行に延在しており、第１の配線グループ内の配線の一端は第１の電位に固定され、かつ、他端は出力端を構成し、第２の配線グループ内の配線の一端は第２の電位に固定され、かつ、他端は開放されており、
   前記複数層の配線層のうちの１層にて、各配線グループ内の配線がそれぞれ２つに分割され、第１の配線グループの分割された配線の各分割端と第２の配線グループの分割された配線の対応する各分割端とが互いに接続されて、第１の配線グループから第２の配線グループに折り返す折り返し部分、及び、第２の配線グループから第１の配線グループに折り返す折り返し部分が形成され、
   前記出力端から前記第２の電位を出力することを特徴とする、請求項１〜４の何れか一に記載の版数情報保持回路。
7. 請求項１〜６の何れか一に記載の版数情報保持回路を有することを特徴とする半導体集積回路。

Images