JP5185167B2 - ジッタ検出回路およびジッタ検出方法 - Google Patents
ジッタ検出回路およびジッタ検出方法 Download PDFInfo
- Publication number
- JP5185167B2 JP5185167B2 JP2009059975A JP2009059975A JP5185167B2 JP 5185167 B2 JP5185167 B2 JP 5185167B2 JP 2009059975 A JP2009059975 A JP 2009059975A JP 2009059975 A JP2009059975 A JP 2009059975A JP 5185167 B2 JP5185167 B2 JP 5185167B2
- Authority
- JP
- Japan
- Prior art keywords
- jitter
- unit
- signal
- clock signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
次に、本実施形態に係るジッタ検出回路を搭載する伝送装置の入力信号処理部について詳しく説明する。図1は第1の実施形態に係るジッタ検出回路100を搭載する入力信号処理部の構成図である。図1において、(3−1)は伝送装置の入力信号、(3−2)は信号受信部、(3−3)は入力断検出部、(3−4)はクロック抽出部、(3−5)はフレーム同期外れ検出部、(3−6)はエラー検出部、(3−7)は伝送装置の内部処理回路(不図示)への出力信号である。ここで、伝送装置の入力信号(3−1)と、信号受信部(3−2)と、入力断検出部(3−3)と、クロック抽出部(3−4)と、フレーム同期外れ検出部(3−5)と、エラー検出部(3−6)と、伝送装置の内部処理回路(不図示)への出力信号(3−7)とは、図7で説明した従来の伝送装置の入力信号処理部の入力信号(1−1),信号受信部(1−2),入力断検出部(1−3),クロック抽出部(1−4),フレーム同期外れ検出部(1−5),エラー検出部(1−6)および出力信号(1−7)と同じものなので、重複する説明は省略する。
次に、本実施形態に係るジッタ検出回路を搭載する伝送装置の出力信号処理部について詳しく説明する。図3は第2の実施形態に係るジッタ検出回路100aを搭載する出力信号処理部の構成図である。図3において、(5−1)は伝送装置の内部処理回路(不図示)からの出力信号、(5−2)は内部処理回路からの出力クロック生成用の制御信号、(5−3)は出力クロック生成部、(5−4)は信号送信部、(5−5)は伝送路への出力信号である。ここで、伝送装置の出力信号(5−1)と、出力クロック生成用の制御信号(5−2)と、出力クロック生成部(5−3)と、信号送信部(5−4)と、伝送路への出力信号(5−5)とは、図8で説明した従来の伝送装置の出力信号処理部の伝送装置の出力信号(2−1)と、出力クロック生成用の制御信号(2−2)と、出力クロック生成部(2−3)と、信号送信部(2−4)と、伝送路への出力信号(2−5)と同じものなので、重複する説明は省略する。
次に、本実施形態に係るジッタ検出回路について、具体的な複数のジッタ周波数を規定した場合の例を挙げて説明する。
(1)は、8kHz以上のジッタ周波数で0.05UIp−p以上のジッタ量を検出。
(2)は、3kHz以上のジッタ周波数で0.13UIp−p以上のジッタ量を検出。
(3)は、1kHz以上のジッタ周波数で0.43UIp−p以上のジッタ量を検出。
(4)は、500Hz以上のジッタ周波数で0.90UIp−p以上のジッタ量を検出。
(5)は、200Hz以上のジッタ周波数で2.00UIp−p以上のジッタ量を検出。
(6)は、10Hz以上のジッタ周波数で2.00UIp−p以上のジッタ量を検出。
(151),(152),(153),(161),(162),(163),(171),(172),(173),(174),(175),(176)・・・ジッタ検出ブロック
(1−1),(3−1)・・・入力信号
(1−2),(3−1)・・・信号受信部
(1−3),(3−1)・・・入力断検出部
(1−4),(3−4)・・・クロック抽出部
(1−5),(3−4)・・・フレーム同期外れ検出部
(1−6),(3−4)・・・エラー検出部
(2−1),(5−1)・・・出力信号
(2−2),(5−2)・・・制御信号
(2−3),(5−3)・・・出力クロック生成部
(2−4),(5−4)・・・信号送信部
(2−5),(5−5)・・・出力信号
(3−101),(5−101),(8−101)・・・内部自走クロック源
(3−110),(3−120),(3−130),(5−110),(5−120),(5−130),(8−110),(8−120),(8−130),(8−140),(8−150),(8−160)・・・分周部
(3−111),(3−121),(3−131),(5−111),(5−121),(5−131),(8−111),(8−121),(8−131),(8−141),(8−151),(8−161)カウンタ部
(3−112),(3−122),(3−132),(5−112),(5−122),(5−132),(8−112),(8−122),(8−132),(8−142),(8−152),(8−162)・・・保持部
(3−113),(3−123),(3−133),(5−113),(5−123),(5−133),(8−113),(8−123),(8−133),(8−143),(8−153),(8−163)・・・比較部
(3−102),(5−102),(8−102)・・・論理和
(8−103)・・・アラーム延長部
Claims (6)
- クロック信号のジッタ異常を検出するジッタ異常検出回路において、
前記クロック信号を複数の周波数に分周する複数の分周部と、
前記クロック信号より周波数の高い高速クロック信号を発生する高速クロック信号発生部と、
前記複数の分周部の出力信号の各1周期分の期間を前記高速クロック信号でカウントする複数のカウンタ部と、
前記複数のカウンタ部がカウントするカウント値を、前記分周部の出力信号の1周期分の時間、保持する複数の保持部と、
前記複数の保持部に保持された1周期前のカウント値と当該保持部に対応する前記カウンタ部が出力する最新のカウント値との差が予め指定した閾値以上である場合にジッタ異常を検出する検出部と
を有することを特徴とするジッタ異常検出回路。 - 請求項1に記載のジッタ異常検出回路において、
外部から送られてくる伝送信号を受信する信号受信部と、
前記信号受信部が受信した伝送信号からクロック信号を抽出するクロック抽出部と
を更に設け、
前記複数の分周部は、前記クロック抽出部が抽出したクロック信号を複数の周波数に分周することを特徴とするジッタ異常検出回路。 - 請求項1に記載のジッタ異常検出回路において、
クロック信号を発生する送信クロック信号生成部と、
前記送信クロック信号生成部が生成したクロック信号で伝送信号を外部に送信する信号送信部と
を更に設け、
前記複数の分周部は、前記送信クロック信号生成部が生成したクロック信号を複数の周波数に分周することを特徴とするジッタ異常検出回路。 - クロック信号のジッタ異常を検出するジッタ異常検出方法において、
前記クロック信号を複数の分周部で複数の周波数に分周する分周処理と、
前記クロック信号より周波数の高い高速クロック信号で前記複数の分周部の出力信号の各1周期分の期間をそれぞれカウントするカウンタ処理と、
前記分周部の出力信号の1周期前のカウント値と最新のカウント値との差が予め指定した閾値以上である場合にジッタ異常を検出する検出処理と
を有することを特徴とするジッタ異常検出方法。 - 請求項4に記載のジッタ異常検出方法において、
前記分周処理は、外部から送られてくる伝送信号を受信する信号受信部が受信した伝送信号から抽出したクロック信号を前記複数の分周部で複数の周波数に分周することを特徴とするジッタ異常検出方法。 - 請求項4に記載のジッタ異常検出方法において、
前記分周処理は、伝送信号を外部に送信する信号送信部に供給するクロック信号生成部が生成したクロック信号を前記複数の分周部で複数の周波数に分周することを特徴とするジッタ異常検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059975A JP5185167B2 (ja) | 2009-03-12 | 2009-03-12 | ジッタ検出回路およびジッタ検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059975A JP5185167B2 (ja) | 2009-03-12 | 2009-03-12 | ジッタ検出回路およびジッタ検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010213224A JP2010213224A (ja) | 2010-09-24 |
JP5185167B2 true JP5185167B2 (ja) | 2013-04-17 |
Family
ID=42972897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009059975A Expired - Fee Related JP5185167B2 (ja) | 2009-03-12 | 2009-03-12 | ジッタ検出回路およびジッタ検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5185167B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5829448B2 (ja) * | 2011-07-25 | 2015-12-09 | Necプラットフォームズ株式会社 | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
CN112485458A (zh) * | 2020-12-11 | 2021-03-12 | 江苏新能源汽车研究院有限公司 | 一种新能源车辆动力源转速异常抖动的检测方法 |
CN114726367B (zh) * | 2022-06-02 | 2022-08-23 | 上海泰矽微电子有限公司 | 一种基于门控的低抖动时钟分频电路及控制方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04168824A (ja) * | 1990-10-31 | 1992-06-17 | Nec Corp | 位相同期発振回路 |
JPH05218857A (ja) * | 1992-02-04 | 1993-08-27 | Nec Eng Ltd | クロック信号引き込み変動監視回路 |
JP3277324B2 (ja) * | 1999-02-09 | 2002-04-22 | アンリツ株式会社 | ジッタ測定装置 |
JP3277325B2 (ja) * | 1999-02-09 | 2002-04-22 | アンリツ株式会社 | ジッタ伝達特性測定装置 |
US6650719B1 (en) * | 2000-07-19 | 2003-11-18 | Tektronix, Inc. | MPEG PCR jitter, frequency offset and drift rate measurements |
JP3886392B2 (ja) * | 2002-02-20 | 2007-02-28 | Necエンジニアリング株式会社 | クロック再生回路 |
JP4805547B2 (ja) * | 2004-03-19 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 位相同期回路のジッタ検出回路 |
JP4382591B2 (ja) * | 2004-06-28 | 2009-12-16 | 日本電気通信システム株式会社 | Pll回路、pll回路の位相調整方法及びプログラム |
JP2008219433A (ja) * | 2007-03-02 | 2008-09-18 | Hitachi Communication Technologies Ltd | シンボルクロック再生装置および復調器 |
-
2009
- 2009-03-12 JP JP2009059975A patent/JP5185167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010213224A (ja) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185167B2 (ja) | ジッタ検出回路およびジッタ検出方法 | |
CN107112985A (zh) | 一种用于检测信号丢失的***和方法 | |
JP2008118297A (ja) | デジタルビデオデータ検査システム及び半導体装置 | |
EP3843292A2 (en) | Transponder based active monitoring of optical networks | |
JP2021153226A (ja) | 誤り率測定装置及びエラーカウント方法 | |
JP4607765B2 (ja) | フレーム信号の任意のビット位置で正確にトリガが掛けられるトリガ信号発生システム並びにそれを用いるフレーム信号波形観測システム | |
JP2009032066A (ja) | ディジタル式制御装置の通信異常検知手法 | |
JP5693734B2 (ja) | 信号伝送装置 | |
JP2016003978A (ja) | 部分放電検出装置、及び部分放電検出装置の故障自己診断方法 | |
JPH04306930A (ja) | クロック異常検出器 | |
JP7004389B2 (ja) | ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム | |
JP5285046B2 (ja) | 通信装置、および、通信方法 | |
KR0135213B1 (ko) | 소네트(sonet)신호 전송중 프레임 에러 감지 회로 | |
JP4719867B2 (ja) | Pnパターンジェネレータのビットエラー挿入回路 | |
JP2970690B2 (ja) | 同期制御回路 | |
KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
KR940003324A (ko) | D2 mac신호의 프레임동기검출방법 및 장치 | |
KR100212051B1 (ko) | 데이타 수신 장치 및 방법 | |
JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
JP2762855B2 (ja) | フレーム同期保護回路 | |
JP2014102723A (ja) | 回路装置 | |
JP2007243914A (ja) | 回線試験機能を有する伝送装置 | |
JP2001256173A (ja) | カード実装状態監視装置及びカード実装状態監視方法 | |
JPH1051515A (ja) | 通信異常検出装置 | |
JPH07170240A (ja) | Sdh障害検出方式及び障害検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |