CN107112985A - 一种用于检测信号丢失的***和方法 - Google Patents

Abstract

一种用于快速确定接收器是否已发生信号丢失(loss of signal，简称LOS)情况的装置和方法，所述接收器包括内部参考时钟、LOS电路、时钟和数据恢复(clock and data recovery，简称CDR)电路。CDR电路恢复输入信号的时钟和数据。然而，LOS电路可独立于所述CDR电路确定所接收的输入信号是否包括有源信号，使得LOS电路采用所述内部参考时钟对所述输入信号进行采样，以确定所述CDR恢复所述输入信号的时钟之前的信号丢失。所述LOS电路包括模拟电压阈值级，该模拟电压阈值级对所述输入信号进行采样，并生成指示所述输入信号中的转换的至少一个样本流。所述LOS电路还包括数字转换级，该数字转换级对转换进行计数，以区分有源信号和噪声。

Description

一种用于检测信号丢失的***和方法

相关申请案交叉申请

本申请要求于2014年12月11日递交的、发明名称为“一种用于检测信号丢失的***和方法”的第14/567,068号美国专利申请案的在先申请优先权，该在先申请的内容以引入的方式并入本文。

技术领域

本发明涉及用于检测信号丢失的***。

背景技术

用于接收传输信号的接收器通常需要判断其应该从发送器接收的信号是否存在。由于接收器可能仍“接收”实际上不是发送器传输的有源信号但反而构成噪声的“信号”，所以这是一个挑战。存在试图检测信号丢失的信号丢失(loss of signal，简称LOS)电路。

然而，需要一种能够迅速检测LOS情况的改进LOS电路。

发明内容

本发明各方面提供了一种用于快速确定是否发生了信号丢失(loss of signal，简称LOS)情况的***和方法。

本发明第一方面提供了一种接收器，所述接收器包括用于接收输入信号的信号接收接口、内部参考时钟源和LOS电路。所述内部参考时钟源生成与所述输入信号的时钟频率异步的内部参考时钟信号。例如，所述内部参考时钟信号不需要在频率或相位上被锁定到生成所述输入信号中存在的任意有源信号的时钟信号。所述LOS电路采用所述内部参考时钟信号对所述输入信号进行采样，以确定是否发生了信号丢失情况。

一实施例包括时钟恢复电路，例如时钟和数据恢复(clock and data recovery，简称CDR)电路。所述CDR电路恢复输入信号的时钟和数据。然而，通过采用所述内部参考时钟对所述输入信号进行采样来确定信号丢失的方式，所述LOS电路可确定所接收的输入信号是否包括有源信号，无需时钟恢复电路恢复所述输入信号的时钟。在一实施例中，所述LOS电路包括两个级：模拟阈值级和数字转换级。所述模拟阈值级对所述输入信号进行采样，并生成指示所述输入信号中的转换的样本流。所述数字转换级对所述样本流中的转换进行计数，以便区分有源信号和LOS情况。在一实施例中，所述模拟阈值级用于对所述输入信号进行采样，以生成指示在所述输入信号的信号电平超过第一参考阈值和第二参考阈值时发生的转换的样本。为了提高这种***的鲁棒性，本实施例生成采用相移内部参考时钟采样的至少一个附加样本流，以提高由所述***检测到的发生的转换的可能性。

本发明的另一方面提供了一种LOS电路，所述LOS电路包括模拟阈值级和数字转换级，以便处理输入信号。所述模拟阈值级采用异步于所述输入信号的时钟频率的参考时钟对所述输入信号进行采样，并生成指示所述输入信号中的转换的至少一个样本流。所述数字转换级对所述至少一个样本流中的转换进行计数，以便区分有源信号和LOS情况。可以在包括内部参考时钟和用于恢复输入信号的时钟的时钟和数据恢复电路(clock and datarecovery circuit，简称CDR)的接收器中使用这类LOS电路。这类LOS电路用于独立于所述CDR电路工作，并在所述CDR恢复所述输入信号的时钟之前确定是否存在信号丢失情况。

本发明的另一方面提供了一种由接收器执行的检测信号丢失(loss of signal，简称LOS)情况的方法。这类方法包括：采用接收器内部的异步内部参考时钟，为输入信号的信号电平超过第一参考阈值和第二参考阈值时发生的转换对输入信号进行采样。然后，所述方法对一段时间内的转换数目进行计数，并将所计数的转换数目与阈值进行比较，以便区分有源信号和LOS情况。所述异步内部参考时钟异步于生成有源信号(如果所述输入信号中存在有源信号)的时钟。例如，异步时钟不需要在相位或频率上与生成任何这类有源信号的时钟同步。

结合附图，本发明的上述和其他目的、特征、方面和优点在以下详细描述将更明显，所述描述仅仅是示例性的。

附图说明

图1是本实施例中的接收器的框图；

图2是图1中的信号丢失(loss of signal，简称LOS)电路的实施例的框图；

图3a是示出第一信号的信号图；

图3b是示出对应于图3a中比较器输出的图；

图4a示出了具有低频数据模式的另一信号；

图4b是示出对应于图4a中比较器输出的图；

图5a示出了噪声信号；

图5b是示出对应于图5a中比较器输出的图；

图6是示意性地示出LOS电路的另一实施例的框图；

图7概念上示出了本实施例中如何采用单路径理想信号输出对转换进行采样和计数；

图8是示出本实施例中一种由接收器执行的检测LOS情况的方法的流程图。

具体实施方式

本实施例提供了信号丢失(loss of signal，简称LOS)检测***和方法，所述***和方法可以区分有效(即，有源)信号和噪声(为了简单起见，在本说明书中将用于包括无效信号、噪声或不存在的信号)。本实施例是针对特别适合于高速背板环境的实现进行描述的，在该环境中，接收信号幅度可以相对较小，而串扰噪声可以相对较高。然而，此处所述的原理不限于背板环境，通常也可以适用于需要LOS的接收器。

图1是本实施例中的接收器的框图。接收器包括将输入信号转发到LOS电路20和均衡器30的接收接口10。接收器还包括时钟恢复电路，例如，时钟和数据恢复(clock anddata recovery，简称CDR)电路40，以及内部参考时钟源50。例如连续时间线性均衡器等均衡器30按常规方式工作，从而逆转通过信道进行传输期间引起的失真(例如，符号间干扰)。应当理解的是，并非所有接收器将需要均衡器，这取决于所涉及的传输介质。对于不需要均衡器的实施例，可以将输入信号转发到LOS 20和CDR 40。在本实施例中，，在CDR 40之前LOS电路20与均衡器30并行处理输入信号。换句话说，LOS电路20可以确定LOS情况，而不需要先要求接收器均衡信号或恢复输入信号时钟。相对于进行作为CDR的一部分或CDR之后的LOS的现有技术***，这使得LOS检测更快。

LOS电路20确定所接收的输入信号10是否包括有源信号(而不只是噪声)。LOS电路20用于独立于CDR电路40进行工作，使得LOS电路20采用接收自内部参考时钟源50的内部参考时钟信号对输入信号进行采样，以便基于CDR电路40未处理的输入信号确定信号丢失。这样，在一些实施例中，可以在所述CDR 40恢复输入信号的时钟之前进行LOS判断。虽然仅示出了单个输入信号，但应理解的是，类似于下面进一步描述的实施例，本实施例可以使用接收器，这些接收器用于接收具有正分量和负分量的差分输入信号。内部参考时钟信号是指从内部时钟分量推导出的时钟信号，而不需要在频率或相位上锁定到输入信号的时钟。时钟分量可以生成初始时钟信号，该初始时钟信号被处理(例如，上变频或分频)以生成期望速率的内部参考时钟信号。

根据应用，接收器还可以包括一个或多个端接块(未示出)，从而将接收器阻抗与传输线进行匹配，以最大程度减少返回到发送器的反射。应当理解的是，对于差分信令，正信号分量和负信号分量都应该被终止。

将LOS输出发送到接收器控制器60，接收器控制器60可以发送合适的告警，并在确定LOS情况时采取适当的补救措施。这种实施例的一个优点是，相对于检测CDR之后的LOS的现有技术***，可以更快地检测LOS情况，因此，可以比这些现有技术***更早地作出响应。

图2是图1中的LOS电路的实施例的框图。图2实施例是针对用于接收差分信号的接收器的LOS检测的示例进行描述的。然而，***不限于差分信令。该示例中的LOS电路包括两个级。第一级是模拟阈值电压级210，该模拟阈值电压级210对输入信号进行采样，并生成指示输入信号中的转换的样本流。第二级是数字转换级250，该数字转换级250对样本流中的转换进行计数，以便区分有源信号和噪声。

模拟级210包括具有迟滞性的电平比较器220，该电平比较器220将输入信号与第一阈值和第二阈值(在一些实施例中，可以是单个阈值的正值和负值)进行比较。在本实施例中，由于差分信令，比较器220接收差分正(p)和负(m)输入Rx_inp和Rx_inm。

在一实施例中，比较器220生成指示输入信号的电压何时超过参考电压的输出。由于比较器220同时具有正和负参考电压(V_lev)，在该信号的电压变化超过正和负参考电压时，发生转换。下面将对转换进行更详细地描述。比较器的输出将保持恒定(为1或0，取决于先前状态)，直到发生电压转换，此时，将切换值，并保持在该新值，直到发生下一个转换。比较器的输出由数据触发器(data flip-flop，简称DFF)230进行采样，以生成指示在输入信号中发生的转换的样本流。DFF 230基于异步于输入信号的时钟的内部参考时钟(Clk)235对比较器的输出进行采样。Clk 235被称为异步，因为它不需要与输入信号的时钟(在频率或相位上)同步。

来自DFF 230的输出是数字样本流，该数字样本流随后由数字转换级250处理。数字转换级250包括(具有复位)转换计数器240，该转换计数器240对从接收自DFF 230的样本流输出中的转换进行计数。计数器240对(在复位之间)一段时间内对样本流变化(从1到0或从0到1)的次数进行计数。转换计数比较器260将计数的转换数目与阈值进行比较，以区分有源信号和噪声。如果复位之间的转换数目超过阈值，则假定存在有源信号。否则，检测到LOS，就会导致输出LOSDet告警。

图3至图5是示出了三种不同信号的信号图，用于描述每个信号的比较器输出。图3a示出了信号300，且图3b示出了对应的比较器输出。比较器220具有+100mV的正电压阈值320和–100mV的负电压阈值330。对于一开始低于负阈值330的信号，比较器输出将为零，直到发生转换且信号电压超过正阈值。因此，在305处，比较器输出保持为零。需说明的是，在307位置处，信号电压已经越过负阈值330和0mV电平，以具有正信号电压。然而，由于正和负电压阈值导致的迟滞性，比较器输出保持为零。当信号值从307处下降时，比较器输出在308处保持为零。309位置是值得注意的，因为它表明了要发生的转换。此时，低于负阈值的信号正在增加，且将要越过正阈值。在310处，发生转换，因为信号电压现在已经越过负阈值330和正阈值320。因此，比较器输出在该转换之后切换为1，并且在该图的其余部分保持为1。因此，当信号在312处高于正阈值时，比较器输出为1。由于迟滞性，比较器输出在315(尽管信号值下降到负值)和318(尽管信号值再次超过0mV电平)位置处保持为1，因为信号没有发生另一个转换(即，信号没有下降到负阈值330之下，先前已经超过正阈值320)。

图4a示出了在352、354、356和358位置处转换的低频数据模式的另一信号350，图4b示出了对应的比较器输出。比较器输出将在351处为1，并保持为1，直到在352处发生转换，此时，一旦信号下降到低于负阈值(已经超过正阈值)，比较器输出将切换为0。随后，比较器输出将保持为0，直到在354处发生转换，此时，比较器输出将切换为1，并保持在1，直到在356处发生转换，此时，比较器输出将切换为0。比较器输出将保持为0，直到在358处发生转换，此时，比较器输出将切换为1。图5a示出了噪声信号，图5b示出了相应的比较器输出。虽然噪声在380和382位置处超过正阈值，但是信号绝不会超过正阈值和负阈值。因此，比较器输出将始终保持为1，因为没有发生转换。

图6是示出LOS电路的另一实施例的框图。本实施例包括用于对比较器输出进行采样的第二路径，以便增加装置的鲁棒性。图6中，下部路径示出了第二DFF 610，该第二DFF610采用由移相器605移位的时钟(Clk_Φ)对来自比较器220的输出进行采样。移相器605可以是一个简单延时线、可变延时线、逆变器或本领域已知的任何其它相移电路。在一些实施例中，可以采用分别表示四分之一或半个时钟周期的90度或180度相移。当需要半个时钟周期时，可以使用逆变器来实现180度相移。然而，应理解的是，可以使用其它相移。

第二DFF 610生成第二样本流，该第二样本流通过降低***将不能成功检测到有效转换的概率而增加***的鲁棒性，因为在任一相位的采样可能潜在地检测到在另一相位可能错过的采样的转换。还应理解的是，可以提供不止两个路径，每条路径使用由不同相位移位的时钟。

例如，由于采样频率，单个DFF可能检测不到由少于一个时钟周期分开的两个转换。第二路径引入了比较器输出的第二采样，使得如果一条路径恰巧对眼图边缘处的符号进行采样，则另一条路径将可能对除了在眼图边缘处的符号进行采样，以增加检测转换的可能性。此外，由于DFF仅检测在时钟信号的上升沿采样的转换，因此，可能不能检测在时钟周期之间发生的转换。因此，利用相移参考时钟进行采样的第二路径在不同点对比较器输出进行采样，从而潜在地检测可能通过仅使用单路径而丢失的转换。这将在下面结合图7进行描述。

图6中的每条路径包括解复用器元件620和640。这些元件是可选的，取决于接收信号的速度和数字部件的处理能力。对于快速信号，解复用器元件620用作串-并转换器，使用等于Clk除以N的时钟频率(时钟分频器未示出)，将接收自DFF 230的样本流转换为多个(N)样本流。这使得可以处理N个并行样本流的转换计数器(具有复位)640可以比能够在足够高的速度进行工作以处理来自串行流中DFF 230的整个输出的单个计数器更便宜。或者，N个转换计数器分别可以用于其中的一个样本流。根据另一实施例，具有单路径的LOS电路可以同样利用这类解复用器来适应更快的输入信号带宽。如果是这种情况，则转换计数器，例如图2中的转换计数器240，应当对并行流中的转换进行计数。

在复位之间，转换计数器(具有复位)640对从DFF 230输出的样本流中发生的转换进行计数。在复位之间，转换计数器(具有复位)645对从DFF 610输出的样本流中发生的转换进行计数。将较高转换计数650传递到转换计数比较器660，该转换计数比较器660将(在复位之间的每个周期的)转换数目与设置用于区分有源信号和噪声的阈值进行比较。

图7概念上示出了如何采用单路径理想信号输出对转换进行采样和计数。应当注意的是，图7本质上是概念性的，不应理解为表示实际信号。在图7中，710处示出了来自比较器(具有迟滞性)的概念性输出。720处示出了用于对比较器输出进行采样的内部参考时钟信号。730处示出了DFF采样之后的样本流。740处示出的脉冲指示检测到转换的位置，由转换计数器240对这些检测到的转换进行计数。应当注意的是，这些脉冲740不表示任何实际信号，且不是DFF或转换计数器的实际输出——但只是被包括以帮助示出由转换计数器240计数的内容。转换计数器240对从DFF输出的样本流中的变化(从0到1或从1到0)进行计数。每个这类变化都会使计数器递增，直到发生复位，此时，计数器的值被设置为零，并且再次开始递增，如750和760所示。

比较器输出中的每个变化表示转换(意味着信号已经超过比较器的正和负电压阈值)。在图7中，垂直虚线(除了线722、724和726)表示时钟信号的上升沿。垂直虚线705示出了时钟信号的一个上升沿，以及比较器输出的相应采样。每个这类垂直虚线表示DFF对比较器输出进行采样的点。如果连续样本处的比较器输出发生变化，则DFF的输出发生变化；如果连续样本处的比较器输出保持相同，则DFF的输出保持不变。

应当理解的是，图7在概念上示出了(可以通过比较器输出中的许多变化看到的)具有快速转换的信号，以便说明这些转换中不是每一个转换都需要被计数。LOS不一定需要对每个转换进行有效地检测和计数，尤其是对于快速变化的信号，因为快速变化的比较器输出往往表明存在有源信号。配置转换计数比较器260或660的阈值，使得在复位之间实际上检测和计数的转换的数目可较好检测是否存在有源信号。

如上所述，LOS电路不一定需要对每个转换进行检测和计数，尤其是对于具有许多转换的有源信号，以便LOS电路有效地确定存在有源信号。然而，图6中的第二路径可以促进LOS电路的鲁棒性，从而对确实发生的转换进行检测和计数。这可以有助于检测何时存在LOS情况。结合图7，区域735帮助示出第二路径如何可以促进***的鲁棒性。在该区域中，尽管在比较器输出中发生了若干转换，但是DFF 230没有检测到转换。这是由于时钟的上升沿未能检测到转换，因为每次连续采样在该区域中是相同的(全零)。然而，在由垂直虚线722、724和726，对应于712处的比较器峰值(1)、714处的谷值(0)和716处的峰值(1)，表示的相移时钟的上升沿处进行采样的第二路径将对该区域中的转换进行检测(和计数)。

此处所述的包含LOS电路的接收器的实施例可包括控制器60，用于一旦已上报LOS情况，就采取适当措施。例如，根据情况和网络，这种控制器60可以向发送器发送告警，或发起保护切换或恢复。有利地，这种接收器可以比现有技术***更快地采取这种措施，因为接收器不需要等待CDR块无法恢复信号的时钟以确定LOS情况存在。此外，LOS电路速度快，并且部件相对便宜和功耗相对较低。实际上，如上所述，可以配置实施例，其中，甚至不需要检测每个转换，相比在能够检测到LOS情况之前需要解码每个比特的接收器，这可以提供更简单的架构。此外，本实施例可以使用相对低的功率，以便区分有源信号和LOS情况。这类实施例可以用于采用非连续传输的***，或者功率或散热是问题的***。LOS可以快速确定信号的存在，并且仅在需要时激活接收器的相对较高功率的CDR部分。一些实施例的另一个优点是：LOS电路可以区分弱信号(具有相对大噪声量)和LOS，这对于一些现有技术的LOS电路而言是一个问题，包括依赖于峰值检测器或功率检测器(也称为均方根功率检测器)的LOS电路。

图8示出了本实施例中一种由接收器执行的检测LOS情况的方法。为信号的信号电平超过第一参考阈值和第二参考阈值时发生的转换对输入信号进行采样(810)。采用(接收器内部的)异步内部参考时钟完成采样，该时钟不一定是在相位或频率上与生成(如果存在)信号的时钟同步。对一段时间内的转换数目进行计数(820)，并将该转换数目与阈值进行比较(830)。如果计数的数目超过阈值，则认为存在有源信号。否则，宣称存在LOS情况(840)。在一些实施例中，第二参考阈值是第一参考阈值的负值。在一些实施例中，通过测量信号的电压并将测量的电压与第一和第二参考电压阈值进行比较来测量信号电平。

此处所述的方法和设备通常适用于试图区分信号与噪声的接收器，特别是噪声通常由上限和下限电压限制，但有源信号超过所述阈值的接收器。本实施例对于在包括由背板连接的多个卡的组网或计算机设备中的卡内实现的接收器可以是有特别价值的，其中背板是串扰噪声源，在这种情况下，可以选择参考电压以区分有源信号和串扰噪声。本实施例还可以在针对光学、电缆和其它传输***的接收器中实现。LOS电路可以在FPGA、ASIC、CMOS、DSP或其他芯片中实现，其可以与接收器一起使用或包括在接收器中，接收器本身可以包括一个或多个处理器和其他芯片。

尽管已经参考本发明的特定特征和实施例描述了本发明，但是明显在不脱离本发明的情况下可以制定本发明的各种修改和组合。说明书和附图仅被视为所附权利要求书所定义的本发明的说明并且考虑落于本说明书的范围内的任何和所有修改、变体、组合或均等物。

Claims (23)

1.一种接收器，其特征在于，包括：

信号接收接口，用于接收输入信号；

内部参考时钟源，用于生成内部参考时钟信号，所述内部参考时钟信号与所述输入信号的时钟频率异步；

信号丢失(loss of signal，简称LOS)电路，采用所述内部参考时钟信号对输入信号进行采样，以确定是否发生了信号丢失情况。

2.根据权利要求1所述的接收器，其特征在于，所述LOS电路包括：

模拟阈值级，对所述输入信号进行采样，并生成指示所述输入信号中转换的至少一个样本流；

数字转换级，对所述至少一个样本流中的转换进行计数，以便区分有源信号和信号丢失情况。

3.根据权利要求2所述的接收器，其特征在于，当所述输入信号的信号值超过第一参考阈值和第二参考阈值时，发生转换。

4.根据权利要求3所述的接收器，其特征在于，所述模拟级生成第一和第二样本流，其中，采用所述内部参考时钟信号的相移版本对所述第二样本流进行采样，所述数字转换级包括计数器，用于对所述第一和第二样本流中每一个样本流中的转换进行计数。

5.根据权利要求4所述的接收器，其特征在于，所述数字转换级还包括比较器，用于比较所述第一和第二样本流中已计数的转换。

6.根据权利要求5所述的接收器，其特征在于，所述模拟阈值级包括：

电平比较器，用于比较所述输入信号和所述第一以及第二参考阈值；

第一电路，耦合至所述比较器的输出端和所述内部参考时钟信号，以对来自比较器的输出进行采样；

第二电路，耦合至所述比较器的输出端和所述内部参考时钟信号的相移版本，以对来自所述比较器的输出进行采样。

7.根据权利要求6所述的接收器，其特征在于，所述数字转换级包括：

第一转换计数器元件，对接收自所述第一电路的样本中的转换进行计数；

第二转换计数器元件，对接收自所述第二电路的样本中的转换进行计数；

转换计数比较器，将一段时间内已计数的转换与阈值进行比较，并提供指示所述输入信号是否包括有源信号的输出信号。

8.根据权利要求7所述的接收器，其特征在于，所述电平比较器是具有迟滞性的电平比较器，其中，所述第一电路包括第一数据触发器，所述第二电路包括第二数据触发器。

9.根据权利要求7所述的接收器，其特征在于，所述模拟阈值级还包括：

第一解复用器元件，用于将来自所述第一电路的串行样本流转换为第一多个并行样本流；

第二解复用器元件，用于将来自所述第二电路的串行样本流转换成第二多个并行样本流；

其中，

所述第一转换计数器元件对所述第一多个并行采样流中的转换进行计数；

所述第二转换计数器元件对所述第二多个并行采样流中的转换进行计数。

10.根据权利要求9所述的接收器，在组网设备中的卡内实现，所述组网设备包括由背板连接的多个卡，所述背板是串扰噪声源，其中，选择所述第一和第二参考阈值区分有源信号和所述串扰噪声。

11.根据权利要求3所述的接收器，其特征在于，所述接收器还包括用于恢复所述输入信号的时钟的时钟恢复电路，所述LOS电路独立于所述时钟恢复电路工作。

12.一种信号丢失(loss of signal，简称LOS)电路，其特征在于，包括：

模拟阈值级，对输入信号进行采样，并生成指示所述输入信号中的转换的至少一个样本流；

数字转换级，对所述至少一个样本流中的转换进行计数，以便区分有源信号和LOS情况；其中，

所述模拟阈值级采用异步于所述输入信号的时钟频率的参考时钟对所述输入信号进行采样。

13.根据权利要求12所述的LOS电路，其特征在于，所述模拟阈值级用于对所述输入信号进行采样，以生成指示在所述输入信号的信号电平超过第一参考阈值和第二参考阈值时发生的转换的样本。

14.根据权利要求13所述的LOS电路，其特征在于，所述模拟级生成由相移参考时钟采样的以增加至少一个样本检测到转换的可能性的至少一个附加样本流，其中，所述数字转换级包括用于对所述样本流中每个样本流中的转换进行计数的计数器，以及用于比较所述样本流中已计数的转换数，以区分有源信号和噪声的比较器。

15.根据权利要求14所述的LOS电路，其特征在于，所述模拟阈值级包括：

电平比较器，用于比较所述输入信号和所述第一以及第二参考阈值；

第一电路，耦合至所述比较器的输出端和所述内部参考时钟信号，以根据所述内部参考时钟对来自所述比较器的输出进行采样；

第二电路，也经由移相器耦合至所述比较器的输出端和所述内部参考时钟信号，以根据相移参考时钟信号对来自所述比较器的输出进行采样。

16.根据权利要求15所述的LOS电路，其特征在于，所述数字转换级包括：

第一转换计数器元件，对接收自所述第一电路的样本中的转换进行计数；

第二转换计数器元件，对接收自所述第二电路的样本中的转换进行计数；

转换计数比较器，将一段时间内已计数的转换与阈值进行比较，并提供指示所述输入信号是否包括有源信号的输出信号。

17.根据权利要求16所述的LOS电路，其特征在于，所述模拟阈值级还包括：

第一解复用器元件，用于将来自所述电路的串行样本流转换为第一多个并行样本流；

第二解复用器元件，用于将来自所述第二电路的串行样本流转换成第二多个并行样本流；

其中，

所述第一转换计数器元件对所述第一多个并行采样流中的转换进行计数；

所述第二转换计数器元件对所述第二多个并行采样流中的转换进行计数。

18.根据权利要求17所述的LOS电路，其特征在于，所述电平比较器是具有迟滞性的电平比较器，其中，所述第一电路包括第一数据触发器，所述第二电路包括第二数据触发器。

19.一种用于由接收器执行的检测信号丢失(loss of signal，简称LOS)情况的方法，其特征在于，包括：

采用接收器内部的异步内部参考时钟，为输入信号的信号电平超过第一参考阈值和第二参考阈值时发生的转换对输入信号进行采样；

对一段时间内的转换数目进行计数；

将所计数的转换数目与阈值进行比较，以便区分有源信号和LOS情况；

其中，所述异步内部参考时钟与生成有源信号(如果存在)的时钟异步。

20.根据权利要求19所述的方法，其特征在于，所述采样生成一对样本流，所述一对样本流中的一个样本流是由相移内部参考时钟采样，以增加每对样本中的至少一个样本检测到转换的可能性，所述计数对所述一对样本流中的每个样本流中的转换进行计数。

21.根据权利要求20所述的方法，其特征在于，所述采样包括对具有迟滞性的电平比较器的输出进行采样，所述电平比较器对所述输入信号和参考电压阈值进行比较。

22.根据权利要求21所述的方法，其特征在于，所述采样是由耦合到所述比较器的输出端和所述内部参考时钟信号、以根据所述内部参考时钟对来自所述比较器的输出进行采样的第一触发器，以及耦合到所述比较器的输出端和所述相移内部参考时钟信号、以根据所述相移内部参考时钟对来自所述比较器的输出进行采样的第二触发器执行的。

23.根据权利要求21所述的方法，其特征在于，所述计数包括对所述一对样本流中每个样本流中的转换进行计数，所述比较包括先比较每个样本流的计数，以生成等于所述一对样本流内较大转换数目的总计数，然后将所述总计数与所述阈值进行比较，以区分有源信号和LOS情况。