JP5182050B2

JP5182050B2 - 画像処理装置、画像形成装置及び電力制御方法

Info

Publication number: JP5182050B2
Application number: JP2008314249A
Authority: JP
Inventors: 淳伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-12-10
Filing date: 2008-12-10
Publication date: 2013-04-10
Anticipated expiration: 2028-12-10
Also published as: JP2010141478A

Description

本発明は、サブ制御基板からの省エネモード時のメモリへのアクセスを防止する画像処理装置、画像形成装置及び電力制御方法に関する。

近年における画像処理装置は、環境の保護を目的として、非動作時の待機電力を削減する省エネモードを備えている装置が増えてきている。このような装置には使用してない回路ブロックの電源を切ることで、待機時の電力を削減する手段が搭載されている。

図１３及び図１４は、従来の画像処理装置における説明図である。図１３は、従来の画像処理装置におけるボードの接続状態について示している。

画像処理装置は、メイン制御基板１０と、ＦＰＵ（ファックスコントロールユニット）ボード２０と、エンジン４０と、を有して構成される。

メイン制御基板１０は、装置全体の制御を行い、ＤＲＡＭ１３とＲＯＭ１４及び各種処理を行うＡＳＩＣ１１と、各種制御をおこなうＣＰＵ１２等を有して構成される。また、ＡＳＩＣ１１には画像データ等を格納するＨＤＤ１５が接続されている。

ＦＣＵボード２０は、ファックス通信制御部であり、データの変調や圧縮や伸張をおこなうＡＳＩＣ１２が搭載されている。またＦＣＵボード２０には、回線網を制御するＮＣＵ（ネットワークコントロールユニット）３０が接続されている。

エンジン４０は、スキャナ部４１とプロッタ部４２からなり、原稿をスキャンしたり、画像情報を転写紙上に印字する。

メイン制御基板１０と、ファックスの通信処理を行うＦＣＵボード２０と、エンジン４０と、は内部バスを介して接続されている。

次に、従来装置におけるファックス動作について図１４を参照に詳細に説明する。

まず、送信時について説明する。スキャナ部４１から読み込まれた画像データは、内部バスを経由してメイン制御基板１０へと送られる。

メイン制御基板１０では、各種の画像処理や圧縮伸張が行われ、メイン制御基板内のＤＲＡＭ１３に記憶されると同時に、ＨＤＤ１５に蓄積される。直接送信する場合は、ＤＲＡＭ１３からの画像データを用い、一方、蓄積送信する場合は、ＨＤＤ１５からの画像データをＡＳＩＣ１１に内蔵されたファックス画像処理部分によりＭＭＲ圧縮し、不揮発性メモリの画像エリアに一次記憶する。通常の回線を用いたファックス通信の場合は、不揮発性メモリ１６から画像データをＦＣＵボード２０へと送信する。

画像データを受け取ったＦＣＵボード２０では、ＡＳＩＣ２１によりＭＭＲ伸張、ＭＨ圧縮、変調等の処理を行い、回線に送出する。

一方、受信時には、送信時の逆の手順をもって、プロッタ部４２へと画像データが送られてきて印刷される。

異常説明したように従来の装置では、メイン制御基板に搭載されたＤＲＡＭを画像の一時的記憶手段として用いている。

ところで、このような従来装置において、省エネのためにＤＲＡＭ部分の電源を完全に切ってしまうと、ＤＲＡＭの内容が初期化され、画像が消去されてしまうという問題があった。

そこで、ＤＲＡＭ部分の電源を入れたまま、セルフリフレッシュモードに移行することでメモリの内容を保持しつつ、待機時の電力を削減するという方法がとられている。

例えば、特許文献１では、さらにメモリの終端抵抗部分で消費する電力を削減するために、セルフリフレッシュモード時に、終端電源をメモリ信号線から切り離すことで、省エネを実現し、且つ、速く立ち上げる手段が記載されている。
特開２００６−３３１３０５号公報

しかしながら、複数の制御基板と、メイン制御基板に他の制御基板と共有するメモリを有する装置で、省電力モード時に制御基板ごとに電源ＯＮ／ＯＦＦ制御を行う装置に特許文献１に記載の技術を適用すると、メモリアクセス終了後一定時間で省電力モードに移行するため、他の制御基板がアクセスしようとしたときにすでに省電力モードになっている場合があり、システムエラーが発生する可能性がある。

そこで本発明は、上記問題点に鑑みてなされたもので、省電力モード移行時におけるメモリアクセスによるシステムエラーを防止することを目的とする。

上記課題を解決するため、本発明における画像処理装置は、装置全体を制御するメイン制御基板を有する複数の制御基板を備える画像処理装置であって、メイン制御基板は、メイン制御基板に備えられる各機能部の処理を行う処理部と、他の制御基板と共有して使用する記憶手段と、記憶手段のメモリ信号線に挿入された終端抵抗の供給電源を遮断する終端電源遮断手段と、記憶手段及び処理部の一部分以外の電源を切る機能部電源遮断手段と、を有し、各部の電源を切って待機状態へ移行する省エネ移行手段と、省エネ移行手段による省エネ移行時に他の制御基板から記憶手段へのアクセスがないように信号の送受信を行う信号送受信手段と、を備えることを特徴とする。

また、本発明における電力制御方法は、メイン制御基板による他の制御基板が動作中であるか否かを示すＢＵＳＹ信号を受信するＢＵＳＹ信号受信ステップと、ＢＵＳＹ信号から他の制御基板が待機中であった場合に、メイン制御基板及び他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする。

また、本発明における電力制御方法は、メイン制御基板によるメイン制御基板及び他の制御基板と共有して使用する記憶部がアクセス可能状態であるか否かを示すＲＤＹ信号を他の制御基板へと送信するＲＤＹ信号送信ステップと、メイン制御基板及び他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする。

また、本発明における電力制御方法は、メイン制御基板による他の制御基板を省エネ状態へ移行させる省エネ移行指示信号を他の制御基板へと送信する省エネ移行指示信号送信ステップとメイン制御基板及び他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする。

本発明により、他の基板と連携を取りながらメモリの終端抵抗の供給電源を遮断することで、システムエラーを回避することができる。

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。

図1は、画像処理装置の構成図である。画像形成装置は、表示操作部１と、スキャナ部２と、メイン制御部３と、プロッタ部４と、ＰＲＴ／ＳＣＮ機能部５と、ＦＡＸ機能部６と、外部Ｉ／Ｆ７と、通信Ｉ／Ｆ８と、からなる。

メイン制御部３は、装置全体の制御を行う機能部である。表示操作部１は、ユーザからの指示を受けたり、装置の状態を表示してユーザへ知らせたりする。

スキャナ部２は、画像を読み取って画像データを生成する。プロッタ部４は、スキャナ部で読み取った画像や他装置より送られてきた画像データを転写紙上に印字する。

図２は、本発明の第１の実施形態における画像処理装置の構成図である。本画像処理装置は、メイン制御基板１１０と、ＦＣＵボード１２０と、ＮＣＵ１３０と、ＰＳＵ（パワーサプライユニット）１４０と、を有して構成される。なお、上記従来装置と同様の構成部については、詳細な説明は省略する。

メイン制御基板１１０は、ＡＳＩＣ１１１と、ＣＰＵ１１２と、不揮発性メモリ１１３と、ＤＲＡＭ１１４と、遮断回路１１５と、ＲＯＭ１１６と、電源回路１１７と、を有して構成される。

ＦＣＵボード１２０は、ＡＳＩＣ１２１と、電源回路１２２と、を有して構成され、ＮＣＵ１３０と接続されている。

ＰＳＵ１４０は、メイン制御部１１０と、ＦＣＵボード１２０へ+５Ｖの電力を供給する。

メイン制御基板１１０は、ボード上の各デバイスに電源回路１１７から必要に応じた電力を供給しており、各デバイスへの電力をＯＮ/ＯＦＦすることで、消費電力を低減する省エネモードに移行することが可能になっている。

また、ＡＳＩＣ１１１の一部分は、省エネモード時においても、常に電源が入っており、省エネからの復帰の制御を行うことが可能となっている。

また、ＤＲＡＭの終端電源部分には、ＡＳＩＣ１１１と接続された遮断回路１１５が設けられており、ＡＳＩＣ１１１からの制御信号により制御され、他デバイスが省エネモードに入ったことを確認した上で終端電源への電源供給を遮断し、ＤＲＡＭをセルフリフレッシュモードに移行させる。

同様にＦＣＵボード１２０も、ボード上の各デバイスに電力を供給する電源回路１２２が備えられている。

また、ＦＣＵボード１２０のＡＳＩＣ１２１からメイン制御基板１１０のＡＳＩＣ１１１へは、ＦＣＵボード１２０のＢＵＳＹ信号１５０が接続されており、装置が省エネモードへと移行する前にメイン制御基板１１０は、ＦＣＵボード１２０からのＢＵＳＹ信号１５０を監視する。

ＦＣＵボード１２０でＦＡＸ通信処理が行われていない場合には、ＢＵＳＹ信号１５０がＮＯＴ＿ＢＵＳＹ状態となる。

メイン制御基板１１０がＮＯＴ＿ＢＵＳＹを検出すると、省エネモード移行可能と判断し、メイン制御基板１１０上のＣＰＵ１１２やＲＯＭ１１６や不揮発性メモリ１１３の電源、ＤＲＡＭの終端抵抗の電源１１４、およびＡＳＩＣ１１１の一部の電源をＯＦＦにする。このとき、ＤＲＡＭ１１４の電源はＯＦＦにせず、ＤＲＡＭはセルフリフレッシュモードで動作している。

次に、本実施形態における画像処理装置の省エネモード移行処理について図３に示すフローチャート図を参照に詳細に説明する。

メイン制御基板は、ＦＣＵボードからのＢＵＳＹ信号を検知して（ステップＳ１１）、ＦＣＵボードがＢＵＳＹ状態か否かを判断する（ステップＳ１２）。

ＦＣＵボードがＢＵＳＹ状態でなくなったら、メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＦＦにし（ステップＳ１３）、電源回路は、ＤＲＡＭ及びＡＳＩＣの一部を除く各種電源をＯＦＦにして省エネモードへと移行する（ステップＳ１４）。

本実施形態によれば、他の基板が処理を行っていないことを検出したうえで、ＤＲＡＭの終端電源への電源供給を遮断し、メイン制御基板が省エネモードに移行することで、他の基板がセルフリフレッシュモードのＤＲＡＭにアクセスし、エラーとなることを防止することができる。

また、複数の基板から構成されるシステムでは、各基板からのＢＵＳＹ信号をメイン制御基板へ接続し、各基板の処理状態検知するようにしてもよい。

図４は、本発明の第２の実施形態における画像処理装置の構成図である。本画像処理装置は、メイン制御基板１１０のＡＳＩＣ１１１からＦＣＵボード１２０のＡＳＩＣ１２１へ、レディ通知信号（ＲＤＹ信号）１６０が接続されている。なお、その他の構成については、第１の実施形態と同様である。

メイン制御基板１１０では、省エネモード状態においてレディ通知信号をＮＯＴ＿ＲＤＹ状態にセットする。

一方、ＦＣＵボード１２０側では、ＲＤＹ信号を監視し、該信号がＮＯＴ＿ＲＤＹ状態のときには、メイン制御基板１１０へのアクセスを禁止する。

メイン制御基板１１０では、省エネモードからの復帰時にＣＰＵ１１２やＲＯＭ１１６や不揮発性メモリ１１３の電源、ＤＲＡＭ１１４の終端抵抗の電源、およびＡＳＩＣ１１１の一部の電源をＯＮにする。

その後、ＤＲＡＭ１１４がセルフリフレッシュモードから、通常の動作モードに移行し、アクセス可能な状態となる。この状態になったとき、メイン制御基板１１０のＡＳＩＣ１１１は、ＲＤＹ信号１６０をＲＤＹ状態にセットすることでＦＣＵボード１２０側にメイン制御基板１１０の復帰通知を行う。

このようにして、ＤＲＡＭ１１４にアクセス可能な状態なときのみ、他の基板からのＤＲＡＭアクセスを許可するよう構成する。

また、複数の基板から構成されるシステムでは、メイン制御基板から各基板へＲＤＹ信号を接続し、各基板への省エネモード移行を通知するようにしてもよい。

次に、本実施形態における画像処理装置の省エネモード移行処理について図５に示すフローチャート図を参照に詳細に説明する。

メイン制御基板は、ＤＲＡＭへのアクセス不可であることを示すＮＯＴ＿ＲＤＹ信号をＦＣＵボードへ送信する（ステップＳ２１）。

メイン制御基板は、ＮＯＴ＿ＲＤＹ信号送信後、ＤＲＡＭの終端抵抗の電源をＯＦＦにし（ステップＳ２２）、電源回路は、ＤＲＡＭ及びＡＳＩＣの一部を除く各種電源をＯＦＦにして省エネモードへと移行する（ステップＳ２３）。

続いて、本実施形態における画像処理装置の通常モード復帰処理について図６に示すフローチャート図を参照に詳細に説明する。

電源回路は、省エネモード移行時にＯＦＦにした各種電源をＯＮにする（ステップＳ３１）。また、メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＮして、ＤＲＡＭが通常動作モードに移行し、アクセス可能状態になった否かを判断する（ステップＳ３２）。

メイン制御基板は、ＤＲＡＭへのアクセスが可能な状態であることを検知したら、ＤＲＡＭへのアクセス可能であることを示すＲＤＹ信号をＦＣＵボードへ送信する（ステップＳ３３）。

本実施形態によれば、メイン制御基板の省エネモードからの復帰時に、他の基板へ復帰状態を通知することが可能となり、メイン制御基板が省エネモードである時に他の基板がメイン制御基板上のＤＲＡＭにアクセスし、エラーとなることを防ぐことが可能となる。

図７は、本発明の第３の実施形態における画像処理装置の構成図である。

本画像処理装置は、ＦＣＵボード１２０のＡＳＩＣ１２１からメイン制御基板１１０のＡＳＩＣ１１１へと送信されるＦＣＵボード１２０のＢＵＳＹ信号１５０に加え、ＡＳＩＣ１１１からＡＳＩＣ１２１へと送信されるＦＣＵリセット指示信号（ＦＣＵ＿ＲＳＴ信号）１７０を送信する手段が接続されている。

本実施形態では、第１の実施形態と同様の手順により、メイン制御基板１１０が省エネモードに移行した際、ＣＰＵ１１２やＲＯＭ１１６や不揮発性メモリ１１３の電源、ＤＲＡＭ１１４の終端抵抗の電源、およびＡＳＩＣ１１１の一部の電源をＯＦＦにする。また、ＤＲＡＭ１１４の電源はＯＦＦにせず、ＤＲＡＭ１１４はセルフリフレッシュモードで動作している。

メイン制御基板１１０が省エネモードに移行後あるいは移行直前に、ＡＳＩＣ１１１は、ＦＣＵボード１２０に対し、ＦＣＵ＿ＲＳＴ信号１７０を送信し、ＦＣＵのリセット指示を行う。ＦＣＵ＿ＲＳＴ信号１７０がリセット指示を受け取ると、ＦＣＵボードはリセット状態に移行する。また、メイン制御基板の復帰時には、ＤＲＡＭへのアクセスが可能となったらＦＣＵボードへ復帰指示を行う。なお、省エネモード時には、ＦＣＵ＿ＲＳＴ信号を送り続け、通常モードへと移行完了した時に信号を送らないよう構成しても良い。

ＦＣＵボード１２０がリセット状態に移行すると、ＦＣＵボード１２０の処理は停止するため、ＦＣＵボードの消費電力を削減することが可能となる。そのためシステム全体の消費電力を低減することが可能となる。

また、メイン制御基板１１０が、省エネモードから復帰した場合は、ＦＣＵ＿ＲＳＴ信号を制御することで、ＦＣＵボード１２０のリセット状態を解除し、通常の動作モードに移行することができる。

また、複数の基板から構成されるシステムでは、メイン制御基板から各基板へＲＳＴ信号を接続し、各基板へのリセット状態移行を行えるようにしてもよい。

次に、本実施形態における画像処理装置の省エネモード移行処理について図８に示すフローチャート図を参照に詳細に説明する。

メイン制御基板は、ＦＣＵボードからのＢＵＳＹ信号を検知して（ステップＳ４１）、ＦＣＵボードがＢＵＳＹ状態か否かを判断する（ステップＳ４２）。

ＦＣＵボードがＢＵＳＹ状態でなくなったら、メイン制御基板は、移行前にＦＣＵボードへとリセット指示信号を送信する（ステップＳ４３）。リセット指示信号を受けたＦＣＵボードは、リセット状態へ移行する（ステップＳ４４）。なお、リセット指示信号は、省エネモード移行後でＤＲＡＭの終端抵抗の電源をＯＦＦにする前に送信しても良い。

その後、メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＦＦにし（ステップＳ４５）、電源回路は、ＤＲＡＭ及びＡＳＩＣの一部を除く各種電源をＯＦＦにして省エネモードへと移行する（ステップＳ４６）。

続いて、本実施形態における画像処理装置の通常モード復帰処理について図９に示すフローチャート図を参照に詳細に説明する。

電源回路は、省エネモード移行時にＯＦＦにした各種電源をＯＮにする（ステップＳ５１）。また、メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＮして、ＤＲＡＭが通常動作モードに移行し、アクセス可能状態になった否かを判断する（ステップＳ５２）。

メイン制御基板は、ＤＲＡＭへのアクセスが可能な状態であることを検知したら、ＦＣＵボードへ復帰の指示を行う（ステップＳ５３）。ＦＣＵボードは、復帰指示を受け取って通常状態へと復帰する（ステップＳ５４）。

本発明によれば、複数の基板からなるシステムでメイン制御基板が記憶手段の終端抵抗の供給電源を遮断し、省エネ状態に移行した場合に、他の基板も連動して省エネ状態に移行することで、省エネ状態でのシステムとしての消費電力を低減することができる。

図１０は、本発明の第４の実施形態における画像処理装置の構成図である。

本画像処理装置は、ＦＣＵボード１２０のＡＳＩＣ１２１からメイン制御基板１１０のＡＳＩＣ１１１へと送信されるＦＣＵボード１２０のＢＵＳＹ信号１５０に加え、ＡＳＩＣ１１１からＡＳＩＣ１２１へと送信されるレディ通知信号（ＲＤＹ信号）１６０と、パワーダウン制御信号（ＰＤ信号）１７０と、を送信する手段が接続されている。

本実施形態における動作は、まずメイン制御基板１１０がＦＣＵボード１２０からのＢＵＳＹ信号１５０を監視する。メイン制御基板１１０が、ＮＯＴ＿ＢＵＳＹを検出すると、省エネモード移行可能と判断し、ＰＤ信号１７０を制御し、ＦＣＵボード１２０に対してパワーダウン指示を行う。また、ＣＰＵ１１２やＲＯＭ１１６や不揮発性メモリ１１３の電源、ＤＲＡＭ１１４の終端抵抗の電源、およびＡＳＩＣ１１１の一部の電源をＯＦＦにする。このとき、ＤＲＡＭ１１４の電源はＯＦＦにせず、ＤＲＡＭ１１４はセルフリフレッシュモードで動作する。また、ＦＣＵボード１２０も、パワーダウン指示が行われると、省エネモードに移行する。

また、メイン制御基板１１０が省エネモードから復帰する場合にはＣＰＵ１１２やＲＯＭ１１６や不揮発性メモリ１１３の電源、ＤＲＡＭ１１４の終端抵抗の電源、およびＡＳＩＣ１１１の一部の電源をＯＮにする。その後、ＦＣＵボード１２０に対し、パワーダウン指示を解除する。

ＦＣＵボード１２０は、パワーダウン指示が解除されると、省エネモードから復帰し、ＲＤＹ信号１６０を監視する。その後、ＤＲＡＭ１１４がセルフリフレッシュモードから、通常の動作モードに移行し、アクセス可能な状態になると、ＦＣＵボード１２０に対し、ＲＤＹ信号１６０をＲＤＹ状態にセットすることで、ＦＣＵボード１２０からのＤＲＡＭ１１４へのアクセスが可能となる。

次に、本実施形態における画像処理装置の省エネモード移行処理について図１１に示すフローチャート図を参照に詳細に説明する。

メイン制御基板は、ＦＣＵボードからのＢＵＳＹ信号を検知して（ステップＳ６１）、ＦＣＵボードがＢＵＳＹ状態か否かを判断する（ステップＳ６２）。

ＦＣＵボードがＢＵＳＹ状態でなくなったら、メイン制御基板は、ＦＣＵボードへ省エネモード移行指示を送信する（ステップＳ６３）。省エネモード移行指示を受け取ったＦＣＵボードは、省エネモードへと移行する（ステップＳ６４）。

メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＦＦにし（ステップＳ６５）、電源回路は、ＤＲＡＭ及びＡＳＩＣの一部を除く各種電源をＯＦＦにして省エネモードへと移行する（ステップＳ６６）。

続いて、本実施形態における画像処理装置の通常モード復帰処理について図１２に示すフローチャート図を参照に詳細に説明する。

電源回路は、省エネモード移行時にＯＦＦにした各種電源をＯＮにする（ステップＳ７１）。また、メイン制御基板は、ＤＲＡＭの終端抵抗の電源をＯＮにするとともに、ＦＣＵボードへ通常モード復帰指示を送信する（ステップＳ７２）。通常モード移行指示を受け取ったＦＣＵボードは、通常モードへと復帰する（ステップＳ７３）。

続いて、メイン制御基板は、ＤＲＡＭが通常動作モードに移行し、アクセス可能状態になった否かを判断する（ステップＳ７４）。メイン制御基板は、ＤＲＡＭへのアクセスが可能な状態であることを検知したら、ＦＣＵボードへＲＤＹ信号を送信し、アクセス可能状態であることを通知する（ステップＳ７５）。

本実施形態によれば、ＦＣＵボードの復帰とＤＲＡＭのアクセス可能状態とを別々に管理することで、より高速なモード復帰を実現することが可能となる。また、省エネモード時に各基板が連携するので、省エネモード時に不用意にＤＲＡＭにアクセスすることがなくなり、システムのエラーをなくすことができる。

以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。

一例としてメイン制御基板とＦＣＵ（ファックスコントロールユニット）について説明を行ったが、メイン制御基板と接続されるそれ以外のプリント制御基板や、エンジン制御基板や、操作部制御基板等を有する画像形成装置などにおいても適用が可能である。

本発明の実施形態に係る画像処理装置の機能ブロック図である。本発明の実施形態に係る画像処理装置の構成図である。省エネモード移行処理のフローチャート図である。本発明の他の実施形態に係る画像処理装置の構成図である。省エネモード移行処理のフローチャート図である。通常モード復帰処理のフローチャート図である。本発明の他の実施形態に係る画像処理装置の構成図である。省エネモード移行処理のフローチャート図である。通常モード復帰処理のフローチャート図である。本発明の他の実施形態に係る画像処理装置の構成図である。省エネモード移行処理のフローチャート図である。通常モード復帰処理のフローチャート図である。従来における画像処理装置の構成図である。画像処理装置のファックス動作を説明する図である。

符号の説明

１１０メイン制御基板
１１１ＡＳＩＣ
１１２ＣＰＵ
１１３不揮発性メモリ
１１４ＤＲＡＭ
１１５遮断回路
１１６ＲＯＭ
１１７電源回路
１２０ＦＣＵボード
１２１ＡＳＩＣ
１２２電源回路
１３０ＮＣＵ
１４０ＰＳＵ
１５０ＢＵＳＹ信号
１６０ＲＤＹ信号
１７０ＲＳＴ信号
１８０ＰＤ信号

Claims

装置全体を制御するメイン制御基板を有する複数の制御基板を備える画像処理装置であって、
前記メイン制御基板は、前記メイン制御基板に備えられる各機能部の処理を行う処理部と、
他の制御基板と共有して使用する記憶手段と、
前記記憶手段のメモリ信号線に挿入された終端抵抗の供給電源を遮断する終端電源遮断手段と、前記記憶手段及び前記処理部の一部分以外の電源を切る機能部電源遮断手段と、を有し、各部の電源を切って待機状態へ移行する省エネ移行手段と、
前記省エネ移行手段による省エネ移行時に前記他の制御基板から前記記憶手段へのアクセスがないように信号の送受信を行う信号送受信手段と、を備えることを特徴とする画像処理装置。
前記信号送受信手段は、前記他の制御基板が動作中であるか否かを示すＢＵＳＹ信号を受信し、
前記省エネ移行手段は、前記ＢＵＳＹ信号から前記他の制御基板が待機中であった場合に各部の電源を切ることを特徴とする請求項１記載の画像処理装置。
前記信号送受信手段は、前記記憶手段がアクセス可能状態であるか否かを示すＲＤＹ信号を前記他の制御基板へと送信し、
前記他の制御基板は、前記ＲＤＹ信号からアクセス可能状態でなければ前記記憶手段へアクセスしないことを特徴とする請求項１又は２記載の画像処理装置。
前記ＲＤＹ信号は、前記省エネ移行手段による省エネ移行前と、通常復帰後に送信することを特徴とする請求項３記載の画像処理装置。
前記信号送受信手段は、前記他の制御基板をリセット状態へ移行させるリセット指示信号を前記他の制御基板へと送信し、
前記他の制御基板は、前記リセット指示信号を受け取るとリセット状態へと移行することを特徴とする請求項１から４のいずれか１項に記載の画像処理装置。
前記リセット指示信号は、前記省エネ移行手段による省エネ移行前に送信することを特徴とする請求項５記載の画像処理装置。
前記信号送受信手段は、前記他の制御基板を省エネ状態へ移行させる省エネ移行指示信号を前記他の制御基板へと送信し、
前記他の制御基板は、前記省エネ移行指示信号を受け取ると各部の電源を切って待機状態へと移行することを特徴とする請求項１から４のいずれか１項に記載の画像処理装置。
前記省エネ移行指示信号は、前記省エネ移行手段による省エネ移行前と、通常復帰後に送信することを特徴とする請求項７記載の画像処理装置。
前記複数の制御基板に常用電源を供給する常用電源供給手段を備えることを特徴とする請求項１から８のいずれか１項記載の画像処理装置。
請求項１から９のいずれか１項記載の画像処理装置を備えることを特徴とする画像形成装置。
メイン制御基板による他の制御基板が動作中であるか否かを示すＢＵＳＹ信号を受信するＢＵＳＹ信号受信ステップと、
前記ＢＵＳＹ信号から前記他の制御基板が待機中であった場合に、前記メイン制御基板及び前記他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、前記記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする電力制御方法。
メイン制御基板による前記メイン制御基板及び他の制御基板と共有して使用する記憶部がアクセス可能状態であるか否かを示すＲＤＹ信号を前記他の制御基板へと送信するＲＤＹ信号送信ステップと、
前記メイン制御基板及び前記他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、前記記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする電力制御方法。
メイン制御基板による他の制御基板を省エネ状態へ移行させる省エネ移行指示信号を前記他の制御基板へと送信する省エネ移行指示信号送信ステップと
前記メイン制御基板及び前記他の制御基板と共有して使用する記憶部のメモリ信号線に挿入された終端抵抗の供給電源を遮断し、前記記憶部及びメイン制御基板に備えられる各機能部の処理を行う処理部の一部分以外の電源を切って待機状態へ移行する省エネ移行ステップと、を備えることを特徴とする電力制御方法。