JP5181545B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5181545B2 JP5181545B2 JP2007164094A JP2007164094A JP5181545B2 JP 5181545 B2 JP5181545 B2 JP 5181545B2 JP 2007164094 A JP2007164094 A JP 2007164094A JP 2007164094 A JP2007164094 A JP 2007164094A JP 5181545 B2 JP5181545 B2 JP 5181545B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source region
- forming
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の第1実施形態について説明する。本実施形態は、蓄積型のプレーナ型MOSFETを備えたSiC半導体装置に対して本発明の一実施形態を適用したものである。図1に、SiC半導体装置に備えられたプレーナ型MOSFETの断面構成を示し、この図を参照して、本実施形態のSiC半導体装置の構造について説明する。
まず、n+型の基板1を用意したのち、基板1の主表面にn型ドリフト層2を不純物濃度が1×1016cm-3程度、厚さが10μmとなるようにエピタキシャル成長させる。次に、n型ドリフト層2の表面に、p型ベース領域3の形成予定領域が開口するLTO等で構成されるマスク20を配置したのち、マスク20上からp型不純物(例えばAl)のイオン注入を行う。
p型ベース領域3の上に、例えば、1×1016cm-3程度の濃度、膜厚(深さ)を0.3μmとした表面チャネル層4をエピタキシャル成長させる。
次いで、例えばLTO等のマスク21を成膜したのち、フォトリソグラフィ工程を経て、ボディp型層5の形成予定領域においてマスク21を開口させる。そして、マスク21上からAlをイオン注入する。また、マスク21を除去した後、例えばLTO等のマスクを成膜し、基板表面を保護した後、基板1の裏面からPをイオン注入する。
マスクを除去後、例えばLTO等のマスク22をもう一度成膜し、フォトリソグラフィ工程を経て、n+型ソース領域6、7の形成予定領域上においてマスク22を開口させる。このとき、マスク22の開口部の端面がテーパ状となるようにする。例えばマスク22をパターニングする際のエッチングを等方性エッチングにて行うことで、このような形状とすることが可能である。その後、n型不純物として例えばPをイオン注入する。これにより、n+型ソース領域6、7となる領域にn型不純物が注入されるが、表面チャネル層4に近づくに連れて徐々に注入深さが浅くなる。
ゲート酸化膜形成工程を行い、ゲート酸化膜8を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜8を形成している。このとき、ゲート酸化膜8は、上述した図2(c)、(d)に示す工程でn型不純物が注入されたn+型ソース領域6、7とそれに隣接する表面チャネル層4との間で酸化レートが異なり、n+型ソース領域6、7の表面において増速酸化され、表面チャネル層4の表面では増速酸化されないことになるが、従来のように増速酸化される部分と増速酸化されていない部分との境界位置において局所的に最も薄い部分が形成されないようにできる。以下、これについて説明する。
ゲート酸化膜8の表面にn型不純物をドーピングしたポリシリコン層を例えば600℃の温度下で440nm程度成膜したのち、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてポリシリコン層およびゲート酸化膜8をパターニングする。これにより、ゲート電極9が形成される。
ウェハ表面全面に層間絶縁膜10を形成する。例えばプラズマCVDにより、420℃でBPSG膜を500nm程度成膜し、その後、例えば、930℃、20分間、ウェット雰囲気中でのリフロー処理を行うことで層間絶縁膜10を形成する。
ドレインコンタクト領域13と接するように、基板1の裏面側にNiによるドレイン電極14を形成する。そして、例えばAr雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで、各コンタクト部5a〜7a、9aおよびドレイン電極14をオーミック接触とする。このとき、ボディp型層5、n+型ソース領域6、7、ゲート電極9およびドレインコンタクト領域13が上記のように高濃度とされているため、高温の熱処理工程などを行わなくても、十分に各種コンタクト部5a〜7aやドレイン電極14がオーミック接触となる。
上記実施形態では、マスク22に開口部を形成したときの開口部の端面をすべてテーパ状としたが、マスク22のうち少なくともn+型ソース領域6、7における表面チャネル層4側の端面と対応する端面のみがテーパ状となっていれば良い。すなわち、n+型ソース領域6、7のうち少なくとも表面チャネル層4側の端面がテーパ状となっていれば良い。この場合、テーパ状の部分を先に等方性エッチングによって形成しておいたのち、その後異方性エッチングによってもう一方の端面が垂直になるようにすれば良い。
Claims (4)
- 炭化珪素からなる基板(1)の上に第1導電型の炭化珪素からなるドリフト層(2)を形成する工程と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に第2導電型のベース領域(3、5)を形成する工程と、
前記ベース領域(3、5)および前記ドリフト層(2)の表面上に炭化珪素からなる第1導電型の表面チャネル層(4)を形成する工程と、
前記表面チャネル層(4)および前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することで、前記ベース領域(3、5)内に前記ドリフト層(2)よりも高不純物濃度となる第1導電型のソース領域(6、7)を形成する工程と、
前記表面チャネル層(4)および前記ソース領域(6、7)の表面にゲート酸化膜(8)を形成する工程と、
前記ゲート酸化膜(8)の上にゲート電極(9)を形成する工程と、
前記ゲート電極(9)上に層間絶縁膜(10)を形成する工程と、
前記層間絶縁膜(10)に対して前記ベース領域(3、5)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)を形成する工程と、
前記基板(1)の裏面側にドレイン電極(14)を形成する工程と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に、前記ソース領域(6、7)および前記ベース領域(3、5)と電気的に接続されるソース電極(12)を形成する工程と、を有し、
前記ゲート電極(9)に対して電圧を印加したときに前記表面チャネル層(4)にチャネル領域を設定して前記ソース電極(12)と前記ドレイン電極(14)との間に電流を流すMOS構造のトランジスタを備えた炭化珪素半導体装置の製造方法において、
前記ソース領域(6、7)を形成する工程では、前記表面チャネル層(4)の表面にマスク(22)を配置する工程と、
前記マスク(22)のうち前記ソース領域(6、7)の形成予定位置に開口部を形成すると共に、該開口部のうち前記ソース領域(6、7)を形成したときの前記表面チャネル層(4)側に対応する端面をテーパ状にする工程と、
端面がテーパ状とされた前記マスク(22)の上から前記表面チャネル層(4)および前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することにより、前記ソース領域(6、7)のうち前記表面チャネル層(4)側の端面が、前記マスク(22)における前記テーパ状の部分と対応して、該表面チャネル層(4)に近づくに連れて深さが浅くなるテーパ面とされるようにする工程と、を含み、
前記ゲート酸化膜(8)を形成する工程では、前記表面チャネル層(4)および前記ソース領域(6、7)の表面を酸化することにより前記ゲート酸化膜(8)を形成しており、前記表面チャネル層(4)に近づくに連れて深さが浅くなるテーパ面とされた前記ソース領域(6、7)の端面上においては、前記ソース領域(6、7)の深さが浅くなるほど前記ゲート酸化膜(8)の酸化レートが小さくなることで、前記テーパ面とされた前記ソース領域(6、7)の端面の傾斜に沿って前記表面チャネル層(4)に近づくに連れて前記ゲート酸化膜(8)の膜厚が薄くなることを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素からなる基板(1)の上に第1導電型の炭化珪素からなるドリフト層(2)を形成する工程と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に第2導電型のベース領域(3、5)を形成する工程と、
前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することで、前記ベース領域(3、5)内に前記ドリフト層(2)よりも高不純物濃度となる第1導電型のソース領域(6、7)を形成する工程と、
前記ドリフト層(2)、前記ベース領域(3)および前記ソース領域(6、7)の表面にゲート酸化膜(8)を形成する工程と、
前記ゲート酸化膜(8)の上にゲート電極(9)を形成する工程と、
前記ゲート電極(9)上に層間絶縁膜(10)を形成する工程と、
前記層間絶縁膜(10)に対して前記ベース領域(3、5)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)を形成する工程と、
前記基板(1)の裏面側にドレイン電極(14)を形成する工程と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に、前記ソース領域(6、7)および前記ベース領域(3、5)と電気的に接続されるソース電極(12)を形成する工程と、を有し、
前記ゲート電極(9)に対して電圧を印加したときに前記ベース領域(3)のうち前記ドリフト層(2)と前記ソース領域(6、7)に挟まれた位置の表面にチャネル領域を設定して前記ソース電極(12)と前記ドレイン電極(14)との間に電流を流すMOS構造のトランジスタを備えた炭化珪素半導体装置の製造方法において、
前記ソース領域(6、7)を形成する工程では、前記ドリフト層(2)および前記ベース領域(3)の表面にマスク(22)を配置する工程と、
前記マスク(22)のうち前記ソース領域(6、7)の形成予定位置に開口部を形成すると共に、該開口部のうち前記ソース領域(6、7)を形成したときの前記チャネル領域側と対応する端面をテーパ状にする工程と、
端面がテーパ状とされた前記マスク(22)の上から前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することにより、前記ソース領域(6、7)のうち前記チャネル領域側の端面が、前記マスク(22)における前記テーパ状の部分と対応して、該表面チャネル層(4)に近づくに連れて深さが浅くなるテーパ面とされるようにする工程と、を含み、
前記ゲート酸化膜(8)を形成する工程では、前記ドリフト層(2)、前記ベース領域(3)および前記端面がテーパ面とされた前記ソース領域(6、7)の表面を酸化することにより前記ゲート酸化膜(8)を形成しており、前記チャネル領域側に近づくに連れて深さが浅くなるテーパ面とされた前記ソース領域(6、7)の端面上においては、前記ソース領域(6、7)の深さが浅くなるほど前記ゲート酸化膜(8)の酸化レートが小さくなることで、前記テーパ面とされた前記ソース領域(6、7)の端面の傾斜に沿って前記チャネル領域に近づくに連れて前記ゲート酸化膜(8)の膜厚が薄くなることを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素からなる基板(1)の上に形成され、第1導電型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成された第2導電型のベース領域(3、5)と、
前記ベース領域(3、5)および前記ドリフト層(2)の表面上に形成された炭化珪素からなる第1導電型の表面チャネル層(4)と、
前記表面チャネル層(4)および前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することで前記ベース領域(3、5)内に形成されており、前記ドリフト層(2)よりも高不純物濃度となる第1導電型のソース領域(6、7)と、
前記表面チャネル層(4)および前記ソース領域(6、7)の表面に形成されたゲート酸化膜(8)と、
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と、
前記ゲート電極(9)上に形成され、前記ベース領域(3、5)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と、
前記基板(1)の裏面側に形成されたドレイン電極(14)と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に形成され、前記ソース領域(6、7)および前記ベース領域(3、5)と電気的に接続されるソース電極(12)と、を有し、
前記ゲート電極(9)に対して電圧を印加したときに前記表面チャネル層(4)にチャネル領域を設定して前記ソース電極(12)と前記ドレイン電極(14)との間に電流を流すMOS構造のトランジスタを備えた炭化珪素半導体装置において、
前記ソース領域(6、7)は、前記表面チャネル層(4)側の端面が該表面チャネル層(4)側に向かって徐々に深さが浅くなるテーパ面とされており、
前記ゲート酸化膜(8)は、前記テーパ面とされた前記ソース領域(6、7)の端面の傾斜に沿って、前記ソース領域(6、7)の深さが浅くなるほど膜厚が徐々に薄くなっていることを特徴とする炭化珪素半導体装置。 - 炭化珪素からなる基板(1)の上に形成され、第1導電型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成された第2導電型のベース領域(3、5)と、
前記ベース領域(3、5)に対して第1導電型不純物をイオン注入することで前記ベース領域(3、5)内に形成され、前記ドリフト層(2)よりも高不純物濃度となる第1導電型のソース領域(6、7)と、
前記ドリフト層(2)、前記ベース領域(3)および前記ソース領域(6、7)の表面に形成されたゲート酸化膜(8)と、
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と、
前記ゲート電極(9)上に形成され、前記ベース領域(3、5)および前記ソース領域(6、7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と、
前記基板(1)の裏面側に形成されたドレイン電極(14)と、
前記コンタクトホール(11a)内を含めた前記層間絶縁膜(10)の表面に形成され、前記ソース領域(6、7)および前記ベース領域(3、5)と電気的に接続されるソース電極(12)と、を有し、
前記ゲート電極(9)に対して電圧を印加したときに前記ベース領域(3)のうち前記ドリフト層(2)と前記ソース領域(6、7)に挟まれた位置の表面にチャネル領域を設定して前記ソース電極(12)と前記ドレイン電極(14)との間に電流を流すMOS構造のトランジスタを備えた炭化珪素半導体装置において、
前記ソース領域(6、7)は、前記チャネル領域側の端面が該チャネル領域側に向かって徐々に深さが浅くなるテーパ面とされており、
前記ゲート酸化膜(8)は、前記テーパ面とされた前記ソース領域(6、7)の端面の傾斜に沿って、前記ソース領域(6、7)の深さが浅くなるほど膜厚が徐々に薄くなっていることを特徴とする炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164094A JP5181545B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164094A JP5181545B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004574A JP2009004574A (ja) | 2009-01-08 |
JP5181545B2 true JP5181545B2 (ja) | 2013-04-10 |
Family
ID=40320634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007164094A Expired - Fee Related JP5181545B2 (ja) | 2007-06-21 | 2007-06-21 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5181545B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366893B2 (en) | 2014-12-08 | 2019-07-30 | Fuji Electric Co., Ltd. | Process for making silicon carbide semiconductor device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103855223B (zh) | 2009-03-25 | 2016-09-28 | 罗姆股份有限公司 | 半导体装置 |
JP2015115570A (ja) * | 2013-12-16 | 2015-06-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6314938B2 (ja) | 2015-08-18 | 2018-04-25 | トヨタ自動車株式会社 | キャニスタ構造 |
CN112993014B (zh) * | 2021-05-18 | 2022-04-19 | 江苏应能微电子有限公司 | 一种碳化硅平面式功率半导体器件及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3428459B2 (ja) * | 1998-09-01 | 2003-07-22 | 富士電機株式会社 | 炭化けい素nチャネルMOS半導体素子およびその製造方法 |
JP4568929B2 (ja) * | 1999-09-21 | 2010-10-27 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP4450123B2 (ja) * | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2006237511A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-06-21 JP JP2007164094A patent/JP5181545B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366893B2 (en) | 2014-12-08 | 2019-07-30 | Fuji Electric Co., Ltd. | Process for making silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2009004574A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4539684B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4450241B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4412335B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4877286B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9252261B2 (en) | Semiconductor device and manufacturing method of the same | |
JP5370480B2 (ja) | 半導体装置及びその製造方法 | |
JP6234606B2 (ja) | 半導体装置 | |
JP6299102B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4802542B2 (ja) | 炭化珪素半導体装置 | |
JP2009283540A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20120125401A (ko) | 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법 | |
JP7054403B2 (ja) | 半導体装置の製造方法 | |
JP2008085134A (ja) | 半導体装置及びその製造方法 | |
JP2009016601A (ja) | 炭化珪素半導体装置 | |
JP5181545B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
US10439027B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP6991476B2 (ja) | 半導体装置 | |
JP2009290140A (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2018110163A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2002289853A (ja) | 半導体装置およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5181545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |