JP5179511B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5179511B2 JP5179511B2 JP2009542460A JP2009542460A JP5179511B2 JP 5179511 B2 JP5179511 B2 JP 5179511B2 JP 2009542460 A JP2009542460 A JP 2009542460A JP 2009542460 A JP2009542460 A JP 2009542460A JP 5179511 B2 JP5179511 B2 JP 5179511B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- manufacturing
- semiconductor device
- ignition
- ignition gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 claims description 100
- 239000012535 impurity Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005259 measurement Methods 0.000 claims description 33
- 229910052734 helium Inorganic materials 0.000 claims description 18
- 229910052786 argon Inorganic materials 0.000 claims description 13
- 238000010790 dilution Methods 0.000 claims description 11
- 239000012895 dilution Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 description 208
- 238000005530 etching Methods 0.000 description 17
- 239000001307 helium Substances 0.000 description 16
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 229910052754 neon Inorganic materials 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000007790 scraping Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体への不純物注入にプラズマドーピングを用いた半導体装置の製造方法に関する。
不純物を半導体中に導入する技術として、不純物をイオン化して低エネルギーで半導体中に導入するプラズマドーピング法が知られている。
また、プラズマドーピングのプロセスガスとしては、ボロンや砒素などの不純物を含むガスをヘリウムや水素によって希釈したものが用いられている（特許文献１参照）。
D.Lenoble 他、Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions、2006 Symposium on VLSI Technology Digest of Technical Papers、p.212
ところが、ヘリウムや水素を大量に含むガスは低い圧力ではプラズマ化（着火）しにくい。従って、ヘリウムや水素を大量に含むプロセスガスをプラズマ化するためには、チャンバー内の圧力を高くする必要がある。図１０は、プロセスガスのみを用いてプラズマドーピング（ＰＤ）を実施する場合におけるチャンバー内の圧力の時間変化の一例を示している。図１０に示すように、プロセスガスのみによってプラズマを発生させるためにチャンバー内の圧力を高くしているため、プラズマ発生後、チャンバー内の圧力をプラズマドーピング（ＰＤ）に最適な圧力まで低下させ、その後、被処理基板にバイアスを印加してプラズマドーピングを実施する必要がある。すなわち、プロセスガスのみを用いてプラズマを発生させる場合には、図１０に示すように、圧力調整に比較的長い時間（例えば１５秒程度）を要するため、スループットが低下してしまうという問題がある。
前記に鑑み、本発明は、プラズマドーピング処理のスループットを向上させることを目的とする。
ところで、プラズマ化しやすいガス（放電しやすいガス）としてアルゴンが知られている（特許文献２参照）。これに着目し、本願発明者らは、プラズマ着火用のガス（以下、着火用ガスと称する）としてアルゴンを用いることにより、プラズマドーピングに適した低圧力で着火用ガスを用いてプラズマを発生させ、その後、チャンバー内に導入するガスを着火用ガスからプロセスガスに切り換える方法を着想した。
そこで、本願発明者らは、この方法を、プラズマドーピングの適用対象として注目されている立体トランジスタを形成する方法（非特許文献１参照）に用いてみた。具体的には、上面及び側面を有する半導体領域（フィン型半導体領域）にプラズマドーピングによって不純物を導入するために、着火用ガスを用いてプラズマを発生させ、その後、プロセスガスを用いてプラズマドーピングを行ってみた。その結果、従来のプラズマドーピング処理と比べて、圧力調整に要する時間がほとんど不要になるため、スループットを向上させることができた。
しかしながら、着火用ガスによりプラズマを発生させてフィン型半導体領域に対してプラズマドーピングを行った場合、フィン型半導体領域の上部コーナーが無視できないほど削られてしまうという予期しない新たな問題に直面した。
この新たな問題の原因について本願発明者らが検討した結果、次のような知見を得た。
プラズマドーピングに用いられるチャンバーにおいては、ガスの供給とガスの排気とを同時に行いながら、チャンバー内が所定の圧力に保持される。従って、着火用ガスによりプラズマを発生させ、その後、着火用ガスの供給を停止すると共にプロセスガスの供給を開始しても、しばらくの間はチャンバー内に着火用ガスが残留している。一方、着火用ガスとして用いるアルゴンガスは、シリコン等の半導体に対して比較的大きいエッチングレートを持っている。すなわち、チャンバー内に着火用ガスが残留している状態でプロセスガスの供給及びバイアスの印加を開始してプラズマドーピングを行った場合には、シリコン等の半導体、特に、フィン型半導体領域の上部コーナーが大きくエッチングされてラウンディングしてしまう。
以上の知見に基づき、本願発明者らは、フィン型半導体領域に対するプラズマドーピングにおいて高いスループットを維持しながら上部コーナーの削れを確実に防止する方法として、以下のような発明を想到した。
本発明に係る半導体装置の製造方法は、基板上に、上面及び側面を有する半導体領域を形成する工程（ａ）と、前記工程（ａ）よりも後に、チャンバー内に前記基板を載置した後、前記チャンバー内に着火用ガスを導入し、当該着火用ガスをプラズマ化する工程（ｂ）と、前記工程（ｂ）よりも後に、前記チャンバー内に不純物を含むプロセスガスを導入し、当該プロセスガスをプラズマ化する工程（ｃ）と、前記工程（ｃ）よりも後に、前記チャンバー内における前記着火用ガスの残留量の減衰を確認してから、前記基板にバイアス電圧を印加し、前記半導体領域に前記不純物をドーピングする工程（ｄ）とを備えている。
本発明の半導体装置の製造方法によると、プロセスガスとは別に着火用ガスを用いるため、低圧力でプラズマを発生させることができる。すなわち、プラズマ着火時と不純物ドーピング時との間の圧力差を低減できるので、圧力調整に要する時間がほとんど不要となり、スループットを向上させることができる。
また、本発明の半導体装置の製造方法によると、チャンバー内における着火用ガスの残留量の減衰を確認してから、基板にバイアスを印加するため、着火用ガスに起因する半導体領域の上部コーナーの削れを確実に防止することができる。
本発明の半導体装置の製造方法において、前記着火用ガスは希ガスを含んでいてもよく、このとき、前記希ガスはＮｅ、Ａｒ又はＸｅであってもよい。これらのガスは放電させやすいため、不純物ドーピング時と同程度の低圧力でもプラズマ発生を容易に行うことができるので、スループットが確実に向上する。また、これらのガスは化学的に安定しているため、プラズマドーピング処理を安定的に実施することができる。特に、着火用ガスとしてＮｅ（ネオン）ガスを用いた場合、Ａｒ（アルゴン）等と比べてネオンの原子量が小さいため、下記の特段の効果が得られる。
まず、Ｎｅガスを用いた場合、スパッタリングレートが小さいので、半導体領域の上部コーナーの削れ（ラウンディング）をより確実に防止することができる。
ところで、ソース・ドレイン領域やエクステンション領域を形成するためには、ボロンや砒素などの不純物を単結晶シリコン基板中に注入した後、アニールによって注入不純物を電気的に活性化する工程を実施する。ここで、単結晶構造の表面部はプラズマドーピングによってアモルファスに改質されるが、アニール工程で結晶回復が起き、アニール後には単結晶構造を持つソース・ドレイン領域やエクステンション領域が形成される。また、プラズマドーピング時にはＮｅやＡｒ等が微量ではあるものの不純物と共に単結晶シリコン基板中に注入される。しかし、Ｎｅの場合、ＡｒやＸｅと比べて非常に小さいので、ＡｒやＸｅと比べてアニール工程で外方拡散によって単結晶シリコン基板の外部に放出されやすい。一方、ＡｒやＸｅは大きい上にアニール工程で外方拡散を生じにくいので、結晶回復を阻害して結晶欠陥を生じやすい。特に、エクステンション領域のように極めて浅い位置にＰＮ接合を有する不純物領域の形成において、このような結晶欠陥は接合リーク電流の原因になるので、致命的である。尚、エクステンション領域については、現時点でも２０ｎｍ以下の浅接合が求められており、将来的には、１０ｎｍ以下の浅接合が求められている。
以上のような理由から、着火用ガスに含まれる希ガスとしてＮｅガスを用いることが特に望ましい。
本発明の半導体装置の製造方法において、前記着火用ガスはＮ、Ｏ、Ｓ、Ｃｌ又はＢｒを含んでいてもよい。これらのガスは放電させやすいため、不純物ドーピング時と同程度の低圧力でもプラズマ発生を容易に行うことができるので、スループットが確実に向上する。
本発明の半導体装置の製造方法において、前記プロセスガスは希釈ガスを含んでいてもよく、このとき、前記希釈ガスはＨｅ又はＨ2 であってもよい。このようにすると、Ｈｅ（ヘリウム）又はＨ2 （水素）の半導体に対するエッチングレートが小さいため、半導体領域の上部コーナーの削れ（ラウンディング）をより確実に防止することができる。
特に、ヘリウムは希ガスであるので、化学的に極めて安定である。また、ヘリウムの半導体に対するエッチングレートは、他の原子と比べて半導体に対するエッチングレートが小さい水素と比べても、さらに小さいため、半導体領域の上部コーナーの削れ（ラウンディング）をより確実に防止することができる。
ところで、前述のように、ソース・ドレイン領域やエクステンション領域を形成するためには、ボロンや砒素などの不純物を単結晶シリコン基板中に注入した後、アニールによって注入不純物を電気的に活性化する工程を実施する。ここで、単結晶構造の表面部はプラズマドーピングによってアモルファスに改質されるが、アニール工程で結晶回復が起き、アニール後には単結晶構造を持つソース・ドレイン領域やエクステンション領域が形成される。ここで、プラズマドーピング時にはヘリウムや水素が不純物と共に単結晶シリコン基板中に注入される。しかし、ヘリウムの場合、他の原子と比べて、アニール工程で外方拡散によって単結晶シリコン基板の外部に放出されやすい。従って、アニール工程で良好な結晶回復が起こりやすく、接合リーク電流の小さいＰＮ接合が得られるという特段の効果を奏する。
以上のような理由から、希釈ガスとしてヘリウムを用いることが特に望ましい。
本発明の半導体装置の製造方法において、前記工程（ｄ）において、前記着火用ガスの発光強度ｌｉを測定し、当該測定値が所定値以下になってから、前記基板への前記バイアス電圧の印加を開始してもよい。このようにすると、チャンバー内における着火用ガスの残留量を分光測定装置を用いて簡単且つ確実にモニターすることができるので、着火用ガスの残留量の減衰を確実に見極めることができる。従って、着火用ガスに起因する上部コーナーの削れが生じないように、基板にバイアスを印加することができる。
前記工程（ｄ）において、前記着火用ガスの発光強度ｌｉを測定し、当該測定値が所定値以下になってから、前記基板への前記バイアス電圧の印加を開始する場合、前記所定値は、前記プロセスガスのみを放電させたときの発光強度ｌｐであってもよい。すなわち、バイアス印加を開始するタイミングを決定するために、プロセスガスのみを放電させたときの発光強度ｌｐを予め測定しておいてもよい。着火用ガスの発光強度ｌｉが、プロセスガスのみを放電させたときの発光強度ｌｐを下回れば、チャンバー内における着火用ガスの残留量は、チャンバー内やプロセスガスなどに元来含まれている微少量と同程度になったと考えられる。従って、この時点以降にバイアス印加を開始した場合には、半導体領域の上部コーナーの削れ量は、プロセスガスのみを放電させたときと同程度となる。すなわち、半導体領域の上部コーナーの削れ（ラウンディング）を極めて小さくすることができる。
前記工程（ｄ）において、前記着火用ガスの発光強度ｌｉを測定し、当該測定値が所定値以下になってから、前記基板への前記バイアス電圧の印加を開始する場合、前記着火用ガスの発光強度ｌｉの測定波長は、前記プロセスガスに特有の発光波長に含まれないことが好ましい。すなわち、着火用ガスの発光強度ｌｉの測定波長の選択においては、着火用ガスに特有の発光波長の中から発光強度が強く且つプロセスガスに特有の発光波長に含まれない波長を選択する。このようにすると、着火用ガスの発光強度ｌｉを精度良く測定することができるので、チャンバー内における着火用ガスの残留量を高精度で検出することができる。具体的には、前記着火用ガスがＮｅを含む場合の前記測定波長は６９３ｎｍであり、前記着火用ガスがＡｒを含む場合の前記測定波長は７５０ｎｍであり、前記着火用ガスがＸｅを含む場合の前記測定波長は８２３ｎｍであり、前記着火用ガスがＮを含む場合の前記測定波長は７４４ｎｍであり、前記着火用ガスがＯを含む場合の前記測定波長は７７７ｎｍであり、前記着火用ガスがＦを含む場合の前記測定波長は７０４ｎｍであり、前記着火用ガスがＳを含む場合の前記測定波長は５４５ｎｍであり、前記着火用ガスがＣｌを含む場合の前記測定波長は３０９ｎｍであり、前記着火用ガスがＢｒを含む場合の前記測定波長は４７８ｎｍであることが好ましい。
尚、本発明の半導体装置の製造方法において、前記工程（ｃ）において、前記チャンバー内における前記着火用ガスの残留量の減衰を確認してから、前記チャンバー内に前記プロセスガスを導入してもよい。
本発明によると、フィン型半導体領域に対するプラズマドーピングにおいて、高いスループットを維持しながら上部コーナーの削れを確実に防止することができる。
（実施形態）
以下、本発明の一実施形態に係る半導体装置の製造方法、具体的には、不純物注入にプラズマドーピングを用いた半導体装置の製造方法について、図面を参照しながら説明する。図１は、本実施形態に係る半導体装置の製造方法のフロー図である。また、図２（ａ）及び（ｂ）は本実施形態に係る半導体装置の製造方法の主要工程を示す断面図である。
以下、本発明の一実施形態に係る半導体装置の製造方法、具体的には、不純物注入にプラズマドーピングを用いた半導体装置の製造方法について、図面を参照しながら説明する。図１は、本実施形態に係る半導体装置の製造方法のフロー図である。また、図２（ａ）及び（ｂ）は本実施形態に係る半導体装置の製造方法の主要工程を示す断面図である。
まず、ステップＳ１０１において、例えば単結晶シリコン基板等の被処理基板１０１をプラズマドーピング装置のチャンバー（真空容器）内に搬入する。このとき、図２（ａ）に示すように、被処理基板１０１上には絶縁層１０２を介して、上面及び側面を有する複数の半導体領域（フィン型半導体領域）１０３が形成されている。フィン型半導体領域１０３は、例えばシリコン層に対してエッチングを行うことによって形成されたものである。また、フィン型半導体領域１０３は、例えば、幅及び高さが共に３０ｎｍの正方形状の断面、幅が３０ｎｍで高さが１００ｎｍの長方形状の断面、又は幅が１０ｎｍで高さが５０ｎｍの長方形状の断面等を有している。
次に、ステップＳ１０２において、着火用ガスとして例えばネオンガスの真空容器内への導入を開始する。尚、真空容器内においてはガス供給とガス排気とを同時に行うことによって圧力が所望値、具体的には、後述する不純物ドーピングに最適な圧力にできるだけ近い圧力に保持される。また、着火用ガスとして、ネオンに代えて、ネオンとヘリウムとを５０質量％対５０質量％の割合で混合したガスを用いてもよい。その理由は、ヘリウムはプロセスガスの希釈ガスとして特に望ましく、ネオンは着火用ガスとして特に望ましく、これらを混合することによって、着火が容易に行えるという効果及び生産性を向上できるという効果が得られるからである。また、別の理由は、着火プロセスからドーピングプロセスまで連続性を損なうことなくプロセスを移行させていくことができるので、プラズマのインピーダンスの変化が少なくなり、マッチャーの整合を得やすいという効果が得られるからである。以上の理由から、ネオンとプロセスガス用の希釈ガスとを混合したガスを着火用ガスとして用いることが望ましく、さらに、プロセスガス用の希釈ガスとしては、特にヘリウムを用いることが望ましい。
次に、ステップＳ１０３において、真空容器内にソースパワー（プラズマ生成用高周波電力）を印加して着火用ガスからなるプラズマを発生させる。ここで、プラズマ着火時の条件は、例えば、チャンバー内圧力が０．９Ｐａであり、ソースパワーが２５０Ｗであり、基板温度が２０℃である。
次に、ステップＳ１０４において、真空容器内の着火用ガスつまりネオンガスのプラズマ発光強度の測定を開始する。プラズマ発光強度の測定には例えば分光測定装置を用いる。分光測定装置には、例えば真空容器壁部に取り付けられた光ファイバーを通じてプラズマ発光の光が伝送される。
次に、ステップＳ１０５において、着火用ガスの真空容器内への導入を停止すると同時に、プロセスガスの真空容器内への導入を開始する。プロセスガスとしては、ボロンや砒素などの不純物を含むガスをヘリウム（Ｈｅ）や水素（Ｈ2 ）によって希釈したものを用いるが、本実施形態では、例えばＢ2 Ｈ6 をＨｅで希釈したものを用いる。尚、プロセスガス中おけるＢ2 Ｈ6 濃度は例えば３質量％である。
次に、ステップＳ１０６において、着火用ガスのプラズマ発光強度ｌｉの測定値が所定値、具体的には、プロセスガスのみを放電させたときの発光強度ｌｐ以下になったかどうかを判定する。プロセスガスのみを放電させたときの発光強度ｌｐについては、プラズマドーピング開始前に予め測定しておく。
ステップＳ１０６で着火用ガスのプラズマ発光強度ｌｉの測定値が所定値以下になっていないと判定された場合、ステップＳ１０７において、着火用ガスのプラズマ発光強度ｌｉのモニタリングを継続して行い、ステップＳ１０６の判定を繰り返し行う。
一方、ステップＳ１０６で着火用ガスのプラズマ発光強度ｌｉの測定値が所定値以下になっていると判定された場合、ステップＳ１０８において、着火用ガスのプラズマ発光強度ｌｉのモニタリングをやめて、被処理基板１０１へのバイアス電圧の印加を開始する。これにより、ステップＳ１０９において、図２（ｂ）に示すように、フィン型半導体領域１０３への不純物（本実施形態ではボロン）の導入が行われ、それによって、フィン型半導体領域１０３の上部及び側部に不純物層１０４が形成される。ここで、不純物導入時の条件は、例えば、チャンバー内圧力が０．９Ｐａであり、ソースパワーが５００Ｗであり、バイアス電圧（Ｖｐｐ）が２００Ｖであり、基板温度が２０℃であり、不純物のドーピング時間（バイアス電圧の印加時間）は３０秒である。すなわち、本実施形態では、プラズマ着火時のチャンバー内圧力と不純物導入時のチャンバー内圧力とは同じ０．９Ｐａである。
尚、図２（ｂ）において、ステップＳ１０９の不純物ドーピングを行う前のフィン型半導体領域１０３の形状を破線で示しているが、不純物ドーピング時におけるフィン型半導体領域１０３の上部コーナーの削れはほとんど見られない。
また、本実施形態においては、ステップＳ１０９の不純物ドーピングを行っている間に、ステップＳ１１０において、バックグラウンドの発光強度、つまりプロセスガスのみを放電させたときの発光強度ｌｐの測定を行い、当該測定値を次回のプラズマドーピング処理におけるステップＳ１０６の判定に用いる。
次に、ステップＳ１１１において、被処理基板１０１へのバイアス電圧の印加を停止すると共に、プロセスガスの真空容器内への導入を停止する。すなわち、ステップＳ１０９の不純物ドーピングをやめる。
最後に、ステップＳ１１２において、不純物層１０４が形成されたフィン型半導体領域１０３を有する被処理基板１０１をプラズマドーピング装置のチャンバー（真空容器）外へ搬出する。
以上に説明したように、本実施形態によると、プロセスガスとは別に着火用ガスを用いるため、低圧力でプラズマを発生させることができる。すなわち、プラズマ着火時と不純物ドーピング時との間の圧力差を低減できるので、圧力調整に要する時間がほとんど不要となり、スループットを向上させることができる。
また、本実施形態によると、チャンバー内における着火用ガスの残留量の減衰を確認してから、基板にバイアスを印加するため、着火用ガスに起因する半導体領域の上部コーナーの削れを確実に防止することができる。
また、本実施形態によると、着火用ガスとして、放電させやすいネオンガスを用いるため、不純物ドーピング時と同程度の低圧力でもプラズマ発生を容易に行うことができるので、スループットが確実に向上する。また、ネオンガスは化学的に安定しているため、プラズマドーピング処理を安定的に実施することができる。ここで、着火用ガスとして、ネオン（Ｎｅ）ガスに代えて、アルゴン（Ａｒ）ガス又はキセノン（Ｘｅ）ガス等の希ガスを用いた場合にも同様の効果が得られる。また、着火用ガスがＮ、Ｏ、Ｓ、Ｃｌ又はＢｒを含む場合も、不純物ドーピング時と同程度の低圧力でもプラズマ発生を容易に行うことができるので、スループットが確実に向上する。尚、着火用ガスとしてネオンガスを用いた場合、Ａｒ等と比べてネオンの原子量が小さいため、半導体領域の上部コーナーの削れ（ラウンディング）をより確実に防止することができる。
また、本実施形態によると、半導体に対するエッチングレートが小さいＨｅ（ヘリウム）からなる希釈ガスをプロセスガスが含むため、半導体領域の上部コーナーの削れ（ラウンディング）をより確実に防止することができる。また、ヘリウムは化学的に安定しているため、プラズマドーピング処理を安定的に実施することができる。ここで、希釈ガスがＨ2 （水素）からなる場合にも同様の効果が得られる。
また、本実施形態によると、ステップＳ１０６において、着火用ガスのプラズマ発光強度ｌｉを測定し、当該測定値が所定値以下になってから、被処理基板１０１へのバイアス電圧の印加を開始する。このため、チャンバー内における着火用ガスの残留量を分光測定装置を用いて簡単且つ確実にモニターすることができるので、着火用ガスの残留量の減衰を確実に見極めることができる。従って、着火用ガスに起因する上部コーナーの削れが生じないように、基板にバイアスを印加することができる。また、前述の所定値として、プロセスガスのみを放電させたときの発光強度ｌｐを用いるため、バイアス印加開始時点では、チャンバー内における着火用ガスの残留量は、チャンバー内やプロセスガスなどに元来含まれている微少量と同程度になっていると考えられる。従って、バイアス印加による半導体領域の上部コーナーの削れ量は、プロセスガスのみを放電させたときと同程度となる。すなわち、半導体領域の上部コーナーの削れ（ラウンディング）を極めて小さくすることができる。
図３は、本実施形態のプラズマドーピングを実施する場合における着火用ガスのプラズマ発光強度の時間変化の一例を示している。図３に示すように、着火用ガスの真空容器内への導入を停止すると同時にプロセスガスの真空容器内への導入を開始した後、着火用ガスのプラズマ発光強度、つまり真空容器内における着火用ガスの残留量は時間と共に減少していく。但し、チャンバー内における着火用ガスの残留量が、チャンバー内やプロセスガスなどに元来含まれている微少量に近づくと、着火用ガスのプラズマ発光強度の減少は緩やかになり、やがて検出限界（下限）に達する。
図４は、図３に示す着火用ガスのプラズマ発光強度ｌｉの時間変化においてｌｉがプロセスガスのみを放電させたときの発光強度ｌｐを下回ったときにバイアス電圧の印加を行っている様子を示している。
図５（ａ）は、図３に示す着火用ガスのプラズマ発光強度ｌｉの時間変化においてｌｉ≦ｌｐであるときにバイアス電圧の印加を行った場合における凸型シリコンのエッチング形状を模式的に示している。尚、図５（ａ）においては、エッチング前の形状を破線で、エッチング後の形状を実線で示している。図５（ａ）に示すように、ｌｉ≦ｌｐであるときにバイアス電圧の印加を行うと、凸型シリコンの凸部上面のエッチング量はコーナーも含め、凸型シリコンの基部上面のエッチング量と同程度の１ｎｍ以下に抑制されている。
一方、図５（ｂ）は、図３に示す着火用ガスのプラズマ発光強度ｌｉの時間変化においてｌｉ＞ｌｐであるときにバイアス電圧の印加を行った場合における凸型シリコンのエッチング形状を模式的に示している。尚、図５（ｂ）においては、エッチング前の形状を破線で、エッチング後の形状を実線で示している。図５（ｂ）に示すように、ｌｉ＞ｌｐであるときにバイアス電圧の印加を行うと、凸型シリコンのコーナーを除く凸部上面のエッチング量は、凸型シリコンの基部上面のエッチング量と同程度の１ｎｍ以下に抑制されているものの、凸部コーナーのエッチング量は非常に大きく、１０ｎｍ程度にも達する。
尚、本実施形態において、着火用ガスの発光強度ｌｉの測定波長は、プロセスガスに特有の発光波長に含まれないことが好ましい。すなわち、着火用ガスの発光強度ｌｉの測定波長の選択においては、着火用ガスに特有の発光波長の中から発光強度が強く且つプロセスガスに特有の発光波長に含まれない波長を選択する。このようにすると、着火用ガスの発光強度ｌｉを精度良く測定することができるので、チャンバー内における着火用ガスの残留量を高精度で検出することができる。
着火用ガスに特有の発光波長は、例えば、Ｎｅでは３３２ｎｍ、３７８ｎｍ、６９３ｎｍ、７０３ｎｍ、８３８ｎｍ，１１１８ｎｍであり、Ａｒでは７０７ｎｍ、７５０ｎｍ、７６４ｎｍ、８１２ｎｍ、９１２ｎｍであり、Ｘｅでは４８４ｎｍ、５４２ｎｍ、８２３ｎｍ、８８２ｎｍであり、Ｎでは１２０ｎｍ、５７５ｎｍ、７４４ｎｍであり、Ｏでは３９７ｎｍ、４６５ｎｍ、７７７ｎｍであり、Ｆでは６８６ｎｍ、７０４ｎｍであり、Ｓでは１４３ｎｍ、１８１ｎｍ、５４５ｎｍであり、Ｃｌでは２５６ｎｍ、３０９ｎｍであり、Ｂｒでは４７０ｎｍ、４７８ｎｍ、４８１ｎｍである。一方、プロセスガスに特有の発光波長（正確にはプロセスガスの大部分を占める希釈ガスの発光波長）は、例えば、Ｈでは１２２ｎｍ、４８６ｎｍ、６５６ｎｍであり、Ｈｅでは３８９ｎｍ、５８８ｎｍ、１０８３ｎｍ、２０５９ｎｍである。従って、着火用ガスの好ましい測定波長は、例えば、Ｎｅについては６９３ｎｍであり、Ａｒについては７５０ｎｍであり、Ｘｅについては８２３ｎｍであり、Ｎについては７４４ｎｍであり、Ｏについては７７７ｎｍであり、Ｆについては７０４ｎｍであり、Ｓについては５４５ｎｍであり、Ｃｌについては３０９ｎｍであり、Ｂｒについては４７８ｎｍである。
また、本実施形態において、ステップＳ１０５において、着火用ガスの真空容器内への導入を停止すると同時に、プロセスガスの真空容器内への導入を開始したが、これに代えて、着火用ガスの真空容器内への導入を停止した後、真空容器内における着火用ガスの残留量の減衰を確認してから、真空容器内にプロセスガスを導入してもよい。具体的には、着火用ガスの真空容器内への導入を停止した後、着火用ガスのプラズマ発光強度ｌｉの測定値が所定値、例えば、プロセスガスのみを放電させたときの発光強度ｌｐ以下になったら、プロセスガスの真空容器内への導入を開始し、その後、被処理基板１０１へのバイアス電圧の印加を開始してもよい。
（比較例）
以下、比較例に係る半導体装置の製造方法、具体的には、不純物注入にプラズマドーピングを用いた半導体装置の製造方法について、図面を参照しながら説明する。図６は、比較例に係る半導体装置の製造方法のフロー図である。また、図７（ａ）及び（ｂ）は比較例に係る半導体装置の製造方法の主要工程を示す断面図である。
以下、比較例に係る半導体装置の製造方法、具体的には、不純物注入にプラズマドーピングを用いた半導体装置の製造方法について、図面を参照しながら説明する。図６は、比較例に係る半導体装置の製造方法のフロー図である。また、図７（ａ）及び（ｂ）は比較例に係る半導体装置の製造方法の主要工程を示す断面図である。
まず、ステップＳ２０１において、被処理基板２０１をプラズマドーピング装置のチャンバー（真空容器）内に搬入する。このとき、図７（ａ）に示すように、被処理基板２０１上には絶縁層２０２を介して、上面及び側面を有する複数の半導体領域（フィン型半導体領域）２０３が形成されている。フィン型半導体領域２０３は、例えばシリコン層に対してエッチングを行うことによって形成されたものである。
次に、ステップＳ２０２において、着火用ガスとして例えばアルゴンガスの真空容器内への導入を開始する。尚、真空容器内においてはガス供給とガス排気とを同時に行うことによって圧力が所望値、具体的には、後述する不純物ドーピングに最適な圧力にできるだけ近い圧力に保持される。
次に、ステップＳ２０３において、真空容器内にソースパワー（プラズマ生成用高周波電力）を印加して着火用ガスからなるプラズマを発生させる。ここで、プラズマ着火時の条件は、例えば、チャンバー内圧力が０．９Ｐａであり、ソースパワーが２５０Ｗであり、基板温度が２０℃である。
次に、ステップＳ２０４において、着火用ガスの真空容器内への導入を停止すると同時に、プロセスガスの真空容器内への導入を開始する。プロセスガスとしては、ボロンや砒素などの不純物を含むガスをヘリウム（Ｈｅ）や水素（Ｈ2 ）によって希釈したものを用いるが、本比較例では、例えばＢ2 Ｈ6 をＨｅで希釈したものを用いる。尚、プロセスガス中おけるＢ2 Ｈ6 濃度は例えば３質量％である。
次に、ステップＳ２０５において、被処理基板２０１へのバイアス電圧の印加を開始する。これにより、ステップＳ２０６において、図７（ｂ）に示すように、フィン型半導体領域２０３への不純物（本比較例ではボロン）の導入が行われ、それによって、フィン型半導体領域２０３の上部及び側部に不純物層２０４が形成される。ここで、不純物導入時の条件は、例えば、チャンバー内圧力が０．９Ｐａであり、ソースパワーが５００Ｗであり、バイアス電圧（Ｖｐｐ）が２００Ｖであり、基板温度が２０℃であり、不純物のドーピング時間（バイアス電圧の印加時間）は３０秒である。すなわち、本実施形態では、プラズマ着火時のチャンバー内圧力と不純物導入時のチャンバー内圧力とは同じ０．９Ｐａである。
尚、図７（ｂ）において、ステップＳ２０６の不純物ドーピングを行う前のフィン型半導体領域２０３の形状を破線で示しているが、不純物ドーピング時におけるフィン型半導体領域２０３の上部コーナーの削れが非常に大きくなっている。
次に、ステップＳ２０７において、被処理基板２０１へのバイアス電圧の印加を停止すると共に、プロセスガスの真空容器内への導入を停止する。すなわち、ステップＳ２０６の不純物ドーピングをやめる。
最後に、ステップＳ２０８において、不純物層２０４が形成されたフィン型半導体領域２０３を有する被処理基板２０１をプラズマドーピング装置のチャンバー（真空容器）外へ搬出する。
図８は、比較例に係るプラズマドーピング（ＰＤ）を実施する場合におけるチャンバー内の圧力の時間変化の一例を示している。図８に示すように、比較例によると、プロセスガスとは別に着火用ガスを用いるため、低圧力でプラズマを発生させることができる。すなわち、プラズマ着火時と不純物ドーピング時との間の圧力差を低減できるので、圧力調整に要する時間がほとんど不要となり、スループットを向上させることができる。
図９は、比較例に係るプラズマドーピングを実施する場合におけるチャンバー内の各ガスの残留量の時間変化の一例を示している。図９に示すように、着火用ガスによりプラズマを発生させ、その後、着火用ガスの供給を停止すると共にプロセスガスの供給を開始しても、しばらくの間はチャンバー内に着火用ガスが残留している。
比較例においては、チャンバー内における着火用ガスの残留量の減衰を確認することなく、被処理基板２０１にバイアス電圧を印加するため、チャンバー内に着火用ガスが残留している状態でプロセスガスの供給及びバイアスの印加が開始されてしまう。また、着火用ガスとして用いるアルゴンガスは、シリコン等の半導体に対して比較的大きいエッチングレートを持っている。その結果、図７（ｂ）に示すように、不純物ドーピング時におけるフィン型半導体領域２０３の上部コーナーの削れが非常に大きくなってしまう。
すなわち、比較例によると、立体トランジスタ等の３Ｄデバイスの形状が許容できないほど変形してしまう可能性が大きい。
本発明は、半導体装置の製造方法に関し、立体トランジスタ等の３Ｄデバイスの形成に適用した場合には、高いスループットを維持しながら半導体領域の上部コーナーの削れを確実に防止できるという効果が得られ、非常に有用である。
１０１ 被処理基板
１０２ 絶縁層
１０３ フィン型半導体領域
１０４ 不純物層
１０２ 絶縁層
１０３ フィン型半導体領域
１０４ 不純物層
Claims (12)
- 基板上に、上面及び側面を有する半導体領域を形成する工程（ａ）と、
前記工程（ａ）よりも後に、チャンバー内に前記基板を載置した後、前記チャンバー内に着火用ガスを導入し、当該着火用ガスをプラズマ化する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記チャンバー内に不純物を含むプロセスガスを導入し、当該プロセスガスをプラズマ化する工程（ｃ）と、
前記工程（ｃ）よりも後に、前記チャンバー内における前記着火用ガスの残留量の減衰を確認してから、前記基板にバイアス電圧を印加し、前記半導体領域に前記不純物をドーピングする工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記着火用ガスは希ガスを含むことを特徴とする半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
前記希ガスはＮｅであることを特徴とする半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
前記希ガスはＡｒ又はＸｅであることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記着火用ガスはＮ、Ｏ、Ｓ、Ｃｌ又はＢｒを含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記プロセスガスは希釈ガスを含むことを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
前記希釈ガスはＨｅ又はＨ2 であることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記工程（ｄ）において、前記着火用ガスの発光強度ｌｉを測定し、当該測定値が所定値以下になってから、前記基板への前記バイアス電圧の印加を開始することを特徴とする半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記所定値は、前記プロセスガスのみを放電させたときの発光強度ｌｐであることを特徴とする半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記着火用ガスの発光強度ｌｉの測定波長は、前記プロセスガスに特有の発光波長に含まれないことを特徴とする半導体装置の製造方法。 - 請求項１０に記載の半導体装置の製造方法において、
前記着火用ガスがＮｅを含む場合の前記測定波長は６９３ｎｍであり、
前記着火用ガスがＡｒを含む場合の前記測定波長は７５０ｎｍであり、
前記着火用ガスがＸｅを含む場合の前記測定波長は８２３ｎｍであり、
前記着火用ガスがＮを含む場合の前記測定波長は７４４ｎｍであり、
前記着火用ガスがＯを含む場合の前記測定波長は７７７ｎｍであり、
前記着火用ガスがＦを含む場合の前記測定波長は７０４ｎｍであり、
前記着火用ガスがＳを含む場合の前記測定波長は５４５ｎｍであり、
前記着火用ガスがＣｌを含む場合の前記測定波長は３０９ｎｍであり、
前記着火用ガスがＢｒを含む場合の前記測定波長は４７８ｎｍであることを特徴とする半導体装置の製造方法。 - 請求項１〜１１のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｃ）において、前記チャンバー内における前記着火用ガスの残留量の減衰を確認してから、前記チャンバー内に前記プロセスガスを導入することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009542460A JP5179511B2 (ja) | 2007-11-22 | 2008-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302504 | 2007-11-22 | ||
| JP2007302504 | 2007-11-22 | ||
| JP2009542460A JP5179511B2 (ja) | 2007-11-22 | 2008-10-02 | 半導体装置の製造方法 |
| PCT/JP2008/002774 WO2009066409A1 (ja) | 2007-11-22 | 2008-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009066409A1 JPWO2009066409A1 (ja) | 2011-03-31 |
| JP5179511B2 true JP5179511B2 (ja) | 2013-04-10 |
Family
ID=40667244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009542460A Expired - Fee Related JP5179511B2 (ja) | 2007-11-22 | 2008-10-02 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8012862B2 (ja) |
| JP (1) | JP5179511B2 (ja) |
| WO (1) | WO2009066409A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101522964B (zh) * | 2006-10-03 | 2013-07-31 | 大和纺控股株式会社 | 卷曲性复合纤维及使用该复合纤维的纤维集合物 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343600A (ja) * | 2001-05-21 | 2002-11-29 | Tokyo Ohka Kogyo Co Ltd | 誘導結合プラズマ着火方法 |
| JP2004179592A (ja) * | 2002-11-29 | 2004-06-24 | Matsushita Electric Ind Co Ltd | プラズマドーピング方法およびデバイス |
| JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005534187A (ja) * | 2002-07-26 | 2005-11-10 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | プラズマドーピング装置内のプラズマパラメータをモニターするための方法及び装置 |
| WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783492A (en) * | 1994-03-04 | 1998-07-21 | Tokyo Electron Limited | Plasma processing method, plasma processing apparatus, and plasma generating apparatus |
| WO2005034221A1 (ja) | 2003-10-06 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | 基板およびその製造方法 |
| US20080111185A1 (en) * | 2006-11-13 | 2008-05-15 | International Business Machines Corporation | Asymmetric multi-gated transistor and method for forming |
| US7651920B2 (en) * | 2007-06-29 | 2010-01-26 | Infineon Technologies Ag | Noise reduction in semiconductor device using counter-doping |
| US7485520B2 (en) * | 2007-07-05 | 2009-02-03 | International Business Machines Corporation | Method of manufacturing a body-contacted finfet |
| KR101263648B1 (ko) * | 2007-08-31 | 2013-05-21 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 제조 방법. |
| US7723219B2 (en) * | 2008-02-22 | 2010-05-25 | Applied Materials, Inc. | Plasma immersion ion implantation process with reduced polysilicon gate loss and reduced particle deposition |
-
2008
- 2008-10-02 JP JP2009542460A patent/JP5179511B2/ja not_active Expired - Fee Related
- 2008-10-02 WO PCT/JP2008/002774 patent/WO2009066409A1/ja active Application Filing
- 2008-10-02 US US12/741,132 patent/US8012862B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343600A (ja) * | 2001-05-21 | 2002-11-29 | Tokyo Ohka Kogyo Co Ltd | 誘導結合プラズマ着火方法 |
| JP2005534187A (ja) * | 2002-07-26 | 2005-11-10 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | プラズマドーピング装置内のプラズマパラメータをモニターするための方法及び装置 |
| JP2004179592A (ja) * | 2002-11-29 | 2004-06-24 | Matsushita Electric Ind Co Ltd | プラズマドーピング方法およびデバイス |
| JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101522964B (zh) * | 2006-10-03 | 2013-07-31 | 大和纺控股株式会社 | 卷曲性复合纤维及使用该复合纤维的纤维集合物 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8012862B2 (en) | 2011-09-06 |
| JPWO2009066409A1 (ja) | 2011-03-31 |
| US20100255615A1 (en) | 2010-10-07 |
| WO2009066409A1 (ja) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2750170B1 (fr) | Procédé de formation des espaceurs d'une grille d'un transistor | |
| EP2939262B1 (fr) | Procédé microélectronique de gravure d'une couche | |
| Minami et al. | Analysis of GaN damage induced by Cl2/SiCl4/Ar plasma | |
| KR20150109401A (ko) | 실리콘 질화물 유전체 필름을 패터닝하는 방법 | |
| EP2975645A1 (fr) | Procédé de formation des espaceurs d'une grille d'un transistor | |
| US9947768B2 (en) | Method for forming spacers for a transistor gate | |
| US6645870B2 (en) | Process for fabricating semiconductor device | |
| US9780191B2 (en) | Method of forming spacers for a gate of a transistor | |
| EP3246953B1 (fr) | Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes | |
| JP4744535B2 (ja) | エッチング処理方法および炭化珪素半導体装置の製造方法 | |
| US9607840B2 (en) | Method for forming spacers for a transistor gate | |
| US9252011B2 (en) | Method for forming a layer on a substrate at low temperatures | |
| JP5179511B2 (ja) | 半導体装置の製造方法 | |
| US9484217B2 (en) | Method of forming contact openings for a transistor | |
| KR20140135980A (ko) | 실리콘 온 인슐레이터(soi) 타입 기판의 활성 실리콘층 박막화 공정 | |
| KR101133697B1 (ko) | 반도체소자 가공방법 | |
| JP2007214588A (ja) | 半導体装置の製造方法 | |
| KR101188506B1 (ko) | 식각 방법 | |
| US7935627B1 (en) | Forming low dielectric constant dielectric materials | |
| EP3107124B1 (fr) | Procédé de formation des espaceurs d'une grille d'un transistor | |
| CN117096017A (zh) | 半导体结构及其制备方法 | |
| KR20080114101A (ko) | 폴리실리콘 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
| LAPS | Cancellation because of no payment of annual fees |