JP5177788B2 - シリアルデータ通信装置およびこれを用いた測定器 - Google Patents
シリアルデータ通信装置およびこれを用いた測定器 Download PDFInfo
- Publication number
- JP5177788B2 JP5177788B2 JP2007118471A JP2007118471A JP5177788B2 JP 5177788 B2 JP5177788 B2 JP 5177788B2 JP 2007118471 A JP2007118471 A JP 2007118471A JP 2007118471 A JP2007118471 A JP 2007118471A JP 5177788 B2 JP5177788 B2 JP 5177788B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- bit
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
mビットの2値レベルのパラレルデータを、n(n>m)ビットのシリアルデータに変換してデータ転送を行なって、データ転送後のシリアルデータをパラレルデータに変換して出力するシリアルデータ通信装置において、
nビットのパラレルデータを、(n−m)の判定用ビットを含む上位ビットの第1の組と下位ビットの第2の組に分け、前記第2の組の最下位ビットデータを前記第1の組の前記判定用ビットデータとして入力し、各組ごとにシリアルデータに変換して出力するパラレルシリアル変換器と、
このパラレルシリアル変換器からの各組ごとのシリアルデータをnビットの前記パラレルデータに戻して出力するシリアルパラレル変換器と、
このシリアルパラレル変換器のパラレルデータのうち、前記第2の組の最下位ビットに対応するデータと前記第1の組の前記判定用ビットに対応するデータが入力され、同期ずれを判定するための判定回路と、
を備え、
前記判定回路は、前記第2の組の最下位ビットに対応するデータと前記第1の組の前記判定用ビットに対応するデータとが一致するかを判定することを特徴とするものである。
請求項1〜5によれば、転送前のパラレルデータに判定用のデータを含ませ、判定回路が、転送後のパラレルデータのうち判定用のデータを用いるので、パラレルデータの同期ずれが発生しても、同期ずれを確実に検出することができる。
請求項6によれば、同期のとれたパラレルデータで測定を行なうことが可能となり、測定器としてのデータ処理の信頼性・精度等が向上する。
[第1の実施例]
図1は、本発明の第1の実施例(測定器)を示した構成図である。
図1において、AD変換器によるデジタルデータ(パラレルデータ)を、後段のデータ処理回路に転送するために、シリアルデータ通信装置を用いた構成例である。
AD変換器3が、被測定信号をデジタル信号に変換し、12ビットのパラレルデータでPS変換器1に出力する。なお、AD変換器3は、クロック信号に基づくサンプリング周波数でサンプリングを行ない、パラレルデータを複数回出力する。
図3は、本発明の第2の実施例を示した構成図である。ここで、図1と同一のものには同一符号を付し、説明を省略する。図3において、判定用ビット出力回路5が取り外される。
ここで図4を用いて具体的に説明する。図4は、図3に示す装置におけるパラレルデータのデータ転送前後の状態を示した図であり、図4(a)はPS変換器1の各入力端子Di(0)〜Di(15)へのパラレルデータ、図4(b)は転送失敗時のSP変換器2の各出力端子Do(0)〜Do(15)のパラレルデータを示している。
(1)図1、図3に示す装置において、AD変換器3の上位ビット側、下位ビット側となるビットの組み合わせはどのようなものとしてもよい。
2 シリアル・パラレル変換器
5 判定用ビット出力回路
6 判定回路
Claims (1)
- mビットの2値レベルのパラレルデータを、n(n>m)ビットのシリアルデータに変換してデータ転送を行なって、データ転送後のシリアルデータをパラレルデータに変換して出力するシリアルデータ通信装置において、
nビットのパラレルデータを、(n−m)の判定用ビットを含む上位ビットの第1の組と下位ビットの第2の組に分け、前記第2の組の最下位ビットデータを前記第1の組の前記判定用ビットデータとして入力し、各組ごとにシリアルデータに変換して出力するパラレルシリアル変換器と、
このパラレルシリアル変換器からの各組ごとのシリアルデータをnビットの前記パラレルデータに戻して出力するシリアルパラレル変換器と、
このシリアルパラレル変換器のパラレルデータのうち、前記第2の組の最下位ビットに対応するデータと前記第1の組の前記判定用ビットに対応するデータが入力され、同期ずれを判定するための判定回路と、
を備え、
前記判定回路は、前記第2の組の最下位ビットに対応するデータと前記第1の組の前記判定用ビットに対応するデータとが一致するかを判定することを特徴とするシリアルデータ通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118471A JP5177788B2 (ja) | 2007-04-27 | 2007-04-27 | シリアルデータ通信装置およびこれを用いた測定器 |
US12/109,396 US20080266150A1 (en) | 2007-04-27 | 2008-04-25 | Serial data communication unit and measuring device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118471A JP5177788B2 (ja) | 2007-04-27 | 2007-04-27 | シリアルデータ通信装置およびこれを用いた測定器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008278135A JP2008278135A (ja) | 2008-11-13 |
JP5177788B2 true JP5177788B2 (ja) | 2013-04-10 |
Family
ID=39886305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007118471A Active JP5177788B2 (ja) | 2007-04-27 | 2007-04-27 | シリアルデータ通信装置およびこれを用いた測定器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080266150A1 (ja) |
JP (1) | JP5177788B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102384463B1 (ko) * | 2015-10-30 | 2022-04-07 | 삼성전자주식회사 | 디지털 전송을 이용한 데이터 전송회로와 이를 포함하는 이미지 센서 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834656A (ja) * | 1981-08-25 | 1983-03-01 | Fujitsu Ltd | 符号変換方式 |
JP3059305B2 (ja) * | 1992-08-31 | 2000-07-04 | 株式会社エフ・エフ・シー | 伝送誤り検出方法及びこれを用いた伝送システム |
JP3573978B2 (ja) * | 1998-11-10 | 2004-10-06 | 矢崎総業株式会社 | 符号化方法、及び符号化装置 |
CN1293840A (zh) * | 1999-03-16 | 2001-05-02 | 诺基亚网络有限公司 | 一种接收机和一种接收方法 |
JP3535074B2 (ja) * | 2000-04-20 | 2004-06-07 | 日本電信電話株式会社 | 制御情報の符号化方法及び復号化方法と制御情報の送信器及び受信器 |
JP3987274B2 (ja) * | 2000-08-21 | 2007-10-03 | 株式会社日立国際電気 | 多値変調方式の伝送装置 |
US20050191059A1 (en) * | 2004-01-12 | 2005-09-01 | Clariphy | Use of low-speed components in high-speed optical fiber transceivers |
JP4235914B2 (ja) * | 2004-06-30 | 2009-03-11 | 株式会社デンソー | データ通信システム |
-
2007
- 2007-04-27 JP JP2007118471A patent/JP5177788B2/ja active Active
-
2008
- 2008-04-25 US US12/109,396 patent/US20080266150A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080266150A1 (en) | 2008-10-30 |
JP2008278135A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8514955B2 (en) | Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data | |
US20150295678A1 (en) | Coding apparatus, coding method, data communication apparatus, and data communication method | |
JP5850047B2 (ja) | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 | |
JP2017011470A (ja) | シリアル通信装置及びシリアル通信方法 | |
JP5177788B2 (ja) | シリアルデータ通信装置およびこれを用いた測定器 | |
US7924185B2 (en) | Semiconductor integrated circuit device, pattern detection method and serial-parallel conversion method | |
JP5217919B2 (ja) | シリアル通信装置、通信制御方法、通信制御プログラム | |
US11609872B2 (en) | Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver | |
JP5487762B2 (ja) | 情報伝送システム、情報伝送装置及びプログラム | |
US20020046366A1 (en) | Serial communication device and method of carrying out serial communication | |
JP2008125001A (ja) | シリアルデータ受信回路およびシリアルデータ受信方法 | |
JP2010118004A (ja) | 送信装置およびシリアル通信システム | |
KR100513275B1 (ko) | 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기 | |
US20060206642A1 (en) | Method of converting a serial data stream to data lanes | |
KR102286344B1 (ko) | 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법 | |
JP2008191792A (ja) | データ送信装置及びデータ転送装置 | |
CN108650047B (zh) | 一种串行数据接收实时同步监测电路及监测方法 | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
JP5521847B2 (ja) | シリアル通信回路 | |
WO2024095739A1 (ja) | 受信装置 | |
JP2008193516A (ja) | ランダムエラー信号発生装置 | |
JP4915192B2 (ja) | 非同期送受信回路 | |
JP2012028969A (ja) | データ伝送システム | |
US7859446B2 (en) | AD converter and AD conversion method | |
JP2016096493A (ja) | 通信システムおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5177788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121230 |