JP5176186B2 - 半導体チップのピックアップ方法および半導体装置の製造方法 - Google Patents
半導体チップのピックアップ方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5176186B2 JP5176186B2 JP2008258433A JP2008258433A JP5176186B2 JP 5176186 B2 JP5176186 B2 JP 5176186B2 JP 2008258433 A JP2008258433 A JP 2008258433A JP 2008258433 A JP2008258433 A JP 2008258433A JP 5176186 B2 JP5176186 B2 JP 5176186B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- peeling
- detecting
- outer peripheral
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、リードフレーム型のものであり、ダイパッドDPと、DAF(Die Attach Film)81と、半導体チップCPと、ワイヤWRと、モールド樹脂MRaと、外部リードOLとを有する。
次に、ステップS200(図2)のピックアップ工程におけるステップS220(図5)の剥離有無の判定工程について、詳しく説明する。図10は、本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。また図11〜図14のそれぞれは、本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第1〜第4工程を概略的に示す断面図である。主に図10〜図14を参照して、ステップS220(図5)の剥離有無の判定工程は、以下に説明するステップS221a〜S224aを含む。
図15は、半導体チップのピックアップ工程における半導体チップの外周部の高さの時間変化を示す例である。主に図15を参照して、高さHa1は、本実施の形態における半導体チップCPの外周部の高さの時間変化を示す例である。また高さHa2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、半導体チップCPの外周部の高さ変化を示す例である。また差分DFは、高さHa2から高さHa1を差し引いた値である。この例においては、工程開始から約28ms後に半導体チップCPの外周部の高さHa1の急激な上昇が明確に観測された。この瞬間に、図13の実線矢印で示す半導体チップCPの外周部の上昇、すなわち半導体チップCPの外周部におけるダイシングシートDSの剥離が生じたと考えられる。
図23は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。図23を参照して、本実施の形態の半導体装置は、BGA(Ball Grid Array)パッケージであり、樹脂基板RSと、DAF81と、半導体チップCPと、ワイヤWRと、モールド樹脂MRbと、半田ボール(外部端子)SLbとを有する。樹脂基板RSおよび半田ボールSLbは、BGA基板を構成している。
図2を参照して、ステップS100およびS200が実施の形態1と同様に行なわれる。ステップS300にて、ピックアップされた半導体チップCPがDAF81を介して樹脂基板RSに接着される。この後、ワイヤWRによって半導体チップCPと樹脂基板RSとが電気的に接続される。ステップS400にて、モールド樹脂MRbにより半導体チップCPおよびワイヤWRが封止され、半田ボールSLbがリフローにより形成される。これにより本実施の形態の半導体装置が得られる。
図24は、本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。図24を参照して、本実施の形態の半導体装置は、積層型SIP(System In Package)であり、樹脂基板RSと、DAF81と、半田ボールSLf、SLsと、半導体チップCPf、CPsと、ワイヤWRと、モールド樹脂MRcとを有する。半導体チップCPfは、たとえばマイクロコンピュータチップ(電子部品)であり、半導体チップCPsは、たとえばメモリチップである。
まず樹脂基板RS上に、半田ボールSLfを介して半導体チップCPfがマウントされる。次に図2を参照して、ステップS100およびS200が、実施の形態1と同様に行なわれる。ステップS300にて、ピックアップされた半導体チップCPsがDAF81によって半導体チップCPfに接着される。この後、ワイヤWRによって半導体チップCPsと樹脂基板RSとが電気的に接続される。ステップS400にて、モールド樹脂MRcにより半導体チップCPf、CPs、ワイヤWR、および半田ボールSLfが封止され、半田ボールSLsがリフローにより形成される。これにより本実施の形態の半導体装置が得られる。
図25は、本発明の実施の形態4における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。主に図25を参照して、ステップS220(図5)の剥離有無の判定工程は、以下に説明するステップS221b〜S224bを含む。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても実施の形態1と同様の効果が得られる。
図26は、本発明の実施の形態5における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。主に図26を参照して、本実施の形態のピックアップ装置は、実施の形態1と同様、ダイシングシートDSから半導体チップCPを分離するための装置である。また本実施の形態のピックアップ装置は、図3に示すレーザ変位計LD、チップ位置測定器51a、およびコントローラ52aのそれぞれの代わりに、ロードセルLC、荷重測定器51b、およびコントローラ52bを有する。ロードセルLCは、第1〜第3の駒P1〜P3から半導体チップCPが受ける荷重を計測するためのセンサである。荷重測定器51bは、ロードセルLCからの信号に基づいてこの荷重を算出する装置である。コントローラ52bは、荷重測定器51bから出力される荷重の測定結果に基づいて、上下駆動装置64を制御するための装置である。
図28は、半導体チップのピックアップ工程における荷重の時間変化を示す例である。図28を参照して、荷重LD1はピックアップの際にロードセルLCにより検出される荷重を示す例である。また荷重LD2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、ロードセルLCにより検出される荷重を示す例である。高さHb1は、本実施の形態における半導体チップCPの外周部の高さの時間変化を示す例である。また高さHb2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、半導体チップCPの外周部の高さ変化を示す例である。
図29は、本発明の実施の形態6における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。主に図29を参照して、本実施の形態においては、ステップS220(図5)の剥離有無の判定工程は、以下のように行なわれる。
図21に示すように半導体チップCPの外周部においてダイシングシートDSが剥離していない場合、実施の形態5と同様に、ステップS223cにて、剥離無と判定される。
なお、上記以外の構成については、上述した実施の形態5の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても実施の形態1と同様の効果が得られる。
図30は、本発明の実施の形態7における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。図30を参照して、本実施の形態のピックアップ装置は、コントローラ52cを有する。コントローラ52cは、チップ位置測定器51aおよび荷重測定器51bの各々からの信号に基づいて上下駆動装置64を制御するための装置である。
なお実施の形態1〜7においてはDAF81によるダイボンドが行なわれるが、本発明はこれに限定されるものではなく、たとえばペースト材によるダイボンドが行なわれてもよい。
Claims (9)
- 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
前記突き上げる工程は、前記半導体チップの外周部の変位に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え、
前記剥離を検知する工程は、前記半導体チップが突き上げられた距離と、前記外周部の変位量との一致を検知することによって行なわれる、半導体チップのピックアップ方法。 - 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
前記突き上げる工程は、前記半導体チップの外周部の変位に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え、
前記剥離を検知する工程は、前記半導体チップが突き上げられる速さに比して、前記外周部の変位の速さが大きいことを検知することによって行なわれる、半導体チップのピックアップ方法。 - 前記剥離を検知する工程は、前記外周部にレーザ光を照射する工程を含む、請求項1または2に記載の半導体チップのピックアップ方法。
- 前記半導体チップは、150μm以下の厚さを有する、請求項1〜3のいずれかに記載の半導体チップのピックアップ方法。
- 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
前記突き上げる工程は、前記半導体チップを突き上げる力に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え、
前記剥離を検知する工程は、前記力の減少を検知する工程を含み、
前記剥離を検知する工程は、前記力の減少を検知する工程の後に、前記力の増大を検知する工程を含む、半導体チップのピックアップ方法。 - 前記突き上げる工程は、前記外周部に囲まれた部分を突き上げることにより行なわれる、請求項1〜5のいずれかに記載の半導体チップのピックアップ方法。
- 前記分離する工程は、前記外周部に囲まれた部分の一部を選択的に突き上げる工程を含む、請求項6に記載の半導体チップのピックアップ方法。
- 請求項1〜7のいずれかに記載の半導体チップのピックアップ方法によって前記半導体チップをピックアップする工程を含み、
前記シートを準備する工程は、前記シートに前記半導体チップが形成されたウエハを貼り付ける工程と、前記ウエハをダイシングする工程とを含み、
前記ピックアップする工程の後に、基材に前記半導体チップを接着する工程をさらに備えた、半導体装置の製造方法。 - 前記基材は、リードフレーム、BGA基板、および電子部品のいずれかである、請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258433A JP5176186B2 (ja) | 2008-10-03 | 2008-10-03 | 半導体チップのピックアップ方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258433A JP5176186B2 (ja) | 2008-10-03 | 2008-10-03 | 半導体チップのピックアップ方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010092905A JP2010092905A (ja) | 2010-04-22 |
JP5176186B2 true JP5176186B2 (ja) | 2013-04-03 |
Family
ID=42255378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008258433A Expired - Fee Related JP5176186B2 (ja) | 2008-10-03 | 2008-10-03 | 半導体チップのピックアップ方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176186B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI679728B (zh) * | 2018-12-06 | 2019-12-11 | 力成科技股份有限公司 | 調整移動晶片設備的方法及該移動晶片設備 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255937A (ja) * | 1987-04-14 | 1988-10-24 | Sumitomo Electric Ind Ltd | チツプ実装装置 |
JPH088292B2 (ja) * | 1987-08-31 | 1996-01-29 | 住友電気工業株式会社 | チップ実装装置 |
JP3241501B2 (ja) * | 1993-07-27 | 2001-12-25 | 芝浦メカトロニクス株式会社 | ダイボンディング装置のチップ突上げユニット |
JP2706058B2 (ja) * | 1995-07-31 | 1998-01-28 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2002050670A (ja) * | 2000-08-04 | 2002-02-15 | Toshiba Corp | ピックアップ装置及びピックアップ方法 |
-
2008
- 2008-10-03 JP JP2008258433A patent/JP5176186B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010092905A (ja) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5805411B2 (ja) | ダイボンダのピックアップ方法およびダイボンダ | |
US8919632B2 (en) | Method of detecting wire bonding failures | |
JP3534583B2 (ja) | 半導体集積回路装置の製造方法 | |
US8092645B2 (en) | Control and monitoring system for thin die detachment and pick-up | |
JP6501447B2 (ja) | 貼合装置および貼合基板の製造方法 | |
US8231046B2 (en) | Wire bonding apparatus and wire bonding method | |
US20170110416A1 (en) | Chip package having a protection piece compliantly attached on a chip sensing surface | |
EP3026696B1 (en) | Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as mems pressure sensors | |
US9314869B2 (en) | Method of recovering a bonding apparatus from a bonding failure | |
US20100078125A1 (en) | Method for securing a curved circuit board in die bonder and recording medium containing program for securing a curved circuit board in die bonder | |
JP5176186B2 (ja) | 半導体チップのピックアップ方法および半導体装置の製造方法 | |
US20130011941A1 (en) | Bond line thickness control for die attachment | |
JP2003254988A (ja) | 力学量センサおよびその製造方法 | |
JP6914815B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
KR101165031B1 (ko) | 와이어 본딩 방법 | |
KR200465352Y1 (ko) | 다이 본더용 반도체칩 픽업장치 | |
JP2007066967A (ja) | 半導体装置及びその製造方法 | |
US20090191029A1 (en) | System for handling semiconductor dies | |
JP2019096671A (ja) | ボンディング装置およびボンディング方法 | |
KR102430824B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP4609476B2 (ja) | 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法 | |
JP2000058568A (ja) | 半導体装置の製造方法および半導体装置用製造装置 | |
JPH09321070A (ja) | ダイボンディング装置およびその方法 | |
KR20060094455A (ko) | 와이어 본딩 방법 | |
KR20100077952A (ko) | 다이 픽업장치 및 이를 이용한 다이 픽업방법 및 다이 어태치 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |