JP5176186B2 - 半導体チップのピックアップ方法および半導体装置の製造方法 - Google Patents

半導体チップのピックアップ方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP5176186B2
JP5176186B2 JP2008258433A JP2008258433A JP5176186B2 JP 5176186 B2 JP5176186 B2 JP 5176186B2 JP 2008258433 A JP2008258433 A JP 2008258433A JP 2008258433 A JP2008258433 A JP 2008258433A JP 5176186 B2 JP5176186 B2 JP 5176186B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
peeling
detecting
outer peripheral
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008258433A
Other languages
English (en)
Other versions
JP2010092905A (ja
Inventor
暁 山崎
眞二 豊崎
俊一 阿部
忠一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008258433A priority Critical patent/JP5176186B2/ja
Publication of JP2010092905A publication Critical patent/JP2010092905A/ja
Application granted granted Critical
Publication of JP5176186B2 publication Critical patent/JP5176186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体チップのピックアップ方法および半導体装置の製造方法に関するものである。
半導体装置の製造方法において、粘着シートに貼付けられたウエハを複数の半導体チップにダイシングする工程と、各半導体チップを順次粘着シートからピックアップする工程とが広く行なわれている。このピックアップ工程においては、たとえば、吸着コレットを用いて半導体チップが上方から吸引されるとともに、突上げピンを用いて半導体チップが下方から突き上げられる。
たとえば特開平09−036147号公報(特許文献1)による半導体製造装置は、半導体チップを突き上げピンにより突き上げる突き上げ手段と、突き上げピンに加わる荷重を検出する検出手段と、突き上げピンに加わる荷重が予め設定された上限荷重値に達するまで突き上げ動作を継続させる制御手段とを有する。またこの半導体製造装置は、さらに、突き上げピンに加わる荷重値が予め設定された下限荷重値まで低下した後に半導体チップをピックアップする手段を備えている。
特開平09−036147号公報
上記の技術において、工程の制御に用いられる上限荷重値および下限荷重値の各々は、予め設定された値である。この予め設定される値には、工程ばらつきを考慮すると、安全マージンが付与される必要がある。この結果、半導体チップの突き上げが不必要に長い時間行なわれることがあるため、半導体チップのピックアップに要する時間が長くなるので、半導体装置の製造効率が低下するという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、その一の目的は、半導体チップのピックアップに要する時間を短くすることができる半導体チップのピックアップ方法を提供することである。また本発明の他の目的は、高い製造効率を有する半導体装置の製造方法を提供することである。
本発明の一の実施の形態によれば、半導体チップのピックアップ方法は、以下の工程を有する。
まず半導体チップが貼付けられた貼付領域と、貼付領域を囲む囲繞領域とを有するシートが準備される。囲繞領域を固定しつつ貼付領域を介して半導体チップが突き上げられる。半導体チップが突き上げられる際、半導体チップの外周部の変位に関する測定に基づいて、半導体チップの外周部とシートとの間の剥離が検知される。剥離が検知された後に、シートから半導体チップが分離される。
本発明の他の実施の形態によれば、半導体チップのピックアップ方法は、以下の工程を有する。
まず半導体チップが貼付けられた貼付領域と、貼付領域を囲む囲繞領域とを有するシートが準備される。囲繞領域を固定しつつ貼付領域を介して半導体チップが突き上げられる。半導体チップが突き上げられる際、半導体チップを突き上げる力に関する測定に基づいて、半導体チップの外周部とシートとの間の剥離が検知される。剥離が検知された後に、シートから半導体チップが分離される。
上記の一の実施の形態によれば、半導体チップの外周部の変位に関する測定に基づいて、半導体チップの外周部とシートとの間の剥離が高い精度で検知される。よって突き上げが不必要に長い時間行なわれることを避けることができるので、半導体チップのピックアップに要する時間を短くすることができる。これにより半導体装置の製造効率を高めることができる。
上記の他の実施の形態によれば、半導体チップを突き上げる力に関する測定に基づいて、半導体チップの外周部とシートとの間の剥離が高い精度で検知される。よって突き上げが不必要に長い時間行なわれることを避けることができるので、半導体チップのピックアップに要する時間を短くすることができる。これにより半導体装置の製造効率を高めることができる。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、リードフレーム型のものであり、ダイパッドDPと、DAF(Die Attach Film)81と、半導体チップCPと、ワイヤWRと、モールド樹脂MRaと、外部リードOLとを有する。
図2は、本発明の実施の形態1における半導体装置の製造方法を概略的に示すフロー図である。図2を参照して、ステップS100にて、半導体チップCPが形成されたウエハが準備される。このウエハにDAF81およびダイシングシートが順に貼付けられる。次に、ダイシングシート上においてウエハおよびDAF81がダイシングされる。ステップS200にて、DAF81が貼付けられた半導体チップCPがピックアップされる。ステップS300にて、ピックアップされた半導体チップCPがDAF81を介してリードフレームのダイパッドDPに接着される。この後、ワイヤWRによって半導体チップCPと外部リードOLとが電気的に接続される。ステップS400にて、モールド樹脂MRaにより半導体チップCPおよびワイヤWRが封止される。これにより本実施の形態の半導体装置が得られる。
図3は、本発明の実施の形態1における半導体チップのピックアップ装置を、半導体チップおよびダイシングシートとともに概略的に示す断面図である。また図4は、図3における、半導体チップおよびダイシングシートと、ピックアップ装置との位置関係を概略的に示す平面図である。
図3および図4を参照して、本実施の形態のピックアップ装置は、ダイシングシートDSから半導体チップCPを分離するための装置である。ダイシングシートDSは、DAF81を介して半導体チップCPが貼付けられた貼付領域(図4において半導体チップCPの下に隠れている領域)と、この貼付領域を囲む囲繞領域(図4において露出されている領域)とを有する。また本実施の形態のピックアップ装置は、レーザ変位計LDと、チップ位置測定器51aと、コントローラ52aと、第1〜第3の駒P1〜P3と、真空ステージ60と、上下駆動装置64と、真空シーリング63と、吸着ヘッド53とを有する。
レーザ変位計LDは、レーザ光LLを測定対象に照射することで測定対象の変位を計測するための装置である。レーザ変位計LDは、レーザ光LLが半導体チップCPの外周部に照射されるように配置される。またレーザ変位計LDは、たとえばZ軸スキャン方式による変位計である。チップ位置測定器51aは、レーザ変位計LDからの信号に基づいてレーザ変位計LDの測定対象の位置を算出する装置である。よってチップ位置測定器51aによって半導体チップCPの外周部の変位を計測することができる。
コントローラ52aは、チップ位置測定器51aから出力される半導体チップCPの外周部の変位の測定結果に基づいて、上下駆動装置64を制御するための装置である。上下駆動装置64は、第1〜第3の駒P1〜P3の各々を上下に駆動するための装置である。
真空ステージ60の内部は、矢印62に示すように真空引きされることで低圧状態とされている。また真空ステージ60は、ダイシングシートDSに面する位置に貫通孔61を有する。この構成により貫通孔61においてダイシングシートDSを真空ステージ60に固定することができる。これにより、ピックアップされる半導体チップCPの周囲に位置するダイシングシートDSの囲繞領域を固定することができる。
吸着ヘッド53は、半導体チップCPを吸着することで半導体チップCPを吸着ヘッド53に固定する機能と、吸着ヘッド53が移動することで半導体チップCPを搬送する機能とを有する。また吸着ヘッド53は、半導体チップCPが下方から突き上げられた際に、半導体チップCPにかかる荷重が一定になるように位置を制御する機能を有する。
図5は、本発明の実施の形態1における半導体チップのピックアップ方法を概略的に示すフロー図である。また図6〜図9のそれぞれは、本発明の実施の形態1における半導体チップのピックアップ方法の第1〜第4工程を概略的に示す断面図である。主に図5〜図9を参照して、ステップS200(図2)のピックアップ工程は、以下に説明するステップS210〜S260を含む。
ステップS210にて、吸着ヘッド53が半導体チップCP上に移動し、半導体チップCPを吸着固定する。真空ステージ60上にダイシングシートDSとDAF81とを介して置かれた半導体チップCP(図6)が、第1〜第3の駒P1〜P3によって突き上げられる(図7)。すなわち、図4の第1〜第3の駒P1〜P3の位置が上昇することで、半導体チップCPのうち、その外周部に囲まれた部分が突き上げられる。吸着ヘッド53は、半導体チップCPに印可される荷重が一定になるように位置制御を実施する。
ステップS220にて、半導体チップCPの外周部における剥離有無の判定が行なわれる。ステップS230にて、判定結果が剥離無の場合、ステップS210が継続される。一方、ステップS230にて、判定結果が剥離有の場合、すなわち図7に示すような半導体チップCPの外周部とダイシングシートDSとの間の剥離が検知された場合、工程はステップS240に移行される。
ステップS240にて、半導体チップCPは、第2および第3の駒P2、P3によって突き上げられる(図8)。すなわち第1〜第3の駒P1〜P3によって突き上げられた部分のうちの一部が選択的にさらに突き上げられる。次にステップS250にて、半導体チップCPは、第3の駒P3によって突き上げられる(図9)。すなわち第2および第3の駒P2、P3によって突き上げられた部分のうちの一部が選択的にさらに突き上げられる。吸着ヘッド53は、ステップS240およびステップS250の間も常に、半導体チップCPに印可される荷重が一定になるように位置制御を実施する。
ステップS260にて、吸着ヘッド53が移動することで、半導体チップCPがダイシングシートDSから分離される。
以上によりステップS200(図2)のピックアップ工程が行なわれる。
次に、ステップS200(図2)のピックアップ工程におけるステップS220(図5)の剥離有無の判定工程について、詳しく説明する。図10は、本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。また図11〜図14のそれぞれは、本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第1〜第4工程を概略的に示す断面図である。主に図10〜図14を参照して、ステップS220(図5)の剥離有無の判定工程は、以下に説明するステップS221a〜S224aを含む。
ステップS221aにて、図11の矢印に示すように、第1の駒P1が上昇し始める。この第1の駒P1の上昇の際、第2および第3の駒P2、P3は、図7に示すように、第1の駒P1と一体となって上昇する。また図11に示すように、半導体チップCPの外周部にレーザ変位計LDからレーザ光LLが照射される。これにより、半導体チップCPの外周部の変位の測定が開始される。第1の駒P1の上昇にともなって、図12に示すように、第1の駒P1の上面の位置に比して真空ステージ60の上面の位置が低くなるので、ダイシングシートDSに対して斜め下に向かう張力T1Tが加わる。張力T1Tは、ダイシングシートDSの面に沿った張力水平成分T1Pに加え、下方に向かう張力垂直成分T1Vを有する。この張力垂直成分T1Vによって、半導体チップCPの外周部は、撓みBDだけ下方に撓む。
ステップS222aにて、半導体チップCPの外周部の変位と、第1〜第3の駒P1〜P3の変位とが一致するか否かが判断される。
図12に示すように、DAF81が貼られた半導体チップCPからダイシングシートDSが剥離していない場合、半導体チップCPの外周部の変位は、第1〜第3の駒P1〜P3の変位に比して、撓みBDの分だけ小さい。すなわち、半導体チップCPの外周部の変位と、第1〜第3の駒P1〜P3の変位とが一致しない。よってステップS223aにて、剥離無と判定される。
一方、図13の破線矢印に示すようにダイシングシートDSの剥離が進行すると、図13の実線矢印に示すように半導体チップCPの外周部の撓みがなくなる。これにより、図14に示すように、半導体チップCPの外周部の変位と、第1〜第3の駒P1〜P3の変位とが一致する。よってステップS224aにて、剥離有と判定される。
以上によりステップS220(図5)の剥離有無の判定工程が行なわれる。
図15は、半導体チップのピックアップ工程における半導体チップの外周部の高さの時間変化を示す例である。主に図15を参照して、高さHa1は、本実施の形態における半導体チップCPの外周部の高さの時間変化を示す例である。また高さHa2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、半導体チップCPの外周部の高さ変化を示す例である。また差分DFは、高さHa2から高さHa1を差し引いた値である。この例においては、工程開始から約28ms後に半導体チップCPの外周部の高さHa1の急激な上昇が明確に観測された。この瞬間に、図13の実線矢印で示す半導体チップCPの外周部の上昇、すなわち半導体チップCPの外周部におけるダイシングシートDSの剥離が生じたと考えられる。
次に、半導体チップCPの厚みが150μmを超える場合と150μm以下の場合との各々におけるダイシングシートDSの剥離現象について、以下に説明する。
図16〜図18のそれぞれは、150μmを超える厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第1〜第3工程を概略的に示す断面図である。
図16を参照して、長さL1は平面視における半導体チップCPおよび真空ステージ60の各々の外縁間の距離であり、また長さL2は平面視における第1の駒P1および真空ステージ60の各々の外縁間の距離である。また位置zは、第1の駒P1上面に対する真空ステージ60上面の相対的な高さ位置である。初期状態においてz=0であることによりダイシングシートDSには垂直方向の張力が作用しない。
図17を参照して、第1の駒P1が半導体チップCPを突き上げる。これにより第1の駒P1の上面が上昇するので、第1の駒P1の上面の位置に比して真空ステージ60の上面の位置が低くなるので、ダイシングシートDSに対して斜め下に向かう張力T1Tが加わる。張力T1Tは、ダイシングシートDSの面に沿った張力水平成分T1Pに加え、下方に向かう張力垂直成分T1Vを有する。張力T1Tおよび張力垂直成分T1Vのそれぞれは、シート弾性(Hook)係数をKとして、以下の式(1)および(2)により表される。
Figure 0005176186
Figure 0005176186
この張力垂直成分T1Vによって半導体チップCPの外周部は下方に撓むが、半導体チップCPの厚さが150μmを超える場合、この撓みは小さい。このためレーザ変位計LDによってこの撓みを確実に検出することは比較的困難である。またこの張力垂直成分T1Vは、半導体チップCPの縁部において、DAF81が貼られた半導体チップCPからダイシングシートDSを剥離しようとする力、すなわち剥離力として作用する。
図18を参照して、第1の駒P1による突き上げが継続されると、やがて半導体チップCPの外周部においてダイシングシートDSの剥離が生じる。この結果、ダイシングシートDSの張力は、張力T1T(式(1))から、以下の式(3)に示す張力T2Tに変化する。
Figure 0005176186
図19は、第1の駒の上面に対する真空ステージの上面の相対的な高さ位置と、剥離力との関係を示す図である。図19を参照して、zが増大するにつれて、張力垂直成分T1Vに相当する剥離力も増大し、やがてシート接着力に達する。これにより半導体チップCP外周部においてダイシングシートDSの剥離が生じることで、剥離力は張力垂直成分T2Vに相当する力に変化する。すなわち剥離力が急減する。
図20〜図22のそれぞれは、150μm以下の厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第1〜第3工程を概略的に示す断面図である。
主に図20を参照して、初期状態において、上記の図16に示される場合と同様に、ダイシングシートDSには垂直方向の張力が作用しない。
図21を参照して、第1の駒P1が半導体チップCPを突き上げる。これにより第1の駒P1の上面が上昇するので、第1の駒P1の上面の位置に比して真空ステージ60の上面の位置が低くなるので、ダイシングシートDSに対して斜め下に向かう張力T1Tが加わる。張力T1Tおよび張力垂直成分T1Vのそれぞれは、上記の式(1)および(2)の代わりに、以下の式(4)および(5)により表される。
Figure 0005176186
Figure 0005176186
式(4)および(5)の各々における境界条件は、梁の条件で決まる係数を係数βとし、また断面2次モーメントをlとし、また弾性率をEとすると、以下の式(6)および(7)により表される。
Figure 0005176186
Figure 0005176186
式(5)に示す張力垂直成分T1Vによって半導体チップCPの外周部は撓みBDだけ下方に撓む。半導体チップCPの厚さが150μm以下の場合、この撓みBDは、比較的大きいので、レーザ変位計LDによって容易に検出することができる。またこの張力垂直成分T1Vは、半導体チップCPの縁部において、DAF81が貼られた半導体チップCPからダイシングシートDSを剥離しようとする力、すなわち剥離力として作用する。
図22を参照して、第1の駒P1による突き上げが継続されると、やがて半導体チップCPの外周部においてダイシングシートDSの剥離が生じる。この結果、ダイシングシートDSの張力は、張力T1T(式(4))から、上記の式(3)に示す張力T2Tに変化する。
本実施の形態によれば、図10に示す工程において、レーザ変位計LDによる半導体チップCPの外周部の変位の測定(図11〜図14)に基づいて、半導体チップCPの外周部とダイシングシートDSとの間の剥離が高い精度で検知される。よって、ステップS210(図5)の突き上げ(図7)が不必要に長い時間行なわれることを避けることができるので、より早期にステップS240(図5)の突き上げ(図8)を開始することができる。よって、ステップS200(図2)のピックアップに要する時間を短くすることができるので、半導体装置(図1)の製造効率を高めることができる。
(実施の形態2)
図23は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。図23を参照して、本実施の形態の半導体装置は、BGA(Ball Grid Array)パッケージであり、樹脂基板RSと、DAF81と、半導体チップCPと、ワイヤWRと、モールド樹脂MRbと、半田ボール(外部端子)SLbとを有する。樹脂基板RSおよび半田ボールSLbは、BGA基板を構成している。
次に本実施の形態の半導体装置の製造方法について説明する。
図2を参照して、ステップS100およびS200が実施の形態1と同様に行なわれる。ステップS300にて、ピックアップされた半導体チップCPがDAF81を介して樹脂基板RSに接着される。この後、ワイヤWRによって半導体チップCPと樹脂基板RSとが電気的に接続される。ステップS400にて、モールド樹脂MRbにより半導体チップCPおよびワイヤWRが封止され、半田ボールSLbがリフローにより形成される。これにより本実施の形態の半導体装置が得られる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても実施の形態1と同様の効果が得られる。
(実施の形態3)
図24は、本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。図24を参照して、本実施の形態の半導体装置は、積層型SIP(System In Package)であり、樹脂基板RSと、DAF81と、半田ボールSLf、SLsと、半導体チップCPf、CPsと、ワイヤWRと、モールド樹脂MRcとを有する。半導体チップCPfは、たとえばマイクロコンピュータチップ(電子部品)であり、半導体チップCPsは、たとえばメモリチップである。
次に本実施の形態の半導体装置の製造方法について説明する。
まず樹脂基板RS上に、半田ボールSLfを介して半導体チップCPfがマウントされる。次に図2を参照して、ステップS100およびS200が、実施の形態1と同様に行なわれる。ステップS300にて、ピックアップされた半導体チップCPsがDAF81によって半導体チップCPfに接着される。この後、ワイヤWRによって半導体チップCPsと樹脂基板RSとが電気的に接続される。ステップS400にて、モールド樹脂MRcにより半導体チップCPf、CPs、ワイヤWR、および半田ボールSLfが封止され、半田ボールSLsがリフローにより形成される。これにより本実施の形態の半導体装置が得られる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても、半導体チップCPsのピックアップに関して、実施の形態1と同様の効果が得られる。よって半導体装置(図24)の製造効率を高めることができる。
(実施の形態4)
図25は、本発明の実施の形態4における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。主に図25を参照して、ステップS220(図5)の剥離有無の判定工程は、以下に説明するステップS221b〜S224bを含む。
ステップS221bにて、図11の矢印に示すように、第1の駒P1が上昇し始める。この第1の駒P1の上昇の際、第2および第3の駒P2、P3は、図7に示すように、第1の駒P1と一体となって上昇する。また図11に示すように、半導体チップCPの外周部にレーザ変位計LDからレーザ光LLが照射される。これにより、半導体チップCPの外周部の速さの測定が開始される。第1の駒P1の上昇にともなって、図12に示すように、第1の駒P1の上面の位置に比して真空ステージ60の上面の位置が低くなるので、ダイシングシートDSに対して斜め下に向かう張力T1Tが加わる。張力T1Tは、ダイシングシートDSの面に沿った張力水平成分T1Pに加え、下方に向かう張力垂直成分T1Vを有する。この張力垂直成分T1Vによって、半導体チップCPの外周部は、撓みBDだけ下方に撓む。
ステップS222bにて、半導体チップCPの外周部の速さが、第1〜第3の駒P1〜P3の速さよりも大きいか否かが判断される。
図12に示すようにダイシングシートDSが剥離していない場合、半導体チップCPの外周部において撓みBDが進行する分だけ半導体チップCPの外周部の速さが小さくなる。すなわち半導体チップCPの外周部の速さは、第1〜第3の駒P1〜P3の速さよりも小さくなる。よってステップS223bにて、剥離無と判定される。
一方、図13の破線矢印に示すようにダイシングシートDSの剥離が進行すると、半導体チップCPの外周部の撓みがなくなる。この撓みがなくなる過程で半導体チップCPの外周部は、実線矢印(図13)に示すように変位する。この結果、半導体チップCPの外周部の速さは、この変位の速さの分だけ、第1〜第3の駒P1〜P3の速さよりも大きくなる。よってステップS224bにて、剥離有と判定される。
以上によりステップS220(図5)の剥離有無の判定工程が行なわれる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても実施の形態1と同様の効果が得られる。
(実施の形態5)
図26は、本発明の実施の形態5における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。主に図26を参照して、本実施の形態のピックアップ装置は、実施の形態1と同様、ダイシングシートDSから半導体チップCPを分離するための装置である。また本実施の形態のピックアップ装置は、図3に示すレーザ変位計LD、チップ位置測定器51a、およびコントローラ52aのそれぞれの代わりに、ロードセルLC、荷重測定器51b、およびコントローラ52bを有する。ロードセルLCは、第1〜第3の駒P1〜P3から半導体チップCPが受ける荷重を計測するためのセンサである。荷重測定器51bは、ロードセルLCからの信号に基づいてこの荷重を算出する装置である。コントローラ52bは、荷重測定器51bから出力される荷重の測定結果に基づいて、上下駆動装置64を制御するための装置である。
次に、ステップS200(図2)のピックアップ工程におけるステップS220(図5)の剥離有無の判定工程について、詳しく説明する。図27は、本発明の実施の形態5における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。主に図27を参照して、ステップS220(図5)の剥離有無の判定工程は、以下に説明するステップS221c〜S224cを含む。
ステップS221cにて、第1の駒P1(図20)が上昇し始める。この第1の駒P1の上昇の際、第2および第3の駒P2、P3(図20において図示せず)は第1の駒P1と一体となって上昇する。また第1〜第3の駒P1〜P3から半導体チップCPが受ける荷重の測定がロードセルLC(図26)を用いて開始される。第1の駒P1の上昇にともなって、図21に示すように、第1の駒P1の上面の位置に比して真空ステージ60の上面の位置が低くなるので、ダイシングシートDSに対して斜め下に向かう張力T1Tが加わる。張力T1Tは、ダイシングシートDSの面に沿った張力水平成分T1Pに加え、下方に向かう張力垂直成分T1Vを有する。この張力垂直成分T1Vは、ロードセルLCにより検出される荷重の一部となる。
ステップS222cにて、ロードセルLCにより検出される荷重が時間変化として減少したか否かが判断される。
図21に示すように半導体チップCPの外周部においてダイシングシートDSが剥離していない場合、第1の駒P1が上昇するにしたがって張力垂直成分T1Vも大きくなる。このためロードセルLCにより検出される荷重は時間変化として増大する。すなわちロードセルLCにより検出される荷重は時間変化として減少しない。よってステップS223cにて、剥離無と判定される。
そして第1の駒P1による突き上げが継続されると、半導体チップCPの外周部において、DAF81が貼られた半導体チップCPからのダイシングシートDSの剥離が生じる。この結果、ダイシングシートDSの張力垂直成分が減少するので、ロードセルLCにより検出される荷重は時間変化として減少する。よってステップS224cにて、剥離有と判定される。
以上によりステップS220(図5)の剥離有無の判定工程が行なわれる。
図28は、半導体チップのピックアップ工程における荷重の時間変化を示す例である。図28を参照して、荷重LD1はピックアップの際にロードセルLCにより検出される荷重を示す例である。また荷重LD2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、ロードセルLCにより検出される荷重を示す例である。高さHb1は、本実施の形態における半導体チップCPの外周部の高さの時間変化を示す例である。また高さHb2は、半導体チップCPの外周部においてダイシングシートDSの剥離がいったん生じた試料を再度ピックアップ工程に供した場合における、半導体チップCPの外周部の高さ変化を示す例である。
この例においては、工程開始から約61ms後に半導体チップCPの外周部の高さHb1の急激な上昇が明確に観測された。この瞬間に、図13の実線矢印で示す半導体チップCPの外周部の上昇、すなわち半導体チップCPの外周部におけるダイシングシートDSの剥離が生じたと考えられる。また同時に荷重LD1の急激な減少が明確に観測された。
本実施の形態によれば、図27に示す工程において、ロードセルLC(図26)を用いた荷重の測定に基づいて、半導体チップCPの外周部とダイシングシートDSとの間の剥離が高い精度で検知される。よって、ステップS210(図5)の突き上げ(図7)が不必要に長い時間行なわれることを避けることができるので、より早期にステップS240(図5)の突き上げ(図8)を開始することができる。よって、ステップS200(図2)のピックアップに要する時間を短くすることができるので、半導体装置(図1、図23または図24)の製造効率を高めることができる。
(実施の形態6)
図29は、本発明の実施の形態6における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。主に図29を参照して、本実施の形態においては、ステップS220(図5)の剥離有無の判定工程は、以下のように行なわれる。
まず実施の形態5と同様に、ステップS221cおよびS222cが行なわれる。
図21に示すように半導体チップCPの外周部においてダイシングシートDSが剥離していない場合、実施の形態5と同様に、ステップS223cにて、剥離無と判定される。
そして第1の駒P1による突き上げが継続されると、やがて半導体チップCPの外周部においてダイシングシートDSの剥離が発生し始める。この結果、ダイシングシートDSの張力垂直成分が減少するので、ロードセルLCにより測定される荷重は時間変化として減少する。よって工程はステップS221dへと移行される。
ステップS221dにて、ロードセルLCにより再度荷重が測定される。図13に示すように剥離が進行中であると、図28の約61〜64msの期間に示すように荷重は増大しないので、ステップS223dにて、剥離無と判定される。一方、図14に示すように剥離が進行中であると、図28の約64〜75msの期間に示すように荷重が増大するので、ステップS224dにて、剥離有と判定される。
以上によりステップS220(図5)の剥離有無の判定工程が行なわれる。
なお、上記以外の構成については、上述した実施の形態5の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態においても実施の形態1と同様の効果が得られる。
本実施の形態によれば、半導体チップCPの外周部の剥離がほぼ進展しきった時点で、剥離有との判定がなされる。よって実施の形態5に比して、より十分に半導体チップCPの外周部におけるダイシングシートDSの剥離が生じてから、ステップS240(図5)が開始される。よって半導体チップCPの外周部におけるダイシングシートDSの剥離が不十分な時点でステップS240が開始されることを防止することができる。
なお半導体チップCPの外周部におけるダイシングシートDSの剥離が不十分な時点でステップS240が開始されると、ダイシングシートDSの剥離が進展しないために半導体チップCPが分離されなかったり、半導体チップCPが割れたりすることがある。
(実施の形態7)
図30は、本発明の実施の形態7における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。図30を参照して、本実施の形態のピックアップ装置は、コントローラ52cを有する。コントローラ52cは、チップ位置測定器51aおよび荷重測定器51bの各々からの信号に基づいて上下駆動装置64を制御するための装置である。
なお、上記以外の構成については、上述した実施の形態1または5の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、実施の形態1および5と同様の効果が得られる。
なお実施の形態1〜7においてはDAF81によるダイボンドが行なわれるが、本発明はこれに限定されるものではなく、たとえばペースト材によるダイボンドが行なわれてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、半導体チップのピックアップ方法および半導体装置の製造方法に関するものである。
本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態1における半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態1における半導体チップのピックアップ装置を、半導体チップおよびダイシングシートとともに概略的に示す断面図である。 図3における、半導体チップおよびダイシングシートと、ピックアップ装置との位置関係を概略的に示す平面図である。 本発明の実施の形態1における半導体チップのピックアップ方法を概略的に示すフロー図である。 本発明の実施の形態1における半導体チップのピックアップ方法の第1工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法の第2工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法の第3工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法の第4工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。 本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第1工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第2工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第3工程を概略的に示す断面図である。 本発明の実施の形態1における半導体チップのピックアップ方法における剥離有無の判定工程の第4工程を概略的に示す断面図である。 半導体チップのピックアップ工程における半導体チップの外周部の高さの時間変化を示す例である。 150μmを超える厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第1工程を概略的に示す断面図である。 150μmを超える厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第2工程を概略的に示す断面図である。 150μmを超える厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第3工程を概略的に示す断面図である。 第1の駒の上面に対する真空ステージの上面の相対的な高さ位置と、剥離力との関係を示す図である。 150μm以下の厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第1工程を概略的に示す断面図である。 150μm以下の厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第2工程を概略的に示す断面図である。 150μm以下の厚さを有する半導体チップの外周部におけるダイシングシートの剥離の第3工程を概略的に示す断面図である。 本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態4における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。 本発明の実施の形態5における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。 本発明の実施の形態5における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。 半導体チップのピックアップ工程における荷重の時間変化を示す例である。 本発明の実施の形態6における半導体チップのピックアップ方法における剥離有無の判定工程を概略的に示すフロー図である。 本発明の実施の形態7における半導体チップのピックアップ装置を半導体チップおよびダイシングシートとともに概略的に示す断面図である。
符号の説明
CP 半導体チップ、DS ダイシングシート、LC ロードセル、LD レーザ変位計、LL レーザ光、P1〜P3 第1〜第3の駒、81 DAF、51a チップ位置測定器、51b 荷重測定器、52a〜52c コントローラ、53 吸着ヘッド、60 真空ステージ。

Claims (9)

  1. 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
    前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
    前記突き上げる工程は、前記半導体チップの外周部の変位に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
    前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え
    前記剥離を検知する工程は、前記半導体チップが突き上げられた距離と、前記外周部の変位量との一致を検知することによって行なわれる、半導体チップのピックアップ方法。
  2. 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
    前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
    前記突き上げる工程は、前記半導体チップの外周部の変位に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
    前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え
    前記剥離を検知する工程は、前記半導体チップが突き上げられる速さに比して、前記外周部の変位の速さが大きいことを検知することによって行なわれる、半導体チップのピックアップ方法。
  3. 前記剥離を検知する工程は、前記外周部にレーザ光を照射する工程を含む、請求項1または2に記載の半導体チップのピックアップ方法。
  4. 前記半導体チップは、150μm以下の厚さを有する、請求項1〜のいずれかに記載の半導体チップのピックアップ方法。
  5. 半導体チップが貼付けられた貼付領域と、前記貼付領域を囲む囲繞領域とを有するシートを準備する工程と、
    前記囲繞領域を固定しつつ前記貼付領域を介して前記半導体チップを突き上げる工程とを備え、
    前記突き上げる工程は、前記半導体チップを突き上げる力に関する測定に基づいて、前記半導体チップの外周部と前記シートとの間の剥離を検知する工程を含み、
    前記剥離を検知する工程の後に、前記シートから前記半導体チップを分離する工程をさらに備え
    前記剥離を検知する工程は、前記力の減少を検知する工程を含み、
    前記剥離を検知する工程は、前記力の減少を検知する工程の後に、前記力の増大を検知する工程を含む、半導体チップのピックアップ方法。
  6. 前記突き上げる工程は、前記外周部に囲まれた部分を突き上げることにより行なわれる、請求項1〜のいずれかに記載の半導体チップのピックアップ方法。
  7. 前記分離する工程は、前記外周部に囲まれた部分の一部を選択的に突き上げる工程を含む、請求項に記載の半導体チップのピックアップ方法。
  8. 請求項1〜のいずれかに記載の半導体チップのピックアップ方法によって前記半導体チップをピックアップする工程を含み、
    前記シートを準備する工程は、前記シートに前記半導体チップが形成されたウエハを貼り付ける工程と、前記ウエハをダイシングする工程とを含み、
    前記ピックアップする工程の後に、基材に前記半導体チップを接着する工程をさらに備えた、半導体装置の製造方法。
  9. 前記基材は、リードフレーム、BGA基板、および電子部品のいずれかである、請求項に記載の半導体装置の製造方法。
JP2008258433A 2008-10-03 2008-10-03 半導体チップのピックアップ方法および半導体装置の製造方法 Expired - Fee Related JP5176186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008258433A JP5176186B2 (ja) 2008-10-03 2008-10-03 半導体チップのピックアップ方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258433A JP5176186B2 (ja) 2008-10-03 2008-10-03 半導体チップのピックアップ方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010092905A JP2010092905A (ja) 2010-04-22
JP5176186B2 true JP5176186B2 (ja) 2013-04-03

Family

ID=42255378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258433A Expired - Fee Related JP5176186B2 (ja) 2008-10-03 2008-10-03 半導体チップのピックアップ方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5176186B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679728B (zh) * 2018-12-06 2019-12-11 力成科技股份有限公司 調整移動晶片設備的方法及該移動晶片設備

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255937A (ja) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd チツプ実装装置
JPH088292B2 (ja) * 1987-08-31 1996-01-29 住友電気工業株式会社 チップ実装装置
JP3241501B2 (ja) * 1993-07-27 2001-12-25 芝浦メカトロニクス株式会社 ダイボンディング装置のチップ突上げユニット
JP2706058B2 (ja) * 1995-07-31 1998-01-28 株式会社日立製作所 半導体装置の製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法

Also Published As

Publication number Publication date
JP2010092905A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5805411B2 (ja) ダイボンダのピックアップ方法およびダイボンダ
US8919632B2 (en) Method of detecting wire bonding failures
JP3534583B2 (ja) 半導体集積回路装置の製造方法
US8092645B2 (en) Control and monitoring system for thin die detachment and pick-up
JP6501447B2 (ja) 貼合装置および貼合基板の製造方法
US8231046B2 (en) Wire bonding apparatus and wire bonding method
US20170110416A1 (en) Chip package having a protection piece compliantly attached on a chip sensing surface
EP3026696B1 (en) Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as mems pressure sensors
US9314869B2 (en) Method of recovering a bonding apparatus from a bonding failure
US20100078125A1 (en) Method for securing a curved circuit board in die bonder and recording medium containing program for securing a curved circuit board in die bonder
JP5176186B2 (ja) 半導体チップのピックアップ方法および半導体装置の製造方法
US20130011941A1 (en) Bond line thickness control for die attachment
JP2003254988A (ja) 力学量センサおよびその製造方法
JP6914815B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
KR101165031B1 (ko) 와이어 본딩 방법
KR200465352Y1 (ko) 다이 본더용 반도체칩 픽업장치
JP2007066967A (ja) 半導体装置及びその製造方法
US20090191029A1 (en) System for handling semiconductor dies
JP2019096671A (ja) ボンディング装置およびボンディング方法
KR102430824B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4609476B2 (ja) 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法
JP2000058568A (ja) 半導体装置の製造方法および半導体装置用製造装置
JPH09321070A (ja) ダイボンディング装置およびその方法
KR20060094455A (ko) 와이어 본딩 방법
KR20100077952A (ko) 다이 픽업장치 및 이를 이용한 다이 픽업방법 및 다이 어태치 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees