JP5175121B2

JP5175121B2 - Semiconductor element

Info

Publication number: JP5175121B2
Application number: JP2008050052A
Authority: JP
Inventors: 久琳姚; 明勳謝; 澤澎陳
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2008-02-29
Filing date: 2008-02-29
Publication date: 2013-04-03
Anticipated expiration: 2028-02-29
Also published as: JP2009206449A

Description

本発明は、半導体素子に関し、特に、点状の導電構造又は線状の導電構造を有する発光ダイオードに関する。 The present invention relates to a semiconductor element, and more particularly, to a light emitting diode having a dotted conductive structure or a linear conductive structure.

発光ダイオードは、半導体素子のうち、幅広く用いられている光源の一つである。従来の白熱電球や蛍光灯管に比べ、発光ダイオードは、省電力と長寿命の優れた特性を有するので、従来の光源の代わりに、様々な分野、例えば、交通標識、バックライトモジュール、街灯照明、医療設備などの産業に応用されている。発光ダイオード光源の応用と発展につれて、輝度への要求がますます高くなっているので、如何にその発光効率を上げ輝度を向上するかは、当業界の共通な課題となっている。 A light emitting diode is one of light sources widely used among semiconductor elements. Compared with conventional incandescent bulbs and fluorescent lamps, light-emitting diodes have excellent characteristics of power saving and long life, so instead of conventional light sources, various fields such as traffic signs, backlight modules, street lamp lighting, etc. It is applied to industries such as medical equipment. With the application and development of light-emitting diode light sources, the demand for luminance is increasing, so how to increase the luminous efficiency and improve the luminance is a common issue in the industry.

そのうち、発光ダイオードの効率と光通過量を有効に向上する方法の一つは、結晶粒子の表面面積を増加させることである。しかし、結晶粒子が大きくなると、電流が接触電極から発光層に均一に分散することができず、この時、電流を均一に分散させるために接触電極もそれにつれて大きくなると、遮光効果が生じるので光射出面積が減少し、これらは、全て、発光ダイオードの発光効率を向上することができない原因である。よって、接触電極の面積を変えない前提で如何に電流を発光層に均一に分散させ発光ダイオードの発光効率を向上させるかは、克服すべき問題の一つである。 Among them, one method for effectively improving the efficiency and light passage amount of the light emitting diode is to increase the surface area of the crystal grains. However, as the crystal grains become larger, the current cannot be uniformly dispersed from the contact electrode to the light emitting layer. The emission area is reduced, and these are all causes that the light emission efficiency of the light emitting diode cannot be improved. Therefore, how to improve the light emission efficiency of the light emitting diode by uniformly dispersing the current in the light emitting layer on the premise that the area of the contact electrode is not changed is one of the problems to be overcome.

従来方法の一つは、ｐ型半導体層上に形成された半透明電流分散層を用いることにより電流分散の効果を達成することである。電流分散層は、通常、光吸収効果を抑えるために薄ければ薄いほど良いが、薄ければ薄いほどシート抵抗が大きいとの問題もある。 One conventional method is to achieve the effect of current dispersion by using a translucent current dispersion layer formed on a p-type semiconductor layer. In general, the current spreading layer is better as it is thinner in order to suppress the light absorption effect, but there is also a problem that the thinner the current spreading layer, the higher the sheet resistance.

本発明の目的は、点状の導電構造又は線状の導電構造を有する発光ダイオードを提供することにある。 An object of the present invention is to provide a light emitting diode having a dotted conductive structure or a linear conductive structure.

本発明は、半導体素子を提供し、この半導体素子は、ナノインプリンティング技術により電極と半導体スタック層との間に形成された導電構造を含む。これにより、電流がこの導電構造を介して電極を経由し半導体スタック層に均一に分散することができる。前記導電構造は、点状の導電構造または線状の導電構造であり、底部と頂部が所定の比を有し、または、高さが何れの幅より大きく、または、何れの幅が半導体素子から発した光の波長より小さい。さらに、半導体スタック層の表面には、粗化構造または周期凹凸構造が設けられても良い。 The present invention provides a semiconductor device, which includes a conductive structure formed between an electrode and a semiconductor stack layer by nanoimprinting technology. Thereby, the current can be uniformly dispersed in the semiconductor stack layer via the electrode via the conductive structure. The conductive structure is a dotted conductive structure or a linear conductive structure, and the bottom and the top have a predetermined ratio, the height is larger than any width, or any width is from the semiconductor element. It is smaller than the wavelength of emitted light. Furthermore, a roughened structure or a periodic uneven structure may be provided on the surface of the semiconductor stack layer.

また、本発明は、他の半導体素子も提供し、この半導体素子は、上から下へ順に、電極、透明電極、導電構造及び半導体スタック層を含み、または、電極、第一の透明電極、導電構造、第二の透明電極及び半導体スタック層を含み、または、電極、導電構造及び半導体スタック層を含む。 The present invention also provides another semiconductor element, which includes, from top to bottom, an electrode, a transparent electrode, a conductive structure, and a semiconductor stack layer, or the electrode, the first transparent electrode, the conductive The structure includes a second transparent electrode and a semiconductor stack layer, or includes an electrode, a conductive structure and a semiconductor stack layer.

また、本発明は、他の半導体素子も提供し、この半導体素子は、電極と半導体スタック層との間に位置する導電構造の側壁に形成された保護層を含む。これにより、導電構造底部の保持力が強まり、導電構造の高さと幅の比が大きくなるときまたは半導体スタック層が粗い表面を有するときに導電構造が容易に倒れるとの問題を解決することができる。または、前記導電構造をマスクとして用いてエッチングを行うことによって半導体発光スタック層に複数の溝を形成した後に絶縁保護層を充填し、これにより、プロセスに必要なマスクの数を減らし、生産コストを削減する。 The present invention also provides another semiconductor device, which includes a protective layer formed on a sidewall of a conductive structure located between the electrode and the semiconductor stack layer. As a result, the holding power at the bottom of the conductive structure is strengthened, and the problem that the conductive structure easily falls when the ratio of the height and width of the conductive structure increases or when the semiconductor stack layer has a rough surface can be solved. . Alternatively, an insulating protective layer is filled after forming a plurality of grooves in the semiconductor light emitting stack layer by performing etching using the conductive structure as a mask, thereby reducing the number of masks required for the process and reducing the production cost. Reduce.

また、本発明は、他の半導体素子も提供し、この半導体素子は、第一の半導体層、能動層及び第二の半導体層を有する半導体スタック層と、第一の半導体層または第二の半導体層の中に形成された導電構造とを含む。 The present invention also provides another semiconductor device, which includes a semiconductor stack layer having a first semiconductor layer, an active layer, and a second semiconductor layer, and the first semiconductor layer or the second semiconductor layer. And a conductive structure formed in the layer.

前述した各種の導電構造を用いることにより、電流が電極を経由して半導体スタック層に均一に分散し、発光効率を向上することができる。 By using the various conductive structures described above, the current is uniformly dispersed in the semiconductor stack layer via the electrodes, and the light emission efficiency can be improved.

次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。 Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

本発明は、ナノインプリンティング技術を用いて半導体素子の電極と半導体スタック層との間に導電構造、例えば、複数の点状の導電構造または複数の線状の導電構造を形成することにより、電流を電極から点状の導電構造または線状の導電構造を経由して半導体スタック層に均一に分散させることができる。ナノインプリンティング技術による導電構造の幅が相当細く、ひいては半導体素子から発した光の波長より小さいので、明らかな遮光現象が生じることが無く、半導体素子の発光効率を有効に向上することができる。前述した構造は、特定の半導体素子に限定せず、例えば、発光素子、ソーラーエネルギー光電素子またはダイオード素子などに用いられても良い。前述した発明の特徴に基づいて各種の異なる実施例が挙げられ、次のように述べられる。 The present invention uses a nano-imprinting technique to form a conductive structure between a semiconductor element electrode and a semiconductor stack layer, for example, a plurality of dotted conductive structures or a plurality of linear conductive structures. Can be uniformly dispersed in the semiconductor stack layer from the electrode via the dotted conductive structure or the linear conductive structure. Since the width of the conductive structure by the nano-imprinting technology is considerably narrow and thus smaller than the wavelength of the light emitted from the semiconductor element, no obvious light shielding phenomenon occurs, and the light emission efficiency of the semiconductor element can be effectively improved. The structure described above is not limited to a specific semiconductor element, and may be used for a light emitting element, a solar energy photoelectric element, a diode element, or the like. Various different embodiments are given based on the above-described features of the invention, and are described as follows.

図１Ａ−図１Ｇは、本発明の第一の実施例の製作ステップを示すものである。図１Ａに示すように、一時基板１０１上にフォトレジスト層１０２を形成し、また、それと別に、ナノ構造を有するインプリンティング型板１０３も形成する。その後、図１Ｂに示すようなナノインプリンティングステップを行い、元々インプリンティング型板１０３にあるナノ構造をフォトレジスト層１０２にインプリンティングし、台形の形状を有するパターン化フォトレジスト層１０４を形成する。また、図１Ｃに示すように、基板１１１上に、第一の半導体層１１２、能動層１１３及び第二の半導体層１１４を含む半導体スタック層を形成し、そして、前記第二のステップにより形成された、台形の形状を有するパターン化フォトレジスト層１０４を第二の半導体層１１４上に設ける。次に、図１Ｄに示すように、剥離法により一時基板１０１を除去する。そして、酸素プラズマ（Ｏ２Ｐｌａｓｍａ）を用いてパターン化フォトレジスト層１０４の表面に対してエッチングを行うことによりフォトレジスト層の一部を除去し、図１Ｅに示すような逆台形状の中間フォトレジスト層１０５を形成する。次に、図１Ｆに示すように、スパッタ法または電子ビーム法により導電材料を中間フォトレジスト層１０５の隙間に充填し、そして、剥離法により中間フォトレジスト層１０５を除去することにより、上が鋭く下が広い、三角形に似ている複数の点状の導電構造１１５を獲得し、その実際の形状は、図９のＳＥＭ（走査型電子顕微鏡）写真に示すようである。 1A-1G show the fabrication steps of the first embodiment of the present invention. As shown in FIG. 1A, a photoresist layer 102 is formed on a temporary substrate 101, and an imprinting template 103 having a nanostructure is also formed separately. Thereafter, a nano-imprinting step as shown in FIG. 1B is performed to imprint the nanostructures originally in the imprinting template 103 onto the photoresist layer 102 to form a patterned photoresist layer 104 having a trapezoidal shape. Further, as shown in FIG. 1C, a semiconductor stack layer including a first semiconductor layer 112, an active layer 113, and a second semiconductor layer 114 is formed on a substrate 111, and formed by the second step. In addition, a patterned photoresist layer 104 having a trapezoidal shape is provided on the second semiconductor layer 114. Next, as shown in FIG. 1D, the temporary substrate 101 is removed by a peeling method. Then, a part of the photoresist layer is removed by etching the surface of the patterned photoresist layer 104 using oxygen plasma (O 2 Plasma), and an inverted trapezoidal intermediate photoresist as shown in FIG. 1E is obtained. Layer 105 is formed. Next, as shown in FIG. 1F, the gap between the intermediate photoresist layer 105 is filled with a conductive material by a sputtering method or an electron beam method, and the intermediate photoresist layer 105 is removed by a peeling method, thereby sharpening the top. A plurality of point-like conductive structures 115 similar to a triangle are obtained at the bottom, and the actual shape is as shown in the SEM (scanning electron microscope) photograph of FIG.

上述した導電構造１１５は、第二の半導体層１１４と接触する底部幅Ｗ１と、底部幅Ｗ１の反対側に位置する頂部幅Ｗ２と、底部幅Ｗ１と頂部幅Ｗ２との間の距離である高さＨとを有し、そのうち、底部幅Ｗ１は５μｍより小さく、好ましくは、０．１μｍ―３μｍである。また、頂部幅Ｗ２は、底部幅Ｗ１の０．７倍より小さく、好ましくは、底部幅の０．３５倍より小さくまたは三角形に近い構造である。一方、高さＨは、底部幅Ｗ１より大きく、好ましくは、底部幅の１．５倍以上である。さらに、本実施例の底部幅Ｗ１と頂部幅Ｗ２は、半導体素子から発した光の波長より小さくても良く、且つ、その高さＨは、５０μｍより大きい。 The conductive structure 115 described above has a bottom width W1 in contact with the second semiconductor layer 114, a top width W2 located on the opposite side of the bottom width W1, and a distance between the bottom width W1 and the top width W2. The bottom width W1 is smaller than 5 μm, preferably 0.1 μm-3 μm. The top width W2 is smaller than 0.7 times the bottom width W1, preferably smaller than 0.35 times the bottom width or close to a triangle. On the other hand, the height H is larger than the bottom width W1, and is preferably 1.5 times or more the bottom width. Furthermore, the bottom width W1 and the top width W2 of the present embodiment may be smaller than the wavelength of light emitted from the semiconductor element, and the height H is greater than 50 μm.

最後に、図１Ｇに示すように、点状の導電構造１１５の上に透明導電層１１６を形成し、そして、透明導電層１１６の上に第一の電極１１７を形成し、また、基板１１１の下に第二の電極１１８を形成することにより、本実施例の、電流を均一に分散させることができる複数の点状の導電構造を有する半導体素子を完成させる。このような半導体素子の構造により、電流を第一の電極１１７から透明導電層１１６を経由して横向きに伝導させ、そして、点状の導電構造１１５を介して分散させ、下の半導体スタック層まで伝導させることができ、これにより、電流が第一の電極１１７の下にある領域に集中することがない。また、図１Ｈは、本実施例の図１Ｇの上面図であり、点状の導電構造１１５が半導体素子に均一に配置されることを示している。 Finally, as shown in FIG. 1G, a transparent conductive layer 116 is formed on the dotted conductive structure 115, and a first electrode 117 is formed on the transparent conductive layer 116. By forming the second electrode 118 below, the semiconductor element having a plurality of point-like conductive structures capable of uniformly dispersing current is completed. With such a semiconductor element structure, current is conducted laterally from the first electrode 117 via the transparent conductive layer 116 and then dispersed via the dotted conductive structure 115 to the lower semiconductor stack layer. Can be conducted, so that the current does not concentrate in the region under the first electrode 117. FIG. 1H is a top view of FIG. 1G of the present embodiment, and shows that the dotted conductive structures 115 are uniformly arranged on the semiconductor element.

前述した一時基板１０１は、金属基板、絶縁基板、半導体基板または熱塑性のある高分子基板であっても良く、例えば、銅（Ｃｕ）基板、ニッケル（Ｎｉ）基板、エポキシ樹脂（Ｅｐｏｘｙ）基板、サファイア（Ｓａｐｐｈｉｒｅ）基板または窒化ガリウム（ＧａＮ）基板であっても良い。基板１１１は、サファイア（Ｓａｐｐｈｉｒｅ）、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、窒化アルミニ（ＡｌＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、砒化アルミガリウム（ＡｌＧａＡｓ）、リン化ガリウム砒素（ＧａＡｓＰ）または金属基板、例えば、銅（Ｃｕ）基板、ニッケル（Ｎｉ）基板であっても良い。フォトレジスト層１０２は、軟性金属層、ＵＶレジン、熱固性材料、熱塑性高分子層または酸化インジウムスズ層であっても良い。インプリンティング型板１０３は、例えば、シリコン（Ｓｉ）、ニッケル（Ｎｉ）、窒化ガリウム（ＧａＮ）、石英、サファイア（Ｓａｐｐｈｉｒｅ）と高分子材料等の材料に対してパターン化プロセスを行うことにより形成されても良い。第一の半導体層１１２、能動層１１３及び第二の半導体層１１４は、リン化アルミインジウムガリウム（ＡｌＧａＩｎＰ）系或いは窒化インジウムガリウム（ＩｎＧａＮ）系半導体材料に対してエピタキシャルプロセスを行うことにより形成されても良い。点状の導電構造１１５は、金（Ａｕ）、銀（Ａｇ）、クロム／金（Ｃｒ／Ａｕ）、金／ベリリウム金／金（Ａｕ／ＢｅＡｕ／Ａｕ）、金／ゲルマニウム金ニッケル／金（Ａｕ／ＧｅＡｕＮｉ／Ａｕ）、或いは、カーボンナノチューブからなっても良い。透明導電層１１６は、酸化インジウムスズ、酸化インジウム亜鉛、酸化ゲルマニウムスズ、酸化亜鉛、酸化インジウム、酸化スズ、酸化銅アルミ、酸化銅ガリウム、酸化ストロンチウム銅、或いは、カーボンナノチューブからなっても良い。第一の電極１１７と第二の電極１１８は、クロム／金（Ｃｒ／Ａｕ）、チタン／プラチナ／金（Ｔｉ／Ｐｔ／Ａｕ）、金／ベリリウム金／金（Ａｕ／ＢｅＡｕ／Ａｕ）、或いは、金／ゲルマニウム金ニッケル／金（Ａｕ／ＧｅＡｕＮｉ／Ａｕ）からなっても良い。次に述べる他の図における同じ素子は同じ符号で表示され、その説明は省略する。 The temporary substrate 101 may be a metal substrate, an insulating substrate, a semiconductor substrate, or a thermoplastic polymer substrate, for example, a copper (Cu) substrate, a nickel (Ni) substrate, an epoxy resin (Epoxy) substrate, or sapphire. It may be a (Sapphire) substrate or a gallium nitride (GaN) substrate. The substrate 111 is made of sapphire, silicon carbide (SiC), silicon (Si), zinc oxide (ZnO), magnesium oxide (MgO), aluminum nitride (AlN), gallium nitride (GaN), gallium phosphide (GaP). It may be gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), or a metal substrate such as a copper (Cu) substrate or a nickel (Ni) substrate. The photoresist layer 102 may be a soft metal layer, a UV resin, a thermosetting material, a thermoplastic polymer layer, or an indium tin oxide layer. The imprinting template 103 is formed, for example, by performing a patterning process on materials such as silicon (Si), nickel (Ni), gallium nitride (GaN), quartz, sapphire, and a polymer material. May be. The first semiconductor layer 112, the active layer 113, and the second semiconductor layer 114 are formed by performing an epitaxial process on an indium gallium phosphide (AlGaInP) -based or indium gallium nitride (InGaN) -based semiconductor material. Also good. The dotted conductive structure 115 includes gold (Au), silver (Ag), chromium / gold (Cr / Au), gold / beryllium gold / gold (Au / BeAu / Au), gold / germanium gold nickel / gold (Au / GeAuNi / Au) or carbon nanotubes. The transparent conductive layer 116 may be made of indium tin oxide, indium zinc oxide, germanium tin oxide, zinc oxide, indium oxide, tin oxide, copper oxide aluminum, copper gallium oxide, strontium copper oxide, or carbon nanotube. The first electrode 117 and the second electrode 118 can be chromium / gold (Cr / Au), titanium / platinum / gold (Ti / Pt / Au), gold / beryllium gold / gold (Au / BeAu / Au), or , Gold / germanium gold / nickel / gold (Au / GeAuNi / Au). The same elements in the other drawings described below are denoted by the same reference numerals, and description thereof is omitted.

図２Ａと図２Ｂは、本発明の第二の実施例を示すものである。その製作方法と構造は、第一の実施例とほぼ同じであるが、主な相違点は、点状の導電構造１１５の代わりに線状の導電構造を使用することにある。図２Ｂに示すように、電流は、各種の異なるパターンを有する複数の線状の導電構造１２１を介して半導体素子全体に均一に分散する。前述した線状の導線構造１２１は、第二の半導体層１１４と接触する底部幅Ｗ１と、底部幅Ｗ１の反対側に位置する頂部幅Ｗ２と、底部幅Ｗ１と頂部幅Ｗ２との間の距離である高さＨとを有し、そのうち、底部幅Ｗ１は、５μｍより小さく、好ましくは、０．１μｍ−３μｍである。また、頂部幅Ｗ２は、底部幅Ｗ１の０．７倍より小さく、好ましくは、底部幅の０．３５倍より小さくまたは三角形に近い構造である。一方、高さＨは、底部幅Ｗ１より大きく、好ましくは、底部幅の１．５倍である。本実施例の線状の導電構造１２１は、断面が三角形に近い細長い構造であり、その実際の形状は、図１０のＳＥＭ写真に示すようである。 2A and 2B show a second embodiment of the present invention. The manufacturing method and structure are substantially the same as in the first embodiment, but the main difference is that a linear conductive structure is used instead of the dotted conductive structure 115. As shown in FIG. 2B, the current is uniformly distributed throughout the semiconductor element through a plurality of linear conductive structures 121 having various different patterns. The above-described linear conducting wire structure 121 has a bottom width W1 in contact with the second semiconductor layer 114, a top width W2 located on the opposite side of the bottom width W1, and a distance between the bottom width W1 and the top width W2. The bottom width W1 is smaller than 5 μm, preferably 0.1 μm-3 μm. The top width W2 is smaller than 0.7 times the bottom width W1, preferably smaller than 0.35 times the bottom width or close to a triangle. On the other hand, the height H is larger than the bottom width W1, and is preferably 1.5 times the bottom width. The linear conductive structure 121 of this embodiment is an elongated structure having a cross section close to a triangle, and its actual shape is as shown in the SEM photograph of FIG.

また、第二の半導体層１１４の表面に対して粗化プロセスを行うことにより、図３Ａに示すような粗化構造１３１を形成し、これは、本発明の第三の実施例である。或いは、図３Ｂに示すように、第二の半導体層１１４の表面に周期または準周期凹凸構造１３２を形成し、これは、本発明の第四の実施例である。この二つの構造により、能動層１１３による光をより有効に導出させ、半導体素子の発光効率をさらに向上することができる。 Further, a roughening process 131 is performed on the surface of the second semiconductor layer 114 to form a roughening structure 131 as shown in FIG. 3A, which is a third embodiment of the present invention. Alternatively, as shown in FIG. 3B, a periodic or quasi-periodic uneven structure 132 is formed on the surface of the second semiconductor layer 114, which is the fourth embodiment of the present invention. With these two structures, light from the active layer 113 can be led out more effectively, and the light emission efficiency of the semiconductor element can be further improved.

本発明のナノインプリンティング技術は、従来のフォトマスク技術と違い、より小さい幅を有するフォトレジストパターンを簡単且つ有効に形成し、後続のパターン化プロセスを容易に完成させることができる。よって、本発明は、さらに、図３Ｃに示すような第五の実施例を提供する。この実施例では、面粗度（Ｒａ）が０．１μｍ―３μｍである第二の半導体層１１４の表面上にナノインプリンティング技術により線状の導線構造１２１を形成する。また、第六の実施例も提供し、この実施例では、図３Ｄに示すように、まず、ナノインプリンティング技術により第二の半導体層１１４上にフォトレジストパターンを形成し、そして、第二の半導体層１１４に対してエッチングを行うことによって複数の溝１２２を形成し、それから、線状の導電構造１２１を複数の溝に充填し平面１３４を形成し、その後、その上に透明導電層１１６と第一の電極１１７を設ける。 Unlike the conventional photomask technology, the nanoimprinting technology of the present invention can easily and effectively form a photoresist pattern having a smaller width, and can easily complete the subsequent patterning process. Therefore, the present invention further provides a fifth embodiment as shown in FIG. 3C. In this embodiment, a linear conductor structure 121 is formed on the surface of the second semiconductor layer 114 having a surface roughness (Ra) of 0.1 μm-3 μm by a nano-imprinting technique. A sixth embodiment is also provided. In this embodiment, as shown in FIG. 3D, first, a photoresist pattern is formed on the second semiconductor layer 114 by the nano-imprinting technique, and the second embodiment The semiconductor layer 114 is etched to form a plurality of grooves 122, and then the linear conductive structure 121 is filled into the plurality of grooves to form a flat surface 134, after which the transparent conductive layer 116 and A first electrode 117 is provided.

図４Ａは、本発明の第七の実施例を示すものである。図に示すように、本実施例は、第一の電極１１７の下に各種の異なるパターンを有する線状の導電構造１２１を設け、そして、第一の電極１１７と電気的に直接接続させるものである。よって、電流は、第一の電極１１７から、線状の導電構造１２１の直接伝導により、素子全体に均一に分散することができる。同時に、指状の延伸パターン（図示せず）を有する第一の電極１１７を設計して線状の導電構造１２１の上に設置しても良く、これにより、線状の導電構造１２１には断線が発生したときにも、その上方にある第一の電極１１７の指状の延伸パターンにより電気的導通を維持することができる。また、本発明の第八の実施例では、図４Ｂに示すように、その主な特徴は、まず、第二の半導体層１１４の上に第一の透明導電層１４１を形成し、その後、第一の透明導電層１４１の上に線状の導電構造１２１を形成してから第二の透明導電層１４２を覆い、最後に、第二の透明導電層１４２の上に第一の電極１１７を形成することにある。 FIG. 4A shows a seventh embodiment of the present invention. As shown in the figure, in this embodiment, a linear conductive structure 121 having various different patterns is provided under the first electrode 117, and is electrically connected directly to the first electrode 117. is there. Therefore, the current can be uniformly distributed from the first electrode 117 to the entire element by direct conduction of the linear conductive structure 121. At the same time, the first electrode 117 having a finger-like stretched pattern (not shown) may be designed and installed on the linear conductive structure 121, thereby disconnecting the linear conductive structure 121. Even when this occurs, electrical conduction can be maintained by the finger-like stretch pattern of the first electrode 117 located above the first electrode 117. In the eighth embodiment of the present invention, as shown in FIG. 4B, the main feature is that the first transparent conductive layer 141 is first formed on the second semiconductor layer 114, and then the first A linear conductive structure 121 is formed on one transparent conductive layer 141, covers the second transparent conductive layer 142, and finally a first electrode 117 is formed on the second transparent conductive layer 142. There is to do.

図５は、本発明の第九の実施例を示すものである。その製作方法と構造は、第一の実施例とほぼ同じであるが、唯一の相違点は、保護層１５１をさらに含むことにあり、この保護層１５１は、線状の導電構造１２１の側辺位置に設けられ、線状の導電構造１２１と第二の半導体１１４との付着強度を増加し、これにより、線状の導電構造１２１の高さと幅の比が大きくなるときに線状の導電構造１２１が保持力不足により剥脱するとの問題を解決することができる。そのうち、前述した保護層１５１は、透明材料、例えば、二酸化シリコン或いは高分子材料で、ソル−ゲル（Ｓｏｌ−ｇｅｌ）法またはスピンコーティング（ＳｐｉｎＣｏｔｉｎｇ）法により、線状の導電構造１２１の側辺位置に形成される。 FIG. 5 shows a ninth embodiment of the present invention. The manufacturing method and structure are substantially the same as those of the first embodiment, the only difference being that it further includes a protective layer 151, which is the side of the linear conductive structure 121. The linear conductive structure is provided when the ratio of the height and width of the linear conductive structure 121 is increased by increasing the adhesion strength between the linear conductive structure 121 and the second semiconductor 114. The problem that 121 peels off due to insufficient holding power can be solved. The protective layer 151 is a transparent material, for example, silicon dioxide or a polymer material, and is formed on the side of the linear conductive structure 121 by a sol-gel method or a spin coating method. Formed in position.

図６は、本発明の第十の実施例を示すものである。そのうち、この素子の形成方法は、まず、ナノインプリンティング技術を用いて半導体スタック層の第二の半導体層１１４上に線状の導線構造１２１を形成し、次に、この線状の導電構造１２１をマスクとして誘導結合プラズマエッチング法で半導体スタック層に対してエッチングを行うことにより、図に示すような、線状の導電構造１２１の下における半導体スタック層柱状構造及び複数の溝を形成し、その後、絶縁材料を用いてこの複数の溝を充填することによって絶縁保護層１６１を形成し、最後に、絶縁保護層１６１の上に透明導電層１６２と第一の電極１１７を形成し本実施例の素子構造を完成させることである。前述した半導体スタック層柱状構造により、半導体層により生成された光の発光効率を向上することができる。そのうち、前記透明保護層は、エポキシ樹脂、二酸化シリコン等の材料からなっても良い。 FIG. 6 shows a tenth embodiment of the present invention. Of these methods, the element is formed by first forming a linear conductor structure 121 on the second semiconductor layer 114 of the semiconductor stack layer by using a nano-imprinting technique, and then forming the linear conductive structure 121. Is used to form a semiconductor stack layer columnar structure and a plurality of grooves under the linear conductive structure 121 as shown in FIG. The insulating protective layer 161 is formed by filling the plurality of grooves with an insulating material, and finally, the transparent conductive layer 162 and the first electrode 117 are formed on the insulating protective layer 161. It is to complete the element structure. With the semiconductor stack layer columnar structure described above, the light emission efficiency of light generated by the semiconductor layer can be improved. Of these, the transparent protective layer may be made of a material such as epoxy resin or silicon dioxide.

前述した全ての実施例における構造は、点状の導電構造または線状の導電構造に限られず、両者が交換または同時に存在することもでき、或いは、同じ特性を有する他の導電構造を採用しても良いと同時に、金属材料にも限られず、導電特性を有する材料でさえあれば良い。また、本発明の点状の導電構造或いは線状の導電構造は、電極と半導体スタック層との間に設けられることに限られず、半導体スタック層の上下両面に同時に設けられても良く、または、半導体スタック層の中或いは異なる半導体スタック層の間に設けられても良く、言い換えると、電流分散の役割を果たすことができれば良いとのことである。 The structures in all of the embodiments described above are not limited to point-like conductive structures or linear conductive structures, and both may be exchanged or exist at the same time, or other conductive structures having the same characteristics may be adopted. At the same time, the material is not limited to a metal material, and any material having conductive properties may be used. Further, the dotted conductive structure or the linear conductive structure of the present invention is not limited to being provided between the electrode and the semiconductor stack layer, and may be provided simultaneously on the upper and lower surfaces of the semiconductor stack layer, or It may be provided in the semiconductor stack layer or between different semiconductor stack layers. In other words, it may be provided that it can play a role of current distribution.

図７はバックライトモジュール装置を示すものである。そのうち、このバックライトモジュール装置は、前述した実施例の何れに記載の半導体素子７１１からなる光源装置７１０と、光源装置７１０からの光の射出経路に設けられ、当該光を適当に処理してから出力させる光学装置７２０と、光源装置７１０に必要な電源を提供するための電源供給システム７３０とを含む。 FIG. 7 shows a backlight module device. Among them, the backlight module device is provided in the light source device 710 including the semiconductor element 711 described in any of the above-described embodiments and the light emission path from the light source device 710, and appropriately processes the light. It includes an optical device 720 for outputting, and a power supply system 730 for providing power necessary for the light source device 710.

図８は、照明装置を示すものである。この照明装置は、車両のライト、街灯、懐中電灯、路上ライト、指示ライトなどであっても良い。そのうち、照明装置は、前述した実施例の何れに述べた半導体素子８１１からなる光源装置８１０と、光源装置８１０に必要な電源を提供するための電源供給システム８２０と、電流を光源装置８１０に入力させることを制御するための制御素子８３０とを含む。 FIG. 8 shows a lighting device. The lighting device may be a vehicle light, a street light, a flashlight, a road light, an instruction light, or the like. Among them, the lighting device includes a light source device 810 including the semiconductor element 811 described in any of the above-described embodiments, a power supply system 820 for supplying power necessary for the light source device 810, and a current input to the light source device 810. And a control element 830 for controlling the operation.

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。 The preferred embodiment of the present invention has been described above, but the present invention is not limited to this embodiment, and all modifications to the present invention are within the scope of the present invention unless departing from the spirit of the present invention.

本発明の第一の実施例における第一のステップを示す図である。It is a figure which shows the 1st step in the 1st Example of this invention. 本発明の第一の実施例における第二のステップを示す図である。It is a figure which shows the 2nd step in the 1st Example of this invention. 本発明の第一の実施例における第三のステップを示す図である。It is a figure which shows the 3rd step in the 1st Example of this invention. 本発明の第一の実施例における第四のステップを示す図である。It is a figure which shows the 4th step in the 1st Example of this invention. 本発明の第一の実施例における第五のステップを示す図である。It is a figure which shows the 5th step in the 1st Example of this invention. 本発明の第一の実施例における第六のステップを示す図である。It is a figure which shows the 6th step in the 1st Example of this invention. 本発明の第一の実施例における構造の断面図である。It is sectional drawing of the structure in the 1st Example of this invention. 本発明の第一の実施例における構造の上面図である。It is a top view of the structure in the 1st example of the present invention. 本発明の第二の実施例における構造を示す図である。It is a figure which shows the structure in the 2nd Example of this invention. 本発明の第二の実施例における構造の上面図である。It is a top view of the structure in the 2nd Example of this invention. 本発明の第三の実施例における構造を示す図である。It is a figure which shows the structure in the 3rd Example of this invention. 本発明の第四の実施例における構造を示す図である。It is a figure which shows the structure in the 4th Example of this invention. 本発明の第五の実施例における構造を示す図である。It is a figure which shows the structure in the 5th Example of this invention. 本発明の第六の実施例における構造を示す図である。It is a figure which shows the structure in the 6th Example of this invention. 本発明の第七の実施例における構造を示す図である。It is a figure which shows the structure in the 7th Example of this invention. 本発明の第八の実施例における構造を示す図である。It is a figure which shows the structure in the 8th Example of this invention. 本発明の第九の実施例における構造を示す図である。It is a figure which shows the structure in the 9th Example of this invention. 本発明の第十の実施例における構造を示す図である。It is a figure which shows the structure in the 10th Example of this invention. 本発明のバックライトモジュール装置を示す図である。It is a figure which shows the backlight module apparatus of this invention. 本発明の照明装置を示す図である。It is a figure which shows the illuminating device of this invention. 本発明の点状の導電構造のＳＥＭ写真である。It is a SEM photograph of the dotted | punctate electrically conductive structure of this invention. 本発明の線状の導電構造のＳＥＭ写真である。It is a SEM photograph of the linear conductive structure of the present invention.

符号の説明Explanation of symbols

１０１一時基板
１０２フォトレジスト層
１０３インプリンティング型板
１０４パターン化フォトレジスト層
１０５中間フォトレジスト層
１１１基板
１１２第一の半導体層
１１３能動層
１１４第二半導体層
１１５点状の導電構造
１１６透明導電層
１１７第一の電極
１１８第二の電極
１２１線状の導電構造
１２２溝
１３１粗化構造
１３２周期凹凸構造
１４１第一の透明導電層
１４２第二の透明導電層
１５１保護層
１６１絶縁保護層
１６２透明導電層
７１０光源装置
７１１半導体素子
７２０光学装置
７３０電源供給システム
８１０光源装置
８１１半導体素子
８２０電源供給システム
８３０制御素子 DESCRIPTION OF SYMBOLS 101 Temporary substrate 102 Photoresist layer 103 Imprinting template 104 Patterned photoresist layer 105 Intermediate photoresist layer 111 Substrate 112 First semiconductor layer 113 Active layer 114 Second semiconductor layer 115 Dot-like conductive structure 116 Transparent conductive layer 117 First electrode 118 Second electrode 121 Linear conductive structure 122 Groove 131 Roughening structure 132 Periodic uneven structure 141 First transparent conductive layer 142 Second transparent conductive layer 151 Protective layer 161 Insulating protective layer 162 Transparent conductive layer 710 Light source device 711 Semiconductor element 720 Optical device 730 Power supply system 810 Light source device 811 Semiconductor element 820 Power supply system 830 Control element

Claims

半導体スタック層と、
前記半導体スタック層上に形成される導電構造と、
を含み、
前記導電構造は、前記半導体スタック層と接触し所定の幅を有する底部と、当該底部の反対側に位置し所定の幅を有する頂部と、を有し、
前記底部と前記頂部の間は、所定の高さを有し、
前記頂部の所定の幅と前記底部の所定の幅の比は、０．７より小さく、
前記導電構造の側壁に形成される保護層をさらに含む、
半導体素子。 A semiconductor stack layer;
A conductive structure formed on the semiconductor stack layer;
Including
The conductive structure has a bottom portion in contact with the semiconductor stack layer and having a predetermined width, and a top portion located on the opposite side of the bottom portion and having a predetermined width,
Between the bottom and the top has a predetermined height,
The ratio of the predetermined width of a predetermined width as said bottom of said top portion is rather smaller than 0.7,
And further comprising a protective layer formed on a sidewall of the conductive structure.
Semiconductor element.

前記底部の所定の幅は、５μｍより小さく、または、前記半導体素子から発した光の波長より小さい、
請求項１に記載の半導体素子。 The predetermined width of the bottom is smaller than 5 μm, or smaller than the wavelength of light emitted from the semiconductor element;
The semiconductor device according to claim 1.

前記所定の高さは、前記底部の所定の幅より大きい、
請求項１に記載の半導体素子。 The predetermined height is greater than a predetermined width of the bottom;
The semiconductor device according to claim 1.

前記半導体スタック層は、表面に粗化構造または周期凹凸構造が形成される、
請求項１に記載の半導体素子。 The semiconductor stack layer has a roughened structure or a periodic uneven structure formed on a surface thereof.
The semiconductor device according to claim 1.

前記導電構造を覆う透明導電層、または、前記導電構造と前記半導体スタック層との間に形成される他の透明導電層をさらに含む、
請求項１に記載の半導体素子。 A transparent conductive layer covering the conductive structure, or another transparent conductive layer formed between the conductive structure and the semiconductor stack layer;
The semiconductor device according to claim 1.

前記導電構造は、点状の導電構造、または、線状の導電構造である、
請求項１に記載の半導体素子。 The conductive structure is a dotted conductive structure or a linear conductive structure.
The semiconductor device according to claim 1.

請求項１ないし６の何れか一項に記載の半導体素子からなる光源装置と、
前記光源装置の光射出経路に位置する光学装置と、
前記光源装置に必要な電源を提供する電源供給システムと、
を含む、
バックライトモジュール装置。 A light source device comprising the semiconductor element according to any one of claims 1 to 6 ;
An optical device located in the light emission path of the light source device;
A power supply system for providing power necessary for the light source device;
including,
Backlight module device.

請求項１ないし６の何れか一項に記載の半導体素子からなる光源装置と、
前記光源装置に必要な電源を提供する電源供給システムと、
前記電源を前記光源装置に入力することを制御する制御素子と、
を含む、
照明装置。 A light source device comprising the semiconductor element according to any one of claims 1 to 6 ;
A power supply system for providing power necessary for the light source device;
A control element for controlling input of the power source to the light source device;
including,
Lighting device.