JP5170003B2

JP5170003B2 - 半導体装置の製造方法

Info

Publication number: JP5170003B2
Application number: JP2009136673A
Authority: JP
Inventors: 哲次倉本
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-06-05
Filing date: 2009-06-05
Publication date: 2013-03-27
Anticipated expiration: 2029-06-05
Also published as: JP2010283239A

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウェハに対して電解エッチング処理を行なう半導体装置の製造方法に関するものである。

半導体圧力センサーは半導体結晶に張力や圧縮が加わると電気抵抗（ピエゾ抵抗効果）が変化することを利用したセンサーである。半導体圧力センサーはシリコン基板の上にホイートストンブリッジ回路を形成し、圧力の変化をセンシング部であるダイヤフラムのたわみでとらえ、抵抗値を出力として取り出す。

このセンサーの製造工程は、大きく分けて、ピエゾ抵抗を作り込む表面マイクロマシーニング工程と、ダイヤフラムを形成するためのバルクマイクロマシーニング工程の２つに分けられる。
バルクマイクロマシーニング工程では、ＫＯＨ（水酸化カリウム）などのアルカリ溶液を用いて異方性エッチングの処理が行なわれる。

このエッチング処理では、例えば、Ｐ型半導体基板の一表面に形成されたＮ型拡散層又はＮ型エピタキシャル成長層を正電極に接続し、ＫＯＨ水溶液中でのＰ型半導体基板への電圧印加には白金電極を参照（兼対極）とし、これらのＰＮ接合に逆方向バイアスを印加して電解エッチングを行なう。

このエッチング処理は、基板の裏面側からエッチングが進行し、表面側の拡散層又はエピタキシャル成長層が裏面側に露出した時点でエッチングがストップする陽極酸化法を利用している（例えば特許文献１，２を参照。）。

しかし、このエッチング処理では、ピエゾ抵抗形成用に注入する不純物イオン、例えばボロンが半導体ウェハ周縁部に注入されてしまい、同じ導電型のＰ型半導体基板とショートしてしまうことがあった。このショートが発生すると、エッチングが進まない不具合が生じる。

この対策として、ピエゾ抵抗形成時に不純物イオンが半導体ウェハ周縁部に入らないようにする工夫が必要であることが既に知られている。例えば、写真製版工程でフォトレジストを半導体ウェハ周縁部に形成することで半導体ウェハ周縁部に不純物イオンが注入されないようにする方法や、半導体ウェハ周縁部を全面クランプするタイプのイオン注入機を用いる方法などがある。

写真製版工程でフォトレジストを半導体ウェハ周縁部に形成する方法では、半導体ウェハ周縁部の半導体基板への不純物イオンの注入は防げる。しかし、パーティクルが発生してしまうという問題があった。
また、半導体ウェハ周縁部を全面クランプするタイプのイオン注入機を用いる方法では、角度注入した際にクランプ付近でシャドーニングが起こり、半導体ウェハ周縁部に形成されるチップで特性バラツキが大きくなる点や、注入できる領域が狭くなる点などの理由から、最近ではクランプ機構がないタイプのイオン注入装置が主流となっているため、このタイプのイオン注入機を用いる以外での対策が必要になる。

本発明は、半導体ウェハ周縁部にフォトレジストを形成することなく半導体ウェハ周縁部の半導体層に不純物イオンが注入されるのを防止し、アルカリ溶液を用いた電解エッチング処理の際に半導体ウェハの表面側と裏面側で電気的に短絡するのを防止できる半導体装置の製造方法を提供することを目的とする。

本発明にかかる半導体装置の製造方法は、以下の工程（Ａ）〜（Ｃ）をその順に含む。
（Ａ）第１導電型の半導体基板の主表面に第２導電型の半導体領域が形成された半導体ウェハの少なくとも上記主表面の周縁部に、後工程のイオン注入工程（Ｂ）で上記主表面に注入される第１導電型不純物イオンが突き抜けない程度の膜厚で周縁部絶縁膜を形成する周縁部絶縁膜形成工程、
（Ｂ）写真製版技術により、上記半導体ウェハの上記主表面上に、第１導電型不純物イオンの注入領域を画定するためにフォトレジストを形成し、イオン注入法により、上記フォトレジスト及び上記周縁部絶縁膜をマスクにして上記半導体ウェハの上記主表面の所定の領域に第１導電型不純物イオンを注入し、その後上記フォトレジストを除去するイオン注入工程、
（Ｃ）アルカリ溶液を用いた電解エッチング処理により、上記半導体ウェハの上記裏面側から上記半導体基板をエッチングするエッチング工程。
ここで、第１導電型とはＰ型又はＮ型を意味し、第２導電型とは第１導電型と反対導電型のＮ型又はＰ型を意味する。

本発明の半導体装置の製造方法において、上記周縁部絶縁膜形成工程（Ａ）で周縁部絶縁膜を形成する方法として、ＬＯＣＯＳ（local oxidation of silicon）法や、少なくとも上記半導体ウェハの上記主表面全面に絶縁膜を形成し、その絶縁膜をエッチング技術によってパターニングして上記周縁部絶縁膜を形成する方法を挙げることができる。ただし、周縁部絶縁膜を形成する方法はこれらに限定されるものではない。

本発明の半導体装置の製造方法では、後工程のイオン注入工程（Ｂ）で半導体ウェハの主表面に注入される第１導電型不純物イオンが突き抜けない程度の膜厚で半導体ウェハの主表面の周縁部に周縁部絶縁膜を形成する周縁部絶縁膜形成工程（Ａ）を含むようにしたので、イオン注入工程（Ｂ）で半導体ウェハの周縁部にフォトレジストを形成しなくても半導体ウェハの周縁部の半導体層（半導体基板及び半導体領域）には第１導電型不純物イオンが注入されない。これにより、アルカリ溶液を用いた電解エッチング処理の際に半導体ウェハの主表面側と裏面側で電気的に短絡するのを防止することができる。
さらに、半導体ウェハ周縁部にフォトレジストを形成しなくてもよいので、パーティクルの発生を抑えることができる。
さらに、クランプ機構がないタイプのイオン注入装置であっても、半導体ウェハ周縁部に不純物イオンが注入されるのを防止することができる。

一実施例の最初の工程を説明するための概略的な工程断面図である。同実施例の続きの工程を説明するための概略的な工程断面図である。他の実施例の工程を説明するための概略的な工程断面図である。

図１は一実施例の最初の工程を説明するための概略的な工程断面図である。図２はその続きの工程を説明するための概略的な工程断面図である。図１及び図２におけるかっこ数字は以下に説明する工程に対応している。

（１）半導体ウェハ１において、Ｐ型シリコン基板（第１導電型の半導体基板）３の主表面側に、Ｎ型拡散層又はＮ型エピタキシャル成長層からなるＮ型領域（第２導電型の半導体領域）５が形成されている。熱酸化処理を施して半導体ウェハ１の表面にシリコン酸化膜７を形成する。シリコン酸化膜７の厚みは例えば１００ｎｍ（ナノメートル）である。

（２）ＣＶＤ法により、シリコン酸化膜７の上にシリコン窒化膜９を形成する。シリコン窒化膜９の厚みは例えば１００ｎｍである。

（３）写真製版技術により、半導体ウェハ１の主表面側のシリコン窒化膜９上にフォトレジスト１１を形成する。フォトレジスト１１は、半導体ウェハ１の主表面の中央部を覆い、主表面の周縁部の上には形成されていない。

（４）エッチング技術により、フォトレジスト１１をマスクにしてシリコン窒化膜７に対してエッチング処理を施す。これにより、半導体ウェハ１の周縁部のシリコン窒化膜９が除去される。半導体ウェハ１は裏面側を下方にしてステージ（図示は省略）上に配置されているので、半導体ウェハ１の裏面の中央側にもシリコン窒化膜９が残存している。

（５）フォトレジスト１１を除去する。９００度、１２時間の条件で熱処理を施して、半導体ウェハ１の周縁部にＬＯＣＯＳ酸化膜（周縁部絶縁膜）１３を形成する。ＬＯＣＯＳ酸化膜１３の厚みは例えば８００ｎｍである。

（６）シリコン窒化膜９を除去する。
（７）シリコン酸化膜７を除去する。
（８）熱処理を施して、Ｐ型半導体基板３の裏面及びＮ型領域５の表面にシリコン酸化膜１５を形成する。シリコン酸化膜１５の厚みは例えば２０ｎｍである。

（９）写真製版技術を用いて、半導体ウェハ１の主表面側のシリコン酸化膜１５上及びＬＯＣＯＳ酸化膜１３上にフォトレジスト１７を形成する。フォトレジスト１７はＮ型領域５にＰ型不純物イオンを導入すべき箇所に開口部をもつ。また、フォトレジスト１７は半導体ウェハ１の主表面の周縁部の上には形成されていない。

（１０）イオン注入法により、フォトレジスト１７及びＬＯＣＯＳ酸化膜１３をマスクにしてＮ型領域５にＰ型不純物イオン（第１導電型不純物イオン）を注入してＰ型領域１９を形成する。例えば、ボロンを注入エネルギーは７５ｋｅＶ、ドーズ量は２.０×１０¹⁶ｃｍ^-2の条件で注入する。このとき、半導体ウェハ１の周縁部にＬＯＣＯＳ酸化膜１３が形成されているので、半導体ウェハ１の周縁部においてＰ型不純物イオンはＮ型領域５に注入されない。

（１１）フォトレジスト１７を除去する。熱処理を施してＰ型領域１９を活性化させる。シリコン酸化膜１５を除去する。

その後、半導体ウェハ１の主表面に層間絶縁膜や配線パターン、電極パターンなどを形成する配線処理を行なう。Ｎ型領域５を正電極に接続し、半導体ウェハ１をＫＯＨ水溶液中に配置し、ＫＯＨ水溶液中でのＰ型半導体基板３への電圧印加には白金電極を参照（兼対極）とし、Ｐ型半導体基板１とＮ型領域５のＰＮ接合に逆方向バイアスを印加して電解エッチング処理を行なう。これにより、Ｐ型半導体基板１の裏面からエッチングが進行し、Ｐ型半導体基板１が所定の深さにエッチングされる。

この実施例では、半導体ウェハ１の周縁部にＬＯＣＯＳ酸化膜１３を形成した後に、Ｎ型領域５の所定位置にＰ型領域１９を形成するためのイオン注入工程を行なうようにしたので、半導体ウェハ１の周縁部にフォトレジスト１７を形成しなくても半導体ウェハ１の周縁部にはＰ型不純物イオンが注入されない。これにより、アルカリ溶液を用いた電解エッチング処理の際に半導体ウェハ１の主表面側と裏面側で電気的に短絡するのを防止することができる。
さらに、半導体ウェハ１の周縁部にフォトレジスト１７を形成しなくてもよいので、パーティクルの発生を抑えることができる。
さらに、クランプ機構がないタイプのイオン注入装置であっても、半導体ウェハ１の周縁部にＰ型不純物イオンが注入されるのを防止することができる。

図３は他の実施例の工程を説明するための概略的な工程断面図である。図３において図１及び図２と同じ機能を果たす部分には同じ符号を付す。図３におけるかっこ数字は以下に説明する工程に対応している。

（１）半導体ウェハ１に熱酸化処理を施して半導体ウェハ１の表面に厚膜シリコン酸化膜２１を形成する。厚膜シリコン酸化膜２１の厚みは例えば６００ｎｍである。

（２）例えばクランプ機構をもつエッチング装置を用い、半導体ウェハ１の主表面の周縁部上にクランプ２３を配置する。エッチング技術により、クランプ２３をマスクにして厚膜シリコン酸化膜２１に対してエッチング処理を施し、半導体ウェハ１の主表面の中央部上の厚膜シリコン酸化膜２１を除去する。半導体ウェハ１の周縁部及び裏面には厚膜シリコン酸化膜（周縁部絶縁膜）２１が残存している。

（３）半導体ウェハ１からクランプ２３を取り外す。熱処理を施して、半導体ウェハ１のＮ型領域５の表面にシリコン酸化膜１５を形成する。シリコン酸化膜１５の厚みは例えば２０ｎｍである。

（４）写真製版技術を用いて、半導体ウェハ１の主表面側のシリコン酸化膜１５上にフォトレジスト１７を形成する。フォトレジスト１７はＮ型領域５にＰ型不純物イオンを導入すべき箇所に開口部をもつ。また、フォトレジスト１７は半導体ウェハ１の主表面の周縁部の上には形成されていない。

（５）イオン注入法により、フォトレジスト１７及び厚膜シリコン酸化膜２１をマスクにしてＮ型領域５にＰ型不純物イオンを注入してＰ型領域１９を形成する。例えば、ボロンを注入エネルギーは７５ｋｅＶ、ドーズ量は２.０×１０¹⁶ｃｍ^-2の条件で注入する。このとき、半導体ウェハ１の周縁部に厚膜シリコン酸化膜２１が形成されているので、半導体ウェハ１の周縁部においてＰ型不純物イオンはＮ型領域５に注入されない。

（６）フォトレジスト１７を除去する。熱処理を施してＰ型領域１９を活性化させる。シリコン酸化膜１５，２１を除去する。
その後、図１及び図２を参照して説明した実施例と同様に、配線処理及び電解エッチング処理を行なう。

この実施例では、半導体ウェハ１の周縁部に厚膜シリコン酸化膜２１を形成した後に、Ｎ型領域５の所定位置にＰ型領域１９を形成するためのイオン注入工程を行なうようにしたので、半導体ウェハ１の周縁部にフォトレジスト１７を形成しなくても半導体ウェハ１の周縁部にはＰ型不純物イオンが注入されない。これにより、アルカリ溶液を用いた電解エッチング処理の際に半導体ウェハ１の主表面側と裏面側で電気的に短絡するのを防止することができる。
さらに、図１及び図２を参照して説明した実施例と同様に、フォトレジスト１７のパーティクルの発生を防止でき、クランプ機構がないタイプのイオン注入装置であっても半導体ウェハ１の周縁部にＰ型不純物イオンが注入されるのを防止できる。

表１は、上記実施例を用いて実験を行なった場合の結果を示す表である。比較例として、従来の対策も示す。表１において、「プロセスパラメータ」は半導体ウェハ周縁部に不純物イオンが注入されないようにするための対策である。「対策無」、「ウェハ周縁部にフォトレジスト形成」、「ウェハ周縁部にイオン注入機のクランプを配置」は従来技術を示し、「ウェハ周縁部にＬＯＣＯＳ膜形成」は図１及び図２を参照して説明した実施例に対応し、「ウェハ周縁部に厚膜酸化膜形成」は図３を参照して説明した実施例に対応する。

本発明によれば、半導体ウェハの周縁部に厚い酸化膜を形成することにより、従来技術での不具合を解消して電解エッチング処理ができることを確認した。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置、寸法などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

例えば、上記実施例では、第１導電型としてＰ型、第２導電型としてＮ型を用いているが、第１導電型としてＮ型、第２導電型としてＰ型を用いてもよい。
また、周縁部絶縁膜は、少なくとも、不純物イオンが注入される半導体ウェハ主表面の周縁部に形成されていればよい。

本発明は、半導体ウェハに対して電解エッチング処理を施す半導体装置の製造方法に適用できる。

１半導体ウェハ
３Ｐ型半導体基板
５Ｎ型領域
１３ＬＯＣＯＳ酸化膜
１７フォトレジスト
２１厚膜シリコン酸化膜

特開平９−１５３４７９号公報特開平１０−３３５３０５号公報

Claims

以下の工程（Ａ）〜（Ｃ）をその順に含む半導体装置の製造方法。
（Ａ）第１導電型の半導体基板の主表面に第２導電型の半導体領域が形成された半導体ウェハの少なくとも前記主表面の周縁部に、後工程のイオン注入工程（Ｂ）で前記主表面に注入される第１導電型不純物イオンが突き抜けない程度の膜厚で周縁部絶縁膜を形成する周縁部絶縁膜形成工程、
（Ｂ）写真製版技術により、前記半導体ウェハの前記主表面上に、第１導電型不純物イオンの注入領域を画定するためにフォトレジストを形成し、イオン注入法により、前記フォトレジスト及び前記周縁部絶縁膜をマスクにして前記半導体ウェハの前記主表面の所定の領域に第１導電型不純物イオンを注入し、その後前記フォトレジストを除去するイオン注入工程、
（Ｃ）アルカリ溶液を用いた電解エッチング処理により、前記半導体ウェハの前記裏面側から前記半導体基板をエッチングするエッチング工程。
前記周縁部絶縁膜形成工程（Ａ）で、ＬＯＣＯＳ法によって前記周縁部絶縁膜を形成する請求項１に記載の半導体装置の製造方法。
前記周縁部絶縁膜形成工程（Ａ）で、少なくとも前記半導体ウェハの前記主表面全面に絶縁膜を形成し、その絶縁膜をエッチング技術によってパターニングして前記周縁部絶縁膜を形成する請求項１に記載の半導体装置の製造方法。