JP5167844B2 - プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム - Google Patents
プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム Download PDFInfo
- Publication number
- JP5167844B2 JP5167844B2 JP2008025616A JP2008025616A JP5167844B2 JP 5167844 B2 JP5167844 B2 JP 5167844B2 JP 2008025616 A JP2008025616 A JP 2008025616A JP 2008025616 A JP2008025616 A JP 2008025616A JP 5167844 B2 JP5167844 B2 JP 5167844B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- core
- processing
- processor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
今後、さらにその技術は、進化すると予測でき、多数のコアを搭載するプロセッサが登場し、多様なコアの使用用途が生まれるものと考えられている。
割込みとは、プログラム処理中に割込み要求を行うことで、そのプログラム処理を中断し、割込み処理プログラム(割込みハンドラ)を実行することをいう。
この割込み処理の一般的な動作手順を、図5、図6を参照して説明する。図5は、割込みを説明するためのハードウエア構成の例(電子機器(パーソナルコンピュータ)における制御系の構成)を示すブロック図、図6は、割込みの手順を示す動作手順図である。
割込みコントローラ120は、割込み処理要求を受け取ると、割込み要求フラグをセットする(ステップ103)。ここで、割込みコントローラ120は、そのフラグをセットした割込みのプライオリティ(優先度)の決定や、マスク処理(マスクレジスタによるマスクの有効・無効の決定)などを行う。そして、マスクしなかった割込みについて、優先度の高い順に、割込み要求信号をCPU130へ送る(ステップ104)。
CPU130は、割込みコントローラ120からの割込み要求信号を受け付けると、その割込み要求信号の有する割込み番号を用いて割込みベクタを参照し(ステップ105)、この割込みベクタに書かれた番地に制御を移し、割込みハンドラを実行する(ステップ106)。
ところが、割込み処理が発生すると、処理の中断により処理時間が遅延するという課題があった。また、割込み処理によりキャッシュの内容が書き換えられてしまう場合があり、通常処理に復帰した後の処理速度の低下が発生する場合もあり課題であった。
例えば、オペレーティングシステム(OS)と、通常タスク処理専用CPU(通常処理CPU)と、割込みタスク処理専用CPU(割込み処理CPU)と、メモリとを備え、OSは、通常処理CPUにて通常タスク実行中に割込みが発生すると、割込み要因に応じて割込み処理CPUを割り当てて、割込み処理を実行させることとしている。
このような構成によれば、割込み応答に必要な時間が割込み処理CPUの割り当てを行うための時間だけでよいことから、プログラムカウンタやレジスタの退避に要する時間が不要となり、割込み処理の高速化が図れる。
サーバの領域において、OSは、各ハードベンダや、ソフトベンダの所有物となっていた。このため、OSを開発していないサーバベンダには、OSを変更することは困難であった。このことから、特許文献1に記載の技術は、実情に即しておらず、現実的、実用的ではなかった。
また、通常処理のキャッシュデータの書き換えも発生しないため、キャッシュデータの有効利用による処理の高速化も実現できる。
さらに、割込みトランザクションの割り当てを、OSではなく、割込み制御部(割込み制御コア)が行っているため、OSに依存することなく、実情に即したかたちで、割込みの高速化を実現できる。
なお、以下の各実施形態におけるプロセッサ、電子機器、割込み制御方法は、プログラムに制御されたコンピュータにより実現することができる。プログラムは、例えば、記録媒体により提供される。記録媒体としては、たとえば、磁気ディスク,光ディスク,半導体メモリ,その他コンピュータで読み取り可能な任意の手段を使用することができる。
また、記録媒体に記録されたプログラムは、記録媒体を直接コンピュータに装着して当該コンピュータに読み込ませることができ、また、通信回線を介してコンピュータに読み込ませるようにしても良い。
まず、本発明のプロセッサの実施形態について、図1、図2を参照して説明する。
図1は、本実施形態のプロセッサの構成を示すブロック図、図2は、図1に示すプロセッサの詳細な構成を示すブロック図である。
コア(通常コア、CPU)11〜1nは、プロセッサ1に搭載された一般的なコアである。このコア11〜1nは、周辺機器(又は割込みコントローラ)から割込み要求を受けると、割込みフラグをONにする(セットする)。そして、割込み制御部30からフラグOFF命令を受けることにより、割込みフラグをOFFにする(リセットする)。
なお、コア11〜1nは、図1、図2においては、二つ備えてあるが、二つに限るものではなく、一つ又は三つ以上備えることができる。
この割込み処理専用コア20は、OSから見えないコア、換言すれば、OSが認識していないコア、OSから隠蔽されたコアである。OSからの隠蔽については、ファームウェアによる制御などの公知の技術を用いて実現できる。
なお、割込み処理専用コア20は、図1、図2においては、二つ(20n,20m)のみ備えてあるが、二つに限るものではなく、一つ又は三つ以上備えることができる。
割込み受付部31は、コア11〜1nにある割込みフラグがセットされた場合に、割込み処理を受け付けるとともに、そのコア11〜1nにフラグOFF命令を送って割込みフラグをリセットさせる機能を有している。
ベクタ−コア対応テーブル34は、割込みベクタごとにどの割込み処理専用コア20でトランザクションを処理させるかを定義(指定)したテーブルである。例えば、割込みベクタ番号0には割込み処理専用コア20nが、割込みベクタ番号1には割込み処理専用コア20mが、それぞれ対応付けられている。このように、ベクタ−コア対応テーブル34に定義されるコア番号は、OSから隠蔽された割込み処理専用コア20のコア番号が指定される。
なお、割込みコア指定部32は、ベクタ−コア対応テーブル34を記憶することから「記憶部(記憶手段)」としての機能を有している。
このように、割込みコア指定部32は、ベクタ−コア対応テーブル34を参照して、割込み処理専用コア20の検索を行うことから「検索部(検索手段)」としての機能を有している。
なお、割込み先フィールド書換え部33は、割込み処理専用コア20nに対して割込みトランザクションを送信することから「送信部(送信手段)」としての機能を有している。
次に、本実施形態のプロセッサの動作(割込み制御方法)について、図3、図4を参照して説明する。
図3は、本実施形態の割込み制御方法の動作の概要を示すフローチャート、図4は、プロセッサの各構成における動作の流れを示す動作手順図である。
図3に示すように、コア11〜1nは、周辺機器での割込みの要因の発生にもとづき割込みを検出すると(ステップ11)、割込み要求フラグをセットする。そして、割込み要求を割込み制御部30へ送る。
割込みコア指定部32は、ベクタ−コア対応テーブル34を参照し、割込み要求信号に含まれる割込みベクタ番号(割込みベクタ種類)をキーとして、その割込みベクタに対応する割込み処理専用コア20を特定し、コア番号を取り出す(検索(索引)、ステップ14、15)。
割込み先フィールド書換え部33から割込みトランザクションを受けた割込み処理専用コア20は、割込みハンドラを実行する。
これらの処理により、発生した割込み処理を割込み専用のコア20に割り当てて割込みハンドラを実行させることができる。
次に、プロセッサの各構成における動作の流れについて、図4を参照して説明する。
周辺機器は、割込みの要因が発生すると(ステップ21)、割込み要求をコア11〜1nへ送る(ステップ22)。
コア11〜1nは、割込み要求を受け取ると、割込み要求フラグをセットする(割込みの検出、ステップ23)。そして、割込み要求を割込み制御部30へ送る(ステップ24)。
また、割込み受付部31は、割込み要求を受け付けると、その割込み要求を送ってきたコア11〜1nに対しフラグOFF命令を送って割込みフラグをリセットさせる(ステップ27、28)。
このように、フラグをリセットすることにより、割込みが発生したコア11〜1nは、割込みが発生していないと判断し、処理を中断せずにそのまま継続してきた処理を実行することができる。このため、処理の高速化を図ることができる。
割込み先フィールド書換え部33は、割込みトランザクションの割込み先フィールドを、割込みコア指定部32で抽出されたコア番号に書き換えて(ステップ31)、このコア番号の示す割り込み処理専用コア20へ送信する(ステップ32)。
このように、割込み先フィールドを書き換えることで、トランザクションを処理するコアを変更することが可能となる。
これらの処理により、コア11〜1nに対して発生した割込み処理を割込み専用のコア20に割り当てることができる。
本実施形態の電子機器とは、プロセッサを搭載した機器や装置をいう。
具体的には、例えば、プロセッサを搭載したパーソナルコンピュータ、家電製品、AV機器、OA機器、通信機器(携帯電話等を含む)、時計、ゲーム機などが含まれる。また、自動車,鉄道車両,船舶,航空機などの交通手段の制御系、ATMシステム,道路交通システム,管制塔システムなどの交通網を管理するシステムの制御系、発電設備,送配電設備,受電設備などの電力設備の制御系など、種々の制御系統において使用されるプロセッサ搭載の機器や装置が含まれる。
また、通常処理のキャッシュデータの書き換えも発生しないため、キャッシュデータの有効利用による処理の高速化も実現できる。
さらに、割込み処理の割り当てを、OSではなく、割込み制御コアが行っているため、OSに依存することなく、実情に即したかたちで、割込みの高速化を図ることができる。
例えば、上述した実施形態では、周辺機器で割込みの要因が発生するハードウエア割込みについて説明したが、ハードウエア割込みに限るものではなく、ソフトウエア割込みについても、本発明の適用は可能である。
さらに、割込み制御部についても、コア11〜1nや割込み処理専用コア20とは異なるプロセッサに搭載することもできる。
11〜1n コア
20 割込み処理専用コア
30 割込み制御部(割込み制御機構、割込み制御コア)
31 割込み受付部
32 割込みフィールド指定部
33 割込み先フィールド書換え部
34 ベクタ−コア対応テーブル
Claims (7)
- 複数のコアを備えたプロセッサであって、
割込み処理にのみ用いられる二以上の割込み処理専用コアと、
割込みの要因が発生すると、割込み要求を出力する通常コアと、
前記割込み要求を受け付けると、割込みベクタによる処理を前記割込み処理専用コアに割り当てる割込み制御部とを備え、
前記割込み制御部が、
割込みベクタと前記割込み処理専用コアとを対応付けたテーブルを記憶する記憶部と、
前記割込み要求を受け付ける割込み受付部と、
前記テーブルを参照して、前記割込み要求に含まれる割込みベクタに対応した割込み処理専用コアを検索する検索部と、
割込みトランザクションの割込み先フィールドを、前記検索部で選ばれた割込み処理専用コアを示すコア番号に書き換える割込み先フィールド書換え部と、
前記検索により選ばれた割込み処理専用コアに対し前記割込みトランザクションを送る送信部とを有した
ことを特徴とするプロセッサ。 - 前記割込み処理専用コアが、オペレーティングシステムから見えないコアである
ことを特徴とする請求項1記載のプロセッサ。 - 前記割込み処理専用コアを複数備え、
前記割込み制御部が、
前記割込み要求を受け付けると、前記割込み要求に含まれる割込みベクタに対応したコアを、前記複数の割込み処理専用コアの中から選択し、この選択したコアに、割込みベクタによる処理を割り当てる
ことを特徴とする請求項1又は2記載のプロセッサ。 - 前記通常コアが、前記割込みの要因が発生すると、割込みフラグをセットし、
前記割込み受付部が、前記割込み要求を受け付けると、前記通常コアに対して前記割込みフラグをリセットさせる
ことを特徴とする請求項1〜3のいずれかに記載のプロセッサ。 - 一又は二以上のプロセッサを備えた電子機器であって、
前記プロセッサが、上記請求項1〜4のいずれかに記載のプロセッサを含む
ことを特徴とする電子機器。 - 割り当てたコアに割込みベクタによる処理を実行させる割込み制御方法であって、
プロセッサに備えられた複数のコアのうちの二以上のコアを割込み処理にのみ用いられる割込み処理専用コアとし、前記プロセッサに備えられた割込み制御部の記憶部が、割込みベクタと前記割込み処理専用コアとを対応付けたテーブルを記憶する処理と、
前記プロセッサに備えられた複数のコアのうち割込みの要因が発生すると割込み要求を出力するコアを通常コアとし、前記割込み制御部の割込み受付部が、前記通常コアから出力された前記割込み要求を受け付ける処理と、
前記割込み制御部の検索部が、前記テーブルを参照して、前記割込み要求に含まれる割込みベクタに対応した割込み処理専用コアを検索する処理と、
前記割込み制御部の割込み先フィールド書換え部が、割込みトランザクションの割込み先フィールドを、前記検索部で選ばれた割込み処理専用コアを示すコア番号に書き換える処理と、
前記割込み制御部の送信部が、前記検索により選ばれた割込み処理専用コアに対し前記割込みトランザクションを送る処理とを有した
ことを特徴とする割込み制御方法。 - 割込みベクタによる処理をコアに割り当てる処理を割込み制御部に実行させるための割込み制御プログラムであって、
プロセッサに備えられた複数のコアのうちの二以上のコアを割込み処理にのみ用いられる割込み処理専用コアとして、割込みベクタと前記割込み処理専用コアとを対応付けたテーブルを記憶する処理と、
前記プロセッサに備えられた複数のコアのうち割込みの要因が発生すると割込み要求を出力するコアを通常コアとし、この通常コアから出力された前記割込み要求を受け付ける処理と、
前記テーブルを参照して、前記割込み要求に含まれる割込みベクタに対応した割込み処理専用コアを検索する処理と、
割込みトランザクションの割込み先フィールドを、前記検索により選ばれた割込み処理専用コアを示すコア番号に書き換える処理と、
前記検索により選ばれた割込み処理専用コアに対し前記割込みトランザクションを送る処理と
を前記プロセッサに備えられた割込み制御部に実行させる
ことを特徴とする割込み制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025616A JP5167844B2 (ja) | 2008-02-05 | 2008-02-05 | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム |
US12/358,831 US7984218B2 (en) | 2008-02-05 | 2009-01-23 | Processor, electronic apparatus, interruption control method and interruption control program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025616A JP5167844B2 (ja) | 2008-02-05 | 2008-02-05 | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187223A JP2009187223A (ja) | 2009-08-20 |
JP5167844B2 true JP5167844B2 (ja) | 2013-03-21 |
Family
ID=40932762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025616A Active JP5167844B2 (ja) | 2008-02-05 | 2008-02-05 | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7984218B2 (ja) |
JP (1) | JP5167844B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546276B (zh) * | 2008-03-26 | 2012-12-19 | 国际商业机器公司 | 多核环境下实现中断调度的方法及多核处理器 |
US8484648B2 (en) | 2009-10-19 | 2013-07-09 | International Business Machines Corporation | Hardware multi-threading co-scheduling for parallel processing systems |
US8321615B2 (en) * | 2009-12-18 | 2012-11-27 | Intel Corporation | Source core interrupt steering |
CN101782861A (zh) * | 2009-12-24 | 2010-07-21 | 华为终端有限公司 | 在嵌入式***中操作***的管理方法及装置 |
KR20110097447A (ko) * | 2010-02-25 | 2011-08-31 | 삼성전자주식회사 | 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법 |
KR101717494B1 (ko) * | 2010-10-08 | 2017-03-28 | 삼성전자주식회사 | 인터럽트 처리 장치 및 방법 |
WO2012114463A1 (ja) * | 2011-02-23 | 2012-08-30 | 株式会社日立製作所 | 計算機、ファームウェア実行方法 |
JP2013073297A (ja) * | 2011-09-27 | 2013-04-22 | Nec Commun Syst Ltd | 時分割方式による割り込み制御回路および割り込み制御方法 |
US9354934B2 (en) * | 2012-01-05 | 2016-05-31 | International Business Machines Corporation | Partitioned shared processor interrupt-intensive task segregator |
US8943252B2 (en) * | 2012-08-16 | 2015-01-27 | Microsoft Corporation | Latency sensitive software interrupt and thread scheduling |
US9678564B2 (en) * | 2012-12-21 | 2017-06-13 | Nxp B.V. | Multiprocessor system with interrupt distributor |
US20140189184A1 (en) * | 2012-12-28 | 2014-07-03 | Nicholas Adams | Creating dynamic fixed functionality for a hardware device system |
JP2015210665A (ja) * | 2014-04-25 | 2015-11-24 | 株式会社野村総合研究所 | データ管理システム |
JP2017161954A (ja) * | 2014-07-31 | 2017-09-14 | 三菱電機株式会社 | データ処理システム及びデータ処理方法及びプログラム |
JP7334552B2 (ja) * | 2019-09-17 | 2023-08-29 | 株式会社デンソー | 電子制御装置 |
KR102419015B1 (ko) * | 2021-12-22 | 2022-07-08 | 한화시스템 주식회사 | Numa 기반 장비의 인터럽트 분배방법, 이를 구현하기 위한 프로그램이 저장된 기록매체 및 이를 구현하기 위해 매체에 저장된 컴퓨터 프로그램 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187339A (ja) * | 1987-01-30 | 1988-08-02 | Toshiba Corp | 情報処理装置 |
US4959781A (en) * | 1988-05-16 | 1990-09-25 | Stardent Computer, Inc. | System for assigning interrupts to least busy processor that already loaded same class of interrupt routines |
JPH0433130A (ja) | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | マルチチップ構成方法 |
JPH0795276B2 (ja) * | 1990-11-19 | 1995-10-11 | 株式会社東芝 | 情報処理装置 |
JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
US5410710A (en) * | 1990-12-21 | 1995-04-25 | Intel Corporation | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems |
JPH04318654A (ja) * | 1991-02-13 | 1992-11-10 | Hewlett Packard Co <Hp> | マイクロプロセッサへの割り込みのリダイレクションシステム |
US5381541A (en) * | 1993-05-26 | 1995-01-10 | International Business Machines Corp. | Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director |
JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
US5832279A (en) * | 1995-06-07 | 1998-11-03 | Lsi Logic Corporation | Advanced programmable interrupt controller (APIC) with high speed serial data bus |
US6430643B1 (en) * | 1999-09-02 | 2002-08-06 | International Business Machines Corporation | Method and system for assigning interrupts among multiple interrupt presentation controllers |
JP2002334066A (ja) * | 2001-05-11 | 2002-11-22 | Hitachi Ltd | マルチプロセッサシステム |
KR100456630B1 (ko) * | 2001-12-11 | 2004-11-10 | 한국전자통신연구원 | 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법 |
JP4148223B2 (ja) * | 2005-01-28 | 2008-09-10 | セイコーエプソン株式会社 | プロセッサおよび情報処理方法 |
US7702835B2 (en) * | 2005-02-03 | 2010-04-20 | Oracle America, Inc. | Tagged interrupt forwarding |
US7581052B1 (en) * | 2005-08-22 | 2009-08-25 | Sun Microsystems, Inc. | Approach for distributing multiple interrupts among multiple processors |
US8028295B2 (en) * | 2005-09-30 | 2011-09-27 | Intel Corporation | Apparatus, system, and method for persistent user-level thread |
JP2008065713A (ja) * | 2006-09-08 | 2008-03-21 | Canon Inc | マルチプロセッサシステム及び割込み制御方法 |
US7962771B2 (en) * | 2007-12-31 | 2011-06-14 | Intel Corporation | Method, system, and apparatus for rerouting interrupts in a multi-core processor |
-
2008
- 2008-02-05 JP JP2008025616A patent/JP5167844B2/ja active Active
-
2009
- 2009-01-23 US US12/358,831 patent/US7984218B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009187223A (ja) | 2009-08-20 |
US20090198850A1 (en) | 2009-08-06 |
US7984218B2 (en) | 2011-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167844B2 (ja) | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム | |
US8677484B2 (en) | Providing protection against unauthorized network access | |
US9619308B2 (en) | Executing a kernel device driver as a user space process | |
US9477501B2 (en) | Encapsulation of an application for virtualization | |
US8386788B2 (en) | Method and apparatus for loading a trustable operating system | |
US7827326B2 (en) | Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral | |
KR20170031697A (ko) | 이종 공유된 가상 메모리에서 온-디맨드 공유가능성 변환 | |
US9842081B2 (en) | Implementing modal selection of bimodal coherent accelerator | |
US10956167B2 (en) | Mechanism for instruction fusion using tags | |
US20180081712A1 (en) | Information processing apparatus, information processing method, and computer program product | |
EP3961446A1 (en) | Method and apparatus for securely entering trusted execution environment in hyper-threading scenario | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
RU2606565C2 (ru) | Агент микропрограммного обеспечения | |
JP2005056401A (ja) | キャッシュ可能なdma | |
US8135960B2 (en) | Multiprocessor electronic circuit including a plurality of processors and electronic data processing system | |
CN109923520A (zh) | 计算机***及内存访问技术 | |
US10002022B2 (en) | Processing interrupt requests | |
JP2006172316A (ja) | コンテキスト維持方法、情報処理装置及び割り込み発生装置 | |
US10664272B2 (en) | Cross-level prefetch for shared multi-level libraries | |
JP4522292B2 (ja) | 画像処理装置及び画像処理方法 | |
US20220222340A1 (en) | Security and support for trust domain operation | |
US20230236906A1 (en) | Information processing device, information processing method, and program | |
WO2015159359A1 (ja) | 物理計算機 | |
WO2020246022A1 (ja) | 識別子切り替え装置、識別子切り替えプログラム及び識別子切り替え方法 | |
CN117687848A (zh) | 一种处理器及检测处理器错误的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5167844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |