JP5167801B2 - 配線基板および配線基板の製造方法 - Google Patents

配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP5167801B2
JP5167801B2 JP2007332354A JP2007332354A JP5167801B2 JP 5167801 B2 JP5167801 B2 JP 5167801B2 JP 2007332354 A JP2007332354 A JP 2007332354A JP 2007332354 A JP2007332354 A JP 2007332354A JP 5167801 B2 JP5167801 B2 JP 5167801B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
region
core material
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007332354A
Other languages
English (en)
Other versions
JP2009158571A (ja
Inventor
守 倉科
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007332354A priority Critical patent/JP5167801B2/ja
Publication of JP2009158571A publication Critical patent/JP2009158571A/ja
Application granted granted Critical
Publication of JP5167801B2 publication Critical patent/JP5167801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、部品が実装される配線基板およびその製造方法に関する。
近年、複数の半導体素子、その関連部品等を搭載する配線基板(例えば、マザーボード)では、配線基板の反りに起因する部品搭載時の接合不良が問題となっている。
例えば、携帯電話またはモバイルPC(Personal Computer)用の配線基板では、実装信頼性を向上させるために、事前に応力解析や実装評価等を駆使し、配線基板全体の反りが抑制されるような設計が行われている。
しかし、近年の狭ピッチ実装ならびに微細化と基板の薄型化により、反り量が増大する要因が増え、設計変更だけでは対応しきれなくなってきている。
このような問題に対し、配線基板を部分的に分割し、強制的に基板全体の反りを抑制する方法が試みられている(例えば、特許文献1参照)。
このような方法によれば、配線基板自体は変形するものの、分割された構造により部品搭載領域の変形量を低減することができる。
特開昭58−184733号公報
然るに、上記の先行例では、配線基板を分割構造としているために、配線基板上に配設可能な配線領域に制限が生じてしまう。このため、配線基板の設計・部品配置に制約が生じてしまう。また、当該制約に止まらず、配線基板の設計・部品配置の変更が余儀なくされる場合もある。従って、実用的には、上述した問題点は、解決されていない。特に、近年の半導体装置の小型化・高集積化は益々増加する傾向にある。
本発明の一観点によれば、樹脂材料を有するコア材を含む第1の層と、前記第1の層の第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する応力緩和層である第2の層と、前記第1の層及び前記第2の層の両面に配置され、部品の実装領域を有する配線層を備えた第3の層とを含み、前記第1領域は、前記実装領域に対応する領域であって、前記第2の層の外側の領域から分離されて島状に孤立し、前記第2の層は、前記第1の層よりも低い1GPa以下の弾性率を有する樹脂層である配線基板が提供される。
また、本発明の一観点によれば、支持基板上に、樹脂材料を有する第1の層を形成する工程と、前記第1の層の第1領域に第1の開口部を形成する工程と、前記第1の開口部にビアを形成する工程と、前記第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する第2の開口部を形成する工程と、前記第2の開口部に、前記第1の層よりも低い1GPa以下の弾性率を有する第2の層を形成し、前記第1領域を前記第2の層の外側の領域から島状に分離する工程と、前記第1の層及び前記第2の層の両面に、前記第1領域に対応する領域に部品の実装領域を有する配線層を備えた第3の層を形成する工程とを含む配線基板の製造方法が提供される。
開示の技術によれば、配線基板に搭載する実装部品の実装信頼性を確保すると共に、配線基板の設計・実装部品の配置への制約または変更等を要しない配線基板、或いは、配線基板の製造方法を実現することが可能となる。
以下、本実施の形態に係る配線基板を、図面を参照して詳細に説明する。先ず、当該配線基板の基本構造について説明する。
図1は配線基板の概要を説明するための要部模式図である。ここで、図(a)においては、その要部上面模式図が示され、図(b)においては、図(a)のa−b位置における要部断面模式図が例示されている。尚、この図1では、本実施の形態に係る配線基板の構造の基本的概念が表示されている。
図示する配線基板1は、コア材層10と、コア材層10内に埋設された低弾性樹脂層(応力緩和層)20と、コア材層10及び低弾性樹脂層20上に配置された絶縁樹脂層30と、絶縁樹脂層30上に配置された金属配線層40と、を含む構成としている。
コア材層10は、ガラス繊維(ガラスクロス)に、例えば、エポキシ樹脂、ビスマレイミドトリアジン、またはポリイミド等の有機樹脂を含浸させた、低膨張率を有した有機絶縁樹脂層である。そして、当該コア材層10内には、矩形状にループを形成した低弾性樹脂層20が埋設されている。即ち、コア材層10においては、低弾性樹脂層20によって包囲された領域10inが領域10in外の領域10outから分離された構造(島状構造)を有している。
ここで、低弾性樹脂層20の材質は、コア材層10の弾性率より低い材質が適用される。例えば、その材質として、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、シリコーン樹脂、オレフィン樹脂等の何れかの樹脂を主たる成分とする樹脂が適用され、室温における弾性率が1GPa以下の樹脂が用いられる。即ち、低弾性樹脂層20は、ガラス繊維を内部に備えたコア材層10より低い弾性率を有している。
また、配線基板1にあっては、コア材層10及び低弾性樹脂層20上に、絶縁樹脂層30を配置している。この絶縁樹脂層30の材質は、エポキシ樹脂あるいはポリイミド等の何れかの樹脂を主たる成分とする樹脂が適用される。
尚、コア材層10及び絶縁樹脂層30においては、上述した材質に代えて、アルミナ(Al23)、ガラス等のセラミック材から構成される場合もある。
更に、絶縁樹脂層30上には、金属配線層40が配置されている。この金属配線層40の材質は、例えば、銅(Cu)を主たる成分とする金属が適用される。
そして、このような低弾性樹脂層20によって包囲される領域10inの上方に、半導体素子等の実装部品が搭載される。
尚、図示した配線基板1は、本実施の形態に係る配線基板の基本概念を例示したものであり、一例として非対称型である片面積層体を図示している。従って、本実施の形態に係る配線基板は、特に、図1に例示する構造、形状、材質に限るものではない。
例えば、図1に例示する金属配線層40は、絶縁樹脂層30上に選択的にパターン形成された形態でもよく、当該金属配線層40に導通するビア層がコア材層10内に配設されてもよい。また、低弾性樹脂層20によって包囲されるコア材層10の領域10inは、単数とは限らず、複数個の領域10inを配線基板1内に配置してもよい(後述)。
即ち、本実施の形態に係る配線基板1は、実装部品を搭載する領域下のコア材層10の部分を、弾性率が1GPa以下の低弾性樹脂層20により島状に分離した構造を備えている。
このような配線基板1であれば、配線基板1全体が変形(反りまたはうねり)しても、変形により配線基板1内に発した応力が低弾性樹脂層20により緩和される。即ち、配線基板1は、配線基板1全体に係る変形の影響を領域10inに与え難い構造を有している。
また、配線基板1においては、領域10in以外を低膨張率のコア材層10を基材としている。従って、配線基板1は、低弾性樹脂層20を備えると共に、全体としての剛性を確保している。
更に、コア材層10は、低弾性樹脂層20によって横方向に連結された構造をなしている。これにより、低弾性樹脂層20を跨いでの金属配線層のパターニングが可能になる。従って、上述したような配線基板の設計・実装部品の配置への制約または変更は要せず、配線基板上または配線基板内における電気的配線の自由度が確保される。
次に、このような低弾性樹脂層20を配置した配線基板1の変形量と、低弾性樹脂層20を配置しない配線基板の変形量の比較検討を行ったので説明する。
ここでは、その反りの比較検討を行うために、実装部品を搭載する領域の反り量を、有限要素法に基づいた応力解析シミュレーションにて求めた。
具体的には、応力解析シミュレーションのモデル構築として、MSC.Software社製のPATRAN(登録商標)を用い、解析計算をABAQUS(登録商標)にて行った。
また、配線基板に反りを発生させて、低弾性樹脂層20による効果を検証するために、このモデルにおいては、図1に例示した片面積層型(非対称型)の配線基板を用いた。
そして、低弾性樹脂層20を有する配線基板1のモデルを2Dソリッドとし、配線基板1の下面サイズを500mm×500mmとした。そして、このような平面構造をした配線基板1のコア材層10の厚みを0.4mmとし、絶縁樹脂層30の厚みを0.04mmとした。また、金属配線層40の厚みを0.04mmとした。
更に、低弾性樹脂層20によって包囲されたコア材層10の幅を50mmとし、低弾性樹脂層20の幅を25mmとした。そして、コア材層10の下面の両端(2ポイント)における変位・回転を禁止する拘束条件を、計算に付加させた。
このような条件でシミュレーションを行ったモデルをモデルAと称する。
また、低弾性樹脂層20を有しない配線基板のモデルは、モデルAから、低弾性樹脂層20のみを取り除き、コア材層10中に低弾性樹脂層20が存在しないモデルを想定した。このモデルをモデルBと称する。即ち、モデルBでのコア材層10には、低弾性樹脂層20が介在していない。
尚、モデルA,Bの応力解析シミュレーションで使用した、各部材の物性値(例えば、熱膨張率、弾性率)は、以下の通りである。
先ず、金属(銅)配線層においては、17ppm/℃、60GPaである。次に、コア材層においては、12ppm/℃、20GPaである。続いて、絶縁樹脂層においては、60ppm/℃、3GPaである。そして、低弾性樹脂層においては、100ppm/℃、0.1GPaである。
図2、図3に応力解析シミュレーション結果を例示する。これらの図では、実装部品を搭載する領域近傍の配線基板の断面が示されている。また、横軸(X軸)と縦軸(Y軸)は、共に任意単位(a.u.)であり、横軸(X軸)は、支持基板の水平方向の距離を表し、縦軸(Y軸)は、支持基板の縦方向の距離を表している。即ち、縦軸方向への変形量が大きいほど、配線基板の反りの程度が大きくなることを表示している。また、図2では、260℃における配線基板の反り量の比較例が示され、図3では、−65℃における配線基板の反り量の比較例が示されている。また、夫々の図(a)では、モデルAの反りの状態が示され、図(b)では、モデルBの反りの状態が示されている。尚、横軸は、横軸の2倍のスケールで表示されている。
図2に示すように、縦軸方向においては、モデルAの反りがモデルBの反りよりも抑制されてるのが分る。具体的には、縦軸方向の反り量として、モデルAの反り量がモデルBの反り量よりも、1/2に抑制されているのが分る。
また、図3に示すように、縦軸方向においては、モデルAの反りがモデルBの反りよりも抑制されてるのが分る。具体的には、縦軸方向の反り量として、モデルAの反り量がモデルBの反り量よりも、2/3に抑制されているのが分る。
即ち、上記のシミュレーション結果からは、−65℃〜260℃の温度範囲において、モデルAの縦軸方向への反り量が、モデルBの縦軸方向への反り量よりも、相対値として、2/3〜1/2に抑制されることが分った。
このように、上記配線基板1においては、樹脂材料(コア材層10)、応力緩和層(低弾性樹脂層20)を有するコア部と、当該コア部の少なくとも一面に形成され、部品が実装される実装領域を備えた配線層(金属配線層40)を有している。また、コア材層10における実装領域に対応する領域の周囲を囲むように応力緩和層が配置されている。そして、コア材層10における実装領域に対応する領域が、応力緩和層の外側の領域から分離されて島状に孤立している。
次に、図1に例示した配線基板1の基本構造を含んだ、より具体的な配線基板の形態を説明する。
最初に、このような配線基板をどのように製造するのかについて説明する。尚、以下の説明では、図1で説明した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図4乃至図9には配線基板の製造方法を説明するための要部断面模式図が例示されている。また、図10には半導体装置の製造方法を説明するための要部断面模式図が例示されている。
先ず、図4に示すように、一例として10cm×10cm四方の支持基板100を準備する。この支持基板100の主たる成分は、例えば、銅(Cu)である。そして、支持基板100上に、未硬化状態にある熱硬化性のコア材(例えば、日立化成製、MCL−E−679FG、0.1mm厚)10aを、例えば、2層分、積層プレス法により貼り合わせる(第1の層の形成)。
続いて、貼り合わせたコア材10aの一部に、例えば、ドリル加工を施し、コア材10aの一部に、支持基板100の表面まで貫通する開口部50hを複数個、形成する。
続いて、開口部50h内に、ウェット鍍金法によりビア層50aを形成する。このビア層50aの主たる成分は、例えば、銅(Cu)である。
尚、上述した何れかの処理の後においては、必要に応じて、貼り合わせたコア材10aに、熱処理(例えば、170℃、90min)を施し、コア材10aを硬化させてから、次の手順に移行してもよい。
次に、図5(a)に示すように、ルーター加工によって、支持基板100の表面にまで貫通する開口部20hをコア材10aの一部に形成する。
この開口部20hの形成直後においては、コア材10aを上方から眺めると、図5(b)に示す如く、開口部20hが矩形状のループを形成している。即ち、この段階において、支持基板100上に、開口部20hによって島状に分離されたコア材10aの領域10inと、それ以外のコア材10aの領域10outが形成されている。
これにより、ビア層50aが形成された領域10inが開口部20hで覆われる。
尚、開口部20hの幅は、例えば、0.5cmであり、図中の中心線Aから5cmの位置に、領域10inの端を位置させている。
続いて、図6に示すように、開口部20hに、熱硬化性の低弾性樹脂材(例えば、日立化成製、KS−7700、弾性率1GPa以下(室温))を印刷法により充填する。
次に、熱処理(例えば、170℃、90min)を施し、開口部20hに充填した低弾性樹脂材を硬化させ、開口部20h内に低弾性樹脂層20を形成する(第2の層の形成)。
尚、この段階にて、コア材10aが未硬化状態にある場合は、必要に応じて、当該熱処理により低弾性樹脂材の硬化と共にコア材10aを硬化させてもよい。
これにより、領域10inは、低弾性樹脂層20の周囲の領域10outから分離される。
次に、図7に示すように、上記の支持基板100を、エッチングにより除去し、コア材10aの下面側を表出させる。続いて、コア材10aの上下の主面に、セミアディティブ法により、金属配線層40aを複数個、選択的に形成する。この金属配線層40aは、例えば、ビア層50aに導通させる。また、低弾性樹脂層20上の少なくとも一部に、金属配線層40aを跨って配置させる。尚、金属配線層40aの主たる成分は、例えば、銅(Cu)である。
次に、図8に示すように、コア材10aの上下の主面に、夫々、上述した未硬化状態のコア材10aを貼り合わせる。そして、上記と同様に、ドリル加工、ウェット鍍金処理、セミアディティブ法による金属配線層形成、熱処理等を実施することにより、コア材10aにビア層50b、金属配線層40b,40cを複数個、選択的に形成する。
尚、これら4層のコア材10aで構成される層を、以下、コア材層10と称する。
次に、図9に示すように、ビルドアップ用の絶縁樹脂層(例えば、味の素製、GX−13、0.05mm厚)30を、コア材層10の上下の主面に、例えば、2層構造となるように形成させ、更に、ドリル加工、ウェット鍍金処理、セミアディティブ法による配線層形成、熱処理等を実施することにより、絶縁樹脂層30内に、金属配線層40b,40cに導通する多層回路配線を配置する。更に、当該多層回路配線に導通する金属配線層40dを絶縁樹脂層30の上下の主面に形成する。
このような方法にて、コア材層10を基材とする両面積層型(対称型)の配線基板2を製造してもよい。尚、図9では、配線基板2の上面側に配設した金属配線層40dが、例えば、半導体パッケージ等を実装するための外部接続端子になる。そして、当該外部接続端子は、低弾性樹脂層20によって取り囲まれた領域10in(図6参照)内の上層に配置されている。
そして、低弾性樹脂層20によって取り囲まれた領域10in内において、実際に半導体パッケージ等の実装部品を搭載する領域を4cm×4cm四方とした場合、この実装部品を搭載する領域端部の反り量(水平面からの縦方向への反り量)は、50μm(室温)であった。
これに対し、低弾性樹脂層20を有しない配線基板を、上記と同様の手順で製造したところ、実装部品を搭載する領域端部の反り量は、150μm(室温)であった。
即ち、両面積層型の配線基板2においても、低弾性樹脂層20を配線基板2内に配置することにより、当該低弾性樹脂層20が応力緩和層として機能し、実装部品を搭載する領域の端部の反り量が1/3にまで減少することが分った。
そして、この後においては、図10に示すように、配線基板2の上面側に配設した金属配線層40dに、半導体チップ(例えば、LSIチップ)を封止した半導体パッケージ3を半田付けにて実装する。図示する如く、この半導体パッケージ3の主面には、例えば、BGA(Ball Grid Array)構造の電極端子3aが配設され、この電極端子3aを介して半導体チップと金属配線層40dが電気的に接続される。
このように、半導体パッケージ3を配線基板2の金属配線層40dに実装して、配線基板2上に半導体チップが搭載された半導体装置4を製造する。尚、半導体装置4においては、半導体パッケージ3に代えて、他の実装部品、電子部品等を金属配線層40d上に実装してもよい。
以上説明したように、本実施の形態によれば、以下に示す有利な効果を有する。
配線基板1,2においては、実装部品を搭載する領域下のコア材層10の部分を低弾性樹脂層20にて島状に分離させている。これにより、配線基板1,2は、配線基板の全体の変形を、この領域10inに与え難い構造を有している。即ち、配線基板1,2は、実装部品を搭載する領域10in以外の部分が如何なる構造であっても、この領域10inにおいて変形が生じ難い構造を有している。
これにより、実装信頼性の高い配線基板が実現する。また、このような配線基板1,2に、半導体素子等の実装部品を搭載すれば、配線基板全体の変形が実装部品と配線基板の接合部分に影響し難くなり、実装信頼性の高い半導体装置が実現する。
また、コア材層10は、低弾性樹脂層20によって分割されることなく、連結する構造をなしているので、コア材層10上に、低弾性樹脂層20を跨いで金属配線層を自由に引き回すことができる。これにより、配線基板1,2内または上に引き回す金属配線層、ビア層の配置の自由度が制約を受けることがない。従って、配線基板のサイズ、配線基板の設計、実装部品の配置等が制約を受けることがない。更に、配線基板のサイズ、配線基板の設計、実装部品の配置等についての変更等も要しない。
このように、本実施の形態によれば、配線基板のサイズ、配線基板の設計、実装部品の配置等の自由度が確実に確保される。
尚、本実施の形態で示した数値、寸法等は、一例であり、特に、これらの値に限るものではない。
配線基板の概要を説明するための要部模式図である。 応力解析シミュレーション結果の一例である(その1)。 応力解析シミュレーション結果の一例である(その2)。 配線基板の製造方法を説明するための要部断面模式図である(その1)。 配線基板の製造方法を説明するための要部断面模式図である(その2)。 配線基板の製造方法を説明するための要部断面模式図である(その3)。 配線基板の製造方法を説明するための要部断面模式図である(その4)。 配線基板の製造方法を説明するための要部断面模式図である(その5)。 配線基板の製造方法を説明するための要部断面模式図である(その6)。 半導体装置の製造方法を説明するための要部断面模式図である。
符号の説明
1,2 配線基板
3 半導体パッケージ
3a 電極端子
4 半導体装置
10 コア材層
10a コア材
10in,10out 領域
20 低弾性樹脂層
20h,50h 開口部
30 絶縁樹脂層
40,40a,40b,40c,40d 金属配線層
50a,50b ビア層
100 支持基板
A 中心線

Claims (2)

  1. 樹脂材料を有するコア材を含む第1の層と、
    前記第1の層の第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する応力緩和層である第2の層と、
    前記第1の層及び前記第2の層の両面に配置され、部品の実装領域を有する配線層を備えた第3の層と
    を含み、
    前記第1領域は、前記実装領域に対応する領域であって、前記第2の層の外側の領域から分離されて島状に孤立し、
    前記第2の層は、前記第1の層よりも低い1GPa以下の弾性率を有する樹脂層である
    ことを特徴とする配線基板。
  2. 支持基板上に、樹脂材料を有する第1の層を形成する工程と、
    前記第1の層の第1領域に第1の開口部を形成する工程と、
    前記第1の開口部にビアを形成する工程と、
    前記第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する第2の開口部を形成する工程と、
    前記第2の開口部に、前記第1の層よりも低い1GPa以下の弾性率を有する第2の層を形成し、前記第1領域を前記第2の層の外側の領域から島状に分離する工程と、
    前記第1の層及び前記第2の層の両面に、前記第1領域に対応する領域に部品の実装領域を有する配線層を備えた第3の層を形成する工程と
    を含むことを特徴とする配線基板の製造方法。
JP2007332354A 2007-12-25 2007-12-25 配線基板および配線基板の製造方法 Expired - Fee Related JP5167801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332354A JP5167801B2 (ja) 2007-12-25 2007-12-25 配線基板および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332354A JP5167801B2 (ja) 2007-12-25 2007-12-25 配線基板および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009158571A JP2009158571A (ja) 2009-07-16
JP5167801B2 true JP5167801B2 (ja) 2013-03-21

Family

ID=40962303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332354A Expired - Fee Related JP5167801B2 (ja) 2007-12-25 2007-12-25 配線基板および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5167801B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006724A (ja) * 2016-06-23 2018-01-11 京セラ株式会社 配線基板
JP2018018910A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 配線基板
JP6673773B2 (ja) * 2016-07-28 2020-03-25 京セラ株式会社 配線基板
CN213342790U (zh) 2018-05-07 2021-06-01 株式会社村田制作所 多层基板以及其连接构造
WO2023157206A1 (ja) * 2022-02-18 2023-08-24 エレファンテック株式会社 電子装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220256A (ja) * 1998-01-29 1999-08-10 Matsushita Electric Works Ltd セラミック配線板の製造方法
JP2000082868A (ja) * 1998-09-07 2000-03-21 Sony Corp フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP3925100B2 (ja) * 2001-04-18 2007-06-06 凸版印刷株式会社 多層プリント基板
JP2004273583A (ja) * 2003-03-06 2004-09-30 Toyota Motor Corp 配線基板構造体
JP2004342888A (ja) * 2003-05-16 2004-12-02 Mitsubishi Electric Corp 回路基板および表面実装型コネクタの実装構造
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2009158571A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
JP5715334B2 (ja) 半導体装置
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP4150396B2 (ja) リジッドフレキシブル基板の製造方法
TWI479971B (zh) 佈線板,其製造方法及具有佈線板之半導體裝置
US20170309593A1 (en) Semiconductor chip assembly and method for making same
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2017123459A (ja) プリント回路基板
JP5265183B2 (ja) 半導体装置
JP5167801B2 (ja) 配線基板および配線基板の製造方法
BR112018075790B1 (pt) Módulo e método de fabricação de uma variedade de módulos
JP4900624B2 (ja) 回路装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2013214568A (ja) 配線基板及び配線基板の製造方法
JP4467540B2 (ja) 回路装置
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
KR101483874B1 (ko) 인쇄회로기판
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2008078164A (ja) 半導体装置とその製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP6798895B2 (ja) 配線基板
KR20070083021A (ko) 휨 방지용 인쇄회로기판
JP7283909B2 (ja) 配線基板および実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

LAPS Cancellation because of no payment of annual fees