JP5167801B2 - 配線基板および配線基板の製造方法 - Google Patents
配線基板および配線基板の製造方法 Download PDFInfo
- Publication number
- JP5167801B2 JP5167801B2 JP2007332354A JP2007332354A JP5167801B2 JP 5167801 B2 JP5167801 B2 JP 5167801B2 JP 2007332354 A JP2007332354 A JP 2007332354A JP 2007332354 A JP2007332354 A JP 2007332354A JP 5167801 B2 JP5167801 B2 JP 5167801B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- region
- core material
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
Description
例えば、携帯電話またはモバイルPC(Personal Computer)用の配線基板では、実装信頼性を向上させるために、事前に応力解析や実装評価等を駆使し、配線基板全体の反りが抑制されるような設計が行われている。
このような問題に対し、配線基板を部分的に分割し、強制的に基板全体の反りを抑制する方法が試みられている(例えば、特許文献1参照)。
図1は配線基板の概要を説明するための要部模式図である。ここで、図(a)においては、その要部上面模式図が示され、図(b)においては、図(a)のa−b位置における要部断面模式図が例示されている。尚、この図1では、本実施の形態に係る配線基板の構造の基本的概念が表示されている。
更に、絶縁樹脂層30上には、金属配線層40が配置されている。この金属配線層40の材質は、例えば、銅(Cu)を主たる成分とする金属が適用される。
尚、図示した配線基板1は、本実施の形態に係る配線基板の基本概念を例示したものであり、一例として非対称型である片面積層体を図示している。従って、本実施の形態に係る配線基板は、特に、図1に例示する構造、形状、材質に限るものではない。
ここでは、その反りの比較検討を行うために、実装部品を搭載する領域の反り量を、有限要素法に基づいた応力解析シミュレーションにて求めた。
そして、低弾性樹脂層20を有する配線基板1のモデルを2Dソリッドとし、配線基板1の下面サイズを500mm×500mmとした。そして、このような平面構造をした配線基板1のコア材層10の厚みを0.4mmとし、絶縁樹脂層30の厚みを0.04mmとした。また、金属配線層40の厚みを0.04mmとした。
また、低弾性樹脂層20を有しない配線基板のモデルは、モデルAから、低弾性樹脂層20のみを取り除き、コア材層10中に低弾性樹脂層20が存在しないモデルを想定した。このモデルをモデルBと称する。即ち、モデルBでのコア材層10には、低弾性樹脂層20が介在していない。
先ず、金属(銅)配線層においては、17ppm/℃、60GPaである。次に、コア材層においては、12ppm/℃、20GPaである。続いて、絶縁樹脂層においては、60ppm/℃、3GPaである。そして、低弾性樹脂層においては、100ppm/℃、0.1GPaである。
最初に、このような配線基板をどのように製造するのかについて説明する。尚、以下の説明では、図1で説明した同一の部材には、同一の符号を付し、その説明の詳細については省略する。
続いて、開口部50h内に、ウェット鍍金法によりビア層50aを形成する。このビア層50aの主たる成分は、例えば、銅(Cu)である。
この開口部20hの形成直後においては、コア材10aを上方から眺めると、図5(b)に示す如く、開口部20hが矩形状のループを形成している。即ち、この段階において、支持基板100上に、開口部20hによって島状に分離されたコア材10aの領域10inと、それ以外のコア材10aの領域10outが形成されている。
尚、開口部20hの幅は、例えば、0.5cmであり、図中の中心線Aから5cmの位置に、領域10inの端を位置させている。
次に、熱処理(例えば、170℃、90min)を施し、開口部20hに充填した低弾性樹脂材を硬化させ、開口部20h内に低弾性樹脂層20を形成する(第2の層の形成)。
これにより、領域10inは、低弾性樹脂層20の周囲の領域10outから分離される。
次に、図9に示すように、ビルドアップ用の絶縁樹脂層(例えば、味の素製、GX−13、0.05mm厚)30を、コア材層10の上下の主面に、例えば、2層構造となるように形成させ、更に、ドリル加工、ウェット鍍金処理、セミアディティブ法による配線層形成、熱処理等を実施することにより、絶縁樹脂層30内に、金属配線層40b,40cに導通する多層回路配線を配置する。更に、当該多層回路配線に導通する金属配線層40dを絶縁樹脂層30の上下の主面に形成する。
即ち、両面積層型の配線基板2においても、低弾性樹脂層20を配線基板2内に配置することにより、当該低弾性樹脂層20が応力緩和層として機能し、実装部品を搭載する領域の端部の反り量が1/3にまで減少することが分った。
配線基板1,2においては、実装部品を搭載する領域下のコア材層10の部分を低弾性樹脂層20にて島状に分離させている。これにより、配線基板1,2は、配線基板の全体の変形を、この領域10inに与え難い構造を有している。即ち、配線基板1,2は、実装部品を搭載する領域10in以外の部分が如何なる構造であっても、この領域10inにおいて変形が生じ難い構造を有している。
尚、本実施の形態で示した数値、寸法等は、一例であり、特に、これらの値に限るものではない。
3 半導体パッケージ
3a 電極端子
4 半導体装置
10 コア材層
10a コア材
10in,10out 領域
20 低弾性樹脂層
20h,50h 開口部
30 絶縁樹脂層
40,40a,40b,40c,40d 金属配線層
50a,50b ビア層
100 支持基板
A 中心線
Claims (2)
- 樹脂材料を有するコア材を含む第1の層と、
前記第1の層の第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する応力緩和層である第2の層と、
前記第1の層及び前記第2の層の両面に配置され、部品の実装領域を有する配線層を備えた第3の層と
を含み、
前記第1領域は、前記実装領域に対応する領域であって、前記第2の層の外側の領域から分離されて島状に孤立し、
前記第2の層は、前記第1の層よりも低い1GPa以下の弾性率を有する樹脂層である
ことを特徴とする配線基板。 - 支持基板上に、樹脂材料を有する第1の層を形成する工程と、
前記第1の層の第1領域に第1の開口部を形成する工程と、
前記第1の開口部にビアを形成する工程と、
前記第1領域の周囲を囲む閉ループ状であって、前記第1の層を貫通する第2の開口部を形成する工程と、
前記第2の開口部に、前記第1の層よりも低い1GPa以下の弾性率を有する第2の層を形成し、前記第1領域を前記第2の層の外側の領域から島状に分離する工程と、
前記第1の層及び前記第2の層の両面に、前記第1領域に対応する領域に部品の実装領域を有する配線層を備えた第3の層を形成する工程と
を含むことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332354A JP5167801B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332354A JP5167801B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板および配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158571A JP2009158571A (ja) | 2009-07-16 |
JP5167801B2 true JP5167801B2 (ja) | 2013-03-21 |
Family
ID=40962303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332354A Expired - Fee Related JP5167801B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5167801B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006724A (ja) * | 2016-06-23 | 2018-01-11 | 京セラ株式会社 | 配線基板 |
JP2018018910A (ja) * | 2016-07-27 | 2018-02-01 | 京セラ株式会社 | 配線基板 |
JP6673773B2 (ja) * | 2016-07-28 | 2020-03-25 | 京セラ株式会社 | 配線基板 |
CN213342790U (zh) | 2018-05-07 | 2021-06-01 | 株式会社村田制作所 | 多层基板以及其连接构造 |
WO2023157206A1 (ja) * | 2022-02-18 | 2023-08-24 | エレファンテック株式会社 | 電子装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220256A (ja) * | 1998-01-29 | 1999-08-10 | Matsushita Electric Works Ltd | セラミック配線板の製造方法 |
JP2000082868A (ja) * | 1998-09-07 | 2000-03-21 | Sony Corp | フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法 |
JP3925100B2 (ja) * | 2001-04-18 | 2007-06-06 | 凸版印刷株式会社 | 多層プリント基板 |
JP2004273583A (ja) * | 2003-03-06 | 2004-09-30 | Toyota Motor Corp | 配線基板構造体 |
JP2004342888A (ja) * | 2003-05-16 | 2004-12-02 | Mitsubishi Electric Corp | 回路基板および表面実装型コネクタの実装構造 |
JP2005235997A (ja) * | 2004-02-19 | 2005-09-02 | Mitsubishi Electric Corp | プリント基板、電子回路基板及びその製造方法 |
-
2007
- 2007-12-25 JP JP2007332354A patent/JP5167801B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009158571A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102666151B1 (ko) | 반도체 패키지 | |
JP5715334B2 (ja) | 半導体装置 | |
JP4926692B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP4150396B2 (ja) | リジッドフレキシブル基板の製造方法 | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
US20170309593A1 (en) | Semiconductor chip assembly and method for making same | |
KR101085733B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2017123459A (ja) | プリント回路基板 | |
JP5265183B2 (ja) | 半導体装置 | |
JP5167801B2 (ja) | 配線基板および配線基板の製造方法 | |
BR112018075790B1 (pt) | Módulo e método de fabricação de uma variedade de módulos | |
JP4900624B2 (ja) | 回路装置 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2019140226A (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
JP2013214568A (ja) | 配線基板及び配線基板の製造方法 | |
JP4467540B2 (ja) | 回路装置 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
KR101483874B1 (ko) | 인쇄회로기판 | |
KR20110006525A (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2008078164A (ja) | 半導体装置とその製造方法 | |
JP2004247464A (ja) | 半導体装置及びその製造方法 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP6798895B2 (ja) | 配線基板 | |
KR20070083021A (ko) | 휨 방지용 인쇄회로기판 | |
JP7283909B2 (ja) | 配線基板および実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
LAPS | Cancellation because of no payment of annual fees |