JP2013214568A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2013214568A JP2013214568A JP2012083175A JP2012083175A JP2013214568A JP 2013214568 A JP2013214568 A JP 2013214568A JP 2012083175 A JP2012083175 A JP 2012083175A JP 2012083175 A JP2012083175 A JP 2012083175A JP 2013214568 A JP2013214568 A JP 2013214568A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- reinforcing member
- stress
- mpa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000000452 restraining effect Effects 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 44
- 239000004065 semiconductor Substances 0.000 abstract description 40
- 230000007774 longterm Effects 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 5
- 230000002787 reinforcement Effects 0.000 abstract 1
- 230000003014 reinforcing effect Effects 0.000 description 115
- 230000035882 stress Effects 0.000 description 98
- 238000004088 simulation Methods 0.000 description 58
- 238000010586 diagram Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 12
- 230000000712 assembly Effects 0.000 description 7
- 238000000429 assembly Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】半田接合部の応力に対する耐圧性及び長期信頼性が高められる配線基板等を提供する。
【解決手段】配線基板組立体1は、絶縁層12及び配線層13を含む複数の絶縁基板11と、絶縁基板11上に形成されたパッド15とを含む配線基板2と、パッド15上に半田バンプ16で接合する半導体部品3とを有する。配線基板2は、厚さが絶縁層12よりも薄く、熱膨張係数が配線層13及び絶縁層12の熱膨張係数よりも小さく、高ヤング率の補強部材40を内蔵した。
【選択図】図1
【解決手段】配線基板組立体1は、絶縁層12及び配線層13を含む複数の絶縁基板11と、絶縁基板11上に形成されたパッド15とを含む配線基板2と、パッド15上に半田バンプ16で接合する半導体部品3とを有する。配線基板2は、厚さが絶縁層12よりも薄く、熱膨張係数が配線層13及び絶縁層12の熱膨張係数よりも小さく、高ヤング率の補強部材40を内蔵した。
【選択図】図1
Description
本発明は、配線基板及び配線基板の製造方法に関する。
近年、携帯電話機やノートパーソナルコンピュータ(以下、単にPCと称する)等の市場では、様々な電子機器が出回っている。しかしながら、信頼性の配慮がされていない電子機器では、機器使用時の発熱による熱応力歪や外部圧力等による機械的応力が生じた場合、搭載されている配線基板に応力が加わり、配線基板と半導体部品との間を接合する半田接合部に接続不良が生じる。
特に、ノートPCや携帯電話機等の携帯型電子機器では、持ち運びや操作環境により外部応力に常にさらされる。外部応力は、電子機器内の配線基板に伝播して配線基板を変形させる場合がある。そして、配線基板の変形は、配線基板に実装される半導体部品との半田接合部に悪影響を及ぼし、半田接合部の剥離を引き起こす場合がある。そして、半田接合部の剥離は、配線基板と半導体部品との間の電気的な接続不良を引き起こす場合があるため、長期信頼性の低下に繋がる。
携帯型電子機器では、特に外部圧力によって配線基板が変形し易く、配線基板の変形応力が半導体部品の実装構造に伝わり易い。そこで、配線基板と半導体部品との間の半田接合部等の実装構造の耐圧性及び長期信頼性を高めるため、配線基板自体を補強して変形し難くすることが知られている。
また、配線基板は、半導体部品との間を半田接合部で電気的に接続する。更に、接続信頼性を確保するために、配線基板では、配線基板と半導体部品との間にエポキシ樹脂等のアンダーフィル材を充填して配線基板と半導体部品との間の半田接合部を周囲から補強した。その結果、配線基板では、半田接合部の応力に対する耐圧性及び長期信頼性を高めた。
しかしながら、半田接合部がアンダーフィル材で補強された場合、例えば、接続不良発生時に配線基板から半導体部品を取り外す際の作業負担が大きくなる。
そこで、アンダーフィル材を用いずに、配線基板と半導体部品との間の半田接合部の応力に対する耐圧性及び長期信頼性を改善し、接続不良発生時に配線基板から半導体部品を簡単に取り外せる、耐圧性及びリペア性に優れた実装構造の開発が望まれている。
そこで、近年の配線基板では、四角形状の半導体部品が実装するBGA(Ball Grid Array)実装面の裏面に補強部材が配置されることで、半田接合部の応力に対する耐圧性を高くして長期信頼性を高めた。
しかしながら、近年の配線基板では、配線基板の表面及び裏面に対する実装部品の高密度化に伴って、補強部材を配置するためのスペースを確保するのは困難である。従って、配線基板と半導体部品との間を接合する半田接合部の応力に対する耐圧性が低下して長期信頼性も低下してしまう。
一つの側面では、半田接合部の応力に対する耐圧性及び長期信頼性が高められる配線基板及び配線基板の製造方法を提供することを目的とする。
開示の態様は、少なくとも一層の絶縁層を有する絶縁基板と、前記絶縁基板に保持され、配線が形成された配線層と、前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材とを有することを特徴とする。
開示の態様では、半田接合部の応力に対する耐圧性及び長期信頼性が高められる。
以下、図面に基づいて、本願の開示する配線基板及び配線基板の製造方法の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。また、以下に示す各実施例は、矛盾を起こさない範囲で適宜組み合わせても良い。
図1は、実施例1の配線基板組立体の一例を示す略断面図である。図1に示す配線基板組立体1は、配線基板2と、半導体部品3と、受動素子4とを有する。半導体部品3は、半導体チップ31と、複数の電極32とを有するBGA(Ball Grid Array)パッケージである。尚、半導体部品3には、例えば、MCP(Multi Chip Package)タイプやCSP(Chip Size Package)タイプ等がある。受動素子4は、例えば、コンデンサや抵抗素子等である。配線基板2の表面21には、例えば、半導体部品3が実装される。また、配線基板2の裏面22には、例えば、受動素子4が実装される。尚、配線基板2の表面21及び裏面22には高密度の部品実装が可能となる。
配線基板2は、複数の絶縁基板11が積層された多層型の配線基板である。各絶縁基板11は、絶縁層12と、配線層13とを有する。絶縁層12は、例えば、ガラスエポキシ樹脂等のFR4(Flame Retardant Type 4)で形成される。配線層13は、例えば、銅箔で形成される。配線基板2は、異なる配線層13と配線層13との間の層間を電気的に接続するビア14を有する。尚、ビア14は、その内周壁面に銅メッキが施されることで、配線層13と配線層13との間を電気的に接続する。また、配線基板2の表面21、すなわちBGA実装面側の配線層13には、半導体部品3側の電極32と接続する複数のパッド15が形成してある。半導体部品3は、その電極32が配線基板2のBGA実装面上のパッド15に半田バンプ16で接合されることで、配線基板2と電気的に接続する。
また、配線基板2には、複数の絶縁基板11の基板積層方向に直線上に延びる位置に凹部20が形成される。配線基板2は、補強部材40が凹部20内に配置されることで補強部材40を内蔵する。補強部材40は拘束部材である。補強部材40の厚さM1は、絶縁基板11の総厚よりも薄く、絶縁基板11の材料の絶縁体に内包される。また、補強部材40の厚さM1は、配線基板2の厚さM2よりも薄い。補強部材40の材質は、絶縁層12及び配線層13の材質よりも高ヤング率で熱膨張係数が小さい、例えば、アルミナ等である。
図2は、実施例1の配線基板組立体1内の補強部材40の配置関係の一例を示す説明図である。配線基板2の凹部20は、四角形状の半導体部品3の四隅の各角部33(33A〜33D)にある電極32と接触するパッド15の下部に形成される。そして、配線基板2内の各凹部20には、補強部材40が配置される。
次に実施例1の配線基板組立体1の配線基板2の製造工程について説明する。図3A〜図3Cは、実施例1の配線基板組立体1の配線基板2の製造工程の一例を示す説明図である。図3Aに示す製造工程では、複数の絶縁基板11を積層することで、多層型の配線基板2を形成する。図3Bに示す製造工程では、レーザ等で配線基板2の表面21の所定箇所に凹部20を穿孔する。尚、所定箇所は、半導体部品3を配線基板2に実装する際に当該半導体部品3の四隅の角部33にある電極32が接触するパッド15の下部である。
図3Cに示す製造工程では、配線基板2に形成された凹部20に補強部材40を配置する。更に、図3Dに示す製造工程では、配線基板2に形成された凹部20に補強部材40を配置した後、凹部20内の補強部材40の表面を覆うように絶縁基板11を積層する。その結果、製造工程では、単一の補強部材40を内蔵した配線基板2が完成したことになる。
実施例1の配線基板2は、半導体部品3の四隅の電極32と半田バンプ16で接合するパッド15の下部の凹部20に、絶縁層12及び配線層13と比較して高ヤング率で、熱膨張係数が小さい補強部材40を内蔵した。その結果、配線基板組立体1は、配線基板2内に補強部材40を内蔵したので、配線基板2の裏面22に補強部材を実装するスペースが不要となるため、高密度の部品実装が可能となる。
また、実施例1の配線基板組立体1では、補強部材40が絶縁層12及び配線層13と比較して高ヤング率で、熱膨張係数が小さい材質であるため、半導体部品3の四隅の電極32に対応した配線基板2側のパッド15付近が硬くなる。配線基板2側のパッド15付近が硬くなるため、当該パッド15と接合する半田バンプ16に対する応力を抑制できる。その結果、配線基板組立体1は、半田バンプ16の応力に対する耐圧性を高めて長期信頼性が高められる。
また、実施例1の配線基板組立体1では、絶縁層12の熱膨張係数が半導体部品3の熱膨張係数よりも大きいため、半導体部品3の熱の影響を抑制できる。
尚、実施例1の配線基板2では、複数の絶縁基板11で形成された凹部20に単一の補強部材40を配置したが、単一の補強部材40に限定されるものではなく、複数の補強部材で構成しても良く、この場合の実施の形態につき、実施例2として以下に説明する。
図4は、実施例2の配線基板組立体1Aの一例を示す略断面図である。尚、図1に示す配線基板組立体1と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。図4に示す配線基板2Aには、表面21側の絶縁基板11と裏面22側の絶縁基板11との間の中間の複数の絶縁基板11内の絶縁層12毎に凹部20Aが形成される。各凹部20Aには、補強部材40Aが配置される。補強部材40Aの厚さM3は、絶縁層12の厚さM4よりも薄い。補強部材40Aの材質は、絶縁層12及び配線層13の材質よりも高ヤング率で、熱膨張係数が小さい、例えば、アルミナ等である。
実施例2の配線基板2Aは、半導体部品3の四隅の電極32と半田バンプ16で接合するパッド15の下部の各凹部20Aに、絶縁層12及び配線層13と比較して高ヤング率で、熱膨張係数の小さい材質の補強部材40Aを内蔵した。その結果、配線基板組立体1Aは、中間の絶縁基板11内の各絶縁層12内に補強部材40Aを内蔵したので、配線基板2Aの裏面22に補強部材を実装するスペースが不要となるため、高密度の部品実装が可能となる。
更に、実施例2の配線基板組立体1Aでは、中間の絶縁基板11内の各絶縁層12内に補強部材40Aを内蔵したので、半導体部品3の四隅の電極32に対応した配線基板2A側のパッド15付近が硬くなる。配線基板2A側のパッド15付近が硬くなるため、当該パッド15と接合する半田バンプ16に対する応力を分散化して抑制できる。その結果、配線基板組立体1Aは、半田バンプ16の応力に対する耐圧性を高めて長期信頼性が高められる。
しかも、実施例2の配線基板2Aは、中間の絶縁基板11内の絶縁層12内に補強部材40Aを内蔵し、補強部材40Aが配線層13に干渉しない構成とした。補強部材40の厚さは、一層あたりの絶縁層12の厚さより薄く、当該絶縁層12の絶縁体に内包される。従って、配線基板2Aを備えた配線基板組立体1Aでは、複数の配線層13に干渉して単一の補強部材40を配線基板2内に内蔵した配線基板組立体1と比較して、配線基板2A内の配線の自由度が高められる。しかも、単一の補強部材40内に貫通する導通孔を形成する製造工程では、事前に補強部材40に導通孔を形成しておく必要がある。これに対して、実施例2の配線基板2Aでは、補強部材40Aの厚さが薄く、前述したビア14を形成する方法で補強部材40A内に導通孔が簡単に形成できる。従って、配線の自由度が高められる。なお、補強部材40の表面が、絶縁層12と配線層13との境界面と同一面内にあってもよく、補強部材40と配線層13とが干渉することはない。この形態においては、補強部材40が電気的絶縁体であれば、補強部材40上に配線が形成されても電気的特性に影響は少ない。
更に、配線基板組立体1Aは、絶縁層12内の凹部20Aに補強部材40Aを配置したので、単一の補強部材40を配置した配線基板組立体1と比較して、補強部材40Aと絶縁層12との間に局所的に発生する歪みを補強部材40Aの枚数分に分散できる。その結果、配線基板組立体1Aは、補強部材40Aと絶縁層12との間に局所的に発生する歪みの影響を最小限に抑制できる。
尚、実施例2の配線基板2Aでは、中間の絶縁基板11内の絶縁層12内に補強部材40Aを内蔵したが、補強部材40Aと絶縁層12との間で熱膨張係数の差が生じる。例えば、補強部材40Aにアルミナを使用した場合、熱膨張係数が約7×10-6/℃である。これに対し、配線基板2Aの絶縁層12にFR4を使用した場合、XY方向の熱膨張係数が約15×10-6/℃、Z方向の熱膨張係数が約50×10-6/℃である。従って、補強部材40Aと絶縁層12との間の熱膨張係数の差は大きく、使用環境の変化等で温度変化が生じた場合、補強部材40A及び絶縁層12の伸び量が夫々大きく異なる。そこで、補強部材40Aと絶縁層12との間の熱膨張係数の差を吸収する緩衝部材を配置するようにしても良く、この場合の実施の形態につき、実施例3として以下に説明する。
図5は、実施例3の配線基板組立体1Bの一例を示す略断面図、図6は、実施例3の配線基板組立体1B内の補強部材40Bの配置関係の一例を示す説明図である。尚、図4に示す配線基板2Aと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。図5に示す配線基板2Bには、中間の絶縁基板11内の絶縁層12内に凹部20Bが形成される。各凹部20Bには、補強部材40Bが配置される。更に、配線基板2Bには、図6に示す通り、補強部材40Bと凹部20Bの内壁面(絶縁層12)との間に低ヤング率の緩衝部材17が配置される。尚、緩衝部材17は、例えば、耐熱のシリコンゴム等である。緩衝部材17は、補強部材40B及び絶縁層12の伸び量の差を吸収する。
次に実施例3の配線基板組立体1B内の配線基板2Bの製造工程について説明する。図7A〜図7Dは、配線基板2Bの製造工程の一例を示す説明図である。図8A〜図8Cは、配線基板2Bの製造工程の一例を示す説明図である。図7Aに示す製造工程では、絶縁層12のプリプレグ12Aに配線層13の銅箔13Aを貼り合せる。図7Bに示す製造工程では、レーザ等でプリプレグ12Aの所定箇所に凹部20Bを穿孔する。尚、所定箇所は、半導体部品3を配線基板2に実装する際に当該半導体部品3の四隅の角部33にある電極32が接触するパッド15の下部である。
図7Cに示す製造工程では、プリプレグ12Aに形成された凹部20B内に緩衝部材17となる低ヤング率の接着剤を塗布した後、凹部20Bに高ヤング率の補強部材40Bを配置して接着する。図7Dに示す製造工程では、凹部20B内に高ヤング率の補強部材40Bを接着した後、表面21側に銅箔13Aを貼着してプレス加工で一体化する。
図8Aに示す製造工程では、レジスト印刷で配線基板2Bの銅箔13Aをエッチングして必要箇所にビア14を形成することで絶縁基板11が完成したことになる。図8Bに示す製造工程では、絶縁基板11上にプリプレグ12Aを貼着して、図7A、図7B、図7C、図7D及び図8Aの工程を繰り返す。その結果、複数の絶縁基板11が積層されたことになる。
図8Cに示す製造工程では、複数の絶縁基板11を積層することで多層の配線基板2Bが完成したことになる。その結果、中間の絶縁基板11内の絶縁層12内の凹部20Bには、緩衝部材17及び補強部材40Bが配置されたことになる。緩衝部材17は、補強部材40Bと絶縁層12との間に配置されるため、補強部材40Bと絶縁層12との間の熱膨張係数の差を吸収し、環境温度の変化等で補強部材40B及び絶縁層12の伸び量の差を吸収できる。
実施例3の配線基板2Bには、中間の絶縁基板11の絶縁層12内に形成された凹部20B内に補強部材40Bが配置され、補強部材40Bと絶縁層12との間に緩衝部材17が配置される。更に、緩衝部材17は、補強部材40Bと絶縁層12との間の熱膨張係数の差で生じる補強部材40B及び絶縁層12の伸び量の差を吸収できる。
実施例3の配線基板2Bでは、半導体部品3の四隅の電極32と半田バンプ16で接合するパッド15の下部の各凹部20Bに、絶縁層12及び配線層13と比較して高ヤング率で、熱膨張係数の小さい材質の補強部材40Bを内蔵した。その結果、配線基板組立体1Bは、中間の絶縁基板11内の各絶縁層12内に補強部材40Bを内蔵したので、配線基板2Bの裏面22に補強部材を実装するスペースが不要となるため、高密度の部品実装が可能となる。
更に、実施例3の配線基板組立体1Bでは、中間の絶縁基板11内の各絶縁層12内に補強部材40Bを内蔵したので、半導体部品3の四隅の電極32に対応した配線基板2A側のパッド15付近が硬くなる。従って、配線基板2A側のパッド15付近が硬くなるため、当該パッド15と接合する半田バンプ16に対する応力を分散化して抑制できる。その結果、配線基板組立体1Bは、半田バンプ16の応力に対する耐圧性を高めて長期信頼性を高められる。
しかも、実施例3の配線基板2Bは、中間の絶縁基板11内の絶縁層12内に補強部材40Bを内蔵し、補強部材40Bが配線層13に干渉しない構成とした。従って、配線基板組立体1Bでは、複数の配線層13に干渉して単一の補強部材40を配線基板2内に内蔵した配線基板組立体1と比較して、配線基板2B内の配線の自由度が高められる。しかも、単一の補強部材40内に貫通する導通孔を形成する工程では、事前に補強部材40に導通孔を形成しておく必要がある。これに対して、実施例3の配線基板2Bでは、補強部材40Bの厚さが薄く、前述したビア14を形成する方法で補強部材40B内に導通孔が簡単に形成できる。従って、配線の自由度が高められる。
尚、上記実施例3の配線基板2Bでは、補強部材40Bと絶縁層12との間の緩衝部材17として低ヤング率のシリコンゴムを使用したが、例えば、湿気を考慮しながら空洞等にしても良い。
また、前述した実施例2の配線基板2Aでは、絶縁基板11の絶縁層12内に補強部材40Aを配置したが、絶縁基板11の配線層13の内、配線層13と非導通の銅箔13Aの配線を補強部材として使用しても良い。そこで、この場合の実施の形態につき、実施例4として以下に説明する。
図9は、実施例4の配線基板組立体1Cの一例を示す略断面図である。尚、図4に示す配線基板1Aと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。図9に示す配線基板2Cでは、表面21側の絶縁基板11と裏面22側の絶縁基板11との間の中間の複数の絶縁基板11内の配線層13毎に、配線層13として非導通の銅箔配線13Bをレジストで残して補強部材40Cとして代用した。尚、非導通の銅箔配線13Bとは、配線層13として使用せず、配線層13と導通しない非導通の配線である。補強部材40Cは、銅箔配線13Bであるため、絶縁層12の材質よりも高ヤング率で熱膨張係数が小さい材質である。補強部材40Cが銅箔配線13Bの場合、その熱膨張係数は、約17×10-6/℃である。これに対して、絶縁層12がFR4の場合、その熱膨張係数は、約15×10-6/℃である。補強部材40Cと絶縁層12との間の熱膨張係数の差は小さい。
実施例4の配線基板2Cでは、半導体部品3の四隅の電極32と半田バンプ16で接合するパッド15の下部の中間の絶縁基板11内の配線層13で残した、非導通の銅箔配線13Bを補強部材40Cとして代用した。その結果、配線基板2Cは、非導通の銅箔配線13Bを補強部材40Cとして代用したので、半導体部品3の四隅の電極32に対応した配線基板2C側のパッド15付近が硬くなる。従って、配線基板2C側のパッド15付近が硬くなるため、パッド15と接合する半田バンプ16に対する応力を分散化して抑制できる。その結果、配線基板組立体1Cは、半田バンプ16の応力に対する耐圧性を高めて長期信頼性が高められる。
実施例4の配線基板組立体1Cは、補強部材40Cを配線基板2C内に内蔵したので、配線基板2Cの裏面22に補強部材を実装するスペースが不要となるため、高密度の部品実装が可能となる。
次に実施例1〜実施例4まで配線基板組立体1(1A、1B,1C)の半田バンプ16の応力に対する耐圧性の構造シミュレーションを実行した。図10は、半田バンプ16の応力に対する耐圧性の構造シミュレーション結果の一例を示す説明図である。尚、シミュレーションの条件として、半導体部品3の形状は、23mm角の正方形とする。絶縁基板11は、厚さ1.0mmの110mm角の正方形とし、FR4で構成する。半田バンプ16は直径0.4mm、厚さ0.4mmとし、SAC(SnAgCu)半田で構成する。半田バンプ16のピッチ間隔は0.8mmとする。補強部材40の形状は、3.5mm角の正方形とする。
これらシミュレーション条件の下、4Kgの外力を配線基板組立体1の配線基板2に加え、その応力が半導体部品3の四隅の角部33の電極32と接合する半田バンプ16に伝播するように設定し、四隅の半田バンプ16に対して応力を観察した。この条件下で、半田バンプ16に対して許容できる目標のバンプ応力は800MPa以下とした。
図10においてシミュレーションNo.1は、補強部材無しの配線基板組立体のシミュレーション結果である。半導体部品3の四隅の半田バンプ16に伝播した各応力は次の通りである。第1の角部33Aのバンプ応力は1257.0Mpa、第2の角部33Bのバンプ応力は1314.0Mpa、第3の角部33Cのバンプ応力は1046.0Mpa、第4の角部33Dのバンプ応力は1076.0MPaである。従って、シミュレーションNo.1の配線基板組立体のバンプ応力の平均値は、1173.3Mpaとなる。
シミュレーションNo.2は、厚さ1mmのSUSの補強部材を配線基板の裏面に配置した配線基板組立体のシミュレーション結果である。第1の角部33Aのバンプ応力は594.8Mpa、第2の角部33Bのバンプ応力は618.4Mpa、第3の角部33Cのバンプ応力は650.3Mpa、第4の角部33Dのバンプ応力は581.6MPaである。従って、シミュレーションNo.2の配線基板組立体のバンプ応力の平均値は、611.3Mpaのため、目標800Mpa以下に抑制できる。
シミュレーションNo.3は、厚さ0.25mmのSUSの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は960.6Mpa、第2の角部33Bのバンプ応力は972.7Mpa、第3の角部33Cのバンプ応力は922.6Mpa、第4の角部33Dのバンプ応力は949.2MPaである。従って、シミュレーションNo.3の配線基板組立体1のバンプ応力の平均値は、951.3Mpaである。
シミュレーションNo.4は、厚さ0.50mmのSUSの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は785.2Mpa、第2の角部33Bのバンプ応力は692.2Mpa、第3の角部33Cのバンプ応力は783.4Mpa、第4の角部33Dのバンプ応力は774.0MPaである。従って、シミュレーションNo.4の配線基板組立体1のバンプ応力の平均値は、758.7Mpaのため、目標800MPa以下に抑制できる。尚、シミュレーションNo.4の配線基板組立体1では、シミュレーションNo.2の配線基板組立体に比較して補強部材が半分の厚さで目標800Mpa以下に抑制できる。
シミュレーションNo.5は、厚さ0.75mmのSUSの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は570.5Mpa、第2の角部33Bのバンプ応力は588.1Mpa、第3の角部33Cのバンプ応力は582.1Mpa、第4の角部33Dのバンプ応力は548.2MPaである。従って、シミュレーションNo.5の配線基板組立体1のバンプ応力の平均値は、572.2Mpaのため、目標800Mpa以下に抑制できる。しかも、配線基板の裏面に補強部材を配置した配線基板組立体のシミュレーションNo.2に比較しても応力抑制効果が得られる。
シミュレーションNo.6は、厚さ0.25mmのアルミナの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は878.6Mpa、第2の角部33Bのバンプ応力は849.0Mpa、第3の角部33Cのバンプ応力は1124.0Mpa、第4の角部33Dのバンプ応力は896.6MPaである。従って、シミュレーションNo.6の配線基板組立体1のバンプ応力の平均値は、937.1Mpaである。
シミュレーションNo.7は、厚さ0.50mmのアルミナの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は675.1Mpa、第2の角部33Bのバンプ応力は737.7Mpa、第3の角部33Cのバンプ応力は673.5Mpa、第4の角部33Dのバンプ応力は765.8MPaである。従って、シミュレーションNo.7の配線基板組立体1のバンプ応力の平均値は、713.0Mpaのため、目標800MPa以下に抑制できる。
シミュレーションNo.8は、厚さ0.75mmのアルミナの単一の補強部材40を配線基板2内の中心部位に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は452.0Mpa、第2の角部33Bのバンプ応力は462.3Mpa、第3の角部33Cのバンプ応力は460.1Mpa、第4の角部33Dのバンプ応力は434.4MPaである。従って、シミュレーションNo.8の配線基板組立体1のバンプ応力の平均値は、452.2Mpaのため、目標800MPa以下に抑制できる。
シミュレーションNo.9は、厚さ0.25mmのアルミナの単一の補強部材40を配線基板2内の中心位置から裏面22側の方向へ0.25mm離間した位置に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は899.9Mpa、第2の角部33Bのバンプ応力は969.2Mpa、第3の角部33Cのバンプ応力は996.0Mpa、第4の角部33Dのバンプ応力は881.2MPaである。従って、シミュレーションNo.9の配線基板組立体1のバンプ応力の平均値は、936.6Mpaである。
シミュレーションNo.10は、厚さ0.25mmのアルミナの単一の補強部材40を配線基板2内の中心位置から表面21側の方向へ0.25mm離間した位置に内蔵した配線基板組立体1のシミュレーション結果である。第1の角部33Aのバンプ応力は761.0Mpa、第2の角部33Bのバンプ応力は743.6Mpa、第3の角部33Cのバンプ応力は724.9Mpa、第4の角部33Dのバンプ応力は784.0MPaである。従って、シミュレーションNo.10の配線基板組立体1の各バンプ応力の平均値は、753.4Mpaのため、目標800MPa以下に抑制できる。
シミュレーションNo.11は、厚さ0.1mmのアルミナの5個の補強部材40Aを配線基板2A内に均等配置した実施例2の配線基板組立体1Aのシミュレーション結果である。第1の角部33Aのバンプ応力は500.7Mpa、第2の角部33Bのバンプ応力は586.7Mpa、第3の角部33Cのバンプ応力は571.9Mpa、第4の角部33Dのバンプ応力は595.7MPaである。従って、シミュレーションNo.11の配線基板組立体1Aのバンプ応力の平均値は、563.8Mpaのため、目標800MPa以下に抑制できる。
シミュレーションNo.12は、厚さ0.1mmのアルミナの5個の補強部材40Bを配線基板2B内に均等配置した。更に、シミュレーションNo.12は、絶縁層12と補強部材40Bとの間に5Mpaのシリコンゴムの緩衝部材17を配置した実施例3の配線基板組立体1Bのシミュレーション結果である。第1の角部33Aのバンプ応力は544.4Mpa、第2の角部33Bのバンプ応力は511.7Mpa、第3の角部33Cのバンプ応力は652.9Mpa、第4の角部33Dのバンプ応力は420.5MPaである。従って、シミュレーションNo.12の配線基板組立体1Bのバンプ応力の平均値は、417.4Mpaのため、目標800MPa以下を抑制できる。
シミュレーションNo.13は、厚さ0.05mmの配線層13として使用しない銅箔配線13Bを補強部材40Cとし、これら6個の補強部材40Cを配線基板2C内に均等配置した実施例4の配線基板組立体1Cのシミュレーション結果である。第1の角部33Aのバンプ応力は613.1Mpa、第2の角部33Bのバンプ応力は601.3Mpa、第3の角部33Cのバンプ応力は676.0Mpa、第4の角部33Dのバンプ応力は571.0MPaである。従って、シミュレーションNo.13の配線基板組立体1Cのバンプ応力の平均値は、615.4Mpaのため、目標800MPa以下に抑制できる。
シミュレーション結果によると、シミュレーションNo.4(No.5)とシミュレーションNo.7(No.8)とを比較した場合に、SUSに比較して高ヤング率のアルミナを補強部材40に使用した方が応力の抑制効果が大きいことが確認できる。
また、シミュレーションNo.9の配線基板組立体1とNo.10の配線基板組立体1とを比較した場合に、半導体部品3と実装するBGA実装面(表面21)に近い位置に補強部材40を配置した方が応力の抑制効果が大きいことが確認できる。
また、シミュレーションNo.7の配線基板組立体1とNo.11の配線基板組立体1Aとを比較した場合に、5個の補強部材40Aの厚さと単一の補強部材40の厚さとは、0.50mmと同一である。しかし、5個の補強部材40Aを絶縁基板11内に均等配置したシミュレーションNo.11の方が応力の抑制効果が大きいことが確認できる。
また、シミュレーションNo.11の配線基板組立体1AとNo.12の配線基板組立体1Bとを比較した場合に、シミュレーションNo.12の方が応力の抑制効果の大きいことが確認できる。
図10のシミュレーションNo.4、No.5、No.7,No.8及びNo.10の結果に着目した場合、実施例1の配線基板組立体1では、半田バンプ16の応力に対する十分な耐圧性が確認できた。また、シミュレーションNo.11の結果に着目した場合、実施例2の配線基板組立体1Aでは、半田バンプ16の応力に対する十分な耐圧性が確認できた。また、シミュレーションNo.12の結果に着目した場合、実施例3の配線基板組立体1Bでは、半田バンプ16の応力に対する十分な耐圧性が確認できた。また、シミュレーションNo.13の結果に着目した場合、実施例4の配線基板組立体1Cでは、半田バンプ16の応力に対する十分な耐圧性が確認できた。
尚、上記実施例では、補強部材40(40A,40B,40C)として高ヤング率材料のSUS(ヤング率:約200GPa)やアルミナ(Al2O3:ヤング率:約400GPa)を例示した。しかしながら、補強部材40(40A,40B,40C)として、炭化珪素(SiC:ヤング率:約430GPa)、窒化珪素(Si3N4:ヤング率:約280GPa)、窒化アルミ(AlN:ヤング率:約350GPa)、ニッケル(ヤング率:約220GPa)や錫(ヤング率:約500GPa)等を使用しても良い。
また、上記実施例では、緩衝部材17として低ヤング率材料のシリコンゴム(ヤング率:約4〜40MPa)を例示した。しかしながら、ABS(Acrylonitrile Butadiene Styrene)樹脂(ヤング率:約2000MPa)やポリイミド(ヤング率:約3000MPa)等を使用しても良い。
また、上記実施例では具体的な数値を例示したが、これら数値に限定されるものでないことは言うまでもない。
以上、本実施例を含む実施の形態に関し、更に以下の付記を開示する。
(付記1)少なくとも一層の絶縁層を有する絶縁基板と、
前記絶縁基板に保持され、配線が形成された配線層と、
前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材と
を有することを特徴とする配線基板。
前記絶縁基板に保持され、配線が形成された配線層と、
前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材と
を有することを特徴とする配線基板。
(付記2)前記絶縁基板上に部品が搭載されるパッドを有し、
前記拘束部材は、
前記パッドから前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする付記1に記載の配線基板。
前記拘束部材は、
前記パッドから前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする付記1に記載の配線基板。
(付記3)前記絶縁基板の熱膨張係数は、
前記部品の熱膨張係数よりも大きいことを特徴とする付記1又は2に記載の配線基板。
前記部品の熱膨張係数よりも大きいことを特徴とする付記1又は2に記載の配線基板。
(付記4)前記拘束部材は、
多角形状の前記部品の角部から前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
多角形状の前記部品の角部から前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
(付記5)前記絶縁基板は、前記配線層により複数の絶縁層に分割され、
前記拘束部材は、
前記複数の絶縁層の内、少なくとも一層の絶縁層内に、当該絶縁層の厚さの範囲内に配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
前記拘束部材は、
前記複数の絶縁層の内、少なくとも一層の絶縁層内に、当該絶縁層の厚さの範囲内に配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
(付記6)前記拘束部材と当該拘束部材が内部に配置された前記絶縁基板との間に、前記拘束部材のヤング率よりも低いヤング率の緩衝部材を配置したことを特徴とする付記4に記載の配線基板。
(付記7)前記絶縁基板は、前記配線層により複数の絶縁層に分割され、
前記拘束部材は、
前記複数の絶縁層に亘って配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
前記拘束部材は、
前記複数の絶縁層に亘って配置されることを特徴とする付記1〜3の何れか一つに記載の配線基板。
(付記8)前記拘束部材のヤング率は、
前記絶縁基板及び前記配線のヤング率よりも高いことを特徴とする付記1〜6の何れか一つに記載の配線基板。
前記絶縁基板及び前記配線のヤング率よりも高いことを特徴とする付記1〜6の何れか一つに記載の配線基板。
(付記9)絶縁基板に凹部を形成し、
前記凹部内に前記絶縁基板よりも熱膨張係数が小さく、厚さが前記凹部の深さ以下の拘束部材を配置し、
前記絶縁基板上に前記熱膨張係数が前記拘束部材よりも大きい配線を形成する
ことを特徴とする配線基板の製造方法。
前記凹部内に前記絶縁基板よりも熱膨張係数が小さく、厚さが前記凹部の深さ以下の拘束部材を配置し、
前記絶縁基板上に前記熱膨張係数が前記拘束部材よりも大きい配線を形成する
ことを特徴とする配線基板の製造方法。
(付記10)前記拘束部材の厚さは前記凹部の深さよりも小さく、前記拘束部材を配置した後、前記拘束部材の表面を絶縁体で覆うことを特徴とする付記9に記載の配線基板の製造方法。
(付記11)前記絶縁基板の表面の前記拘束部材上の領域に部品を搭載するパッドを形成することを特徴とする付記9又は10に記載の配線基板の製造方法。
(付記12)少なくとも一層の絶縁層を有する絶縁基板と、
前記絶縁基板に保持され、配線が形成された配線層と、
前記絶縁基板上に形成されたパッドと、
前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材と
を有する配線基板と、
前記パッドに搭載される部品と
を有することを特徴とする配線基板組立体。
前記絶縁基板に保持され、配線が形成された配線層と、
前記絶縁基板上に形成されたパッドと、
前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材と
を有する配線基板と、
前記パッドに搭載される部品と
を有することを特徴とする配線基板組立体。
1,1A,1B,1C 配線基板組立体
2,2A,2B,2C 配線基板
3 半導体部品
11 絶縁基板
12 絶縁層
13 配線層
15 パッド
16 半田バンプ
17 緩衝部材
20,20A,20B 凹部
40,40A,40B,40C 補強部材
2,2A,2B,2C 配線基板
3 半導体部品
11 絶縁基板
12 絶縁層
13 配線層
15 パッド
16 半田バンプ
17 緩衝部材
20,20A,20B 凹部
40,40A,40B,40C 補強部材
Claims (8)
- 少なくとも一層の絶縁層を有する絶縁基板と、
前記絶縁基板に保持され、配線が形成された配線層と、
前記絶縁基板の厚さの範囲内に配置され、熱膨張係数が前記配線及び前記絶縁基板の熱膨張係数よりも小さい拘束部材と
を有することを特徴とする配線基板。 - 前記絶縁基板上に部品が搭載されるパッドを有し、
前記拘束部材は、
前記パッドから前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする請求項1に記載の配線基板。 - 前記絶縁基板の熱膨張係数は、
前記部品の熱膨張係数よりも大きいことを特徴とする請求項1又は2に記載の配線基板。 - 前記拘束部材は、
多角形状の前記部品の角部から前記絶縁基板の厚さ方向に延びる直線上に配置されることを特徴とする請求項1〜3の何れか一つに記載の配線基板。 - 前記絶縁基板は、前記配線層により複数の絶縁層に分割され、
前記拘束部材は、
前記複数の絶縁層の内、少なくとも一層の絶縁層内に、当該絶縁層の厚さの範囲内に配置されることを特徴とする請求項1〜3の何れか一つに記載の配線基板。 - 絶縁基板に凹部を形成し、
前記凹部内に前記絶縁基板よりも熱膨張係数が小さく、厚さが前記凹部の深さ以下の拘束部材を配置し、
前記絶縁基板上に配線を形成する
ことを特徴とする配線基板の製造方法。 - 前記拘束部材の厚さは前記凹部の深さよりも小さく、前記拘束部材を配置した後、前記拘束部材の表面を絶縁体で覆うことを特徴とする請求項6に記載の配線基板の製造方法。
- 前記絶縁基板の表面の前記拘束部材上の領域に部品を搭載するパッドを形成することを特徴とする請求項6又は7に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083175A JP2013214568A (ja) | 2012-03-30 | 2012-03-30 | 配線基板及び配線基板の製造方法 |
US13/748,182 US20130256022A1 (en) | 2012-03-30 | 2013-01-23 | Wiring board and method for manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083175A JP2013214568A (ja) | 2012-03-30 | 2012-03-30 | 配線基板及び配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013214568A true JP2013214568A (ja) | 2013-10-17 |
Family
ID=49233366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012083175A Pending JP2013214568A (ja) | 2012-03-30 | 2012-03-30 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130256022A1 (ja) |
JP (1) | JP2013214568A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018120954A (ja) * | 2017-01-25 | 2018-08-02 | 京セラ株式会社 | 配線基板 |
JP2019054300A (ja) * | 2019-01-11 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
JP7522893B2 (ja) | 2022-08-16 | 2024-07-25 | 台湾積體電路製造股▲ふん▼有限公司 | 補強構造を含む半導体パッケージおよびその形成方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI576025B (zh) | 2014-10-29 | 2017-03-21 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
TWI655739B (zh) * | 2018-04-19 | 2019-04-01 | 南亞電路板股份有限公司 | 封裝結構及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039217A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
JP2006080356A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006339277A (ja) * | 2005-05-31 | 2006-12-14 | Shinko Electric Ind Co Ltd | 接続用基板及びその製造方法 |
JP2010232636A (ja) * | 2009-03-27 | 2010-10-14 | Ibiden Co Ltd | 多層プリント配線板 |
JP2011009334A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002093853A (ja) * | 2000-09-07 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | プリント配線板およびフリップチップ実装方法 |
JP2009147263A (ja) * | 2007-12-18 | 2009-07-02 | Shinko Electric Ind Co Ltd | 配線基板およびその製造方法 |
US20110212307A1 (en) * | 2008-02-18 | 2011-09-01 | Princo Corp. | Method to decrease warpage of a multi-layer substrate and structure thereof |
JP5289996B2 (ja) * | 2009-02-16 | 2013-09-11 | 日本特殊陶業株式会社 | 補強材付き配線基板 |
US8034661B2 (en) * | 2009-11-25 | 2011-10-11 | Stats Chippac, Ltd. | Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP |
JP2012004165A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | 実装構造、配線基板組立体及び固定方法 |
US20120032337A1 (en) * | 2010-08-06 | 2012-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flip Chip Substrate Package Assembly and Process for Making Same |
KR101319677B1 (ko) * | 2011-10-28 | 2013-10-17 | 삼성전기주식회사 | 인쇄 회로 기판용 절연성 수지 조성물 및 이를 포함하는 인쇄 회로 기판 |
JP2013157366A (ja) * | 2012-01-27 | 2013-08-15 | Kyocer Slc Technologies Corp | 配線基板およびそれを用いた実装構造体 |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
US8901435B2 (en) * | 2012-08-14 | 2014-12-02 | Bridge Semiconductor Corporation | Hybrid wiring board with built-in stopper, interposer and build-up circuitry |
US9155191B2 (en) * | 2013-05-31 | 2015-10-06 | Qualcomm Incorporated | Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage |
-
2012
- 2012-03-30 JP JP2012083175A patent/JP2013214568A/ja active Pending
-
2013
- 2013-01-23 US US13/748,182 patent/US20130256022A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039217A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
JP2006080356A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006339277A (ja) * | 2005-05-31 | 2006-12-14 | Shinko Electric Ind Co Ltd | 接続用基板及びその製造方法 |
JP2010232636A (ja) * | 2009-03-27 | 2010-10-14 | Ibiden Co Ltd | 多層プリント配線板 |
JP2011009334A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018120954A (ja) * | 2017-01-25 | 2018-08-02 | 京セラ株式会社 | 配線基板 |
JP2019054300A (ja) * | 2019-01-11 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
JP7522893B2 (ja) | 2022-08-16 | 2024-07-25 | 台湾積體電路製造股▲ふん▼有限公司 | 補強構造を含む半導体パッケージおよびその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130256022A1 (en) | 2013-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100656751B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US20140041907A1 (en) | Core substrate and printed circuit board using the same | |
JP5265183B2 (ja) | 半導体装置 | |
KR101065935B1 (ko) | 전자 부품 실장 장치 및 그 제조 방법 | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2008112790A (ja) | 半導体パッケージおよびその製造方法 | |
JP2013214568A (ja) | 配線基板及び配線基板の製造方法 | |
WO2007114106A1 (ja) | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 | |
KR20120101988A (ko) | 전자 장치, 휴대형 전자 단말기 및 전자 장치의 제조 방법 | |
JP4900624B2 (ja) | 回路装置 | |
JP4945919B2 (ja) | Bga型多層回路配線板 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
JP2019197876A (ja) | フリップチップパッケージ基板 | |
JP2014045025A (ja) | 配線基板及び配線基板の製造方法 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP4467540B2 (ja) | 回路装置 | |
TW201927084A (zh) | 軟性線路板結構 | |
JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
JP2008270684A (ja) | 電子装置 | |
JP2004071698A (ja) | 半導体パッケージ | |
JP4904768B2 (ja) | 半導体パッケージ | |
KR20110021123A (ko) | 전자소자 내장형 인쇄회로기판 | |
JP3603725B2 (ja) | 半導体装置及びその製造方法並びに回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160223 |