JP5163887B2 - 差動型スパイラルインダクタ、集積回路装置及び電子機器 - Google Patents
差動型スパイラルインダクタ、集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP5163887B2 JP5163887B2 JP2008167113A JP2008167113A JP5163887B2 JP 5163887 B2 JP5163887 B2 JP 5163887B2 JP 2008167113 A JP2008167113 A JP 2008167113A JP 2008167113 A JP2008167113 A JP 2008167113A JP 5163887 B2 JP5163887 B2 JP 5163887B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- path
- crossing
- cross
- spiral inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Description
第1の端子と、
対称線に対して前記第1の端子と線対称の位置にある第2の端子と、
前記第1の端子と前記第2の端子を電気的に接続する導電性配線と、
前記第1の端子から前記対称線上の所定の点に至る前記導電性配線の第1の配線経路と前記第2の端子から前記所定の点に至る前記導電性配線の第2の配線経路が前記対称線上でそれぞれ第1番目〜第N番目(N≧2)に交差する第1〜第Nの交差部と、を含み、
第2n−1(n≧1)の前記交差部及び第2nの前記交差部の一方は、
前記第1の配線経路の交差配線が第1の配線層に形成されるとともに前記第2の配線経路の交差配線が前記第1の配線層と異なる第2の配線層に形成され、
前記第2n−1の前記交差部及び前記第2nの前記交差部の他方は、
前記第2の配線経路の交差配線が前記第1の配線層に形成されるとともに前記第1の配線経路の交差配線が前記第2の配線層に形成され、
前記導電性配線は、
前記第1〜第Nの交差部以外の非交差部において前記対称線に対して線対称な形状の配線パターンが前記第1の配線層に形成され、前記非交差部において前記交差配線の各々の両端に接続される非交差配線の幅が異なり、前記第2の配線層に形成された前記交差配線の両端がホールを介して導電性部材により前記非交差配線と電気的に接続され、
前記第2n−1の前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数と、前記第2nの前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタである。
前記ホールと、前記第2の配線層に形成された配線パターンと、を含み、前記第1〜第Nの前記交差部のいずれかにおいて前記第2の配線層に形成された前記交差配線の一端と前記非交差配線をそれぞれ接続する2N個の配線接続部を含み、
前記第1の配線経路の第m番目(m≧1)の前記配線接続部に含まれる前記ホールの数と前記第2の配線経路の第m番目の前記配線接続部に含まれる前記ホールの数が等しくてもよい。
前記2N個の配線接続部の各々は、
前記ホールが第1の方向及び第2の方向にアレイ状に配置され、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第2の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第1の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であってもよい。
前記第2の配線経路の前記第m番目の前記配線接続部は、
90°回転して配置した場合に、複数の前記ホールの相対的な配置が前記第1の配線経路の前記第m番目の前記配線接続部の複数の前記ホールの相対的な配置と一致するように形成されていてもよい。
前記2N個の配線接続部の各々は、
前記第2の配線層に形成された前記配線パターンが、その第1の辺の長さが前記ホールを介して接続される前記非交差配線の幅と略同じである長方形状であってもよい。
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第2の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの第1の辺の長さと略同じであり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第1の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの前記第1の辺の長さと略同じであってもよい。
上記のいずれかに記載の差動型スパイラルインダクタを含むことを特徴とする集積回路装置である。
上記に記載の集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
1−1.第1実施例
図1(A)〜図1(C)は、本実施形態の差動型スパイラルインダクタの第1実施例について説明するための図である。図1(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図1(B)及び図1(C)は、それぞれ、図1(A)のI−I線断面図及びII−II線断面図である。
図2(A)〜図2(C)は、本実施形態の差動型スパイラルインダクタの第2実施例について説明するための図である。図2(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図2(B)及び図2(C)は、それぞれ、図2(A)のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ20は、図1(A)〜図1(C)に示した差動型スパイラルインダクタ10の配線接続部162、164、166、168、172、174、176、178を、それぞれ配線接続部202、204、206、208、212、214、216、218に置き換えた構成であり、配線接続部202、204、206、208、212、214、216、218以外の構成は差動型スパイラルインダクタ10と同じであるため図1(A)〜図1(C)と同じ番号を付しており、その説明を省略する。
図3(A)〜図3(C)は、本実施形態の差動型スパイラルインダクタの第3実施例について説明するための図である。図3(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図3(B)及び図3(C)は、それぞれ、図3(A)のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ30は、図1(A)〜図1(C)に示した差動型スパイラルインダクタ10に対して、C点を外部と接続するためのセンタータップが設けられていない。C点を外部と接続せずに使用する場合にはセンタータップは不要であるため、そのような用途に用いられる差動型スパイラルインダクタ30には、図1(A)の配線パターン182、184、ビアホール180−1、180−2が設けられていない。
図4に、本実施の形態の集積回路装置の一例である通信コントローラのブロック図を示す。
図5に、本実施の形態の電子機器の一例である通信装置のブロック図を示す。
Claims (8)
- 第1の端子と、
対称線に対して前記第1の端子と線対称の位置にある第2の端子と、
前記第1の端子と前記第2の端子を電気的に接続する導電性配線と、
前記第1の端子から前記対称線上の所定の点に至る前記導電性配線の第1の配線経路と前記第2の端子から前記所定の点に至る前記導電性配線の第2の配線経路が前記対称線上でそれぞれ第1番目〜第N番目(N≧2)に交差する第1〜第Nの交差部と、を含み、
第2n−1(n≧1)の前記交差部及び第2nの前記交差部の一方は、
前記第1の配線経路の交差配線が第1の配線層に形成されるとともに前記第2の配線経路の交差配線が前記第1の配線層と異なる第2の配線層に形成され、
前記第2n−1の前記交差部及び前記第2nの前記交差部の他方は、
前記第2の配線経路の交差配線が前記第1の配線層に形成されるとともに前記第1の配線経路の交差配線が前記第2の配線層に形成され、
前記導電性配線は、
前記第1〜第Nの交差部以外の非交差部において前記対称線に対して線対称な形状の配線パターンが前記第1の配線層に形成され、前記非交差部において前記交差配線の各々の両端に接続される非交差配線の幅が異なり、前記第2の配線層に形成された前記交差配線の両端がホールを介して導電性部材により前記非交差配線と電気的に接続され、
前記第2n−1の前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数と、前記第2nの前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタ。 - 請求項1において、
前記ホールと、前記第2の配線層に形成された配線パターンと、を含み、前記第1〜第Nの前記交差部のいずれかにおいて前記第2の配線層に形成された前記交差配線の一端と前記非交差配線をそれぞれ接続する2N個の配線接続部を含み、
前記第1の配線経路の第m番目(m≧1)の前記配線接続部に含まれる前記ホールの数と前記第2の配線経路の第m番目の前記配線接続部に含まれる前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタ。 - 請求項2において、
前記2N個の配線接続部の各々は、
前記ホールが第1の方向及び第2の方向にアレイ状に配置され、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第2の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第1の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であることを特徴とする差動型スパイラルインダクタ。 - 請求項2又は3において、
前記第2の配線経路の前記第m番目の前記配線接続部は、
90°回転して配置した場合に、複数の前記ホールの相対的な配置が前記第1の配線経路の前記第m番目の前記配線接続部の複数の前記ホールの相対的な配置と一致するように形成されていることを特徴とする差動型スパイラルインダクタ。 - 請求項2乃至4のいずれかにおいて、
前記2N個の配線接続部の各々は、
前記第2の配線層に形成された前記配線パターンが、その第1の辺の長さが前記ホールを介して接続される前記非交差配線の幅と略同じである長方形状であることを特徴とする差動型スパイラルインダクタ。 - 請求項5において、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第2の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの第1の辺の長さと略同じであり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第1の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの前記第1の辺の長さと略同じであることを特徴とする差動型スパイラルインダクタ。 - 請求項1乃至6のいずれかに記載の差動型スパイラルインダクタを含むことを特徴とする集積回路装置。
- 請求項7に記載の集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167113A JP5163887B2 (ja) | 2008-06-26 | 2008-06-26 | 差動型スパイラルインダクタ、集積回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167113A JP5163887B2 (ja) | 2008-06-26 | 2008-06-26 | 差動型スパイラルインダクタ、集積回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010344A JP2010010344A (ja) | 2010-01-14 |
JP5163887B2 true JP5163887B2 (ja) | 2013-03-13 |
Family
ID=41590492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167113A Expired - Fee Related JP5163887B2 (ja) | 2008-06-26 | 2008-06-26 | 差動型スパイラルインダクタ、集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5163887B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5311000B2 (ja) * | 2008-06-26 | 2013-10-09 | セイコーエプソン株式会社 | 差動型スパイラルインダクタ、集積回路装置及び電子機器 |
JP5800691B2 (ja) * | 2011-11-25 | 2015-10-28 | ルネサスエレクトロニクス株式会社 | トランス |
CN103928446B (zh) * | 2014-04-30 | 2017-10-10 | 无锡中感微电子股份有限公司 | 低共模耦合效应的片上电感及其设计方法 |
KR102632366B1 (ko) * | 2016-09-01 | 2024-02-02 | 삼성전기주식회사 | 코일 부품 |
WO2019172283A1 (ja) * | 2018-03-09 | 2019-09-12 | 株式会社村田製作所 | 高周波回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140438A (ja) * | 1997-07-15 | 1999-02-12 | Fuji Electric Co Ltd | 平面型磁気素子 |
KR101005264B1 (ko) * | 2003-07-26 | 2011-01-04 | 삼성전자주식회사 | 대칭형 인덕터 소자 |
JP4802697B2 (ja) * | 2005-12-16 | 2011-10-26 | カシオ計算機株式会社 | 半導体装置 |
JP2008103602A (ja) * | 2006-10-20 | 2008-05-01 | Seiko Epson Corp | 電子基板、その製造方法および電子機器 |
-
2008
- 2008-06-26 JP JP2008167113A patent/JP5163887B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010344A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8369390B2 (en) | Multimode transceiver for use with multiple antennas and method for use therewith | |
JP3139327B2 (ja) | 高周波複合部品 | |
JP6593552B2 (ja) | 無線通信デバイス | |
JP5163887B2 (ja) | 差動型スパイラルインダクタ、集積回路装置及び電子機器 | |
JP5912808B2 (ja) | 半導体装置 | |
JPH10256826A (ja) | 同調型スロットアンテナ | |
US10290917B2 (en) | Planar balun transformer device | |
JP2004516700A (ja) | アンテナ装置 | |
US20090130990A1 (en) | Multimode transceiver for use with multiple antennas and method for use therewith | |
JP2000036702A (ja) | 無線端末 | |
RU2639600C2 (ru) | Схема настраиваемого индуктора, приемопередатчик, способ и компьютерная программа | |
US9245866B2 (en) | Antenna device and wireless apparatus | |
JP2004319550A (ja) | 半導体装置 | |
US20140340261A1 (en) | Dual band antenna | |
JP2009089300A (ja) | アンテナ装置及び無線通信装置 | |
TWI474611B (zh) | Cmos應用中使用微帶切換電路的方法和系統 | |
JP3608379B2 (ja) | 同調型スロットアンテナ | |
JP5311000B2 (ja) | 差動型スパイラルインダクタ、集積回路装置及び電子機器 | |
WO2003010820A1 (fr) | Circuit integre hybride analogique/numerique | |
JP2005333313A (ja) | 半導体集積回路 | |
Sharawi | Emerging MIMO antenna systems for future handheld devices: Possibilities and Challenges | |
JP2005079397A (ja) | 半導体装置 | |
JP4257855B2 (ja) | 高周波モジュール | |
JP2006148385A (ja) | 空中線共用器 | |
JP2001196855A (ja) | 電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |