JP5162531B2 - シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 - Google Patents
シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 Download PDFInfo
- Publication number
- JP5162531B2 JP5162531B2 JP2009155278A JP2009155278A JP5162531B2 JP 5162531 B2 JP5162531 B2 JP 5162531B2 JP 2009155278 A JP2009155278 A JP 2009155278A JP 2009155278 A JP2009155278 A JP 2009155278A JP 5162531 B2 JP5162531 B2 JP 5162531B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- parallel
- simulation
- block
- processes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/458—Synchronisation, e.g. post-wait, barriers, locks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Debugging And Monitoring (AREA)
Description
尚、上記動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。また各部の機能は、構成自体で機能が特定されるハードウェア資源、プログラムにより機能が特定されるハードウェア資源、又はそれらの組み合わせにより実現される。また、これら各部の機能は、各々が物理的に互いに独立したハードウェア資源で実現されるものに限定されない。
図1は、本発明の一実施形態であるシミュレーションシステム1の全体構成を示している。シミュレーションシステム1は、単一のプロセッサを備えるホストコンピュータ10と、複数のプロセッサを備えるクラスタコンピュータ20とを備えている。ホストコンピュータ10では、自動車制御システムなどの大規模な対象システムを表す対象モデルの作成と、そのモデルの応答をクラスタコンピュータ20において高速に演算するための並列演算用シミュレーションプログラム105の編集とを行う。クラスタコンピュータ20では、並列演算用シミュレーションプログラム105の実行により対象モデルの応答を演算する。
2.1ホストコンピュータ
図2はホストコンピュータ10のハードウェア構成を示すブロック図である。ストレージ113はハードディスクなどの不揮発性記憶媒体を備える。ストレージ113にはプロセッサ111で実行される各種のプログラムが格納される。主記憶装置であるメモリ112にはプロセッサ111で実行されるOS(Operating System)、MATLAB、Simulink、Real-Time Workshop、シミュレーション支援プログラムなどの各種のプログラムが一時的に記憶される。プロセッサ111はメモリ112に記憶されているプログラムを実行し、実行結果をメモリ112に格納する。表示部116はホストコンピュータ10およびクラスタコンピュータ20のGUI(Graphical User Interface)を構成する画面を表示するためのディスプレイ116aとその制御回路とを備える。GUIを構成する画面データはメモリ112のビデオメモリ領域に格納される。操作部115はホストコンピュータ10およびクラスタコンピュータ20を操作するための図1に示すキーボード115a、マウス115b等で構成される。通信部114はクラスタコンピュータ20との通信を制御する。メモリ112、ストレージ113、表示部116、操作部115および通信部114はバスなどの信号線によって接続されている。
図3はクラスタコンピュータ20のハードウェア構成を示すブロック図である。ストレージ27はハードディスクなどの不揮発性記憶媒体を備える。ストレージ27には第一プロセッサ21および第二プロセッサ23で実行される各種のプログラムが格納される。主記憶装置である第一メモリ22および第二メモリ24にはOS(Operating System)、並列演算用シミュレーションプログラムなどの各種のプログラムが一時的に記憶される。第一プロセッサ21および第二プロセッサ23が実行する並列演算用シミュレーションプログラムは共通であるが、第一プロセッサ21および第二プロセッサ23はそれぞれに割り当てられた命令を実行し、異なる実行結果を第一メモリ22および第二メモリ24に格納する。通信部28はホストコンピュータ10との通信を制御する。第一メモリ22、第二メモリ24、ストレージ27および通信部28はバスなどの信号線によって接続されている。クラスタコンピュータ20を通信ネットワークによってホストコンピュータ10と接続することにより、ホストコンピュータ10によるクラスタコンピュータ20の操作が可能になる。
図4はホストコンピュータ10で実行される逐次演算用シミュレーションプログラムの構成を示すブロック図である。逐次演算用シミュレーションプログラムは、アメリカ合衆国のMathWorks社が開発するMATLABプロダクトファミリーと、これに連動する拡張ツールとしてのシミュレーション支援プログラムとによって構成される。
図5は並列演算用シミュレーションプログラム105のソースコードを示すブロック図である。並列演算用シミュレーションプログラム105はC言語が記述された1つのテキストファイルとして取り扱われる。並列演算用シミュレーションプログラム105は、入力に応じた出力を返すための演算をプロセッサに実行させるための演算セクション1051と、演算セクション1051に対応したプロセスの内部データを更新するための更新セクション1052と、並列走行するプロセス間の通信を制御するための通信セクション1053とを含む。演算セクション1051は演算関数を用いて記述され、更新セクション1052は更新関数を用いて記述され、通信セクション1053はMPI関数を用いて記述される。このような並列演算用シミュレーションプログラム105は通信セクション1053などの並列演算を実行可能にする部分を除いた部分がRTW101によって生成され、プログラム編集部104によって通信セクション1053やプロセッサ指定コードが追加されることによって完成し、コンパイルされるとクラスタコンピュータ20において実行可能な1つの実行形式ファイルになる。プログラム編集部104によって追加される部分は図5において下線で示されている。プログラム編集部104によって追記される部分は、いずれのプロセッサによって走行するプロセスに対応するコードであるのかを示すプロセッサ指定コード"if(Rank==x)"の部分と、MPI(Message Passing Interface)を用いた通信セクション1053である。その他の部分はRTW101によって記述される。
図6は本発明のシミュレーション方法の一実施形態の全体の流れを示すシーケンスチャートである。はじめに、ホストコンピュータ10において、シミュレーションの対象システムを表すブロック線図型モデルである対象モデルを作成する(ステップS10)。このときユーザは対象モデルの応答をテストしながら対象モデルを作成することができる。対象モデルの作成環境はMATLAB100およびSimulink102によって提供される。本実施形態を説明するために対象モデルの一例を図7に、対象モデルの一部であるブロック30を構成しているサブシステムモデル30を図8に示す。図7、図8に示す対象モデル3はSimulink102によって提供されるGUI環境においてディスプレイ116aの特定領域に表示されるブロック線図型モデルである。対象モデル3およびサブシステムモデル30はブロックを特定領域にドラッグアンドドロップし、各ブロックを信号線で接続し、それぞれのブロックと信号線に属性を設定することによって作成される。本実施形態ではサブシステムモデル30を含む並列演算用モデルに対象モデル3を変換する例について説明する。
発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、クラスタコンピュータ20のプロセッサの個数は3個以上であってもよいし、クラスタコンピュータ20がシステム外部の通信回線で接続され互いに完全に独立した複数のコンピュータから構成されていても良い。またクラスタコンピュータ20が共有メモリ型の構成を備えていても良い。クラスタコンピュータ20が共有メモリ型の構成を備えている場合、通信セクション1053において全プロセッサ間の同期処理だけを実現すればよい。またクラスタコンピュータ20の操作のためにクラスタコンピュータ20にディスプレイ、マウス、キーボードなどを接続しても良い。また本発明はSimulink以外のモデリングツールに適用することもできる。さらにメモリブロック以外であっても、並列走行するプロセスの間で受け渡されるデータを同期させるために使用できるブロックであればどのようなブロックをダミーブロックとしてもよい。メモリブロック以外の、並列演算モデルで並列演算した場合の出力を、並列演算モデルで逐次演算した場合の出力と同一とするために使用されるブロックを使用してもよい。また、メモリブロック以外の入出力を一致させるブロックを使用してもよい。また、メモリブロック以外の、並列演算用モデルと対象モデルの入力が一致する場合に並列演算により求められる並列演算用モデルの出力と逐次演算で求められる対象モデルの出力を一致させるために使用できるブロックを使用してもよい。
Claims (26)
- ホストコンピューターにおいて、シミュレーションの対象システムを表現したブロック線図型モデルである対象モデルを、クラスタコンピュータにおいて並列して繰り返し走行する各1ステップ分の複数のプロセスに対応する複数のサブシステムモデルが接続された並列演算用モデルに変換するための操作インタフェースを生成し、
前記ホストコンピューターにおいて、前記操作インタフェースを介して前記対象モデルから前記並列演算用モデルへの変換が指示されると、並列走行する前記プロセスの間で受け渡されるデータを複数の前記プロセスにおいて同期させるダミーブロックを前記対象モデルに挿入し、
前記クラスタコンピュータにおいて並列走行する複数の前記プロセスを生成するための並列演算用シミュレーションプログラムを、少なくとも前記ダミーブロックが挿入された前記対象モデルである前記並列演算用モデルに基づいて編集する、
ことを含むシミュレーション支援方法。 - 前記ダミーブロックは、前記並列演算用モデルで並列演算した場合の出力を、前記並列演算用モデルで逐次演算した場合の出力と同一とするために使用されるブロックである、
請求項1に記載のシミュレーション支援方法。 - 前記ダミーブロックは、前記並列演算用モデルの入力が前記対象モデルへの入力と同一であった場合、並列演算によって得られた前記並列演算用モデルの出力を逐次演算によって得られた前記対象モデルの出力と同一にするために使用される、
請求項1に記載のシミュレーション支援方法。 - 前記ダミーブロックは、入力された値と同一の値を出力する、
請求項1に記載のシミュレーション支援方法。 - 前記ダミーブロックは、入力された値を記憶するメモリブロックであって、
前記メモリブロックに記憶された値は、該メモリブロックが属する前記サブシステムモデルに対応するプロセスで該メモリブロックが更新されるまで維持される、
請求項1に記載のシミュレーション支援方法。 - 前記操作インタフェースにおいてそれぞれの前記サブシステムモデルに対応するプロセッサをそれぞれの前記サブシステムモデルにおいて設定する操作を受け付ける、
請求項1に記載のシミュレーション支援方法。 - 前記対象モデルの応答を演算することにより、前記サブシステムモデルの入力の初期値を取得し、前記サブシステムモデルの入力の前記初期値を前記プロセスの入力の初期値となる前記ダミーブロックの初期値に設定する、
請求項1に記載のシミュレーション支援方法。 - 1ステップ毎に、並列走行する複数の前記プロセスのそれぞれの演算が全て終了してからそれぞれの前記プロセスの内部データを更新するまでの期間に、並列走行する複数の前記プロセスの間でデータを受け渡しするための第1コード群を前記並列演算用シミュレーションプログラムに編入する、
請求項1に記載のシミュレーション支援方法。 - 前記操作インタフェースを介して前記対象モデルから前記並列演算用モデルへの変換が指示されると、前記サブシステムモデルの区切りとなる信号線に、検索キーとなるコードに変換される属性を設定し、前記コードをキーとして前記サブシステムモデルの区切りとなる信号線に対応する第2コード群の位置を特定し、前記第2コード群から当該信号線に対応するデータの受け渡しを実行する前記プロセスの識別子を抽出し、並列走行する複数の前記プロセスの間でデータを受け渡しするための第1コード群に抽出した前記識別子を設定する、
請求項8に記載のシミュレーション支援方法。 - シミュレーションの対象システムを表すブロック線図型モデルである対象モデルを、クラスタコンピュータにおいて並列して繰り返し走行する各1ステップ分の複数のプロセスに対応する複数のサブシステムモデルが接続された並列演算用モデルに変換するための操作インタフェースと、
前記操作インタフェースを介して前記対象モデルから前記並列演算用モデルへの変換がモデリング支援部に指示されると、並列走行する前記プロセスの間で受け渡されるデータを複数の前記プロセスにおいて同期させるダミーブロックを前記対象モデルに挿入するモデリング支援部と、
前記クラスタコンピュータにおいて並列走行する複数の前記プロセスを生成するための並列演算用シミュレーションプログラムを、少なくとも前記ダミーブロックが挿入された前記対象モデルである前記並列演算用モデルに基づいて編集するプログラム編集部として、
コンピュータを機能させるシミュレーション支援プログラムを記憶した記憶媒体。 - 前記ダミーブロックは、並列演算モデルで並列演算した場合の出力を、並列演算モデルで逐次演算した場合の出力と同一とするために使用されるブロックである、
請求項10に記載の記憶媒体。 - 前記ダミーブロックは、前記並列演算用モデルの入力が対象モデルへの入力と同一であった場合、並列演算によって得られた前記並列演算用モデルの出力を逐次演算によって得られた前記対象モデルの出力と同一にするために使用される、
請求項10に記載の記憶媒体。 - 前記ダミーブロックは、入力された値と同一の値を出力する、
請求項10に記載の記憶媒体。 - 前記ダミーブロックは、入力された値を記憶するメモリブロックであって、
前記メモリブロックに記憶された値は、該メモリブロックが属する前記サブシステムモデルに対応するプロセスで該メモリブロックが更新されるまで維持される、
請求項10に記載の記憶媒体。 - シミュレーションの対象システムを表すブロック線図型モデルである対象モデルを、クラスタコンピュータにおいて並列して繰り返し走行する各1ステップ分の複数のプロセスに対応する複数のサブシステムモデルが接続された並列演算用モデルに変換するための操作インタフェースと、
前記操作インタフェースを介して前記対象モデルから前記並列演算用モデルへの変換が指示されると、並列走行する前記プロセスの間で受け渡されるデータを複数の前記プロセスにおいて同期させるダミーブロックを前記対象モデルに挿入するモデリング支援部と、
前記クラスタコンピュータにおいて並列走行する複数の前記プロセスを生成するための並列演算用シミュレーションプログラムを、少なくとも前記ダミーブロックが挿入された前記対象モデルである前記並列演算用モデルに基づいて編集するプログラム編集部、
とを備えるシミュレーション支援装置。 - 前記ダミーブロックは、前記並列演算用モデルで並列演算した場合の出力を、前記並列演算用モデルで逐次演算した場合の出力と同一とするために使用されるブロックである、
請求項15に記載のシミュレーション支援装置。 - 前記ダミーブロックは、前記並列演算用モデルの入力が対象モデルへの入力と同一であった場合、並列演算によって得られた前記並列演算用モデルの出力を逐次演算によって得られた前記対象モデルの出力と同一にするために使用される、
請求項15に記載のシミュレーション支援装置。 - 前記ダミーブロックは、入力された値と同一の値を出力する、
請求項15に記載のシミュレーション支援装置。 - 前記ダミーブロックは、入力された値を記憶するメモリブロックであって、
前記メモリブロックに記憶された値は、該メモリブロックが属するサブシステムモデルに対応するプロセスで該メモリブロックが更新されるまで維持される、
請求項15に記載のシミュレーション支援装置。 - 前記対象モデルの応答を演算するシミュレーション部と、
請求項15に記載のシミュレーション支援装置と、
を備えるシミュレーション装置。 - ホストコンピュータにおいて、シミュレーションの対象システムを表すブロック線図型モデルである対象モデルの応答を演算し、
前記ホストコンピュータにおいて、前記対象モデルを、クラスタコンピュータにおいて並列して繰り返し走行する各1ステップ分の複数のプロセスに対応する複数のサブシステムモデルが接続された並列演算用モデルに変換するための操作インタフェースを生成し、
前記ホストコンピュータにおいて、前記操作インタフェースを介して前記対象モデルから前記並列演算用モデルへの変換が指示されると、並列走行する前記プロセスの間で受け渡されるデータを複数の前記プロセスにおいて同期させるダミーブロックを前記対象モデルに挿入し、前記クラスタコンピュータにおいて並列走行する複数の前記プロセスを生成するための並列演算用シミュレーションプログラムを、少なくとも前記ダミーブロックが挿入された前記対象モデルである前記並列演算用モデルに基づいて編集し、
前記クラスタコンピュータにおいて、前記並列演算用シミュレーションプログラムを実行することにより前記並列演算用モデルの応答を演算する、
ことを含むシミュレーション方法。 - 前記ダミーブロックは、並列演算用モデルで並列演算した場合の出力を、前記並列演算用モデルで逐次演算した場合の出力と同一とするために使用されるブロックである、
請求項21に記載のシミュレーション方法。 - 前記ダミーブロックは、前記並列演算用モデルの入力が対象モデルへの入力と同一であった場合、並列演算によって得られた前記並列演算用モデルの出力を逐次演算によって得られた前記対象モデルの出力と同一にするために使用される、
請求項21に記載のシミュレーション方法。 - 前記ダミーブロックは、入力された値と同一の値を出力する、
請求項21に記載のシミュレーション方法。 - 前記ダミーブロックは、入力された値を記憶するメモリブロックであって、
前記メモリブロックに記憶された値は、該メモリブロックが属するサブシステムモデルに対応するプロセスで該メモリブロックが更新されるまで維持される、
請求項21に記載のシミュレーション方法。 - ホストコンピューターにおいて、シミュレーションの対象システムを表現したブロック線図型モデルである対象モデルを、並列走行する複数のプロセッサにそれぞれ対応した複数のサブシステムモデルが接続された並列演算用モデルに変換するためのユーザインタフェースを生成し、
前記ホストコンピューターにおいて、前記ユーザインタフェースにおける前記並列演算用モデルへの変換に係る所定動作に応答して、前記複数のサブシステムモデルにそれぞれ対応するプロセッサを特定する情報と前記並列して走行する複数のプロセッサ間でのデータの受け渡しをするための通信セクションとが編入された並列演算用シミュレーションプログラムを生成する、
ことを含むシミュレーション支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009155278A JP5162531B2 (ja) | 2008-06-30 | 2009-06-30 | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170027 | 2008-06-30 | ||
JP2008170027 | 2008-06-30 | ||
JP2009155278A JP5162531B2 (ja) | 2008-06-30 | 2009-06-30 | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010033567A JP2010033567A (ja) | 2010-02-12 |
JP2010033567A5 JP2010033567A5 (ja) | 2011-08-18 |
JP5162531B2 true JP5162531B2 (ja) | 2013-03-13 |
Family
ID=41448493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009155278A Expired - Fee Related JP5162531B2 (ja) | 2008-06-30 | 2009-06-30 | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8694293B2 (ja) |
JP (1) | JP5162531B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6378128B2 (ja) * | 2015-04-28 | 2018-08-22 | ルネサスエレクトロニクス株式会社 | 性能検証装置、システム、方法、およびコンピュータに当該方法を実行させるためのプログラム |
JP6600280B2 (ja) * | 2016-06-28 | 2019-10-30 | トヨタテクニカルディベロップメント株式会社 | シミュレーション装置、シミュレーション方法、シミュレーションプログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6324495B1 (en) * | 1992-01-21 | 2001-11-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronous parallel system for emulation and discrete event simulation |
TW421761B (en) * | 1994-04-12 | 2001-02-11 | Yokogawa Electric Corp | Verification support system |
US6862563B1 (en) * | 1998-10-14 | 2005-03-01 | Arc International | Method and apparatus for managing the configuration and functionality of a semiconductor design |
CN100520720C (zh) * | 2000-06-19 | 2009-07-29 | P·C·克劳斯及合伙人公司 | 分布式仿真 |
JP2003228496A (ja) | 2002-02-05 | 2003-08-15 | Fujitsu Ltd | 制御プログラム開発支援装置 |
JP2005222420A (ja) | 2004-02-06 | 2005-08-18 | Toyota Motor Corp | 分散処理支援プログラム |
EP1815330A4 (en) * | 2004-10-20 | 2011-11-09 | Cadence Design Systems Inc | METHOD FOR MODEL COMPILATION |
JP4717492B2 (ja) * | 2005-04-12 | 2011-07-06 | 富士通株式会社 | マルチコアモデルシミュレータ |
JP2006350549A (ja) * | 2005-06-14 | 2006-12-28 | Hitachi Ltd | 統合シミュレーションシステム |
JP4667206B2 (ja) | 2005-10-31 | 2011-04-06 | 富士通セミコンダクター株式会社 | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 |
JP4681513B2 (ja) | 2006-06-30 | 2011-05-11 | トヨタテクニカルディベロップメント株式会社 | リアルタイム並列分散シミュレーションシステム |
US8799871B2 (en) * | 2007-01-08 | 2014-08-05 | The Mathworks, Inc. | Computation of elementwise expression in parallel |
-
2009
- 2009-06-29 US US12/458,021 patent/US8694293B2/en not_active Expired - Fee Related
- 2009-06-30 JP JP2009155278A patent/JP5162531B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090326908A1 (en) | 2009-12-31 |
US8694293B2 (en) | 2014-04-08 |
JP2010033567A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10261760B1 (en) | Systems and methods for tracing performance information from hardware realizations to models | |
JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US20050261884A1 (en) | Unified modeling language (UML) design method | |
EP1855194B1 (en) | Synchronization of a graphical program and a robot program | |
US10586003B1 (en) | Circuit design using high level synthesis and linked hardware description language libraries | |
KR20220148913A (ko) | 초기 단계 회로 설계에서 기계 학습 기반 메트릭 예측 | |
CN109032577B (zh) | 一种数据仿真方法 | |
JPH10187789A (ja) | ハードウェア/ソフトウェア協調シミュレーション装置、ハードウェア/ソフトウェア協調シミュレーション方法及びハードウェア/ソフトウェア協調シミュレーションプログラムを記録した機械読み取り可能な記録媒体 | |
JP5298967B2 (ja) | 検証支援プログラム、情報処理装置および検証支援方法 | |
CN113268227A (zh) | 一种零代码可视化的软件开发平台及开发方法 | |
Tokunaga et al. | IDF-Autoware: Integrated development framework for ROS-based self-driving systems using MATLAB/Simulink | |
JP5162531B2 (ja) | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 | |
Ebeid et al. | HDL code generation from UML/MARTE sequence diagrams for verification and synthesis | |
JP2010033192A (ja) | 情報処理装置装置、及びその制御方法、コンピュータプログラム、記憶媒体 | |
US20070250803A1 (en) | High-level synthesis method and high-level synthesis system | |
CN115292774A (zh) | 一种多模数据融合的联合仿真控制方法 | |
KR20200041489A (ko) | 이산 사건 명세와 모의 개체 아웃소싱 기반의 반도체 공정 모델링 및 시뮬레이션 시스템 및 방법 | |
JP5147801B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム | |
JP2014215768A (ja) | 性能評価用トランザクション生成プログラム及び性能評価用トランザクション生成装置 | |
JP6157166B2 (ja) | 部品生成システムおよび方法ならびにプログラム | |
US20190012418A1 (en) | Simulation program, method, and device | |
CN114911731B (zh) | 复杂体系的模型化接口设计方法、电子设备及存储介质 | |
CN114418523A (zh) | 结合rpa和ai的流程处理方法及装置 | |
JP5693668B2 (ja) | 情報処理装置装置、及びその制御方法、コンピュータプログラム、記憶媒体 | |
JP2982418B2 (ja) | 機能シミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5162531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |