JP5159355B2 - Laser power supply - Google Patents
Laser power supply Download PDFInfo
- Publication number
- JP5159355B2 JP5159355B2 JP2008030226A JP2008030226A JP5159355B2 JP 5159355 B2 JP5159355 B2 JP 5159355B2 JP 2008030226 A JP2008030226 A JP 2008030226A JP 2008030226 A JP2008030226 A JP 2008030226A JP 5159355 B2 JP5159355 B2 JP 5159355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- inverter unit
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 28
- 238000001514 detection method Methods 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 230000005284 excitation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000003079 width control Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000008033 biological extinction Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Lasers (AREA)
- Inverter Devices (AREA)
Description
本発明は、レーザ発振器用の電源装置に関するものである。 The present invention relates to a power supply device for a laser oscillator.
従来のレーザ電源装置は、例えば、商用三相交流を直流に変換する整流回路と、この整流回路により整流された直流を昇圧・パワーコントロールする昇圧コンバータ部と、この昇圧コンバータ部により昇圧・パワーコントロールされた直流を高周波に変換するインバータ部と、放電負荷に電力を効率よく注入しかつ昇圧するためのマッチング部からなっており、昇圧コンバータ部のスイッチング素子をオン／オフ駆動させることによるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）により、昇圧コンバータ部の出力電圧を変えて電力を調整し、レーザ出力電力（以下、レーザ出力と記す。）を制御している（例えば、特許文献１参照）。 A conventional laser power supply device includes, for example, a rectifier circuit that converts commercial three-phase alternating current into direct current, a boost converter section that boosts and power-controls the direct current rectified by the rectifier circuit, and boost and power control by the boost converter section. The inverter unit that converts the generated direct current into a high frequency and the matching unit that efficiently injects electric power into the discharge load and boosts the voltage, and PWM (Pulse) by driving the switching element of the boost converter unit on / off. The power is adjusted by changing the output voltage of the step-up converter unit by width modulation (pulse width modulation), and laser output power (hereinafter referred to as laser output) is controlled (see, for example, Patent Document 1).
また、別の従来のレーザ電源装置では、例えば商用交流を整流して得られた直流電源から所定電圧の直流がインバータ部へ供給され、ここでキャリア信号とパルスパターン発生器からの制御信号によって、キャリア周波数と同一の交流がパルスパターン信号のパルスの時間幅に対応して出力され、このオン／オフの時間の比を変えることによるＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ：パルス密度制御）により電力を調整し、レーザ出力を制御している。この時、インバータ部のキャリア信号とレーザパルスのパターン信号は同期がとられ、パルスパターンのパルスの時間幅をキャリアの周期の整数倍とし、同期したパルスパターン信号によってインバータ部の出力電圧が正負対称となるように制御されている（例えば、特許文献２参照）。 In another conventional laser power supply device, for example, a direct current of a predetermined voltage is supplied to the inverter unit from a direct current power source obtained by rectifying commercial alternating current, where a carrier signal and a control signal from a pulse pattern generator The same alternating current as the carrier frequency is output corresponding to the pulse width of the pulse pattern signal, and the power is adjusted by PDM (Pulse Density Modulation) by changing the ratio of the on / off time, The laser output is controlled. At this time, the carrier signal of the inverter unit and the pattern signal of the laser pulse are synchronized, the pulse pattern pulse time width is an integral multiple of the carrier period, and the output voltage of the inverter unit is symmetric with the synchronized pulse pattern signal. (For example, refer to Patent Document 2).
上記特許文献１の構成では、インバータ部の前段に設けた昇圧コンバータ部の出力電圧を制御することで、レーザ出力の調整を行っている。レーザ出力を下げるために昇圧コンバータ部の出力電圧を下げると、放電の点灯維持のための十分な高電圧が放電部に印加されず、また放電電流自身も低下するため、放電が不安定になり、放電の立ち消えやちらつきが発生し、レーザ出力が低下する問題があった。 In the configuration of Patent Document 1, the laser output is adjusted by controlling the output voltage of the boost converter provided in the previous stage of the inverter. If the output voltage of the boost converter is lowered to reduce the laser output, a sufficiently high voltage for maintaining the lighting of the discharge is not applied to the discharge part, and the discharge current itself also decreases, resulting in unstable discharge. There was a problem that the discharge of the discharge disappeared and the flickering occurred and the laser output decreased.
また、上記特許文献２の構成では、低出力時にインバータ電圧やインバータ電流を下げる必要が無くなるので放電は安定する。しかしながらインバータ部の正負で常にオン時間が同一になるため、インダクタンス成分をもつ負荷に対しては、停止状態から駆動状態に移行する際に、最初にオンする側のスイッチング素子に電流が偏り、電流増大による素子損失の増大や冷却装置の大型化、および直流電流成分によるトランスの偏磁の問題が生じていた。
In the configuration of
よって本発明は上記のような素子損失の増大およびトランス偏磁等の問題を解決し、装置を小型化するとともに、安定した放電点灯によって安定したレーザ出力を得るためのレーザ電源装置を提供することを目的としている。 Accordingly, the present invention provides a laser power supply apparatus that solves the problems such as increase in element loss and transformer bias magnetism as described above, downsizes the apparatus, and obtains stable laser output by stable discharge lighting. It is an object.
本発明に係るレーザ電源装置は、インバータ部のスイッチング素子をオン／オフ動作するためのゲート信号を生成するゲート制御回路において、インバータ部の駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子へのゲート信号の最初のパルス幅が、インバータ部の駆動周期の半周期よりも小さくなるようにしている。 A laser power supply apparatus according to the present invention includes a gate control circuit that generates a gate signal for turning on / off a switching element of an inverter unit, and at least one switching element on a side that is turned on first every drive period of the inverter unit The first pulse width of the gate signal is set to be smaller than a half cycle of the drive cycle of the inverter unit.
本発明によれば、正負対称なインバータ出力電流を得ることができるので、素子損失の増大やトランスの偏磁を防止し、装置の小型化が可能となる。また、レーザ出力が低出力時であっても、インバータ出力電圧・出力電流のピークを高い値で動作できるので、放電の立ち消えやちらつきの発生によるレーザ出力低下の問題が無くなり、常に安定したレーザ出力を得ることができる。 According to the present invention, a positive and negative symmetrical output current of the inverter can be obtained, so that an increase in element loss and a magnetic bias of the transformer can be prevented, and the apparatus can be downsized. In addition, even when the laser output is low, the inverter output voltage and output current peaks can be operated at high values, eliminating the problem of laser output drop due to discharge extinction and flickering, and stable laser output. Can be obtained.
実施の形態１．
本発明の実施の形態１について図面を参照して説明する。図１は本発明の実施の形態１におけるレーザ電源装置を示す構成図である。負荷として誘電体電極を有し、誘電体電極間で放電を発生するガスレーザ発振器に接続されている。
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a laser power supply apparatus according to Embodiment 1 of the present invention. It has a dielectric electrode as a load, and is connected to a gas laser oscillator that generates a discharge between the dielectric electrodes.
図１において、商用電源１の交流電圧はコンバータ部２で直流に整流平滑され、インバータ部３に入力される。インバータ部３では、ゲート制御回路６より出力されるゲート信号ｇ１、ｇ２、ｇ３およびｇ４により、スイッチング回路３１、３２、３３及び３４がオン／オフ駆動し、直流電圧が方形波交流電圧に変換される。インバータ部３の出力電圧（以下、インバータ出力電圧と記す。）は、インダクタンスを有した高周波トランス部４により放電に必要な数ｋＶの電圧まで昇圧されて出力される。高周波トランス部４より出力された高周波高圧電力は、負荷として接続されたガスレーザ発振器の静電容量Ｃを有した誘電体電極５１、５２の間に印加され、誘電体電極５１、５２間で放電５５が発生し、レーザ発振が行われる。
In FIG. 1, the AC voltage of the commercial power source 1 is rectified and smoothed to DC by the
ゲート制御回路６は、パルス信号発生回路６１、パルス幅制御回路６２、基本信号発生回路６３、ゲート信号生成回路６４により構成されている。ゲート制御回路６は、インバータ電流検出回路２０の出力信号、放電電流検出回路３０の出力信号及び外部のＮＣ装置７からの指令信号に基づき、ゲート信号ｇ１、ｇ２、ｇ３およびｇ４を生成している。 The gate control circuit 6 includes a pulse signal generation circuit 61, a pulse width control circuit 62, a basic signal generation circuit 63, and a gate signal generation circuit 64. The gate control circuit 6 generates gate signals g 1 , g 2 , g 3 and g 4 based on the output signal of the inverter current detection circuit 20, the output signal of the discharge current detection circuit 30 and the command signal from the external NC device 7. Is generated.
次に、インバータ部３の構成について詳細に説明する。図２は本発明の実施の形態１におけるインバータ部３を示す構成図である。以下の各実施の形態において、図中、図１と同一符号は、同一又は相当の構成を示す。
Next, the configuration of the
インバータ部３を構成するスイッチング回路３１、３２、３３、３４は、スイッチング素子３１１、３２１、３３１、３４１と、これにそれぞれ直列に接続されたショットキーバリアダイオード３１２、３２２、３３２、３４２と、これに並列で逆向きに接続された還流ダイオード３１３、３２３、３３３、３４３により構成されている。ショットキーバリアダイオード３１２、３２２、３３２、３４２は、インバータ電流が還流する動作の時に、電流がＭＯＳＦＥＴ内部の寄生ダイオードを通ることを防ぐためのものである。また還流ダイオード３１３、３２３、３３３、３４３は、還流電流をバイパスする経路を形成している。
The
ただし、スイッチング素子３１１、３２１、３３１、３４１の内部に構成される寄生ダイオードの特性が良い場合には、ショットキーバリアダイオード３１２、３２２、３３２、３４２と還流ダイオード３１３、３２３、３３３、３４３は必ずしも必要ではなく、ショットキーバリアダイオード３１２、３２２、３３２、３４２や還流ダイオード３１３、３２３、３３３、３４３がない構成としてもよい。
However, when the characteristics of the parasitic diodes configured in the
一般に、レーザ電源装置に用いられるインバータ部３の駆動周波数は数１００ｋＨｚ以上であるため、スイッチング素子３１１、３２１、３３１、３４１には高周波スイッチングに適したＭＯＳＦＥＴ（電界効果トランジスタ）を使用するのが望ましい。本実施の形態１におけるレーザ電源装置は、インバータ部３がオン／オフ駆動する駆動期間とインバータ部３が停止する停止期間の時間比によってレーザ出力を制御しており、高出力時、低出力時のいずれの場合にも、インバータ部３の駆動期間におけるインバータ部３の駆動波形（インバータ出力電圧）はＤｕｔｙが高い状態で一定であることを特徴としている。
In general, since the drive frequency of the
また、本実施の形態１では、後述するように高周波トランス部４のインダクタンスＬと誘電体電極５１、５２のＣが直列共振するような周波数条件でインバータ部３を動作させるため、インバータ部３のスイッチング損失は低減され、インバータ部３での損失は通電損失が支配的となる。
In the first embodiment, as described later, since the
よって、従来のＳｉ（シリコン）のＭＯＳＦＥＴよりもオン抵抗の小さいＳｉＣ（炭化珪素）のＭＯＳＦＥＴをスイッチング素子として利用すれば、通電損失も低減されるため、本発明の目的の一つである低損失化と回路の小型化をより一層実現することが可能となる。また還流ダイオード３１３、３２３、３３３、３４３にＳｉＣのショットキーバリアダイオードを用いれば、通電時のオン電圧がＭＯＳＦＥＴ内部の寄生ダイオードよりも低いため、直列に接続されたショットキーバリアダイオード３１２、３２２、３３２、３４２を取り付ける必要が全く無くなり、より回路の小型化を図ることができる。
Therefore, if a SiC (silicon carbide) MOSFET having a smaller on-resistance than a conventional Si (silicon) MOSFET is used as a switching element, the conduction loss is also reduced. Therefore, the low loss is one of the objects of the present invention. And further downsizing of the circuit can be realized. Further, if SiC Schottky barrier diodes are used for the
次に本実施の形態１におけるレーザ電源装置の制御方法および動作について説明する。図３は本発明の実施の形態１におけるパルス信号発生回路６１を示すブロック図であり、図４は本発明の実施の形態１におけるゲート制御回路６が生成する信号波形の説明図である。図４（ａ）はインバータ部３の制御周期を固定し、インバータ部３の駆動期間を可変とする場合、図４（ｂ）はインバータ部３の駆動期間を固定し、インバータ部３の制御周期を可変とする場合の説明図である。以下では、図４（ａ）に示すインバータ部３の制御周期を固定した場合、即ち、パルス信号の周期（周波数）を固定した場合の制御方法について詳細に説明する。
Next, a control method and operation of the laser power supply apparatus according to the first embodiment will be described. FIG. 3 is a block diagram showing the pulse signal generation circuit 61 according to the first embodiment of the present invention, and FIG. 4 is an explanatory diagram of signal waveforms generated by the gate control circuit 6 according to the first embodiment of the present invention. 4A fixes the control period of the
放電電流検出回路３０は誘電体電極５１、５２に流れる放電電流（即ち、レーザ出力電流）を検出し、その放電電流の平均値を出力する。パルス信号発生回路６１はインバータ部３の駆動期間と停止期間の時間比を制御するための同期パルス信号を生成する回路である。同期パルス信号は、放電電流検出回路３０の出力信号（放電電流の平均値）と外部のＮＣ装置７からの指令信号とにより定まるＤｕｔｙをもつパルス信号を、基本信号発生回路６３より出力されるインバータの基本信号に同期させた信号である。
The discharge current detection circuit 30 detects a discharge current (that is, laser output current) flowing through the
パルス信号発生回路６１は、誤差増幅回路６１１、信号ＯＮ／ＯＦＦ回路６１２およびパルス生成回路６１３から構成されている。誤差増幅回路６１１は、外部のＮＣ装置７からの指令信号と放電電流検出回路３０の出力信号の誤差を増幅した誤差増幅信号を出力する。信号ＯＮ／ＯＦＦ回路６１２では、誤差増幅回路６１１が出力する誤差増幅信号に基づき、予め定められた周波数のパルス信号のＤｕｔｙを決定する。 The pulse signal generation circuit 61 includes an error amplification circuit 611, a signal ON / OFF circuit 612, and a pulse generation circuit 613. The error amplification circuit 611 outputs an error amplification signal obtained by amplifying the error between the command signal from the external NC device 7 and the output signal of the discharge current detection circuit 30. The signal ON / OFF circuit 612 determines the duty of a pulse signal having a predetermined frequency based on the error amplification signal output from the error amplification circuit 611.
信号ＯＮ／ＯＦＦ回路６１２は、内部に発振回路を有するものでも良いが、基本信号発生回路６３の出力信号（即ち、基本信号）を分周する回路を有するものであっても良い。信号ＯＮ／ＯＦＦ回路６１２は、発振回路（もしくは基本信号の分周回路）の出力信号のＤｕｔｙを調整してパルス信号を生成する。ＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも大きい場合には、信号ＯＮ／ＯＦＦ回路６１２ではＤｕｔｙが大きくなるようにパルス信号を生成し、逆にＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも小さい場合にはＤｕｔｙが小さくなるようにパルス信号を生成する。 The signal ON / OFF circuit 612 may include an oscillation circuit inside, or may include a circuit that divides the output signal (that is, the basic signal) of the basic signal generation circuit 63. The signal ON / OFF circuit 612 generates a pulse signal by adjusting the duty of the output signal of the oscillation circuit (or basic signal frequency dividing circuit). When the command signal of the NC device 7 is larger than the output signal of the discharge current detection circuit 30, the signal ON / OFF circuit 612 generates a pulse signal so as to increase the duty, and conversely, the command signal of the NC device 7 is When the output signal is smaller than the output signal of the discharge current detection circuit 30, a pulse signal is generated so that the duty becomes small.
信号ＯＮ／ＯＦＦ回路６１２から出力されるパルス信号は、パルス生成回路６１３に入力され、基本信号発生回路６３から出力される基本信号との同期がとられ、同期パルス信号として出力される。なお、基本信号の分周回路の出力信号をもとにパルス信号を生成した場合は、パルス信号は基本信号と同期しているため、パルス信号と同期パルス信号とは同一の信号となり、同期回路は不要である。 The pulse signal output from the signal ON / OFF circuit 612 is input to the pulse generation circuit 613, synchronized with the basic signal output from the basic signal generation circuit 63, and output as a synchronization pulse signal. In addition, when the pulse signal is generated based on the output signal of the basic signal divider circuit, the pulse signal is synchronized with the basic signal, so the pulse signal and the synchronous pulse signal are the same signal. Is unnecessary.
基本信号発生回路６３より出力される基本信号はインバータ部３の駆動周波数であり、同期パルス信号は基本信号の周期に対して整数倍の周期を持った信号である。例えば、図４（ａ）では、同期パルス信号の周期が基本信号の周期の７倍（即ち、同期パルス信号の周波数がインバータ部３の駆動周波数の１／７倍）の場合を例にしている。
The basic signal output from the basic signal generating circuit 63 is the drive frequency of the
同期パルス信号は、パルス信号と同じ一定の周期でＨｉｇｈ（以下、Ｈと記す）／Ｌｏｗ（以下、Ｌと記す）を繰返しており、Ｄｕｔｙは可変である。同期パルス信号がＨのとき（より正確には後述する制御同期パルス信号がＨのとき）、インバータ部３がオン／オフ駆動する駆動期間となり、同期パルス信号がＬのとき（より正確には後述する制御同期パルス信号がＬのとき）、インバータ部３が停止状態となる停止期間となる。
The synchronous pulse signal repeats High (hereinafter referred to as H) / Low (hereinafter referred to as L) at the same constant cycle as the pulse signal, and the duty is variable. When the synchronization pulse signal is H (more precisely, when a control synchronization pulse signal to be described later is H), it is a drive period during which the
ここで、パルス信号の周期（インバータ部３の制御周期）をレーザ光の応答時定数により決定する。一般に放電空間に電力を注入してからのレーザ光の出力応答は数１００μｓｅｃ程度の時間が掛かる。よって信号ＯＮ／ＯＦＦ回路６１２で定めるパルス信号の周期は、レーザ光の応答時定数よりも短く、かつレーザ出力制御に必要なインバータ部３のオン／オフ駆動回数を得ることが出来るような値に設定するのが望ましい。そこで、パルス信号の周波数（同期パルス信号の周波数と同等）を、数１００ｋＨｚで動作するインバータ部３の駆動周波数よりも低い周波数、例えば数１０ｋＨｚに設定する。
Here, the period of the pulse signal (control period of the inverter unit 3) is determined by the response time constant of the laser beam. Generally, the output response of laser light after power is injected into the discharge space takes about several hundreds of microseconds. Therefore, the cycle of the pulse signal determined by the signal ON / OFF circuit 612 is shorter than the response time constant of the laser beam, and is set to a value that can obtain the number of on / off drive times of the
また、上述のようにパルス信号の周波数（周期）を設定しても、ＮＣ装置７の指令信号が小さい場合は、パルス信号のＤｕｔｙが小さくなり、パルス信号のパルス幅が基本信号の周期（即ち、インバータ部３の駆動周期）の１周期以下になると、インバータ部３がオン／オフ駆動しない状態が生じてしまう。このようにインバータ部３が出力しない状態が生じると、放電が持続せず、レーザ光の出力が不安定となる。よってレーザの最低出力時にも、パルス信号のパルス幅はインバータ部３が少なくとも１回以上オン／オフ駆動するような値に設定すること、即ち、パルス信号のパルス幅を基本信号の１周期よりも大きくなるよう設定することが好ましい。
Even if the frequency (cycle) of the pulse signal is set as described above, if the command signal of the NC device 7 is small, the duty of the pulse signal is small, and the pulse width of the pulse signal is the period of the basic signal (ie, If the period is equal to or less than one cycle of the
このようにパルス信号の周波数やパルス幅を設定することで、インバータ部３は間欠動作しているにも関わらずレーザ出力は見かけ上ほぼ一定値となり、レーザ出力を単位時間（制御周期）あたりのインバータ部３の駆動回数によって連続的に制御可能となる。
By setting the frequency and pulse width of the pulse signal in this way, the laser output apparently becomes a substantially constant value even though the
図４（ａ）を用いて、インバータ部３の制御周期を固定して駆動期間を制御する方法、即ち、パルス信号の周波数を固定してパルス信号のＤｕｔｙを制御する方法について詳細に説明したが、これとは異なる方法を用いてレーザ出力を制御することもできる。図４（ｂ）に示すように、制御周期内で少なくとも１回以上インバータ部３がオン／オフ駆動するようにパルス信号のパルス幅を設定しておき、ＮＣ装置７の指令信号と放電電流検出回路３０の出力信号との誤差に応じて、パルス信号の周波数（周期）を変化させても良い。
Although the method of controlling the drive period by fixing the control period of the
ＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも大きい場合には、パルス信号の周期を小さく（パルス信号の周波数を高く）し、逆にＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも小さい場合にはパルス信号の周期を大きく（パルス信号の周波数を低く）する。なお、パルス信号の周期はレーザの応答時定数よりも小さくなるように制御する。 When the command signal of the NC device 7 is larger than the output signal of the discharge current detection circuit 30, the pulse signal cycle is decreased (the frequency of the pulse signal is increased), and conversely, the command signal of the NC device 7 detects the discharge current. When the output signal is smaller than the output signal of the circuit 30, the period of the pulse signal is increased (the frequency of the pulse signal is decreased). The period of the pulse signal is controlled to be smaller than the response time constant of the laser.
このようにパルス信号の周波数やパルス幅を設定することで、インバータ部３は間欠動作しているにも関わらずレーザ出力は見かけ上ほぼ一定値となり、レーザ出力を制御周期に対する駆動期間の時間比（同期パルス信号のＤｕｔｙに相当）によって連続的に制御可能となる。
By setting the frequency and pulse width of the pulse signal in this manner, the laser output apparently becomes a substantially constant value even though the
図５は本実施の形態１におけるインバータ部３の負荷側の等価回路を示す図である。図５（ａ）は高周波トランス部４にインダクタンスＬｐを外付けしない場合、図５（ｂ）は高周波トランス部４にインダクタンスＬｐを外付けする場合を示している。図５（ａ）に示すように、高周波トランス部４は、等価的に負荷に対して直列に接続された漏れインダクタンスＬと並列に接続された励磁インダクタンスＬｍによって表される。これらのインダクタンスは、高周波トランス部４の内部で生成されるものであるが、場合によっては図５（ｂ）に示すように負荷とのマッチング調整のために、高周波トランス部４に並列にインダクタンスＬｐを外付けする場合もある。
FIG. 5 is a diagram showing an equivalent circuit on the load side of the
特に、静電容量Ｃを有した誘電体電極５１、５２間に高電圧を印加して電極間の空間で放電を発生させてレーザ出力を取り出すレーザ電源装置においては、放電が点灯している時と、放電が点灯していない時でインバータ電流の流れ方が大きく異なる。これは、放電が点灯している時には誘電体電極５１、５２間の空間は直流抵抗成分として働くが、放電が点灯していない時には、誘電体電極５１、５２間の空間はキャパシタンスとして働くためである。放電が点灯していない時は、空間のキャパシタンスが誘電体電極５１、５２と直列に接続された回路と等価になり、これにより回路のインピーダンス及び共振周波数が変化し、これらで決定されるピークや周波数の電流が流れるためである。空間のキャパシタンスは誘電体電極５１、５２の静電容量Ｃよりも小さく、放電負荷５はこの空間のキャパシタンスが誘電体電極５１、５２に直列に挿入された回路と等価となるので、通常、放電が点灯していない時の放電負荷５全体の静電容量は放電が点灯している時よりも小さくなる。このため、放電負荷５全体の静電容量と高周波トランス部４の漏れインダクタンスＬで決まる共振周波数は、放電が点灯していない時の方が放電が点灯している時よりも高くなる。
In particular, in a laser power supply apparatus that applies a high voltage between the
図６は本発明の実施の形態１における放電が点灯していない時のインバータ部３の出力を説明する波形図である。図６（ａ）は高周波トランス部４にインダクタンスＬｐを外付けしない場合、図６（ｂ）は高周波トランス部４にインダクタンスＬｐを外付けした場合を示している。
FIG. 6 is a waveform diagram for explaining the output of the
放電が点灯していない時のインバータ部３の出力電流（以下、インバータ出力電流と記す。）は、インバータ出力電圧に対して非同期な波形となる。インバータ出力電圧に対してインバータ出力電流は非同期であるため、インバータ出力電流がインバータ出力電圧に対して進み位相となる状態（図６（ａ）の破線丸印）が必ず発生する。インバータ出力電流が進み位相となる場合、還流ダイオードにリカバリー電流が流れ、還流ダイオードが異常発熱あるいは故障に至ってしまう。
The output current of the
放電が点灯していない時にインバータ部３にリカバリー電流が流れる状態を避けるために、図５（ｂ）に示すように高周波トランス部４に対して並列にインダクタンスＬｐを外付けすることが有効である。この場合、インバータ出力電流Ｉ１は、インダクタンスＬｐに流れる電流Ｉ２とトランスの１次側に流れる電流（以下、トランス１次側電流と記す。）Ｉ３との和で表せる。図６（ｂ）において、実線はインバータ出力電流Ｉ１を、破線はインダクタンスＬｐに流れる電流Ｉ２を、一点鎖線はトランス１次側電流Ｉ３をそれぞれ示している。高周波トランス部４にインダクタンスＬｐを外付けした場合は、インダクタンスＬｐに流れる三角波状の電流Ｉ２とトランス１次側電流Ｉ３の和がインバータ出力電流Ｉ１として流れるため、インバータ出力電流Ｉ１は常にインバータ出力電圧に対して遅れ位相となり、還流ダイオードでのリカバリー電流は発生しなくなる。これにより放電が点灯していないときに還流ダイオードでの異常発熱あるいは故障を防ぐことが可能となる。このように、高周波トランス部４に対して並列にインダクタンスＬｐを取り付けることにより、より低損失で安定した回路を構成することが可能であり、以下ではインダクタンスＬｐを外付けすることを前提として説明する。
In order to avoid a state in which a recovery current flows through the
図７は本発明の実施の形態１における放電が点灯している時のインバータ部３の出力を説明する波形図である。図７（ａ）は、ゲート信号のパルス幅が一定の場合の波形図であり、図７（ｂ）は、先にオンする側のスイッチング素子のゲート信号において最初のパルス幅が小さくなるように制御した場合の波形図である。図７中、インバータ出力電圧及びインバータ出力電流のプラスの向きは、図２における出力電圧が矢印の向きがプラス（高電位）の場合、および出力電流が矢印の向きに流れる場合を意味している。
FIG. 7 is a waveform diagram for explaining the output of the
また、図７における破線Ｉ２は、等価的にトランスと並列に接続されたインダクタンスＬｐに流れる電流の波形であり、一点鎖線Ｉ３はトランス１次側電流を示している。また図７における実線Ｉ１はインバータ出力電流を示しており、Ｉ１＝Ｉ２＋Ｉ３となる。よってインバータ出力電流は、トランス１次側電流にインダクタンスＬｐに流れる電流分だけ増加した波形となっている。 Further, a broken line I2 in FIG. 7 is a waveform of a current flowing through an inductance Lp equivalently connected in parallel with the transformer, and a one-dot chain line I3 indicates a transformer primary side current. Further, the solid line I1 in FIG. 7 indicates the inverter output current, and I1 = I2 + I3. Therefore, the inverter output current has a waveform that is increased by the current flowing through the inductance Lp in the transformer primary current.
ここでインダクタンスＬｐに流れる電流Ｉ２は、インバータ出力電圧Ｖ、インバータ部３の駆動周波数ｆｓｏとすると、Ｉ２＝Ｖ／（２×ｆｓｏ×Ｌｐ）で決まるピーク電流を持つ三角波状の電流であり、インダクタンスＬｐの値が小さい場合には、Ｉ２の値は大きくなる。なお、実際には並列に接続された励磁インダクタンスＬｍにも同様に三角波状の電流が流れるが、インダクタンスＬｐに流れる電流Ｉ２と比較して小さいため、説明を省略する。
Here, the current I2 flowing through the inductance Lp is a triangular wave current having a peak current determined by I2 = V / (2 × fso × Lp) when the inverter output voltage V and the drive frequency fso of the
図７（ａ）は、ゲート信号ｇ１、ｇ２、ｇ３、ｇ４のパルス幅を一定にした場合のインバータ部３の出力を示している。インバータ部３では、スイッチング回路３１と３２の組とスイッチング回路３３と３４の組を交互にオン／オフして、直流電圧を交流電圧に変換している。並列に接続されたインダクタンスＬｐは、電磁エネルギーの蓄積と放電を繰返す。ゲート信号のパルス幅が一定の場合は、先にオンする側のスイッチング回路の組に流れる電流の方向（例えば、スイッチング回路３１と３２の組が先にオンする場合は、正の方向）にインダクタンスＬｐには電磁エネルギーが蓄積され、スイッチング回路３３と３４の組がオンしても蓄積した電磁エネルギーを放電するため同じ方向に電流が流れてしまい、インダクタンスＬｐに流れる電流Ｉ２の方向は正の方向に偏ってしまう。この電流Ｉ２の影響で、インバータ出力電流Ｉ１も正の方向に偏ってしまい、インバータ部３において先にオンする側のスイッチング回路の組に流れる電流が増大する。
FIG. 7A shows the output of the
このように正負非対称なインバータ出力電流が流れる場合には、回路設計上、大電流に対して十分にマージンを持った設計が必要となり、スイッチング回路３１、３２、３３、３４を構成する素子が大容量化するか、もしくは冷却フィンを大型化する必要がある。さらにはこのような正負非対称なインバータ出力電流を高周波トランス部４に加えると、トランスに直流分の電流が流れてトランスが飽和し、正常な動作が得られなくなる上、トランスのインピーダンス低下による過電流によりインバータ部３が破損することがある。
When a positive and negative asymmetrical inverter output current flows in this way, the circuit design requires a design with a sufficient margin for a large current, and the elements constituting the switching
このようなインバータ出力電流の正負の非対称性を改善するため、本実施の形態では、後述するように最初に動作する側のスイッチング回路のゲート信号において、駆動期間毎の最初のパルス幅がインバータ部３の駆動周期よりも小さくなるように制御している。この制御により、図７（ｂ）に示すようにインダクタンスＬｐに流れる電流Ｉ２を正負対称とすることができ、インバータ出力電流の正負の非対称性を改善することができる。即ち、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）への直流電流分をオフセットし、インバータ出力電流が正負対称に流れるようにしている。 In order to improve the positive / negative asymmetry of the inverter output current, in the present embodiment, as described later, in the gate signal of the switching circuit that operates first, the first pulse width for each drive period is the inverter section. Control is performed so as to be smaller than the driving cycle of 3. By this control, as shown in FIG. 7B, the current I2 flowing through the inductance Lp can be made symmetric with respect to the positive and negative, and the positive and negative asymmetry of the inverter output current can be improved. That is, the DC current to the inductance Lp (and the excitation inductance Lm) connected in parallel is offset so that the inverter output current flows in a positive and negative symmetry.
ゲート制御回路６におけるゲート信号の制御方法について説明する。パルス信号発生回路６１において生成した同期パルス信号は二分岐されて、一方はゲート信号生成回路６４に入力され、もう一方は同期パルス信号のパルス幅を制御するパルス幅制御回路６２に入力される。パルス幅制御回路６２は、同期パルス信号を制御して制御同期パルス信号を生成する。ゲート信号生成回路６４は、パルス信号発生回路６１より出力される同期パルス信号と、パルス幅制御回路６２より出力される制御同期パルス信号が入力され、インバータ部３のスイッチング素子をオン／オフ駆動するためのゲート信号ｇ１、ｇ２、ｇ３、ｇ４を生成する。
A method for controlling the gate signal in the gate control circuit 6 will be described. The synchronization pulse signal generated in the pulse signal generation circuit 61 is branched into two, one input to the gate signal generation circuit 64 and the other input to the pulse width control circuit 62 that controls the pulse width of the synchronization pulse signal. The pulse width control circuit 62 controls the synchronization pulse signal to generate a control synchronization pulse signal. The gate signal generation circuit 64 receives the synchronization pulse signal output from the pulse signal generation circuit 61 and the control synchronization pulse signal output from the pulse width control circuit 62, and drives the switching element of the
図８に本発明の実施の形態１におけるゲート制御回路６の動作を説明する波形図を示す。パルス幅制御回路６２では、インバータ電流検出回路２０により検出されたインバータ出力電流の正負の偏差に応じて、同期パルス信号のパルス幅を調整して制御同期パルス信号を生成する。インバータ出力電流の正負の偏差は、例えば、正の方向のピーク値に対する負の方向のピーク値の比率により決定する。また、正負それぞれのピーク値のかわりに、正負それぞれの平均値や中央値などを用いて決定しても良い。 FIG. 8 is a waveform diagram for explaining the operation of the gate control circuit 6 according to the first embodiment of the present invention. The pulse width control circuit 62 generates a control synchronization pulse signal by adjusting the pulse width of the synchronization pulse signal according to the positive / negative deviation of the inverter output current detected by the inverter current detection circuit 20. The positive / negative deviation of the inverter output current is determined by the ratio of the peak value in the negative direction to the peak value in the positive direction, for example. Further, instead of the positive and negative peak values, the positive and negative average values and median values may be used.
制御同期パルス信号は、同期パルス信号のパルス幅を小さくしたものである。例えば、図８に示すように、同期パルス信号の立ち下りはそのままで、立ち上がりを後方に遅延させて制御同期パルス信号を生成する。インバータ電流検出回路２０により検出されたインバータ出力電流の正負の偏差が大きいときほど、同期パルス信号の立ち上がりを後方に遅延させる量（以下、立ち上がり遅延量と記す。）が大きくなるように制御同期パルス信号を生成し、インバータ出力電流の正負の偏差が小さいときほど、立ち上がり遅延量が小さくなるように制御同期パルス信号を生成する。なお、後述するように、先にオンする側のゲート信号は基本信号と制御同期パルス信号とのアンド信号であるため、立ち上がり遅延量が基本信号の半周期以上となった場合は、先にオンする側のゲート信号において最初のパルスが消滅してしまう。この状態を避けるため、制御同期パルス信号を生成の際に、立ち上がり遅延量は予め定めたリミッタ値（例えば、基本信号の半周期）以下となるように制限しておくと良い。 The control synchronization pulse signal is obtained by reducing the pulse width of the synchronization pulse signal. For example, as shown in FIG. 8, the control synchronization pulse signal is generated by delaying the rise backward while maintaining the fall of the synchronization pulse signal. As the positive / negative deviation of the inverter output current detected by the inverter current detection circuit 20 is larger, the control synchronization pulse is set so that the amount by which the rising edge of the synchronizing pulse signal is delayed backward (hereinafter referred to as the rising delay amount) increases. A signal is generated, and the control synchronization pulse signal is generated so that the rising delay amount becomes smaller as the positive / negative deviation of the inverter output current is smaller. As will be described later, since the gate signal to be turned on first is an AND signal of the basic signal and the control synchronization pulse signal, when the rising delay amount becomes equal to or more than a half cycle of the basic signal, the gate signal is turned on first. The first pulse disappears in the gate signal on the other side. In order to avoid this state, it is preferable to limit the rising delay amount to be equal to or less than a predetermined limiter value (for example, a half cycle of the basic signal) when generating the control synchronization pulse signal.
但し、インバータ部３の負荷側インダクタンスの値があまり変化せず、インバータ出力電流の正負の偏差がほぼ一定である場合は、遅延量を予め定めた固定値としても良い。この場合は、インバータ出力電流の正負の偏差を検出する必要がないため、インバータ電流検出回路２０は不要となる。
However, when the load-side inductance value of the
図９は本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。例えば、図９（ａ）に示すように、最初にオンする側のスイッチング素子３１１、３２１に対するゲート信号（ｇ１、ｇ２）は、制御同期パルス信号と基本信号とのアンド信号とし、半周期遅れてオンする側のスイッチング素子３３１、３４１のゲート信号（ｇ３、ｇ４）は、同期パルス信号と基本信号を反転させた信号とのアンド信号とする。
FIG. 9 is a configuration diagram showing the gate signal generation circuit 64 according to the first embodiment of the present invention. For example, as shown in FIG. 9A, the gate signals (g 1 , g 2 ) for the switching
このように生成したゲート信号をインバータ部３に入力することにより、最初にオンする側のスイッチング素子を駆動する最初のパルスのみ通電時間が短くなるため、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）に流れる電流が正負で対称となり、結果的にインバータ出力電流が正負対称となる。このようにインバータ出力電流が正負で対称となることにより、インバータ部３の各スイッチング回路３１、３２、３３、３４に均等に電流が流れることとなり、スイッチング回路３１、３２、３３、３４で発生する損失が均等化され、回路の大型化や冷却フィンの大型化を避けることができる。また正負対称なインバータ出力電流を高周波トランス部４に加えられるので、高周波トランス部４のトランスの飽和や過電流によるインバータ部３の破損も防ぐことが出来る。
By inputting the gate signal generated in this way to the
図９（ａ）では、ゲート信号生成回路６４において、同期パルス信号を用いてゲート信号ｇ３、ｇ４を生成したが、ゲート信号生成回路６４を図９（ｂ）に示す構成としても良い。この場合は、ゲート信号ｇ３、ｇ４は制御同期パルス信号と基本信号を反転させた信号とのアンド信号となっており、パルス信号発生回路６１からゲート信号生成回路６４への同期パルス信号は不要となる。 In FIG. 9A, the gate signal generation circuit 64 generates the gate signals g 3 and g 4 using the synchronization pulse signal, but the gate signal generation circuit 64 may be configured as shown in FIG. 9B. In this case, the gate signals g 3 and g 4 are AND signals of the control synchronization pulse signal and a signal obtained by inverting the basic signal, and the synchronization pulse signal from the pulse signal generation circuit 61 to the gate signal generation circuit 64 is It becomes unnecessary.
なお、基本信号と同期パルス信号あるいは制御同期パルス信号とのアンドをとる場合においては、信号が切り替わるタイミングで短パルスの信号が発生してしまう場合がある。例えば、図８において制御同期パルス信号と基本信号とのアンドをとりゲート信号ｇ1、ｇ2を生成する場合、制御同期パルス信号のわずかなずれによって、ゲート信号ｇ1、ｇ2の最後に短パルスの信号が発生する場合がある。このような状態を回避するために、ゲート信号生成回路６４を図１０に示すように構成しても良い。図１０は本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。図１０（ａ）は図９（ａ）に対応する構成図であり、図１０（ｂ）は図９（ｂ）に対応する構成図である。 In addition, when taking the AND of the basic signal and the synchronization pulse signal or the control synchronization pulse signal, a short pulse signal may be generated at the timing when the signal is switched. For example, when the gate signals g 1 and g 2 are generated by taking the AND of the control synchronization pulse signal and the basic signal in FIG. 8, the gate signals g 1 and g 2 are short at the end due to a slight deviation of the control synchronization pulse signal. A pulse signal may be generated. In order to avoid such a state, the gate signal generation circuit 64 may be configured as shown in FIG. FIG. 10 is a configuration diagram showing the gate signal generation circuit 64 according to the first embodiment of the present invention. FIG. 10A is a configuration diagram corresponding to FIG. 9A, and FIG. 10B is a configuration diagram corresponding to FIG. 9B.
図１０に示すように、ゲート信号ｇ1、ｇ2を生成するためのアンド回路の前に基本信号を遅延させる遅延回路等を設けてやればよい。このようにすれば、ゲート信号ｇ1、ｇ2の最後に短パルスの信号が発生することはなく、制御周期におけるインバータ出力電圧の正負のパルス数は同数となり、インバータ部３のスイッチング損失の増加や、高周波トランス部４におけるトランスの偏励磁等の問題が発生しない。
As shown in FIG. 10, a delay circuit or the like for delaying the basic signal may be provided before the AND circuit for generating the gate signals g 1 and g 2 . In this way, a short pulse signal is not generated at the end of the gate signals g 1 and g 2 , and the number of positive and negative pulses of the inverter output voltage in the control period is the same, and the switching loss of the
ゲート信号生成回路６４により生成されたゲート信号ｇ１、ｇ２、ｇ３及びｇ４は、スイッチング回路３１、３２、３３及び３４のスイッチング素子３１１、３２１、３３１及び３４１を駆動して、直流電圧を方形波交流電圧に変換し、この方形波交流電圧が高周波トランス部４に入力される。なお、ゲート信号生成回路６４から出力されるゲート信号は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）のように、パルス毎にパルス幅を制御するものではなく、ＮＣ装置７からの指令信号に応じて、インバータ部３を間欠的あるいは連続的に駆動するための信号である。インバータ部３を間欠的に駆動するとは、制御周期において駆動期間と停止期間とを交互に繰返すことであり、インバータ部３を連続的に駆動するとは、制御周期において停止期間が無い場合のことである。
The gate signals g 1 , g 2 , g 3, and g 4 generated by the gate signal generation circuit 64 drive the switching
なお、高周波トランス部４のインダクタンスＬと誘電体電極５１、５２の静電容量Ｃとの直列共振周波数ｆｒ（＝１／２π√ＬＣ）がインバータ部３の駆動周波数ｆｓｏに対して同等か、やや小さくなるように、高周波トランス部４のインダクタンスＬを設定する。もしくは、高周波トランス部４のインダクタンスＬと誘電体電極５１、５２の静電容量Ｃとの直列共振周波数ｆｒ（＝１／２π√ＬＣ）と同等か、少し高い周波数となるように、基本信号発生回路６３において生成する基本信号の周波数（即ち、インバータ部３の駆動周波数ｆｓｏ）を設定する。
Note that the series resonance frequency fr (= 1 / 2π√LC) of the inductance L of the high-
このような設定とすると、インバータ出力電流が小さい条件でスイッチングしてもインバータ出力電流がインバータ出力電圧に対して遅れ位相となるため、還流ダイオードにリカバリー電流が流れることはない。従って、スイッチングの際のインバータ出力電流を小さくできるので、インバータ部３のスイッチング素子におけるスイッチング損失も小さくなる。これにより、スイッチング回路での損失が小さくなり、回路を小型化できる。
With such a setting, even if switching is performed under a condition where the inverter output current is small, the inverter output current is in a lagging phase with respect to the inverter output voltage, so that no recovery current flows through the return diode. Therefore, since the inverter output current at the time of switching can be reduced, the switching loss in the switching element of the
本発明の実施の形態１によれば、正負対称なインバータ出力電流を高周波トランス部４に加えるので、高周波トランス部４のトランスの偏磁を防止し、トランスの飽和や過電流によるインバータ部３の破損も防止できるという効果がある。また、インバータ出力電流が正負で対称となるので、インバータ部３の各スイッチング回路に均等に電流が流れてスイッチング損失が均等化され、回路の大型化や冷却フィンの大型化を避けることができるという効果がある。
According to the first embodiment of the present invention, positive and negative symmetrical output currents of the inverter are applied to the high-
また、本発明の実施の形態１によれば、レーザ出力が低出力時であっても、インバータ出力電圧・出力電流のピークを高い値で動作できるので、放電の立ち消えやちらつきの発生によるレーザ出力低下の問題が無くなり、常に安定したレーザ出力を得ることができるという効果がある。 Further, according to the first embodiment of the present invention, even when the laser output is low, the peak of the inverter output voltage / output current can be operated at a high value, so that the laser output due to discharge extinction or flickering occurs. The problem of reduction is eliminated, and there is an effect that a stable laser output can always be obtained.
さらに、本発明の実施の形態１によれば、インバータ出力電流が小さい条件でインバータ部３をスイッチングしてもリカバリー電流が流れることはなく、インバータ出力電流を小さくできるため、スイッチング損失も小さくなり、回路を小型化できるという効果がある。
Furthermore, according to Embodiment 1 of the present invention, the recovery current does not flow even if the
実施の形態２．
実施の形態１では、対角に配置されたスイッチング素子３１１と３２１、３３１と３４１に同一のゲート信号を入力していたが、下段のスイッチング素子３２１と３４１のみ同期パルス信号もしくは制御同期パルス信号により制限されたゲート信号を入力し、上段のスイッチング素子３１１と３３１には基本信号を入力する回路としても良い。実施の形態２は、ゲート信号生成回路６４以外については、実施の形態１と同様であるため、以下ではゲート制御回路６の動作及びゲート信号生成回路６４の構成について説明する。
In the first embodiment, the same gate signal is input to the switching
図１１は本発明の実施の形態２におけるゲート制御回路６の動作を説明する波形図である。図１１に示すように、下段のスイッチング素子３２１と３４１に入力するゲート信号ｇ２、ｇ４は、実施の形態１と同様に制御して生成し、上段のスイッチング素子３１１と３３１に入力するゲート信号ｇ１、ｇ３は、基本信号をもとに生成する。ゲート信号ｇ１は基本信号であり、ゲート信号ｇ３は基本信号を反転させた信号である。この場合も下段のスイッチング素子３２１、３４１がゲート信号ｇ２、ｇ４により間欠的に駆動されるので、インバータ出力電圧が間欠的になるとともに、最初にオンする側のスイッチング素子を駆動する最初のパルスのみ通電時間が短くなるため、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）に流れる電流が正負で対称となり、結果的にインバータ出力電流が正負対称となる。
FIG. 11 is a waveform diagram for explaining the operation of the gate control circuit 6 according to the second embodiment of the present invention. As shown in FIG. 11, the gate signals g 2 and g 4 input to the
図１２及び図１３は本発明の実施の形態２におけるゲート信号生成回路６４を示す構成図である。例えば、図１２（ａ）に示すように、最初にオンする側で、かつ上段のスイッチング素子３１１に対しては基本信号をゲート信号ｇ１として入力し、半周期遅れてオンする側で、かつ上段のスイッチング素子３３１に対しては基本信号を反転させた信号をゲート信号ｇ３として入力する構成とする。また、最初にオンする側で、かつ下段のスイッチング素子３２１に対しては制御同期パルス信号と基本信号とのアンド信号をゲート信号ｇ２として入力し、半周期遅れてオンする側で、かつ下段のスイッチング素子３４１に対しては同期パルス信号と基本信号を反転させた信号とのアンド信号をゲート信号ｇ４として入力する構成とする。また、図１２（ｂ）に示すように制御同期パルス信号と基本信号を反転させた信号とのアンド信号をゲート信号ｇ４とすれば、パルス信号発生回路６１からゲート信号生成回路６４への同期パルス信号は不要となる。
12 and 13 are configuration diagrams showing the gate signal generation circuit 64 according to the second embodiment of the present invention. For example, as shown in FIG. 12 (a), the side is first turned on, and enter the basic signal as the gate signal g 1 for
実施の形態１において説明したように、基本信号と同期パルス信号あるいは制御同期パルス信号とのアンドをとる場合においては、信号が切り替わるタイミングで短パルスの信号が発生してしまう場合がある。そこで、実施の形態２においても、ゲート信号生成回路６４を図１３に示すように構成しても良い。図１３（ａ）は図１２（ａ）に対応する構成図であり、図１３（ｂ）は図１２（ｂ）に対応する構成図である。 As described in the first embodiment, in the case of ANDing the basic signal and the synchronization pulse signal or the control synchronization pulse signal, a short pulse signal may be generated at the timing when the signal is switched. Therefore, also in the second embodiment, the gate signal generation circuit 64 may be configured as shown in FIG. FIG. 13A is a configuration diagram corresponding to FIG. 12A, and FIG. 13B is a configuration diagram corresponding to FIG.
図１３に示すように、ゲート信号ｇ2を生成するためのアンド回路の前に基本信号を遅延させる遅延回路等を設けてやれば、短パルスの発生を防止することができ、インバータ部３のスイッチング損失の増加や、高周波トランス部４におけるトランスの偏励磁等の問題が発生しない。
As shown in FIG. 13, if a delay circuit or the like for delaying the basic signal is provided before the AND circuit for generating the gate signal g 2 , the generation of a short pulse can be prevented. Problems such as an increase in switching loss and partial excitation of the transformer in the high-
本発明の実施の形態２によれば、上段のスイッチング素子３１１、３３１を連続的に動作させているので、インバータ部３が停止する停止期間において、電流がインバータ部３の上段で還流動作し、高周波トランス部４のインダクタンスとインバータ部３のスイッチング回路に含まれる浮遊容量とで発生する共振振動が無くなり、より安定した動作となるという効果がある。
According to the second embodiment of the present invention, since the
２ コンバータ部
３ インバータ部
３１１、３２１、３３１、３４１ スイッチング素子
４ 高周波トランス部
５１、５２ 誘電体電極
６ ゲート制御回路
ｇ１、ｇ２、ｇ３、ｇ４ ゲート信号
2
Claims (5)
オン／オフ駆動を交互に行うスイッチング素子により、前記コンバータ部が出力する直流電圧を交流電圧に変換するインバータ部と、
前記インバータ部で得られた交流電圧を昇圧する高周波トランス部と、
前記スイッチング素子をオン／オフ駆動するためのゲート信号を生成するゲート制御回路とを備え、
前記インバータ部の前記スイッチング素子がオン／オフ駆動する駆動期間と前記インバータ部が停止する停止期間との時間比によりレーザ出力電力を調整するレーザ電源装置において、
前記ゲート制御回路は、前記インバータ部の前記駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子に対して、前記駆動期間毎の最初のパルス幅が前記インバータ部の駆動周期の半周期よりも小さいゲート信号を供給するとともに、インバータ出力電流の正負の偏差に応じて、ゲート信号における前記駆動期間毎の最初のパルス幅を調整する
ことを特徴とするレーザ電源装置。 A converter unit that rectifies AC voltage and converts it into DC voltage;
An inverter unit that converts a DC voltage output from the converter unit into an AC voltage by a switching element that alternately performs on / off driving;
A high-frequency transformer that boosts the AC voltage obtained by the inverter;
A gate control circuit for generating a gate signal for driving the switching element on / off,
In a laser power supply apparatus that adjusts laser output power according to a time ratio between a driving period in which the switching element of the inverter unit is turned on / off and a stop period in which the inverter unit is stopped,
The gate control circuit is configured such that an initial pulse width for each driving period is greater than a half cycle of the driving period of the inverter unit for at least one switching element that is turned on first for each driving period of the inverter unit. A laser power supply device characterized by supplying a smaller gate signal and adjusting an initial pulse width of each drive period in the gate signal in accordance with a positive / negative deviation of the inverter output current .
オン／オフ駆動を交互に行うスイッチング素子により、前記コンバータ部が出力する直流電圧を交流電圧に変換するインバータ部と、
前記インバータ部で得られた交流電圧を昇圧する高周波トランス部と、
前記スイッチング素子をオン／オフ駆動するためのゲート信号を生成するゲート制御回路とを備え、
前記インバータ部の前記スイッチング素子がオン／オフ駆動する駆動期間と前記インバータ部が停止する停止期間との時間比によりレーザ出力電力を調整するレーザ電源装置において、
前記ゲート制御回路は、レーザ出力電流と外部からの指令信号とから定まるパルス幅を有する同期パルス信号よりもパルス幅が小さい制御同期パルス信号を生成し、前記インバータ部の駆動周波数と同一の周波数である基本信号および前記制御同期パルス信号により、前記駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子に対するゲート信号を生成するとともに、前記駆動期間毎の最初のパルス幅が前記インバータ部の駆動周期の半周期よりも小さいゲート信号を前記スイッチング素子に対して生成する
ことを特徴とするレーザ電源装置。 A converter unit that rectifies AC voltage and converts it into DC voltage;
An inverter unit that converts a DC voltage output from the converter unit into an AC voltage by a switching element that alternately performs on / off driving;
A high-frequency transformer that boosts the AC voltage obtained by the inverter;
A gate control circuit for generating a gate signal for driving the switching element on / off,
In a laser power supply apparatus that adjusts laser output power according to a time ratio between a driving period in which the switching element of the inverter unit is turned on / off and a stop period in which the inverter unit is stopped,
The gate control circuit generates a control synchronization pulse signal having a pulse width smaller than a synchronization pulse signal having a pulse width determined from a laser output current and an external command signal, and has the same frequency as the drive frequency of the inverter unit. A gate signal for at least one switching element that is turned on first in each drive period is generated by a basic signal and the control synchronization pulse signal, and the first pulse width in each drive period is the drive of the inverter unit A laser power supply device , wherein a gate signal smaller than a half cycle is generated for the switching element .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008030226A JP5159355B2 (en) | 2008-02-12 | 2008-02-12 | Laser power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008030226A JP5159355B2 (en) | 2008-02-12 | 2008-02-12 | Laser power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009194954A JP2009194954A (en) | 2009-08-27 |
| JP5159355B2 true JP5159355B2 (en) | 2013-03-06 |
Family
ID=41076475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008030226A Active JP5159355B2 (en) | 2008-02-12 | 2008-02-12 | Laser power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5159355B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11070026B2 (en) | 2019-07-19 | 2021-07-20 | Analog Devices International Unlimited Company | High current nanosecond laser driver circuit with wide pulse-width adjustment range |
| US11075502B2 (en) | 2019-08-29 | 2021-07-27 | Analog Devices, Inc. | Laser diode driver circuit techniques |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5525917B2 (en) | 2010-05-27 | 2014-06-18 | ローム株式会社 | Electronic circuit |
| WO2012046534A1 (en) * | 2010-10-06 | 2012-04-12 | 三菱電機株式会社 | Power supply device |
| JP2015115399A (en) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | Laser power supply device and method for controlling laser power supply device |
| JP5865422B2 (en) * | 2014-04-14 | 2016-02-17 | ローム株式会社 | Electronic circuit |
| JP6355496B2 (en) * | 2014-09-17 | 2018-07-11 | 住友重機械工業株式会社 | Laser processing apparatus and pulse laser beam output method |
| JP6213485B2 (en) * | 2014-11-28 | 2017-10-18 | トヨタ自動車株式会社 | Power transmission equipment |
| JP6443029B2 (en) * | 2014-12-16 | 2018-12-26 | 富士電機株式会社 | Semiconductor device and semiconductor package |
| WO2016151775A1 (en) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | Inverter device and method for controlling inverter device |
| CN106253686B (en) * | 2016-08-24 | 2018-07-03 | 华中科技大学 | A kind of excitation power supply for being used to inhibit laser pulse overshoot phenomenon |
| WO2020041656A1 (en) * | 2018-08-24 | 2020-02-27 | Robert Bosch Gmbh | Laser cutter and safe power system therefor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2712334B2 (en) * | 1988-07-27 | 1998-02-10 | 松下電器産業株式会社 | AC power supply |
| JP3064022B2 (en) * | 1991-02-06 | 2000-07-12 | 株式会社アマダ | Laser power supply |
| JP2785242B2 (en) * | 1991-08-20 | 1998-08-13 | ミヤチテクノス株式会社 | Laser power supply |
| JPH11214775A (en) * | 1998-01-26 | 1999-08-06 | Toshiba Corp | Power supply device |
| ATE492839T1 (en) * | 2002-08-19 | 2011-01-15 | Merstech Inc | PULSE POWER SUPPLY FOR REGENERATION OF MAGNETIC ENERGY |
-
2008
- 2008-02-12 JP JP2008030226A patent/JP5159355B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11070026B2 (en) | 2019-07-19 | 2021-07-20 | Analog Devices International Unlimited Company | High current nanosecond laser driver circuit with wide pulse-width adjustment range |
| US11075502B2 (en) | 2019-08-29 | 2021-07-27 | Analog Devices, Inc. | Laser diode driver circuit techniques |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009194954A (en) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5159355B2 (en) | Laser power supply | |
| US7692936B2 (en) | Medium frequency power generator | |
| CN108475992B (en) | Control circuit and method for controlling a resonant converter and power inverter | |
| WO2016139745A1 (en) | Power converter | |
| JP4253341B2 (en) | Discharge lamp lighting control device | |
| US20060138973A1 (en) | Switching power supply device and method of controlling the switching device | |
| TW201005461A (en) | Voltage regulator and control method thereof | |
| JP5550648B2 (en) | High frequency power supply | |
| US7012381B2 (en) | DC—DC converter and device for operation of a high pressure discharge lamp using the converter | |
| JP4231412B2 (en) | Electronic circuit and method of operating high pressure lamp | |
| KR100887102B1 (en) | Dual mode clock generator | |
| US10361619B2 (en) | Realizing ZVS and ZCS in a CCM boost converter with BCM control with a single switch | |
| JP4434204B2 (en) | Power supply | |
| JP4181292B2 (en) | Power converter | |
| US7078868B2 (en) | DC—DC converter and device for operation of a high pressure discharge lamp using said converter | |
| JP2017028878A (en) | Power conversion device | |
| KR20090077165A (en) | Device for controlling high voltage having capacitive load property | |
| US8053999B2 (en) | HID ballast | |
| US20110187280A1 (en) | Primary drive synchronous high-speed switching rectifying circuit for llc half-bridge power converter for driving led | |
| KR100814462B1 (en) | Switching mode power supply for plasma display panel using single transformer | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| JP2012099353A (en) | Lighting device of discharge lamp and lighting control method thereof | |
| JP2005039877A (en) | Dc-dc converter and high-pressure discharge lamp lighting device using the same | |
| JP2012048985A (en) | Lighting device and lighting fixture using the same | |
| JP2017192282A (en) | Power source device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5159355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |