JP5158147B2 - Memsデバイスおよびその製造方法 - Google Patents
Memsデバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP5158147B2 JP5158147B2 JP2010171709A JP2010171709A JP5158147B2 JP 5158147 B2 JP5158147 B2 JP 5158147B2 JP 2010171709 A JP2010171709 A JP 2010171709A JP 2010171709 A JP2010171709 A JP 2010171709A JP 5158147 B2 JP5158147 B2 JP 5158147B2
- Authority
- JP
- Japan
- Prior art keywords
- fixed electrode
- forming
- film
- movable electrode
- mems device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
しかも、上記の構成のMEMSデバイスは、固定電極の配線積層部に覆われた部分の少なくとも一部がシリサイド化されている。即ち、可動電極をリリースする際に、リリースエッチング液が触れない部分がシリサイド化されている。これにより、シリサイド用金属としてどのような金属を適用しても、固定電極のシリサイド部分が、例えばフッ化水素系のリリースエッチング液によって溶解されることなく、固定電極の低抵抗化を図ることができる。シリサイド化されたシリコンは、例えばリンイオンなどの不純物のイオン打ち込みのみを施した場合に比して、比抵抗を約100分の1にすることも可能であり、抵抗値の大幅な軽減を図ることができる。
したがって、上記構成のMEMSデバイスによれば、MEMSデバイスの回路全体の抵抗値を大幅に軽減することができ、MEMSデバイス動作時の挿入損失や通過特性を改善できるので、高周波デバイスなどに適用可能な優れた動作特性を有するMEMSデバイスを提供することができる。
このとき、シリサイド化に用いるシリサイド用金属が、タングステン(W)、またはモリブデン(Mo)であることが望ましい。
このとき、シリサイド用金属としてタングステンまたはモリブデンを用いる構成とすれば、タングステンまたはモリブデンによりシリサイド化されたシリサイド部分は、例えばフッ化水素系のリリースエッチング液に特に溶解しにくい。したがって、MEMSデバイスを製造する過程において可動電極をリリースする際に、リリースエッチング液に触れる部分の構造体を安定してシリサイド化することができるので、より抵抗値が低減されたMEMSデバイスを安定して製造することができる。
また、可動電極をリリースするときに、リリースエッチング液が触れない部分がシリサイド化されているので、シリサイド用金属としてどのような金属を適用しても、固定電極がリリースエッチング液により溶解されることがない。これにより、シリサイド部分が溶解して固定電極の抵抗値が上昇したり、固定電極の機械的強度が低下したりするのを防止できる。したがって、シリサイド化された固定電極を安定して形成することができ、MEMSデバイスの回路全体の抵抗値の大幅な軽減が可能になるので、優れた動作特性を有するMEMSデバイスを製造することができる。
また、本発明では、シリサイド化に用いるシリサイド用金属に、タングステン(W)、またはモリブデン(Mo)を用いることが望ましい。
このとき、シリサイド用金属としてタングステンまたはモリブデンを用いる構成とすれば、タングステンとモリブデンは、フッ化水素系のリリースエッチング液に特に溶解しにくい。したがって、可動電極をリリースする工程において、リリースエッチング液に触れる部分の構造体を安定してシリサイド化することができるので、より抵抗値が低減されたMEMSデバイスを安定して製造することができる。
まず、MEMSデバイスの一実施形態について図面に沿って説明する。図1(a)は、本発明に係るMEMSデバイスの好適な実施形態の構成を示す平面図であり、図1(b)は同図(a)のA−A線断面図である。
このように、多結晶シリコンからなる固定電極10は、不純物イオンのイオン打ち込みが施されたうえに、一部がシリサイド化されてシリサイド部分25が形成されている。これにより、多結晶シリコンに不純物イオンのイオン打ち込みのみを行なった場合に比して、固定電極10のシート抵抗値を約100分の1に低減することが可能になる。したがって、MEMSデバイス30は、動作させたときの挿入損失や通過特性などの改善を図ることができ、高周波デバイスなどに適用可能な優れた動作特性を有する。
なお、本実施形態では、第1層間絶縁膜13上に、第2層間絶縁膜14を挟んで第1配線層23と第2配線層24との二つの配線層を有する配線積層部の構成を説明するが、これに限らず、一つまたは三つ以上の配線層を有して構成された配線積層部とすることも可能である。
MEMSデバイス30の固定電極10の駆動電極側に駆動電圧を注入すると、固定電極10と可動電極20との間に電位差が生じ、これに伴って電荷が蓄電される。この電位の時間変化、若しくは蓄電される電荷の時間変化により、通常のキャパシタと同様に固定電極10の駆動電極側と可動電極20との間には交流電流が流れる。これは固定電極10の検出電極側と可動電極20との間においても同様であり、MEMSデバイス30全体には2つのキャパシタを直列に接続した場合の静電容量値に相当した交流電流が流れる。
一方で、可動電極20は特定の周波数において固有の振動周波数を有し、特定の周波数において厚み方向へ屈曲が生じる。この場合、前述した固定電極10の駆動電極側および検出電極側と可動電極20との間の静電容量に変位が生じ、各構造体間に形成されるキャパシタには電圧に相当した電荷が蓄電されているが、静電容量が変動した場合、キャパシタへの蓄電量Q=CVを満足させるために電荷の移動が生ずる。この結果、可動電極20の固有振動周波数においては、静電容量の変化に伴い電流が流れる。可動電極20からの出力電流は、固定電極10の検出電極側から検出される。
次に、上記第1の実施形態のMEMSデバイス30の製造方法について説明する。図2、図3、図4は、MEMSデバイス30の製造工程を説明する概略断面図である。なお、図2、図3、図4は、図1(b)と同じ位置のMEMSデバイス30の断面を図示している。
図2(a)において、シリコン基板1表面を熱酸化させるなどして酸化シリコン膜(SiO2)からなる絶縁膜2を形成した上に、CVD法やスパッタリング法などにより窒化シリコン(SiN)などで構成される窒化膜3を堆積させて形成する。この窒化膜3は、後述するリリースエッチングを行なう際のエッチングストップ層として機能するベース層となる。
次に、固定電極10上に、スパッタリング法などにより酸化シリコンなどの酸化膜からなる犠牲層11を形成する。そして、犠牲層11上に、CVD法やスパッタリング法あるいは真空蒸着法などにより多結晶シリコン膜を積層させてから、リンイオンなどの不純物イオンを注入するイオン注入を行なった後、フォトリソグラフィ法などによりパターニングすることによって可動電極20を形成する。
このように、固定電極10の一部をシリサイド化してシリサイド部分25を形成することにより、シリサイド部分25のシート抵抗を一層低減することができる。その結果、MEMSデバイス全体での顕著なシート抵抗の低減を図ることができるので、MEMSデバイス30を動作させたときの挿入損失や通過特性などが改善され、優れた動作特性を有するMEMSデバイス30を製造することができる。
これにより、シリコン基板1上に、MEMS構造体と、例えば発振回路などのCMOSを併設した複合MEMSデバイスを製造することが比較的容易に実現でき、より多機能化が図られたMEMSデバイス30を製造することができる。
上記第2の実施形態の製造方法により製造される上記第1の実施形態のMEMSデバイス30は、固定電極10の、可動電極20をリリースする際にリリースエッチング液に曝されない部分をシリサイド化してシリサイド部分25を形成した。これに対して、この第3の実施形態では、リリースエッチング液に曝される可動電極および固定電極の一部分にシリサイド部分を形成する例を図面に沿って説明する。
次に、上記第3の実施形態のMEMSデバイス70の製造方法について、図面に沿って説明する。なお、第4の実施形態のMEMSデバイス70の製造方法のうち、第2の実施形態のMEMSデバイス30の製造方法と同一の構成については、同一符号を付して説明を省略する。
タングステンまたはモリブデンを用いてシリサイド化することにより形成される固定電極50のシリサイド部分は、後述する可動電極60をリリースする工程でリリースエッチングする際に用いるフッ化水素系のエッチング液に特に難溶である。これにより、シリサイド部分のリリースエッチング液に曝された部分が溶解して逆に抵抗値が上昇するなどの不具合を回避することができる。
このように、固定電極50の一部をシリサイド化してシリサイド部分55を形成することにより、固定電極50のシート抵抗を一層低減することができる。その結果、MEMSデバイス全体での顕著なシート抵抗の低減を図ることができるので、MEMSデバイス70を動作させたときの挿入損失や通過特性などが改善された、優れた動作特性を有するMEMSデバイス70を製造することができる。
タングステンまたはモリブデンを用いてシリサイド化することにより形成される可動電極60のシリサイド部分は、後述する可動電極60をリリースする工程で用いるフッ化水素系のエッチング液に特に難溶である。これにより、シリサイド部分のリリースエッチング液に曝された部分が溶解して逆に抵抗値が上昇するなどの不具合を回避することができる。
このように、可動電極60をシリサイド化してシリサイド部分65を形成することにより、可動電極60のシート抵抗を一層低減することができる。さらに、本実施形態では、MEMSデバイス70の構造体である固定電極50もシリサイド化されてシリサイド部分55を有しているので、MEMSデバイス70の回路全体の大幅な低抵抗化が図られる。
ここで、シリサイド用金属の種類によっては、シリサイド部分55,65がリリースエッチング液に溶解して、逆にシート抵抗が上昇したり、構造体が薄くなって機械的な特性が変動したりするなどの不具合を生ずる虞がある。本実施形態の製造方法によれば、固定電極50および可動電極60が、フッ化水素系などのリリースエッチング液に難溶なタングステンまたはモリブデンによりシリサイド化されている。これにより、各々のシリサイド部分55,65がリリースエッチング液によって溶解させることなく、MEMSデバイス70における固定電極50や可動電極60などのMEMS構造体をシリサイド化する効果を得ることができる。
上記第1および第2の実施形態で説明したMEMSデバイス30は、固定電極10の配線積層部に覆われた部分は、可動電極20をリリースする工程においてリリースエッチング液に曝されない部分にシリサイド部分25を形成した。
また、上記第3および第4の実施形態で説明したMEMSデバイス70は、リリースエッチング液に難溶な高融点金属であるタングステンまたはモリブデンをシリサイド用金属として用いて、固定電極50のシリサイド部分55および可動電極60のシリサイド部分65を形成した。
これらに限らず、第1および第2の実施形態と、第3および第4の実施形態とを組み合わせた構成のMEMSデバイス、およびMEMSデバイスの製造方法としてもよい。
このように、固定電極10は、不純物イオンのイオン打ち込みが施されたうえに、一部がシリサイド化されてシリサイド部分25が形成されているので、シート抵抗値が大幅に低減することが可能になる。
また、固定電極10のシリサイド部分25は、配線積層部に覆われた部分に形成されている。換言すると、固定電極10のシリサイド部分25は、可動電極60をリリースする工程においてリリースエッチング液に曝されない領域に形成されている。これにより、シリサイド用金属の選定にあたって、リリースエッチング液に対する耐蝕性等を考慮する必要がなく、例えば安価な金属をシリサイド用金属として用いれば低コスト化も可能になる。
このように、不純物イオン打ち込みが施されたうえに、高融点金属としてのタングステンまたはモリブデンによりシリサイド化されてシリサイド部分65を有しているので、シート抵抗が大幅に低減される。
また、シリサイド用金属として用いるタングステンまたはモリブデンは、可動電極60をリリースする工程において用いられるフッ化水素系のリリースエッチング液に特に難溶であるため、リリースエッチング液に溶解して可動電極60のシート抵抗が逆に上昇してしまうなどの不具合を回避することができる。
Claims (7)
- 半導体基板上に形成された窒化膜と、
前記窒化膜上に形成され、不純物イオンが打ち込まれたアモルファスシリコンを有する固定電極と、
前記窒化膜上に形成され、前記固定電極と離間して形成され、不純物イオンが打ち込まれたアモルファスシリコンを有する可動電極と、
前記固定電極の一部に形成されたシリサイド層と、
前記固定電極上に形成され、開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記シリサイド層に接続された配線層と、を有し、
前記開口部の内部表面に前記シリサイド層が露出していない、MEMSデバイス。 - 半導体基板上に形成された窒化膜と、
前記窒化膜上に形成され、不純物イオンが打ち込まれた多結晶シリコンを有する固定電極と、
前記窒化膜上に形成され、前記固定電極と離間して形成され、不純物イオンが打ち込まれたアモルファスシリコンを有する可動電極と、
前記固定電極の一部に形成されたシリサイド層と、
前記固定電極上に形成され、開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記シリサイド層に接続された配線層と、を有し、
前記開口部の内部表面に前記シリサイド層が露出していない、MEMSデバイス。 - 半導体基板上に形成された窒化膜と、
前記窒化膜上に形成され、不純物イオンが打ち込まれたアモルファスシリコンを有する固定電極と、
前記窒化膜上に形成され、前記固定電極と離間して形成され、不純物イオンが打ち込まれた多結晶シリコンを有する可動電極と、
前記固定電極の一部に形成されたシリサイド層と、
前記固定電極上に形成され、開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記シリサイド層に接続された配線層と、を有し、
前記開口部の内部表面に前記シリサイド層が露出していない、MEMSデバイス。 - 半導体基板に窒化膜を形成する工程と、
前記窒化膜上に、不純物イオンが打ち込まれたアモルファスシリコンを有する固定電極を形成する工程と、
前記固定電極上に、酸化シリコンを有する犠牲層を形成する工程と、
前記窒化膜上および前記犠牲層上に、不純物イオンが打ち込まれたアモルファスシリコンを有する可動電極を形成する工程と、
前記可動電極および前記犠牲層上に、酸化シリコンを有する層間膜を形成する工程と、
前記犠牲層および前記層間膜の所定の領域を除去することにより、前記固定電極の一部を露出させる工程と、
前記固定電極の前記一部に、シリサイド層を形成する工程と、
残存した前記層間膜上および前記シリサイド層上に、酸化シリコンを有する層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記シリサイド層に接続する配線層を形成する工程と、
フッ化水素系のエッチング液を用いて、前記層間絶縁膜の一部、残存した前記層間膜の一部および残存した前記犠牲層の一部を除去し、開口部を形成すると共に可動電極をリリースする工程と、を有し、
前記開口部を形成すると共に可動電極をリリースする工程において、前記シリサイド層は、前記開口部の内部に露出しない、MEMSデバイスの製造方法。 - 半導体基板に窒化膜を形成する工程と、
前記窒化膜上に、不純物イオンが打ち込まれた多結晶シリコンを有する固定電極を形成する工程と、
前記固定電極上に、酸化シリコンを有する犠牲層を形成する工程と、
前記窒化膜上および前記犠牲層上に、不純物イオンが打ち込まれたアモルファスシリコンを有する可動電極を形成する工程と、
前記可動電極および前記犠牲層上に、酸化シリコンを有する層間膜を形成する工程と、
前記犠牲層および前記層間膜の所定の領域を除去することにより、前記固定電極の一部を露出させる工程と、
前記固定電極の前記一部に、シリサイド層を形成する工程と、
残存した前記層間膜上および前記シリサイド層上に、酸化シリコンを有する層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記シリサイド層に接続する配線層を形成する工程と、
フッ化水素系のエッチング液を用いて、前記層間絶縁膜の一部、残存した前記層間膜の一部および残存した前記犠牲層の一部を除去し、開口部を形成すると共に可動電極をリリースする工程と、を有し、
前記開口部を形成すると共に可動電極をリリースする工程において、前記シリサイド層は、前記開口部の内部に露出しない、MEMSデバイスの製造方法。 - 半導体基板に窒化膜を形成する工程と、
前記窒化膜上に、不純物イオンが打ち込まれたアモルファスシリコンを有する固定電極を形成する工程と、
前記固定電極上に、酸化シリコンを有する犠牲層を形成する工程と、
前記窒化膜上および前記犠牲層上に、不純物イオンが打ち込まれた多結晶シリコンを有する可動電極を形成する工程と、
前記可動電極および前記犠牲層上に、酸化シリコンを有する層間膜を形成する工程と、
前記犠牲層および前記層間膜の所定の領域を除去することにより、前記固定電極の一部を露出させる工程と、
前記固定電極の前記一部に、シリサイド層を形成する工程と、
残存した前記層間膜上および前記シリサイド層上に、酸化シリコンを有する層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記シリサイド層に接続する配線層を形成する工程と、
フッ化水素系のエッチング液を用いて、前記層間絶縁膜の一部、残存した前記層間膜の一部および残存した前記犠牲層の一部を除去し、開口部を形成すると共に可動電極をリリースする工程と、を有し、
前記開口部を形成すると共に可動電極をリリースする工程において、前記シリサイド層は、前記開口部の内部に露出しない、MEMSデバイスの製造方法。 - 前記開口部を形成すると共に可動電極をリリースする工程において、前記開口部に対応するフォトレジストパターンを形成する工程を有し、前記層間絶縁膜の一部、残存した前記層間膜の一部および残存した前記犠牲層の一部は前記フォトレジストパターンをエッチングマスクとしてエッチングされることで除去され、かつ除去される前記残存した前記層間膜の一部および残存した前記犠牲層の一部は前記固定電極の一部を露出させる工程において除去されなかったものであることを特徴とする請求項4乃至6のいずれか一項に記載のMEMSデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171709A JP5158147B2 (ja) | 2006-10-20 | 2010-07-30 | Memsデバイスおよびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286035 | 2006-10-20 | ||
JP2006286035 | 2006-10-20 | ||
JP2010171709A JP5158147B2 (ja) | 2006-10-20 | 2010-07-30 | Memsデバイスおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007131316A Division JP4737140B2 (ja) | 2006-10-20 | 2007-05-17 | Memsデバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010280055A JP2010280055A (ja) | 2010-12-16 |
JP5158147B2 true JP5158147B2 (ja) | 2013-03-06 |
Family
ID=39333750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171709A Expired - Fee Related JP5158147B2 (ja) | 2006-10-20 | 2010-07-30 | Memsデバイスおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5158147B2 (ja) |
CN (1) | CN101164863B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101638213B (zh) * | 2008-08-01 | 2012-12-19 | 微智半导体股份有限公司 | 可整合半导体制程的微结构制造方法 |
US8470628B2 (en) * | 2011-06-20 | 2013-06-25 | International Business Machines Corporation | Methods to fabricate silicide micromechanical device |
FR2977885A1 (fr) * | 2011-07-12 | 2013-01-18 | Commissariat Energie Atomique | Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue |
ITTO20110995A1 (it) | 2011-10-31 | 2013-05-01 | St Microelectronics Srl | Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065622A (ja) * | 1992-06-22 | 1994-01-14 | Victor Co Of Japan Ltd | 半導体装置のポリサイドゲート構造の製造方法 |
US5483741A (en) * | 1993-09-03 | 1996-01-16 | Micron Technology, Inc. | Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice |
JP2897674B2 (ja) * | 1995-02-28 | 1999-05-31 | 日本電気株式会社 | 電界放出型冷陰極とこれを用いた電子銃 |
JPH10335675A (ja) * | 1997-05-30 | 1998-12-18 | Aisin Seiki Co Ltd | 半導体マイクロマシン |
JP3228217B2 (ja) * | 1998-03-27 | 2001-11-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2001076599A (ja) * | 1999-09-02 | 2001-03-23 | Tokai Rika Co Ltd | マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法 |
JP4544140B2 (ja) * | 2005-02-16 | 2010-09-15 | セイコーエプソン株式会社 | Mems素子 |
-
2007
- 2007-10-08 CN CN200710162734XA patent/CN101164863B/zh not_active Expired - Fee Related
-
2010
- 2010-07-30 JP JP2010171709A patent/JP5158147B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101164863B (zh) | 2012-06-13 |
CN101164863A (zh) | 2008-04-23 |
JP2010280055A (ja) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4737140B2 (ja) | Memsデバイスおよびその製造方法 | |
TWI392080B (zh) | 具溝渠電容及溝渠電阻的半導體結構 | |
US20110121908A1 (en) | Mems Resonator and Manufacturing Method of the Same | |
US10889493B2 (en) | MEMS method and structure | |
JP5158147B2 (ja) | Memsデバイスおよびその製造方法 | |
JP4544140B2 (ja) | Mems素子 | |
JP5332463B2 (ja) | Mems・半導体複合素子 | |
JP5145688B2 (ja) | Mems・半導体複合回路の製造方法 | |
JP2008119818A (ja) | Memsデバイスおよびその製造方法 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
JP2008119792A (ja) | Memsデバイスの製造方法 | |
US20080217787A1 (en) | Micro-electromechanical device and manufacturing method thereof | |
JP5516903B2 (ja) | 半導体装置の製造方法 | |
JP2008149394A (ja) | Memsデバイスの製造方法 | |
JP4947065B2 (ja) | Memsレゾネータの製造方法 | |
KR100685876B1 (ko) | 커패시터 제조방법 | |
JP5516904B2 (ja) | 半導体装置の製造方法 | |
CN115428158A (zh) | 用于制造微电子设备的方法 | |
JP2008149405A (ja) | Memsデバイスの製造方法 | |
JPH07326749A (ja) | 半導体装置とその製造方法 | |
JP2004228331A (ja) | 半導体装置の製造方法 | |
JP2004128116A (ja) | 半導体装置及びその製造方法 | |
JP2004103889A (ja) | 半導体装置及びその製造方法 | |
JPH08274096A (ja) | 半導体装置およびその製造方法 | |
JP2008307686A (ja) | Mems・半導体複合回路及びmems素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |