JP5154162B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5154162B2 JP5154162B2 JP2007202250A JP2007202250A JP5154162B2 JP 5154162 B2 JP5154162 B2 JP 5154162B2 JP 2007202250 A JP2007202250 A JP 2007202250A JP 2007202250 A JP2007202250 A JP 2007202250A JP 5154162 B2 JP5154162 B2 JP 5154162B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring layer
- sealing
- layer
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
また、画像や音声等のデータコーデックにより、帯域が圧縮され、デジタル通信やデジタル放送で、それらのデータを容易に配信できる環境が整って来ている。
これらコンテンツのデータの通信においては、携帯電話や携帯端末等により戸外での送受信が可能になってきただけでなく、家庭内でも様々なワイヤレスネットワークが構築されるようになってきた。
一方、デジタルテレビの普及に伴い、地上波デジタル放送が、家庭内はもちろん屋外でも携帯端末等で容易に受信できる環境が整いつつある。このような地上波デジタル放送を受信する携帯端末の小型化を実現するには、上述したような通信機能を、如何に、小さく安くかつ簡便に実現できるかが、一つのキー技術となってきている。
近年、設計ルールの微細化に伴って、チップに集積可能なシステムの規模が非常に大きくなった。
そのため、更なる高集積化を図るために、デジタル信号処理回路やRF等の高速アナログ回路等の複数の異種機能回路を同時に集積する要求が出てきている。
そして、SOC(システム・オン・チップ)と呼ばれる、大規模な1チップ化が進められている。
そのため、SOC化を必要とするシステムは、非常に高い性能を追求すると共に大量生産が可能であるシステムに限られていくと考えられる。
具体的には、例えば、複数のチップをウェハの中に埋め込んだ後に、チップ間を接続する等の再配線を行う手法が提案されている(例えば、特許文献1参照)。
そのため、再配線を形成する際には、ウェハ周辺部等で寸法ずれが発生する可能性がある。
このようにウェハの反りが大きくなると、モジュールに反りが残って、基板等に接続する際に
これにより、多層配線層と封止材との熱膨張率の差に起因する反りを低減することができる。そして、製造時の反りを低減することができるため、製造して得られる半導体モジュールの反りも非常に小さくすることが可能になる。
従って、本発明により、高い信頼性を有する半導体モジュールを実現することができる。
この半導体モジュール10は、基本的には、多層配線層23を挟んで、封止材15から成るチップ封止層24及び25を両面に構成したものである。
配線層13は、例えば、導電性の良いCuにより形成される。
絶縁層14は、例えば、ポリイミド系樹脂やエポキシ系樹脂等の樹脂材料で形成される。
多層配線層23の各配線層13の間は、絶縁層14内に埋め込まれた導体層により電気的に接続されている。ここでは、この導体層を、配線層13と同じ導電性材料から成る層としている。半導体チップ11と配線層13との間も、同様の導体層により電気的に接続されている。
B面のチップ封止層25は、磁性体12Bが封止材15に埋め込まれた構成となっており、封止材15の表面に保護膜18が形成されている。
半導体チップ11は多層配線層23と接続されている。
2つの磁性体12A,12Bは、多層配線層23を挟むように配置されている。
または、封止材15に、セラミック材料等の無機系材料も利用可能である。
さらに、図中左側には、1層の配線層13による、スパイラル状のインダクタ21Bが形成されている。
なお、高誘電体膜17の代わりに、配線間の誘電体膜を利用して、配線層間型キャパシタを形成することも可能である。
導通ポスト16の上には、高周波モジュール10の端子となるモジュールバンプ19が形成されている。即ち、導通ポスト16は、多層配線層23の配線層13とモジュールバンプ19とを電気的に接続している。
このモジュールバンプ19により、高周波モジュール10はプリント基板等へ実装できる。
そして、半導体チップ11を、多層配線層23の配線層13、導通ポスト16、モジュールバンプ19を介して、高周波モジュール10の外部と電気的に接続することが可能になる。
モジュールバンプ19には、例えば、はんだバンプや、Auバンプといった、マザー基板へ実装可能な金属材料を用いることができる。
また、B面のモジュールバンプ19側については、例えばソルダーレジストのような材料を保護膜18に用いることにより、高周波モジュール10を基板へ実装する際に、はんだ実装における保護の役割も有する。
従って、例えば、プリント基板へ高周波モジュール10を実装する場合には、プリント基板と高周波モジュール10とが有機系材料で同様の材料であるために、熱膨張率の差があまりない。これにより、例えばシリコンチップ等を実装する場合と比較して、格段に実装信頼性が向上する。
そして、モジュールバンプ19によって、高周波モジュール10を外部と電気的に接続するので、この接続部分も半田付けする必要がなく、信頼性の高い接続を行うことができる。
従って、従来と同じサイズでインダクタンスを大きくすることや、従来と同じインダクタンスをより小型のインダクタで実現することが可能になる。
このように、両面の封止材15を、同じ厚さ、同じ材料とすることにより、高周波モジュール10は、熱膨張率差による伸縮を上下で均等にして、製造時及び使用時における反りが極力低減された構成となる。
また、図1に示した高周波モジュール10では、磁性体12A,12BがA面及びB面に配置されているが、どちらかの面のみに磁性体を配置した構成も可能である。
これに対して、半導体チップ及び磁性体のチップ全体を覆うように、封止材を形成してもよい。
これにより、厚さ方向に他のモジュールを積層して、他のモジュールと電気的に接続した3次元化されたモジュールを形成することが可能になる。
例えば、ベースバンド処理回路等のデジタル処理回路部を別のモジュールとして作製して、この別のモジュールを図2に示す高周波モジュールと積層することにより、3次元化されたモジュールを構成することも可能である。
この高周波モジュール20は、基本的な構造は、図1に示した先の実施の形態の高周波モジュール10と同様である。
本実施の形態の半導体モジュール20では、2つの磁性体12A,12Bの間に挟まれたインダクタ21Aが、3層の配線層13により形成されている。
また、多層配線層23の配線層13の層数が、図1の高周波モジュール10よりも多くなっている。
多層配線層23の絶縁層14は、半導体チップ11及び磁性体12A以外の部分で、下側に厚く形成されている。見方を変えれば、半導体チップ11及び磁性体12Aの部分で、絶縁層24が上に凹んでいる。
そして、多層配線層23内に、図1にあったMIM型のキャパシタが形成されていない。
なお、上側の磁性体12Bは、接着剤26によって多層配線層23に接着されている。
従って、従来と同じサイズでインダクタンスを大きくすることや、従来と同じインダクタンスをより小型のインダクタで実現することが可能になる。
まず、図4Aに示す第1のサポート基板31を用意し、この第1のサポート基板31の上に、各部品を形成していく。第1のサポート基板31の表面には、後にこの第1のサポート基板31を剥離するための剥離層32を形成しておく。
後にサポート基板31を剥離する方法としては、例えば、光照射による剥離方法、剥離層に金属膜を用いて酸溶液やアルカリ溶液等を用いて剥離層を溶解する剥離方法、剥離層に樹脂系材料を用いて有機溶剤等で剥離層を溶解する剥離方法、等が挙げられる。
この場合には、第1のサポート基板31には、照射する光を透過する材料、例えば、ガラスや石英材料等を使用する。
また、剥離層32には、例えば紫外光を照射するならば、エポキシ系樹脂やポリイミド系樹脂等、ほとんどの樹脂が使用可能となる。
ガイド層33の材料は、特に限定されないが、例えば、多層配線層23の絶縁層14と同じ材料を使用することが可能である。
例えば、アライメントマーカーをサポート基板に形成し、チップ部材を実装する際には、このアライメントマーカー上にチップ部材を配置固定する方法が考えられる。
この研削工程により、A面のチップ封止層24を薄くして、厚さをコントロールすることができる。
なお、保護膜18に接着効果を持たせておくことにより、第2のサポート基板35を貼り合せる。例えば、樹脂材料の接着剤を、保護膜18に使用する。
そして、剥離層32が付着していればその剥離層32を除去し、半導体チップ11及び磁性体12A等のチップ部材の表面に付着した接着剤を除去する。これにより、半導体チップ11及び磁性体12Aの表面が露出した基板が完成する。
なお、以降は、ガイド層33を絶縁層14に含めて表示することとする。
この導通ポスト16は、Cuめっき等の方法により形成してもよいし、または導電性ペースト等を利用して形成することも可能である。
そして、多層配線層23の上側(B面)に、さらに、他のチップ部材として、磁性体12B等のチップ部品を搭載する。磁性体12Bのチップは、接着剤26により多層配線層23に接着する。
この工程を行うことにより、後に封止材15により覆って、多層配線層23の側面を保護することができ、フルカットダイシングにより完成する高周波モジュール20自体も配線層13が露出することなく封止材15で保護されるので、信頼性が向上する。
なお、この工程は、必要がなければ、省略しても構わない。
これにより、多層配線層23の側面及び上面、磁性体12B等のB面のチップ部材、導通ポスト16が、封止材15で覆われる。
さらに、保護膜18を成膜した後、図10Mに示すように、導通ポスト16の表面を開口するように、保護膜18をパターニングする。
そして、図11Oに示すように、これまでの工程でサポートしていた第2のサポート基板35を、先の第1のサポート基板31の剥離工程と同様の方法により、剥離する。
このようにして、図12に示すように、高周波モジュール20が完成する。
図13に示す3次元モジュール40は、図1に示した高周波モジュール10から保護膜18及びモジュールバンプ19を除いた構成に、他の配線層55と、半導体チップ41が封止材42で封止されたチップ封止層45とから成るモジュールウェハを積層した構成である。
チップ封止層45は、半導体チップ41と配線層43とが、封止材42に封止されて成る。また、チップ封止層45の図中左右の端部付近に、チップ封止層45を貫く導通ポスト44が形成されている。
そして、チップ封止層45の導通ポスト44の上に、モジュールバンプ46が形成されている。
他の配線層55は、絶縁層51と、1層の配線層53と、高周波モジュール10のチップ封止層25と貼り合わせるための接着層52とを有している。また、配線層53を高周波モジュール10の導通ポスト16に電気的に接続させるための導体層54と、配線層53をチップ封止層45の配線層43や半導体チップ41と電気的に接続させるための導体層とが形成されている。
この図14に示す状態から、接着層52で2つのモジュールウェハを貼り合わせた後に、サポート基板61,62を剥離して、さらに、チップ封止層45の導通ポスト44上にモジュールバンプ46を形成することにより、図13に示した3次元モジュール40を作製することができる。
即ち、本発明の半導体モジュールにおいて、導通ポストは必須ではない。
封止材内に導通ポストを形成して外部と接続する構成の方が、安定性が良く、接続の信頼性が高くなる利点を有している。
ただし、封止材内にチップ部材を設けないと、封止材を一方のみに設けた従来の構成と比較して、チップ部材の容積に比較してモジュールの容積を多く要することになるので、上下両方の封止材にそれぞれチップ部材を設けることが好ましい。
Claims (7)
- 第1のサポート基板上に、チップ部材を固定する第1のチップ実装工程と、
前記チップ部材を覆うように、封止材で封止する第1の封止工程と、
前記封止材の上面に、第2のサポート基板を貼り合せる貼合工程と、
前記第1のサポート基板を剥離する第1の剥離工程と、
前記チップ部材の表面を露出させる表面処理工程と、
露出させた前記チップ部材の表面を覆って、多層配線層を形成する多層配線層形成工程と、
前記多層配線層上に、さらに他のチップ部材を配置固定する第2のチップ実装工程と、
前記他のチップ部材を覆うように、前記多層配線層上に第2の封止材を形成して封止する第2の封止工程と、
前記第2のサポート基板を剥離する第2の剥離工程と、
ダイシングして個片化するダイシング工程とを有し、
前記チップ部材及び前記他のチップ部材のうち、少なくともいずれかのチップ部材に、半導体チップを使用する
半導体モジュールの製造方法。 - 前記第1及び第2のサポート基板がガラスまたは石英材料であり、各前記サポート基板上に剥離層となる樹脂が形成されており、前記サポート基板の裏面から光を照射して前記剥離層に前記光を吸収させることにより前記サポート基板を剥離する請求項1に記載の半導体モジュールの製造方法。
- 前記光を紫外光とする請求項2に記載の半導体モジュールの製造方法。
- 前記第1の封止工程の後に、前記封止材を研削して平滑化かつ薄くする請求項1に記載の半導体モジュールの製造方法。
- 前記第1のチップ実装工程の前に、前記第1のサポート基板にアライメントマーカーを形成する工程を行い、前記第1のチップ実装工程においては、前記アライメントマーカー上に前記チップ部材を配置固定する請求項1に記載の半導体モジュールの製造方法。
- 前記多層配線層上に導体層を形成した後、前記導体層及び前記他のチップ部材を前記第2の封止材で埋めて、さらに前記第2の封止材と前記他のチップ部材とを研削して、前記導体層を露出させる研削工程を行う請求項1に記載の半導体モジュールの製造方法。
- 前記研削工程の後に、研削した表面に、前記導体層の表面を開口するようなパターンの保護膜を形成する請求項6に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202250A JP5154162B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202250A JP5154162B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体モジュールの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265153A Division JP5541350B2 (ja) | 2012-12-04 | 2012-12-04 | 半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009038259A JP2009038259A (ja) | 2009-02-19 |
JP2009038259A5 JP2009038259A5 (ja) | 2010-09-02 |
JP5154162B2 true JP5154162B2 (ja) | 2013-02-27 |
Family
ID=40439893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007202250A Expired - Fee Related JP5154162B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5154162B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069807A (ja) | 2011-09-21 | 2013-04-18 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
KR102455842B1 (ko) * | 2018-09-28 | 2022-10-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 및 통신 장치 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4027788B2 (ja) * | 2002-12-10 | 2007-12-26 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
-
2007
- 2007-08-02 JP JP2007202250A patent/JP5154162B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009038259A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395775B2 (ja) | 半導体装置及びその製造方法 | |
US8872041B2 (en) | Multilayer laminate package and method of manufacturing the same | |
US9179549B2 (en) | Packaging substrate having embedded passive component and fabrication method thereof | |
US8274148B2 (en) | Semiconductor module | |
US20180331027A1 (en) | Electronic package and method for fabricating the same | |
KR101801307B1 (ko) | 임베디드 칩 패키지 | |
US9451694B2 (en) | Package substrate structure | |
JPWO2006109383A1 (ja) | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 | |
JP2018528620A (ja) | 受動デバイスを備える低プロファイルパッケージ | |
US20080230892A1 (en) | Chip package module | |
US9711444B2 (en) | Packaging module and substrate structure thereof | |
JP2007287801A (ja) | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 | |
TW201409640A (zh) | 層疊封裝結構及其製作方法 | |
CN111312690A (zh) | ***级封装及其制备方法 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN104952838A (zh) | 局部高密度基底布线 | |
JP4395166B2 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
CN112599499B (zh) | 天线封装结构及封装方法 | |
US9859234B2 (en) | Methods and structures to repair device warpage | |
JP5154162B2 (ja) | 半導体モジュールの製造方法 | |
US8558353B2 (en) | Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit | |
JP5541350B2 (ja) | 半導体モジュール | |
JP4438389B2 (ja) | 半導体装置の製造方法 | |
JP2002158307A (ja) | 半導体装置及びその製造方法 | |
WO2014069107A1 (ja) | 部品内蔵基板および通信端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |