JP5150632B2 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板（前面ガラス基板および背面ガラス基板）を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間（放電空間）に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。

一般的に、背面ガラス基板は、上述の蛍光体が塗布された隔壁を有し、前面ガラス基板の表面は、放電から誘電体層を保護する保護層に覆われている。なお、保護層は、放電を発生しやすくするために、陽イオンの衝突による２次電子の放出特性の高い材料で形成される。ＰＤＰでは、画像を多階調で表示するために、１画面を表示するためのフィールドは、例えば、リセット期間、アドレス期間およびサステイン期間を有する複数のサブフィールドで構成される。

維持電極、走査電極間およびアドレス電極を有する３電極構造のＰＤＰは、サステイン期間に、維持電極および走査電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、アドレス期間において、走査電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。

近年、維持電極および走査電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。例えば、この種のＰＤＰでは、アドレス放電を発生させるために、走査電極に負のパルスが印加され、アドレス電極に正のパルスが印加される。なお、この種のＰＤＰでは、維持電極は、Ｘバス電極と各セル内に設けられるＸ透明電極とにより構成され、走査電極は、Ｙバス電極と各セル内に設けられるＹ透明電極とにより構成される。そして、アドレス電極の直交方向に沿って互いに隣接する２つのセルの各Ｙ透明電極は、アドレス電極を挟んで互いに隣接している。

アドレス電極を挟んで互いに隣接する２つのＹ透明電極において、一方のＹ透明電極とアドレス電極間でアドレス放電を発生させるときに、他方のＹ透明電極とアドレス電極間で誤放電が発生するおそれがある。この誤放電を防止するために、アドレス電極を挟んで互いに隣接する２つのＹ透明電極において、一方のＹ透明電極とアドレス電極との距離を、他方のＹ透明電極とアドレス電極との距離より短くしたＰＤＰが提案されている（例えば、特許文献２参照）。
特開２００５−１１６５０８号公報 特開２００６−３０２８６６号公報

前面ガラス基板上に３電極を有するＰＤＰでは、アドレス電極の直交方向に沿って互いに隣接する２つのセルは、アドレス電極の延在する方向に延在する隔壁により互いに分離されている。しかしながら、隔壁は、誘電体層の一部として作用するため、アドレス電極および走査電極（Ｙ透明電極）間に電圧が印加された場合、アドレス電極に隔壁を介して隣接するＹ透明電極とアドレス電極間に電界が発生する。例えば、特許文献２のＰＤＰにおいて、アドレス放電を発生させるために、走査電極（Ｙ透明電極）に負のパルスが印加され、アドレス電極に正のパルスが印加された場合、アドレス電極からアドレス電極を挟んで互いに隣接する２つのＹ透明電極に電界がそれぞれ発生する。このため、アドレス電極の両側のセルにおいて、一方のセルでアドレス放電を発生させた場合、他方のセルでは、放電空間に存在する陽イオンがＹ透明電極に引き寄せられ、陽イオンがＹ透明電極上の保護層に衝突するおそれがある。この場合、他方のセルでは、Ｙ透明電極上の保護層から２次電子が放出され、誤放電が発生するおそれがある。

本発明の目的は、前面ガラス基板上に３電極を有するＰＤＰにおいて、誤放電を防止することである。

プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動する駆動部とを有している。そして、プラズマディスプレイパネルは、互いに隣接して複数配置された維持電極および走査電極と、誘電体層と、維持電極と交差する方向に延在するアドレス電極と、保護層とが順次積層された第１基板と、放電空間を介して第１基板に対向して配置される第２基板とを有している。さらに、第２基板上には、維持電極と交差する方向に延在する隔壁が形成されている。なお、アドレス電極の一方の縁部は隔壁上に位置し、アドレス電極の他方の縁部は放電空間上に位置している。また、１画面を表示するための１フィールドは、アドレス期間を各々有する複数のサブフィールドで構成されている。例えば、駆動部は、アドレス期間に、走査電極に陽極として動作するスキャンパルスを印加し、アドレス電極に陰極として動作するアドレスパルスを印加する。

本発明では、前面ガラス基板上に３電極を有するＰＤＰにおいて、誤放電を防止できる。

本発明の一実施形態を示す分解斜視図である。 図１に示したＰＤＰの要部の詳細を示す分解斜視図である。 図２に示したＰＤＰの要部の説明図である。 図３に示したＰＤＰのＡ−Ａ’線に沿う断面図である。 １画面の画像を表示するためのフィールドの構成例を示す説明図である。 図５に示したサブフィールドの放電動作の例を示す波形図である。 図１に示した回路部の概要を示すブロック図である。 本発明の変形例におけるＰＤＰの要部の説明図である。 図９に示したＰＤＰのＡ−Ａ’線に沿う断面図である。 本発明の別の変形例におけるＰＤＰの要部の断面図である。

以下、本発明の実施形態を図面を用いて説明する。

図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。

ＰＤＰ１０は、画像表示面１６を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間に図示しない放電空間（セル）が形成されている。前面基板部１２および背面基板部１４は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０は、電磁波を遮蔽する機能を有することもある。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されることもある。

図２は、図１に示したＰＤＰ１０の要部の詳細を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。

前面基板部１２は、繰り返して放電を発生させるために、ガラス基材ＦＳ（第１基板）上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極ＸｂおよびＹバス電極Ｙｂを有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔが接続されている。また、Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔが接続されている。

ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された光を透過する透明電極である。そして、維持電極ＸＥは、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、走査電極ＹＥは、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成される。なお、透明電極はＸｔおよびＹｔは、それぞれが接続されるバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間の全面に配置されることもある。また、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体の電極が透明電極ＸｔおよびＹｔの代わりに形成されてもよい。

電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１に覆われている。例えば、誘電体層ＤＬ１は、ＣＶＤ法により形成された二酸化シリコン膜（ＳｉＯ_２膜、シリコン酸化膜）である。そして、誘電体層ＤＬ１上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。このように、この実施形態のＰＤＰは、前面基板部１２に３電極（電極ＸＥ、ＹＥ、ＡＥ）を有している。

また、アドレス電極ＡＥおよび誘電体層ＤＬ１は、保護層ＰＬに覆われている。例えば、保護層ＰＬは、放電を発生しやすくするために、陽イオンの衝突による２次電子の放出特性の高いＭｇＯ膜で形成される。このように、この実施形態では、ガラス基材ＦＳ上に、互いに平行に形成された維持電極ＸＥおよび走査電極ＹＥと、誘電体層ＤＬ１と、維持電極ＸＥの直交方向に延在するアドレス電極ＡＥと、保護層ＰＬとが順次積層されている。

放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ（第２基板）上に、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延在し、互いに平行に形成された隔壁（バリアリブ）ＢＲを有している。なお、隔壁ＢＲは、ガラス基材ＦＳに垂直な方向から見て、アドレス電極ＡＥの中心軸ＲＣからずれた位置に中心軸ＲＣ２を有し、隔壁ＢＲの一部は、アドレス電極ＡＥに対向している。隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。

ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで規定される放電空間ＤＳに形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。

ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。

図３は、画像表示面側（図２の上側）から見たＰＤＰ１０の要部を示している。なお、図３は、画像表示面側から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示している。図中の矢印の意味は、上述した図２と同じである。

画像表示面側から見た場合、セルＣ１は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで規定される領域に形成され、各セルＣ１の放電空間ＤＳは、互いに隣接する隔壁ＢＲの間に形成される。そして、各アドレス電極ＡＥは、自身に対応するセルＣ１の放電空間ＤＳを形成している隔壁ＢＲの一方（図では、左側）の隔壁ＢＲに、一部が対向している。アドレス電極ＡＥの第２方向Ｄ２に沿う一方の縁部ＥＧ１は、隔壁ＢＲ上に位置し、他方の縁部ＥＧ２は、放電空間ＤＳ上に位置している。換言すれば、隔壁ＢＲは、画像表示面側から見た場合、アドレス電極ＡＥの中心軸ＲＣからずれた位置（図では、左側にずれた位置）に中心軸ＲＣ２を有し、アドレス電極ＡＥに一部が重なる位置に設けられている。

すなわち、アドレス電極ＡＥの一部は、隔壁ＢＲから自身に対応（図では、自身の右側に位置）する透明電極Ｙｔ側にはみ出して配置されている。このため、アドレス電極ＡＥと透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１（以下、選択セルとも称する）の放電空間ＤＳでアドレス放電を発生させることができる。このとき、隔壁ＢＲも誘電体層の一部として作用し、アドレス電極ＡＥと透明電極Ｙｔ間の電界が放電空間ＤＳに生ずる。

なお、アドレス電極ＡＥを挟んで互いに隣接する２つの透明電極Ｙｔにおいて、アドレス電極ＡＥの一部は、隔壁ＢＲから一方の透明電極Ｙｔ側（図では、右側）のみにはみ出して配置されている。このため、選択セルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、選択セルＣ１に隣接するセルＣ１（以下、非選択セルとも称する）で誤放電が発生することを低減できる。

また、透明電極Ｘｔおよび透明電極Ｙｔは、先端ＳＤ１、ＳＤ２が互いに対向するように配置されている。これにより、後述する図６のサステイン期間ＳＵＳにおいて、透明電極Ｘｔおよび透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでサステイン放電を発生させることができる。

図４は、図３のＡ−Ａ’線に沿うＰＤＰ１０の断面を示している。図中の矢印の意味は、上述した図２と同じである。この実施形態では、第１方向Ｄ１に隣接する放電空間ＤＳは、隔壁ＢＲにより分離されている。そして、上述したように、アドレス電極ＡＥの一部は、隔壁ＢＲから自身に対応する透明電極Ｙｔ側のみにはみ出して配置されている。したがって、アドレス電極ＡＥ上の保護層ＰＬは、アドレス電極ＡＥに対応する透明電極Ｙｔ側（図では、右側）の放電空間ＤＳにのみ露出している。

この実施形態では、選択セルＣ１の放電空間ＤＳでアドレス放電を発生させるために、後述する図６に示すように、陽極として動作するスキャンパルスＳＰＬが走査電極ＹＥに印加され、陰極として動作するアドレスパルスＡＰＬがアドレス電極ＡＥに印加される。すなわち、この実施形態では、アドレス電極ＡＥを陰極にし、透明電極Ｙｔ（走査電極ＹＥ）を陽極にしてアドレス放電を発生させる。この場合、アドレス電極ＡＥを挟んで互いに隣接する２つの透明電極Ｙｔからアドレス電極ＡＥに電界Ｅ１、Ｅ２がそれぞれ発生する。ここで、電界Ｅ１は、アドレス電極ＡＥに対応する選択セルＣ１側の透明電極Ｙｔとの間に発生し、電界Ｅ２は、アドレス電極ＡＥに対応していない非選択セルＣ１側の透明電極Ｙｔとの間に発生する。図の例では、非選択セルＣ１の透明電極Ｙｔおよび選択セルＣ１のアドレス電極ＡＥ間の距離が、選択セルＣ１の透明電極Ｙｔおよび選択セルＣ１のアドレス電極ＡＥ間の距離より大きいため、電界Ｅ２は、電界Ｅ１より弱い。

選択セルＣ１の放電空間ＤＳに存在する陽イオンは、アドレス電極ＡＥに引き寄せられ、アドレス電極ＡＥ上の保護層ＰＬに衝突する。これにより、保護層ＰＬから２次電子が放出され、アドレス放電が効率よく発生する。また、非選択セルＣ１の放電空間ＤＳに存在する陽イオンは、アドレス電極ＡＥに引き寄せられても、隔壁ＢＲが障壁になり、アドレス電極ＡＥ上の保護層ＰＬに到達しない。このため、非選択セルＣ１では、誤放電が発生しない。

すなわち、この実施形態では、選択セルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、選択セルＣ１に隣接する非選択セルＣ１で誤放電が発生することを防止できる。なお、非選択セルＣ１では、放電（誤放電）が発生しないため、隔壁ＢＲに塗布された蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂに衝突する陽イオンが放電により増加することはない。したがって、ＰＤＰ１０の画質の劣化に影響を与えない。

また、この実施形態では、アドレス電極ＡＥを陰極にし、透明電極Ｙｔ（走査電極ＹＥ）を陽極にして、陽イオンをアドレス電極ＡＥ上の保護層ＰＬに衝突させ、保護層ＰＬから２次電子を放出させる。ここで、アドレス電極ＡＥ上の保護層ＰＬの劣化は、透明電極Ｘｔ、Ｙｔ上の保護層ＰＬの劣化に比べて、格段に小さい。これは、透明電極Ｘｔ、Ｙｔ上の保護層ＰＬは、サステイン放電時の劣化が大きいためである。この実施形態では、アドレス電極ＡＥ上の保護層ＰＬの劣化が小さいため、アドレス放電における放電遅れ等の特性の劣化を防止することができる。

図５は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、８個のサブフィールドＳＦ（ＳＦ１−ＳＦ８）で構成される。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲおよびサステイン期間ＳＵＳにより構成される。なお、この実施形態では、点灯したセルのみの壁電荷を減少させるための放電を発生させる消去期間（例えば、後述する図６（ｉ））をサステイン期間ＳＵＳに含めて定義している。また、消去期間は、サステイン期間ＳＵＳとは別に定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図２に示したＭｇＯ等の保護層ＰＬの表面に蓄積されるプラス電荷およびマイナス電荷である。

サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドＳＦ１−８に予め設定されているサステイン放電の回数は、それぞれ４、８、１６、３２、６４、１２８、２５６、５１２である。後述する図６に示すように１つの放電サイクルＣＹＣ中に、セルは２回放電する（図の星印）。

図６は、図５に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。

まず、リセット期間ＲＳＴでは、緩やかに上昇する正の電圧（鈍波）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され、負の電圧Ｖｒｙ１（第１電圧）が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加される（図６（ａ））。そして、維持電極ＸＥは、正の書き込み電圧に維持され、電圧Ｖｒｙ１から電圧Ｖｒｙ２（第２電圧）まで緩やかに下降する負の書き込み電圧（書き込み鈍波電圧ＷＷ）が走査電極ＹＥに印加される（図６（ｂ））。これにより、セルの発光を抑えながら維持電極ＸＥと走査電極ＹＥに負と正の壁電荷がそれぞれ蓄積される。

次に、負の電圧Ｖｘが維持電極ＸＥに印加され、電圧Ｖｒｙ３（第３電圧）から電圧Ｖｒｙ４（第４電圧）まで緩やかに上昇する正の調整電圧（調整鈍波電圧ＡＷ）が走査電極ＹＥに印加され、正の電圧Ｖｂがアドレス電極ＡＥに印加される（図６（ｃ））。これにより、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ蓄積された壁電荷の量を調整することができる。なお、例えば、負の電圧Ｖｘは、電圧−Ｖｓ／２より高い電圧であり、調整鈍波電圧ＡＷの電圧Ｖｒｙ３は、電圧Ｖｒｙ１以上の電圧であり、調整鈍波電圧ＡＷの電圧Ｖｒｙ４は、電圧Ｖｓ／２より高い電圧である。電圧Ｖｒｙ４を電圧Ｖｓ／２より高くすることにより、この実施形態では、サステイン期間ＳＵＳに、走査電極ＹＥとアドレス電極ＡＥとの間で誤放電が発生することを防止できる。

また、調整鈍波電圧ＡＷが走査電極ＹＥに印加されているときに、正の電圧Ｖｂがアドレス電極ＡＥに印加されるため、アドレス期間ＡＤＲの陰極として動作するアドレスパルスＡＰＬは、正の電圧Ｖｂを基準にして負側に変化すればよい。すなわち、この実施形態では、電圧ＧＮＤより低い負の電圧を使用せずに、陰極として動作するアドレスパルスＡＰＬをアドレス電極ＡＥに印加できる。これにより、アドレス電極ＡＥに電圧を印加するための駆動回路（例えば、後述する図７に示すドライバＡＤＲＶ）の設計を簡易にできる。

アドレス期間ＡＤＲでは、維持電極ＸＥは、負の電圧Ｖｘに維持され、正の非選択電圧Ｖｓｃが走査電極ＹＥに印加され、アドレス電極ＡＥは、正の電圧Ｖｂに維持されている（図６（ｄ））。そして、維持電極ＸＥは、負の電圧Ｖｘに維持され、陽極として動作するスキャンパルスＳＰＬ（電圧Ｖｙ）が走査電極ＹＥに印加され、陰極として動作するアドレスパルスＡＰＬ（接地線の電圧ＧＮＤ）が、点灯するセル（選択セル）に対応するアドレス電極ＡＥに印加される（図６（ｅ））。例えば、陽極として動作するスキャンパルスＳＰＬは、正のパルスであり、スキャンパルスＳＰＬの電圧Ｖｙは、電圧Ｖｓ／２より高い電圧である。また、陰極として動作するアドレスパルスＡＰＬは、例えば、負のパルスである。

スキャンパルスＳＰＬとアドレスパルスＡＰＬにより選択されたセル（選択セル）では、一時的に放電（アドレス放電）が発生する。すなわち、走査電極ＹＥとアドレス電極ＡＥ間には、放電を発生させる最低電圧（放電開始電圧）以上の電圧が印加され、維持電極ＸＥとアドレス電極ＡＥ間には、放電開始電圧より低い電圧が印加される。これにより、アドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、維持電極ＸＥとアドレス電極ＡＥ間で誤放電が発生することを防止できる。

なお、この実施形態では、スキャンパルスＳＰＬの電圧Ｖｙは、電圧Ｖｒｙ４より高い電圧である。例えば、電圧Ｖｙは、電圧Ｖｒｙ４より１０Ｖ程度高い。これにより、アドレスパルスＡＰＬの振幅（電圧Ｖｂ−電圧ＧＮＤ）を小さくでき、アドレス電極ＡＥに電圧を印加するための駆動回路（例えば、後述する図７に示すドライバＡＤＲＶ）の駆動力を小さくできる。なお、電圧Ｖｙと電圧Ｖｂの電圧差は、アドレス電極ＡＥと走査電極ＹＥ間の放電開始電圧より小さい。これにより、電圧Ｖｂに維持されているアドレス電極ＡＥとスキャンパルスＳＰＬ（電圧Ｖｙ）が印加された走査電極ＹＥ間で誤放電が発生することを防止できる。

また、維持電極ＸＥは、負の電圧Ｖｘにより、アドレス放電時に走査電極ＹＥに対して陰極になる。走査電極ＹＥは、電圧Ｖｙ（陽極として動作するスキャンパルスＳＰＬ）により、アドレス放電時に維持電極ＸＥおよびアドレス電極ＡＥに対して陽極になる。このため、アドレス放電により選択されたセルでは、維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積される。また、アドレス電極ＡＥは、電圧Ｖｙより低い接地線の電圧ＧＮＤ（陰極として動作するアドレスパルスＡＰＬ）により、アドレス放電時に走査電極ＹＥに対して陰極になる。

上述した図４で説明したように、選択セルＣ１のアドレス電極ＡＥを陰極にしてアドレス放電を発生させるため、非選択セルＣ１の放電空間ＤＳに存在する陽イオンが、保護層ＰＬに衝突することを防止でき、非選択セルＣ１で誤放電が発生することを防止できる。これに対し、例えば、アドレス電極ＡＥを陽極にし、透明電極Ｙｔ（走査電極ＹＥ）を陰極にしてアドレス放電を発生させた場合、アドレス電極ＡＥからアドレス電極ＡＥを挟んで互いに隣接する２つの透明電極Ｙｔに電界（上述した図４に示した電界Ｅ１の逆向き、電界Ｅ２の逆向き）がそれぞれ発生する。このため、非選択セルＣ１の放電空間に存在する陽イオンは、透明電極Ｙｔに引き寄せられ、透明電極Ｙｔ上の保護層ＰＬに衝突するおそれがある。この場合、非選択セルＣ１では、透明電極Ｙｔ上の保護層ＰＬから２次電子が放出され、誤放電が発生するおそれがある。

アドレス電極ＡＥの波形に示される２回目のアドレスパルスＡＰＬは、他の表示ラインのセルを選択するために印加される（図６（ｆ））。なお、スキャンパルスＳＰＬが走査電極ＹＥに印加されていないときは、走査電極ＹＥに、電圧Ｖｙおよび電圧Ｖｒｙ４より低い非選択電圧Ｖｓｃが印加されている。すなわち、アドレス期間ＡＤＲでは、スキャンパルスＳＰＬが印加されていない走査電極ＹＥに、電圧Ｖｙより低い所定の電圧（非選択電圧Ｖｓｃ）が印加される。これにより、この実施形態では、スキャンパルスＳＰＬが印加されるときの電圧の変化量（電圧Ｖｙ−電圧Ｖｓｃ）を小さくでき、走査電極ＹＥに電圧を印加するための駆動回路（例えば、後述する図７に示すドライバＹＤＲＶ）の駆動力を小さくできる。

なお、非選択電圧ＶｓｃとアドレスパルスＡＰＬ（電圧ＧＮＤ）の電圧差は、アドレス電極ＡＥと走査電極ＹＥ間の放電開始電圧より小さい。例えば、非選択電圧Ｖｓｃは、調整鈍波電圧ＡＷが走査電極ＹＥに印加されたとき（図６（ｃ））の走査電極ＹＥとアドレス電極ＡＥ間の最終電圧（電圧Ｖｒｙ４と電圧Ｖｂとの電圧差）より小さい。これにより、他の表示ラインのセルを選択するためのアドレスパルスＡＰＬがアドレス電極ＡＥに印加されたときに（図６（ｆ））、非選択電圧Ｖｓｃに維持されている走査電極ＹＥとアドレス電極ＡＥ間で誤放電が発生することを防止できる。

サステイン期間ＳＵＳでは、最初に、正のサステインパルス（高レベル電圧Ｖｓ／２）が、維持電極ＸＥに印加され、負のサステインパルス（低レベル電圧−Ｖｓ／２）が、走査電極ＹＥに印加され、接地線の電圧ＧＮＤが、アドレス電極ＡＥに印加される（図６（ｇ））。アドレス期間ＡＤＲに選択されたセル（点灯するセル）では、維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積されているため、維持電極ＸＥおよび走査電極ＹＥ間の電圧差は、正および負のサステインパルスの電圧差（電圧Ｖｓ）より大きくなる。これにより、点灯するセルでは、維持電極ＸＥおよび走査電極ＹＥ間の電圧差が維持電極ＸＥおよび走査電極ＹＥ間の放電開始電圧より大きくなり、維持電極ＸＥと走査電極ＹＥ間で放電が発生する。

この実施形態では、最初のサステインパルスにより、維持電極ＸＥと走査電極ＹＥ間で放電を発生させることができるため、サステイン期間ＳＵＳあるいはフィールドＦＬＤを有効に利用できる。なお、放電が発生したセル（点灯するセル）では、正のサステインパルスが印加された維持電極ＸＥと負のサステインパルスが印加された走査電極ＹＥに、負と正の壁電荷がそれぞれ蓄積される。

次に、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｈ））。直前（図６（ｇ））に放電が発生していたセル（点灯するセル）では、維持電極ＸＥと走査電極ＹＥに負と正の壁電荷がそれぞれ蓄積されているため、維持電極ＸＥと走査電極ＹＥ間で放電が発生する。これにより、点灯したセルの放電状態が維持される。なお、放電が発生したセルでは、負のサステインパルスが印加された維持電極ＸＥと正のサステインパルスが印加された走査電極ＹＥに、正と負の壁電荷がそれぞれ蓄積される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加される（図６（ｇ、ｈ））ことにより、サステイン期間ＳＵＳに点灯したセルの放電が繰り返し行われる。

最後に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｉ））。これにより、点灯したセルのみの壁電荷を減少させるための放電が発生する。正および負の消去パルスの電圧値の差が正および負のサステインパルスの電圧値の差よりも低いため、壁電荷の量は減る。なお、後述する図７等に示すドライバＸＤＲＶには、リセット期間ＲＳＴおよびサステイン期間ＳＵＳに所定の電圧（例えば、正の消去パルス等）を維持電極ＸＥに印加するための回路の記載を省略している。

図７は、図１に示した回路部６０の概要を示している。回路部６０は、バス電極Ｘｂに共通のパルスを印加するＸドライバＸＤＲＶ、バス電極Ｙｂに選択的にパルスを印加するＹドライバＹＤＲＶ、アドレス電極ＡＥに選択的にパルスを印加するアドレスドライバＡＤＲＶ、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。

ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。例えば、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、上述した図６に示した電圧を電極ＸＥ、ＹＥ、ＡＥにそれぞれ印加する駆動部として動作する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｒｙ１、Ｖｒｙ２、Ｖｒｙ３、Ｖｒｙ４、Ｖｓｃ、Ｖｙ、Ｖｓ／２、−Ｖｓ／２、Ｖｘ、Ｖｂ等を生成する。

制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。なお、画像データＲ０−７、Ｇ０−７、Ｂ０−７は、赤、緑、青をそれぞれ表示するための８ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部ＣＮＴに順次に入力される。

以上、この実施形態では、アドレス期間ＡＤＲに、陽極として動作するスキャンパルスＳＰＬ（電圧Ｖｙ）が走査電極ＹＥに印加され、陰極として動作するアドレスパルスＡＰＬ（接地線の電圧ＧＮＤ）が、点灯するセル（選択セル）に対応するアドレス電極ＡＥに印加される。これにより、選択セルでは、保護層ＰＬから２次電子が放出され、アドレス放電が発生する。非選択セルでは、保護層ＰＬから２次電子が放出されないため、放電（誤放電）は発生しない。すなわち、この実施形態では、誤放電を防止できる。

また、リセット期間ＲＳＴに、緩やかに下降する負の書き込み鈍波電圧ＷＷが走査電極ＹＥに印加され、その後、緩やかに上昇する正の調整鈍波電圧ＡＷが走査電極ＹＥに印加される。これにより、この実施形態では、リセット期間ＲＳＴに、セルＣ１の発光を抑えながら維持電極ＸＥと走査電極ＹＥに負と正の壁電荷をそれぞれ蓄積でき、全てのセルＣ１の壁電荷を等しくできる。

なお、スキャンパルスＳＰＬの電圧値（電圧Ｖｙ）は、電圧Ｖｒｙ４より高い。これにより、この実施形態では、アドレスパルスＡＰＬの振幅（電圧Ｖｂ−電圧ＧＮＤ）を小さくでき、例えば、図７に示したドライバＡＤＲＶの駆動力を小さくできる。

また、アドレス期間ＡＤＲに、スキャンパルスＳＰＬが印加されていない走査電極ＹＥに、電圧Ｖｙより低い非選択電圧Ｖｓｃが印加される。これにより、この実施形態では、スキャンパルスＳＰＬが印加されるときの電圧の変化量（電圧Ｖｙ−電圧Ｖｓｃ）を小さくでき、例えば、図７に示したドライバＹＤＲＶの駆動力を小さくできる。

また、サステイン期間ＳＵＳの最初に、正および負のサステインパルスが維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される。これにより、この実施形態では、最初のサステインパルスにより、維持電極ＸＥと走査電極ＹＥ間で放電を発生させることができ、サステイン期間ＳＵＳあるいはフィールドＦＬＤを有効に利用できる。

なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。

上述した実施形態では、スキャンパルスＳＰＬの電圧値（電圧Ｖｙ）が電圧Ｖｒｙ４より高い例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、スキャンパルスＳＰＬの電圧値（電圧Ｖｙ）は、電圧Ｖｒｙ４と同じ電圧値でもよい。この場合にも、アドレス期間ＡＤＲの誤放電を防止できる。

上述した実施形態では、アドレス期間ＡＤＲに、スキャンパルスＳＰＬが印加されていない走査電極ＹＥに、電圧Ｖｙより低い非選択電圧Ｖｓｃが印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、走査電極ＹＥは、非選択電圧Ｖｓｃが印加されずに、電圧ＧＮＤに維持されていてもよい。この場合にも、アドレス期間ＡＤＲの誤放電を防止できる。

上述した実施形態では、リセット期間ＲＳＴにおいて、調整鈍波電圧ＡＷが走査電極ＹＥに印加されているときに、正の電圧Ｖｂがアドレス電極ＡＥに印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、リセット期間ＲＳＴ中、アドレス電極ＡＥは、電圧ＧＮＤに維持され、アドレス期間ＡＤＲに、アドレス電極ＡＥに正の電圧Ｖｂが印加されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、維持電極ＸＥおよび走査電極ＹＥに、接地線の電圧ＧＮＤからの振幅（絶対値）が互いに等しい正と負のサステインパルス（高レベル電圧Ｖｓ／２と低レベル電圧−Ｖｓ／２）が交互に印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、維持電極ＸＥおよび走査電極ＹＥに、接地線の電圧ＧＮＤ（低レベル電圧）から電圧Ｖｓ（高レベル電圧）まで変化するサステインパルスが交互に印加されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、着目するアドレス電極ＡＥの両側のセルＣ１において、両方のセルの透明電極Ｙｔがアドレス電極を挟んで互いに隣接する位置に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図８に示すように、着目するアドレス電極ＡＥの両側のセルＣ１において、一方のセルＣ１の透明電極Ｙｔのみがアドレス電極ＡＥに隣接する位置に配置されてもよい。図８のＰＤＰは、透明電極ＸｔおよびＹｔの配置が上述した実施形態と相違している。その他の構成は、上述した実施形態と同じである。図８のＰＤＰでは、透明電極ＸｔおよびＹｔは、第２方向に沿って互いに対向し、この対向部分でサステイン放電が発生する。なお、本発明は、透明電極ＸｔおよびＹｔの配置あるいは形状に拘わらず、ガラス基材ＦＳ上に３電極（維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥ）を有するＰＤＰに適用できる。

図９は、図８のＡ−Ａ’線に沿うＰＤＰ１０の断面を示している。着目するアドレス電極ＡＥの両側のセルＣ１（選択セルＣ１および非選択セルＣ１）において、一方のセルＣ１（選択セルＣ１）の透明電極Ｙｔからアドレス電極ＡＥに電界Ｅ１が発生し、他方のセルＣ１（非選択セルＣ１）の透明電極Ｙｔからアドレス電極ＡＥに電界Ｅ２が発生する。非選択セルＣ１の透明電極Ｙｔおよび選択セルＣ１のアドレス電極ＡＥ間の距離と、選択セルＣ１の透明電極Ｙｔおよび選択セルＣ１のアドレス電極ＡＥ間の距離との差は、上述した実施形態より大きい。このため、電界Ｅ２は、電界Ｅ１よりさらに弱くなる。これにより、非選択セルＣ１において、隔壁ＢＲに塗布された蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂに衝突する陽イオンの量は、上述した実施形態より少なくなる。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、アドレス電極ＡＥおよび誘電体層ＤＬ１が、保護層ＰＬに直接覆われる例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１０に示すように、アドレス電極ＡＥおよび誘電体層ＤＬ１は、誘電体層ＤＬ２を介して保護層ＰＬに覆われてもよい。図１０は、図３のＡ−Ａ’線に沿うＰＤＰ１０の断面に対応している。図１０のＰＤＰは、上述した実施形態に、誘電体層ＤＬ２が追加されて構成されている。その他の構成は、上述した実施形態と同じである。誘電体層ＤＬ２は、誘電体層ＤＬ１上に設けられ、アドレス電極ＡＥを覆っている。そして、誘電体層ＤＬ２の表面は、保護層ＰＬに覆われている。したがって、図１０のＰＤＰは、ガラス基材ＦＳ上に、互いに平行に形成された維持電極ＸＥおよび走査電極ＹＥと、誘電体層ＤＬ１と、維持電極ＸＥの直交方向に延在するアドレス電極ＡＥと、保護層ＰＬとが順次積層されている。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、隔壁ＢＲが、アドレス電極ＡＥに対向する位置のみに配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス電極ＡＥの垂直方向（上述した図２に示した第１方向Ｄ１）に延在する隔壁が、ガラス基材ＲＳ上に設けられてもよい。この場合、例えば、第１方向Ｄ１に延在する隔壁は、バス電極ＸｂおよびＹｂに対向する位置に配置され、隔壁ＢＲより低く形成される。これにより、第１方向Ｄ１に延在する隔壁に遮断されることなく、排気空間ＥＳを介して、組み立てられたＰＤＰ１０の放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。この場合にも、上述した実施形態と同様の効果を得ることができる。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に適用できる。

Claims (10)

1. 互いに隣接して複数配置された維持電極および走査電極と、誘電体層と、前記維持電極と交差する方向に延在するアドレス電極と、保護層とが順次積層された第１基板と、放電空間を介して前記第１基板に対向して配置される第２基板上に形成され、前記交差する方向に延在する隔壁とを備え、前記アドレス電極の一方の縁部は前記隔壁上に位置し、前記アドレス電極の他方の縁部は前記放電空間上に位置するプラズマディスプレイパネルの駆動方法であって、
   １画面を表示するための１フィールドは、複数のサブフィールドで構成され、
   前記サブフィールドは、少なくともアドレス期間とサステイン期間とを有し、
   前記アドレス期間に、前記走査電極に陽極として動作するスキャンパルスを印加し、前記アドレス電極に陰極として動作するアドレスパルスを印加してアドレス放電を生じさせ、
   前記サステイン期間に、前記維持電極と前記走査電極にサステインパルスを交互に印加し、前記アドレス放電を生じさせたセルで、サステイン放電を繰り返し発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
2. 請求項１記載のプラズマディスプレイパネルの駆動方法において、
   前記サブフィールドの少なくとも１つは、前記アドレス期間の前に、リセット期間を有し、
   前記リセット期間に、前記走査電極に、第１電圧から第２電圧まで徐々に減少する書き込み鈍波電圧を印加し、その後、前記走査電極に、前記第１電圧以上の第３電圧から第４電圧まで徐々に増加する調整鈍波電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
3. 請求項２記載のプラズマディスプレイパネルの駆動方法において、
   前記スキャンパルスの電圧値は、前記第４電圧より高いことを特徴とするプラズマディスプレイパネルの駆動方法。
4. 請求項１記載のプラズマディスプレイパネルの駆動方法において、
   前記アドレス期間に、前記スキャンパルスが印加されていない前記走査電極に、前記スキャンパルスの電圧値より低い所定の電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
5. 請求項１記載のプラズマディスプレイパネルの駆動方法において、
   前記サステイン期間の最初の前記サステインパルスとして、前記維持電極を高レベル電圧とし、前記走査電極を低レベル電圧とする、パルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
6. プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部とを備え、
   前記プラズマディスプレイパネルは、
   互いに隣接して複数配置された維持電極および走査電極と、誘電体層と、前記維持電極と交差する方向に延在するアドレス電極と、保護層とが順次積層された第１基板と、
   放電空間を介して前記第１基板に対向して配置される第２基板と、
   前記第２基板上に形成され、前記交差する方向に延在する隔壁とを備え、
   前記アドレス電極の一方の縁部は前記隔壁上に位置し、前記アドレス電極の他方の縁部は前記放電空間上に位置し、
   １画面を表示するための１フィールドは、複数のサブフィールドで構成され、
   前記サブフィールドは、少なくともアドレス期間とサステイン期間とを有し、
   前記駆動部は、前記アドレス期間に、前記走査電極に陽極として動作するスキャンパルスを印加し、前記アドレス電極に陰極として動作するアドレスパルスを印加してアドレス放電を生じさせ、前記サステイン期間に、前記維持電極と前記走査電極にサステインパルスを交互に印加し、前記アドレス放電を生じさせたセルで、サステイン放電を繰り返し発生させることを特徴とするプラズマディスプレイ装置。
7. 請求項６記載のプラズマディスプレイ装置において、
   前記サブフィールドの少なくとも１つは、前記アドレス期間の前に、リセット期間を有し、
   前記駆動部は、前記リセット期間に、前記走査電極に、第１電圧から第２電圧まで徐々に減少する書き込み鈍波電圧を印加し、その後、前記走査電極に、前記第１電圧以上の第３電圧から第４電圧まで徐々に増加する調整鈍波電圧を印加することを特徴とするプラズマディスプレイ装置。
8. 請求項７記載のプラズマディスプレイ装置において、
   前記スキャンパルスの電圧値は、前記第４電圧より高いことを特徴とするプラズマディスプレイ装置。
9. 請求項６記載のプラズマディスプレイ装置において、
   前記駆動部は、前記アドレス期間に、前記スキャンパルスが印加されていない前記走査電極に、前記スキャンパルスの電圧値より低い所定の電圧を印加することを特徴とするプラズマディスプレイ装置。
10. 請求項６記載のプラズマディスプレイ装置において、
    前記駆動部は、前記サステイン期間の最初の前記サステインパルスとして、前記維持電極を高レベル電圧とし、前記走査電極を低レベル電圧とする、パルスを印加することを特徴とするプラズマディスプレイ装置。

Images