JP5148662B2 - 電子機器およびその制御プログラム - Google Patents
電子機器およびその制御プログラム Download PDFInfo
- Publication number
- JP5148662B2 JP5148662B2 JP2010159106A JP2010159106A JP5148662B2 JP 5148662 B2 JP5148662 B2 JP 5148662B2 JP 2010159106 A JP2010159106 A JP 2010159106A JP 2010159106 A JP2010159106 A JP 2010159106A JP 5148662 B2 JP5148662 B2 JP 5148662B2
- Authority
- JP
- Japan
- Prior art keywords
- option rom
- watchdog timer
- time count
- time
- option
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
前記BIOS記憶手段は、BIOSプログラムおよびオプションROMを記憶している。前記制御手段は、当該電子機器が有するデバイスの初期化処理を含み、前記BIOSプログラムを用いた起動処理と、前記初期化処理の途中で実行され、前記オプションROMの設定処理を含む前記オプションROMに関する処理とを、それぞれ実行する。前記第1ウォッチドッグタイマは、前記初期化処理の開始時にタイムカウントを開始し、前記オプションROMに関する処理の開始時にタイムカウントを一時中断し、前記オプションROMに関する処理の完了時にタイムカウントを再開し、前記起動処理の完了時にタイムカウントを停止し、タイムカウントが予め定められた第1監視時間に達すると当該起動処理をリセットする。前記第2ウォッチドッグタイマは、前記オプションROMに関する処理の開始時にタイムカウントを開始し、同オプションROMの設定処理の開始時にタイムカウントを一時中断し、同設定処理の完了時にタイムカウントを再開し、同オプションROMに関する処理の完了時にタイムカウントを停止し、タイムカウントが予め定められた第2監視時間に達すると前記起動処理をリセットする。
なお、以下の説明において同一の構成要素には同一の符号を付し、重複説明は必要な場合にのみ行う。
チップセット11は、ノースブリッジおよびサウスブリッジからなるものであり、CPU10と、メインメモリ12、BIOS−ROM13、第1ウォッチドッグタイマ20、および第2ウォッチドッグタイマ31〜3nとのデータの遣り取りを仲介する。このチップセット11には、マザーボード2に実装された各デバイスの他に、電子機器1の筐体に設けられた電源スイッチ(SW)40と、補助記憶装置50とが接続されている。電源スイッチ40が押下げられると、電源信号が出力される。この電源信号は、図示せぬ電源回路およびCPU10に送られる。電源回路は、電源信号が入力されたことに応じて外部電源あるいはバッテリから各デバイスへの電源供給を開始する。補助記憶装置50は、例えばフロッピー(登録商標)ディスクドライブであり、OSのブートセクタを記憶した記憶媒体からのデータ読出しおよび同記憶媒体へのデータ書込みを行う。
本願の出願当初の特許請求の範囲の記載を、以下に付記する。
[1]BIOS(Basic Input/Output System)プログラムおよびオプションROMを記憶したBIOS記憶手段と、前記BIOSプログラムを用いた起動処理、および前記オプションROMの設定処理を含む前記オプションROMに関する処理を、それぞれ実行する制御手段と、前記オプションROMに関する処理の実行中を除き、前記起動処理の実行中にタイムカウントし、そのタイムカウントが予め定められた第1監視時間に達すると当該起動処理をリセットする第1ウォッチドッグタイマと、前記設定処理を除く前記オプションROMに関する処理の実行中にタイムカウントし、そのタイムカウントが予め定められた第2監視時間に達すると前記起動処理をリセットする第2ウォッチドッグタイマと、
を備えていることを特徴とする電子機器。
[2]前記BIOS記憶手段には、前記オプションROMが複数記憶され、前記第2ウォッチドッグタイマは、前記各オプションROMに対して1つずつ設けられ、前記各第2ウォッチドッグタイマは、それぞれに対応する前記オプションROMの設定処理を除く同オプションROMに関する処理の実行中にタイムカウントすることを特徴とする上記[1]に記載の電子機器。
[3]前記起動処理には当該電子機器が有するデバイスの初期化処理が含まれ、前記オプションROMに関する処理は前記初期化処理の途中で実行され、前記第1ウォッチドッグタイマは、前記初期化処理の開始時にタイムカウントを開始し、前記オプションROMに関する処理の開始時にそのタイムカウントを一時中断し、前記オプションROMに関する処理の完了時にそのタイムカウントを再開し、前記OSの起動処理の完了時にそのタイムカウントを停止することを特徴とする上記[1]又は[2]に記載の電子機器。
[4]前記第2ウォッチドッグタイマは、前記オプションROMに関する処理の開始時にタイムカウントを開始し、同オプションROMの設定処理の開始時にそのタイムカウントを一時中断し、同設定処理の完了時にそのタイムカウントを再開し、同オプションROMに関する処理の完了時にそのタイムカウントを停止することを特徴とする上記[1]乃至[3]のうちいずれか1に記載の電子機器。
[5]前記オプションROMは、VGA(Video Graphic Array)、RAID(Redundant Arrays Of Inexpensive Disks)、およびPXE(Preboot Execution Environment)のうち少なくとも1つに関するものであることを特徴とする上記[1]乃至[4]のうちいずれか1に記載の電子機器。
[6]BIOSプログラムおよびオプションROMを記憶したBIOS記憶部と、タイムカウントが第1監視時間に達するとリセット信号を出力する第1ウォッチドッグタイマと、タイムカウントが第2監視時間に達するとリセット信号を出力する第2ウォッチドッグタイマとを備えた電子機器の制御プログラムであって、前記電子機器に、前記BIOSプログラムを用いた起動処理、および前記オプションROMの設定処理を含む前記オプションROMに関する処理を、それぞれ実行する機能と、前記オプションROMに関する処理の実行中を除き、前記起動処理の実行中に前記第1ウォッチドッグタイマにタイムカウントさせる機能と、前記設定処理を除く前記オプションROMに関する処理の実行中に前記第2ウォッチドッグタイマにタイムカウントさせる機能と、前記第1ドッグウォッチタイマおよび前記第2ウォッチドッグタイマのいずれか一方から前記リセット信号が出力されると、前記起動処理をリセットする機能と、を実現させるための制御プログラム。
Claims (4)
- BIOS(Basic Input/Output System)プログラムおよびオプションROMを記憶したBIOS記憶手段と、
当該電子機器が有するデバイスの初期化処理を含み、前記BIOSプログラムを用いた起動処理と、前記初期化処理の途中で実行され、前記オプションROMの設定処理を含む前記オプションROMに関する処理とを、それぞれ実行する制御手段と、
前記初期化処理の開始時にタイムカウントを開始し、前記オプションROMに関する処理の開始時にタイムカウントを一時中断し、前記オプションROMに関する処理の完了時にタイムカウントを再開し、前記起動処理の完了時にタイムカウントを停止し、タイムカウントが予め定められた第1監視時間に達すると当該起動処理をリセットする第1ウォッチドッグタイマと、
前記オプションROMに関する処理の開始時にタイムカウントを開始し、同オプションROMの設定処理の開始時にタイムカウントを一時中断し、同設定処理の完了時にタイムカウントを再開し、同オプションROMに関する処理の完了時にタイムカウントを停止し、タイムカウントが予め定められた第2監視時間に達すると前記起動処理をリセットする第2ウォッチドッグタイマと、
を備えていることを特徴とする電子機器。 - 前記BIOS記憶手段には、前記オプションROMが複数記憶され、
前記第2ウォッチドッグタイマは、前記各オプションROMに対して1つずつ設けられ、
前記各第2ウォッチドッグタイマは、それぞれに対応する前記オプションROMに関する処理の開始時にタイムカウントを開始し、それぞれに対応するオプションROMの設定処理の開始時にタイムカウントを一時中断し、それぞれに対応するオプションROMの設定処理の完了時にタイムカウントを再開し、それぞれに対応する前記オプションROMに関する処理の完了時にタイムカウントを停止することを特徴とする請求項1に記載の電子機器。 - 前記オプションROMは、VGA(Video Graphic Array)、RAID(Redundant Arrays Of Inexpensive Disks)、およびPXE(Preboot Execution Environment)のうち少なくとも1つに関するものであることを特徴とする請求項1又は2に記載の電子機器。
- BIOSプログラムおよびオプションROMを記憶したBIOS記憶部と、タイムカウントが第1監視時間に達するとリセット信号を出力する第1ウォッチドッグタイマと、タイムカウントが第2監視時間に達するとリセット信号を出力する第2ウォッチドッグタイマとを備えた電子機器の制御プログラムであって、
前記電子機器に、
当該電子機器が有するデバイスの初期化処理を含み、前記BIOSプログラムを用いた起動処理と、前記初期化処理の途中で実行され、前記オプションROMの設定処理を含む前記オプションROMに関する処理とを、それぞれ実行する機能と、
前記初期化処理の開始時に前記第1ウォッチドッグタイマにタイムカウントを開始させ、前記オプションROMに関する処理の開始時に前記第1ウォッチドッグタイマにタイムカウントを一時中断させ、前記オプションROMに関する処理の完了時に前記第1ウォッチドッグタイマにタイムカウントを再開させ、前記起動処理の完了時に前記第1ウォッチドッグタイマにタイムカウントを停止させる機能と、
前記オプションROMに関する処理の開始時に前記第2ウォッチドッグタイマにタイムカウントを開始させ、同オプションROMの設定処理の開始時に前記第2ウォッチドッグタイマにタイムカウントを一時中断させ、同設定処理の完了時に前記第2ウォッチドッグタイマにタイムカウントを再開させ、同オプションROMに関する処理の完了時に前記第2ウォッチドッグタイマにタイムカウントを停止させる機能と、
前記第1ドッグウォッチタイマおよび前記第2ウォッチドッグタイマのいずれか一方から前記リセット信号が出力されると、前記起動処理をリセットする機能と、
を実現させるための制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010159106A JP5148662B2 (ja) | 2010-07-13 | 2010-07-13 | 電子機器およびその制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010159106A JP5148662B2 (ja) | 2010-07-13 | 2010-07-13 | 電子機器およびその制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012022469A JP2012022469A (ja) | 2012-02-02 |
JP5148662B2 true JP5148662B2 (ja) | 2013-02-20 |
Family
ID=45776725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010159106A Expired - Fee Related JP5148662B2 (ja) | 2010-07-13 | 2010-07-13 | 電子機器およびその制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5148662B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106844164A (zh) * | 2015-12-06 | 2017-06-13 | 上海协同科技股份有限公司 | 具有多块智能芯片的装置及其复位监测方法 |
JP7059127B2 (ja) | 2018-06-26 | 2022-04-25 | キヤノン株式会社 | 起動時に実行されるソフトウェアの改ざんを検知する情報処理装置及びその制御方法 |
CN111061243B (zh) * | 2018-10-17 | 2023-05-26 | 联合汽车电子有限公司 | 电子控制器程序流监控***及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635758A (ja) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | プログラム監視制御装置 |
JP3137025B2 (ja) * | 1997-03-31 | 2001-02-19 | 日本電気株式会社 | データ処理システムの暴走検出方法 |
JP2004118764A (ja) * | 2002-09-30 | 2004-04-15 | Oki Data Corp | プログラム及びデータの処理方法並びに装置 |
JP2006092488A (ja) * | 2004-09-27 | 2006-04-06 | Toshiba Corp | 情報処理装置、および起動制御方法 |
JP2007018177A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 処理状態監視方法、処理状態監視プログラム、記録媒体および画像表示装置 |
JP2009009227A (ja) * | 2007-06-26 | 2009-01-15 | Aruze Corp | システム情報を自動複写する情報処理装置 |
-
2010
- 2010-07-13 JP JP2010159106A patent/JP5148662B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012022469A (ja) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107122321B (zh) | 硬件修复方法、硬件修复***以及计算机可读取存储装置 | |
JP4544246B2 (ja) | 制御装置および方法、プログラム、並びに記録媒体 | |
US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
CN108304282B (zh) | 一种双bios的控制方法及相关装置 | |
US10896087B2 (en) | System for configurable error handling | |
US8935558B2 (en) | Overclocking module, a computer system and a method for overclocking | |
US10387260B2 (en) | Reboot system and reboot method | |
CN114968382A (zh) | 预防停机的方法、***及bios芯片 | |
US7721083B2 (en) | CPU runaway determination circuit and CPU runaway determination method | |
JP5148662B2 (ja) | 電子機器およびその制御プログラム | |
TWI526934B (zh) | 用以啓動一資訊處理系統的方法、裝置、及電腦程式產品 | |
JP4482514B2 (ja) | 画像形成装置 | |
US9652259B2 (en) | Apparatus and method for managing register information in a processing system | |
JP2012113616A (ja) | エラーコード出力装置及びエラーコード出力方法 | |
US10768940B2 (en) | Restoring a processing unit that has become hung during execution of an option ROM | |
US7200746B2 (en) | Device and method for automatically detecting and announcing error on booting a motherboard | |
JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
US9342392B2 (en) | Image forming apparatus, image forming apparatus control method, and recording medium | |
US9619355B2 (en) | Booting verification method of computer and electronic device | |
JP6702080B2 (ja) | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム | |
CN104978208B (zh) | 一种热重启方法及其装置 | |
JP6232877B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2574938B2 (ja) | システム起動方式 | |
TWI750783B (zh) | 基本輸入輸出系統的復原系統及方法 | |
JP5645262B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5148662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |