JP5147203B2 - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置 Download PDFInfo
- Publication number
- JP5147203B2 JP5147203B2 JP2006181305A JP2006181305A JP5147203B2 JP 5147203 B2 JP5147203 B2 JP 5147203B2 JP 2006181305 A JP2006181305 A JP 2006181305A JP 2006181305 A JP2006181305 A JP 2006181305A JP 5147203 B2 JP5147203 B2 JP 5147203B2
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- transistor
- semiconductor layer
- operating part
- operation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 230000015556 catabolic process Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 14
- 108091006146 Channels Proteins 0.000 description 83
- 239000010410 layer Substances 0.000 description 56
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は絶縁ゲート型半導体装置に係り、ＶＤＳＳ耐圧特性を安定化し、信頼性を向上させた絶縁ゲート型半導体装置に関する。
従来の絶縁ゲート型半導体装置において、主動作を行うトランジスタと、該トランジスタの電流検出等を行うセンシング用トランジスタを１チップに集積化した絶縁ゲート型半導体装置が知られている（例えば特許文献１参照。）。
図５は、従来の絶縁ゲート型半導体装置の一例としてトレンチ構造のＭＯＳＦＥＴを示す平面図である。尚、図５においてソース電極、ゲートパッド電極等の金属電極層および層間絶縁膜は省略している。
図５の如く、ＭＯＳＦＥＴのチップは、主動作を行うＭＯＳトランジスタ３５ｍが配置される動作部４１と、センシング用のＭＯＳトランジスタ３５ｓが配置されるセンス部４２が１チップに集積化されている。動作部４１とセンス部４２は、それぞれのチャネル領域３３、３４が所定の間隔で分離される。
半導体基板３０は、ｎ＋型シリコン半導体基板の上にｎ−型半導体層を積層するなどしてドレイン領域としたものである。ｐ型のチャネル領域３３、３４は、ｎ−型半導体層の表面に設けられる。チャネル領域３３、３４にはトレンチを設け、トレンチ内を絶縁膜で被覆してゲート電極を埋設し、ＭＯＳトランジスタ３５ｍ、３５ｓを例えば格子状に配置する。それぞれのチャネル領域３３、３４のＭＯＳトランジスタ３５ｍ、３５ｓは、同一構成である。
センス部４２を駆動するゲート電極は、ポリシリコンなどのゲート連結電極３６により動作部４１のゲート電極と接続する。動作部４１の例えば１つのコーナー部分の基板表面にはゲートパッド電極（不図示）が設けられ、ゲート連結電極３６と接続する。
つまり、動作部４１とセンス部４２のＭＯＳトランジスタ３５ｍ、３５ｓは同時に駆動され、センス部４２で電流を検出することにより動作部３１の過電流等の異常を監視、制御する。
特開２００２−３１４０８６号公報
従来のＭＯＳＦＥＴにおいて、１チップに動作部４１とセンス部４２を集積化する場合、図５の如く、チャネル領域３３、３４を分割してＭＯＳトランジスタ３５ｍ、３５ｓを構成し、１つのゲート電極に接続している。
センス部４２は、例えばチップのコーナー部など、チップの外周端に沿って配置される。すなわち、センス部４２を設ける場合、動作部４１（のチャネル領域３３）の外周の形状はセンス部４２（のチャネル領域３４）の形状に沿ってコーナー部を少なくとも６つ以上有する形状となる。
そしてこのような場合には、所定のドレイン−ソース間耐圧（以下ＶＤＳＳ耐圧）を確保するために、チャネル領域３３、３４のそれぞれにおいて、Ｘ１〜Ｘ６点、Ｚ１〜Ｚ４点の各コーナー部の曲率を均一とし、逆方向電圧印加時にチャネル領域３３、３４のそれぞれから外側に広がる空乏層の曲率をほぼ均一にしている。
尚、Ｘ点とＺ点のパターンを凸部とした場合、凹部となるＹ点は、凸部と比較して空乏層が十分広がるためＶＤＳＳ耐圧として有利なパターンである。つまりＹ点の曲率がＶＤＳＳ耐圧に及ぼす影響はほとんど無く、Ｘ点とＺ点について考慮すればよい。
ここで、例えばハッチングの領域において、動作部４１から広がる空乏層とセンス部４２から広がる空乏層とがピンチオフする程度に、動作部４１とセンス部４２が近接している場合、チップの耐圧は、Ｘ１点、Ｚ２点、Ｘ４点、Ｘ５点、Ｘ６点の曲率に影響を受ける。つまり、少なくともＸ１点、Ｚ２点、Ｘ４点、Ｘ５点、Ｘ６点の曲率を均一にすれば、理論上はチップ全体として外側に広がる空乏層がほぼ均一となり、耐圧が劣化することはない。
動作部４１とセンス部４２のトランジスタは同一構成であり、図５に示すディスクリートチップとして、動作部４１とセンス部４２を測定した場合、これらに印加されるゲート−ソース間電圧およびドレイン−ソース間電圧は均一である。
しかし実際のアプリケーションにおいて、例えばセンス部４２にのみ、チップの外部で電流検出抵抗が接続し、制御ＩＣにより動作部４１の電流が検出される。このため、動作部４１とセンス部４２において、印加されるゲート−ソース間電圧およびドレイン−ソース間電圧が異なることになる。
従って、例えばチャネル領域３３のＸ１点とチャネル領域３４のＺ２点の曲率が均一であっても、動作部４１とセンス部４２に印加されるドレイン−ソース間電圧が異なるため、Ｘ１点とＺ２点において広がる空乏層にばらつきが生じ、ＶＤＳＳ耐圧がばらつく問題がある。
一方ハッチングの部分において、逆方向電圧印加時に、動作部４１とセンス部４２とから広がる空乏層がピンチオフしない程度に両者が離間されて配置される場合、各コーナー部となるＸ１点〜Ｘ６点と、Ｚ１点〜Ｚ４点の曲率を、すべて均一にしておけばチップ全体として安定したＶＤＳＳ耐圧を得ることができる。
しかし、この場合は動作部４１とセンス部４２の間（ハッチングの領域）を十分離間し、更にそれぞれのコーナー部で所定の耐圧が得られるよう、曲率を十分小さくする必要がある。そのため、ＭＯＳトランジスタ３５ｍ、３５ｓの配置面積（セル数）が小さくなってしまう問題がある。
本発明はかかる課題に鑑みてなされ、第１に、一導電型の半導体層と、該半導体層表面に設けられた第１動作部と、前記半導体層表面に設けられ前記第１動作部より面積が小さい第２動作部と、前記第１動作部に設けられた逆導電型の第１チャネル領域および第１トランジスタと、前記第２動作部に設けられた逆導電型の第２チャネル領域および第２トランジスタと、を具備し、前記第２動作部の周囲に前記第１動作部を配置し、前記第１チャネル領域と前記第２チャネル領域とを、前記第１トランジスタおよび前記第２トランジスタにドレイン−ソース間耐圧の逆方向電圧を印加した際に前記第１チャネル領域および前記第２チャネル領域から前記半導体層に広がる空乏層が互いに接してピンチオフする距離で離間して配置することにより解決するものである。
第２に、一導電型の半導体基板と、該基板上に設けられた一導電型の半導体層と、該半導体層表面に設けられた第１動作部と、該第１動作部と離間して前記半導体層表面に設けられ前記第１動作部より面積が小さい第２動作部と、前記第１動作部に設けられた逆導電型の第１チャネル領域と、前記第１動作部に設けられた絶縁ゲート型の第１トランジスタと、前記第２動作部に設けられた逆導電型の第２チャネル領域と、前記第２動作部に設けられた絶縁ゲート型の第２トランジスタと、を具備し、前記第２動作部の外周を前記第１動作部により完全に囲み、前記第１チャネル領域と前記第２チャネル領域とを、前記第１トランジスタおよび前記第２トランジスタにドレイン−ソース間耐圧の逆方向電圧を印加した際に前記第１チャネル領域および前記第２チャネル領域から前記半導体層に広がる空乏層が互いに接してピンチオフする距離で離間して配置することにより解決するものである。
本発明によれば、センス部と動作部を有するＭＯＳＦＥＴにおいて、ＶＤＳＳ耐圧を決定するチップの最外周のチャネル領域を第１チャネル領域のみとすることができる。従って、チップのＶＤＳＳ耐圧は、第１チャネル領域の端部のパターンのみ考慮すればよく、安定したＶＤＳＳ耐圧の設計が容易となる。
第２に、第１チャネル領域を矩形状にすることにより、第１チャネル領域最外周の各コーナー部の曲率を均一にすることができる。これにより、チップの最外周の各コーナー部において空乏層をほぼ均一に広げることができ、ＶＤＳＳ耐圧の特性が安定し、信頼性を向上させることができる。
第３に、センス部と動作部とで空乏層の広がりが不均一になった場合であっても、チップとしてＶＤＳＳ耐圧を安定させることができる。すなわち、第１チャネル領域と第２チャネル領域は、逆方向電圧印加時に空乏層がピンチオフする程度の距離で配置される。センス部と動作部を１チップに集積化した絶縁ゲート型半導体装置の場合、ディスクリートのチップとしては性能が同等であっても、アプリケーションにおいてセンス部に電流検出抵抗等が接続することでセンス部と動作部に印加されるドレイン−ソース間電圧が異なり、センス部と動作部とで空乏層の広がりが不均一になる場合がある。しかし本実施形態ではこのような場合であっても、チップとしての最外周は、各コーナー部の曲率が均一な第１チャネル領域である。このため、チップとしてＶＤＳＳ耐圧を安定させることができる。またセンス部から広がる空乏層は４辺とも動作部から広がる空乏層とピンチオフする。従って、センス部としてもＶＤＳＳ耐圧を安定させることができる。
本発明の実施の形態を、絶縁ゲート型半導体装置の一例としてｎチャネル型のトレンチ構造のＭＯＳＦＥＴを例に図１から図４を参照して詳細に説明する。
図１は、本発明の実施形態であるＭＯＳＦＥＴのチップの平面図を示す。尚、図１においては、層間絶縁膜、金属電極層（ソース電極、ゲートパッド電極、ゲート配線）を省略している。
本発明のＭＯＳＦＥＴ１００は、ｎ型半導体層２と、第１動作部２１と、第２動作部２２と、第１チャネル領域３と、第２チャネル領域４と、第１トランジスタ１５ｍと、第２トランジスタ１５ｓとを有する。
ｎ＋型シリコン半導体基板にｎ−型半導体層を積層して（ここではいずれも不図示）ドレイン領域とする。ｎ−型半導体層は例えばエピタキシャル層である。
第１動作部２１は、主動作を行う多数の第１トランジスタ１５ｍが配置された領域である。一方、第２動作部２２は、第１動作部２１より面積が小さく、第１トランジスタ１５ｍのセンシングを行う少数の第２トランジスタ１５ｓが配置された領域である。
図１での詳細な図示は省略するが、第１トランジスタ１５ｍおよび第２トランジスタ１５ｓは、第１動作部２１、第２動作部２２に均等な離間距離で配置されている。尚、第２動作部２２にもソース電極を設けワイヤボンドする必要がある。つまり、第２動作部２２において、実際に第２トランジスタ１５ｓが配置される領域は非常に微小なものであるが、少なくともワイヤボンドに必要な面積は確保されている。第１トランジスタ１５ｍおよび第２トランジスタ１５ｓは、同一の構成であり、同時に動作する。そして第２トランジスタ１５ｓの電流を制御ＩＣ（不図示）で検出することで、第１トランジスタ１５ｍの状態を監視・制御する。本実施形態では以下第１動作部２１、第２動作部２２をそれぞれ動作部２１、センス部２２と称する。
動作部２１およびセンス部２２のｎ−型半導体層表面には、それぞれ対応する第１チャネル領域３、第２チャネル領域４が設けられる。本実施形態の第１チャネル領域３および第２チャネル領域４は例えば、ｎ−型半導体層表面にｐ型不純物を注入・拡散するなどした、それぞれ１つの連続した拡散領域である。そして第１チャネル領域３および第２チャネル領域４は、第１トランジスタ１５ｍおよび第２トランジスタ１５ｓに逆方向電圧を印加した際にｎ−型半導体層２に広がる空乏層が接する距離ｄで離間して配置される。
また本実施形態では、第１チャネル領域３と動作部２１、および第２チャネル領域４とセンス部２２とは基板表面（図１）におけるパターン（平面パターン）において一致する。つまり、動作部２１端部とは第１チャネル領域３の端部であり、センス部２２の端部とは第２チャネル領域４の端部である。
動作部２１（第１チャネル領域３）およびセンス部２２（第２チャネル領域４）の周囲に延在するゲート連結電極２３はポリシリコン等により設けられ、動作部２１およびセンス部２２のゲート電極（ここでは不図示）に共通で接続する。ゲート連結電極２３は、動作部２１外のゲートパッド形成領域２４まで延在し、ゲートパッド形成領域２４のｎ−型半導体層２上方に絶縁膜を介して設けられるゲートパッド電極（不図示）と接続する。
これにより、動作部２１およびセンス部２２には、同じタイミングで同じゲート電圧が印加される。
図２は、図１のＭＯＳＦＥＴの使用例を示す回路図である。本実施形態のＭＯＳＦＥＴは、動作部２１と、動作部の電流を検知するためのトランジスタが配置されたセンス部２２を１チップに集積化したものである。センス部２２と動作部２１は、同じタイミングで印加される同じゲート電圧により同時に動作する。
センス部２２のＭＯＳトランジスタ１５ｓと動作部２１のＭＯＳトランジスタ１５ｍは図の如くドレインＤが共通接続し、ソースＳがそれぞれ負荷Ｌを介して接地される。センス部２２のソースＳと負荷Ｌ間には抵抗Ｒが接続する。例えば抵抗Ｒ両端の電圧降下を測定することで、センス部のＭＯＳトランジスタ１５ｓに流れる電流を検出する。動作部２１のＭＯＳトランジスタ１５ｍは、センス部２２のそれらと同一構成であるので、センス部２２を測定することにより動作部２１の過電流等を検出する。センス部２２および動作部２１のゲートＧは不図示の制御ＩＣ等に接続しており、センス部２２で過電流等の異常が検出された場合は、制御ＩＣにより動作部２１のＭＯＳトランジスタ１５ｍ（センス部２２のＭＯＳトランジスタ１５ｓも同様）に対して制御を行う。
このようなアプリケーションに用いるＭＯＳＦＥＴでは、動作部２１とセンス部２２とで空乏層の広がりが不均一になる場合がある。すなわち、動作部２１とセンス部２２とを１チップに集積化したＭＯＳＦＥＴの場合、ディスクリートのチップとして測定すると、動作部２１とセンス部２２とで印加されるドレイン−ソース間電圧およびゲート−ソース間電圧は同等である。しかし、アプリケーションにおいて上記の如くセンス部２２にのみ電流検出のための抵抗Ｒが接続すると、センス部２２と動作部２１に印加されるドレイン−ソース間電圧が異なり、センス部２２と動作部２１とで空乏層の広がりが不均一になる場合がある。
しかし本実施形態ではこのような場合であっても、チップとしての最外周は、各コーナー部の曲率が均一な第１チャネル領域である。このため、チップとしてＶＤＳＳ耐圧を安定させることができる。また第１チャネル領域３と第２チャネル領域４は、逆方向電圧印加時に空乏層がピンチオフする程度の距離で配置される。従って、センス部２２から広がる空乏層は４辺とも動作部２１から広がる空乏層とピンチオフする。従って、センス部としてもＶＤＳＳ耐圧を安定させることができる。
図３は、図１のＭＯＳＦＥＴ１００の断面図であり、図３（Ａ）が図１のｇ−ｇ線、図３（Ｂ）が図１のｈ−ｈ線断面図である。
図３を参照し、ｎ＋型シリコン半導体基板１の上にｎ−型半導体層２を積層するなどしてドレイン領域を設ける。ｎ−型半導体層２の表面には動作部２１およびセンス部２２にそれぞれ対応したｐ型の第１チャネル領域３、第２チャネル領域４を設ける。第１チャネル領域３、第２チャネル領域４は、逆方向電圧印加時に両者から広がる空乏層がピンチオフする距離ｄで離間される。
トレンチ５は第１チャネル領域３および第２チャネル領域４を貫通し、ｎ−型半導体層２に達する深さを有する。トレンチ５の内壁をゲート絶縁膜（例えば酸化膜）６で被膜し、トレンチ５にポリシリコンを充填するなどしたゲート電極７を設ける。ゲート電極７は、動作部２１およびセンス部２２の周囲の絶縁膜６’上に設けられたゲート連結電極２３を介してゲートパッド電極と接続する。
トレンチ５に隣接した第１チャネル領域３、第２チャネル領域４表面にはｎ＋型のソース領域８が形成され、隣り合うソース領域８間の第１チャネル領域３、第２チャネル領域４表面にはｐ＋型のボディ領域９を設ける。
ゲート電極７を被覆してＢＰＳＧ（Ｂｏｒｏｎ ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等からなる層間絶縁膜１１が設けられ、ソース電極１７は層間絶縁膜１１に設けたコンタクトホールＣＨを介して、ソース領域８およびボディ領域９とコンタクトする。
また、第１チャネル領域３の外周のｎ−型半導体層２表面には、必要に応じてｐ＋型不純物を拡散したガードリング２５が配置される。更にチップ最外周のｎ−型半導体層２表面には、ｎ＋型不純物領域２６が設けられ、その一部にシールドメタル２７がコンタクトする（図３（Ｂ）参照）。
ソース電極１７はゲートパッド形成領域２４（図１参照）と隣接して設けられる。ゲートパッド形成領域２４に設けられるゲートパッド電極（不図示）は、ソース電極１７と同一の金属電極層により構成される。動作部２１とセンス部２２のソース電極１７は分離しており、それぞれＭＯＳトランジスタ１５ｍ、１５ｓと電気的に接続する。
第１チャネル領域３を囲むゲート連結電極２３の上には、これと重畳するリング状にゲート配線１６が設けられる。更に、基板１の裏面には金属蒸着等によりドレイン電極１９が設けられる。
図４は、図１のｉ−ｉ線の断面における第１チャネル領域３と第２チャネル領域４を模式的に示した図である。図示は省略するが、第１チャネル領域３および第２チャネル領域４にはそれぞれＭＯＳトランジスタ１５ｍ、１５ｓが配置されているとする。
第１チャネル領域３と第２チャネル領域４は、逆方向電圧印加時に両者から広がる空乏層がピンチオフする距離ｄで配置される。従って、Ａ点とＢ点の曲率は等しくする必要はない。また、Ａ点を凸部とした場合に凹部となる、第２チャネル領域４と対向する第１チャネル領域３は、Ａ点と比較して空乏層が十分に広がるパターンである。すなわち、Ｃ点において４つのコーナー部の曲率が均一であれば、Ｃ点の曲率がＶＤＳＳ耐圧に及ぼす影響はほとんどなく、ここで考慮する必要はない。
すなわち、第１チャネル領域３と第２チャネル領域４の間（図１のハッチングの領域）を空乏層がピンチオフする距離ｄとすることで、チップ１００の外周端で外側に広がる空乏層をＶＤＳＳ耐圧の主な設計要因とすることができる。
そして、図１の如く本実施形態の第２チャネル領域４（センス部２２）は、その外周４辺を第１チャネル領域３（動作部２１）によって完全に囲まれている。
これにより、ＭＯＳＦＥＴ１００のチップとして、ＶＤＳＳ耐圧を決定するチップの最外周のチャネル領域を第１チャネル領域３のみとすることができる。従って、チップのＶＤＳＳ耐圧は、第１チャネル領域の端部のパターンのみ考慮すればよく、安定したＶＤＳＳ耐圧の設計が容易となる。
また、第２チャネル領域４を第１チャネル領域３内部に配置することで、第１チャネル領域３の外側端部のパターンは、４つのコーナー部（Ａ点）を有する矩形となる。そして、各コーナー部は完全な直角ではなく所定の曲率を有しており、各Ａ点においてコーナー部の曲率は均一である。
更に、第２チャネル領域４の外側端部のパターンも、４つのコーナー部（Ｂ点）を有する矩形である。そして、各コーナー部は完全な直角ではなく所定の曲率を有しており、各Ｂ点においてコーナー部の曲率は均一である。
つまり、本実施形態では、逆方向電圧印加時に、第１チャネル領域３の外周端からｎ−型半導体層に広がる空乏層が４つの各コーナー部（Ａ点）においてほぼ均一となる。従って、チップ全体として、ＶＤＳＳ耐圧特性を安定させることができる。
更に既述の如く、図２で示したアプリケーションに用いる場合には、動作部２１とセンス部２２に印加されるドレイン−ソース間電圧が不均一になる恐れがある。しかし本実施形態では、チップのＶＤＳＳ耐圧は第１チャネル領域３の均一な曲率の４つのコーナー部（Ａ点）で制御できるため、安定したＶＤＳＳ耐圧を得ることができる。
以上、本実施形態ではｎチャネル型ＭＯＳＦＥＴで説明したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴでも同様の効果が得られる。更に、トレンチ構造のＭＯＳＦＥＴに限らず、ｎ−型半導体層２表面にゲート絶縁膜６を介してゲート電極７を配置した、プレーナ構造のＭＯＳＦＥＴであっても同様に実施できる。
１ ｎ＋型シリコン半導体基板
２ ｎ−型半導体層
３ 第１チャネル領域
４ 第２チャネル領域
５ トレンチ
６ ゲート絶縁膜
７ ゲート電極
８ ソース領域
９ ボディ領域
１０ 半導体基板
１１ 層間絶縁膜
１５ｍ、１５ｓ ＭＯＳトランジスタ
１６ ゲート配線
１７ ソース電極
１９ ドレイン電極
２１ 動作部
２２ センス部
２３ ゲート連結電極
２４ ゲートパッド形成領域
２５ ガードリング
２６ ｎ＋型不純物領域
２７ シールドメタル
３０ 半導体基板
３３、３４ チャネル領域
３５ｍ、３５ｓ ＭＯＳトランジスタ
３６ ゲート連結電極
４１ 動作部
４２ センス部
２ ｎ−型半導体層
３ 第１チャネル領域
４ 第２チャネル領域
５ トレンチ
６ ゲート絶縁膜
７ ゲート電極
８ ソース領域
９ ボディ領域
１０ 半導体基板
１１ 層間絶縁膜
１５ｍ、１５ｓ ＭＯＳトランジスタ
１６ ゲート配線
１７ ソース電極
１９ ドレイン電極
２１ 動作部
２２ センス部
２３ ゲート連結電極
２４ ゲートパッド形成領域
２５ ガードリング
２６ ｎ＋型不純物領域
２７ シールドメタル
３０ 半導体基板
３３、３４ チャネル領域
３５ｍ、３５ｓ ＭＯＳトランジスタ
３６ ゲート連結電極
４１ 動作部
４２ センス部
Claims (6)
- 一導電型の半導体層と、
該半導体層表面に設けられた第１動作部と、
前記半導体層表面に設けられ前記第１動作部より面積が小さい第２動作部と、
前記第１動作部に設けられた逆導電型の第１チャネル領域および第１トランジスタと、
前記第２動作部に設けられた逆導電型の第２チャネル領域および第２トランジスタと、
を具備し、
前記第２動作部の周囲に前記第１動作部を配置し、
前記第１チャネル領域と前記第２チャネル領域は、前記第１トランジスタおよび前記第２トランジスタにドレイン−ソース間耐圧の逆方向電圧を印加した際に前記第１チャネル領域および前記第２チャネル領域から前記半導体層に広がる空乏層が互いに接してピンチオフする距離で離間して配置されることを特徴とする絶縁ゲート型半導体装置。 - 一導電型の半導体基板と、
該基板上に設けられた一導電型の半導体層と、
該半導体層表面に設けられた第１動作部と、
該第１動作部と離間して前記半導体層表面に設けられ前記第１動作部より面積が小さい第２動作部と、
前記第１動作部に設けられた逆導電型の第１チャネル領域と、
前記第１動作部に設けられた絶縁ゲート型の第１トランジスタと、
前記第２動作部に設けられた逆導電型の第２チャネル領域と、
前記第２動作部に設けられた絶縁ゲート型の第２トランジスタと、
を具備し、
前記第２動作部の外周は前記第１動作部により完全に囲まれており、
前記第１チャネル領域と前記第２チャネル領域は、前記第１トランジスタおよび前記第２トランジスタにドレイン−ソース間耐圧の逆方向電圧を印加した際に前記第１チャネル領域および前記第２チャネル領域から前記半導体層に広がる空乏層が互いに接してピンチオフする距離で離間して配置されることを特徴とする絶縁ゲート型半導体装置。 - 前記第１動作部において前記第１チャネル領域は矩形状に配置され、該矩形状の各コーナー部の曲率が均一であることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
- 前記第２チャネル領域は矩形状に配置され、該矩形状の各コーナー部の曲率が均一であることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
- 前記第１トランジスタおよび前記第２トランジスタは、それぞれのゲート電極が共通で接続されることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
- 前記第２トランジスタは、前記第１トランジスタの電流を検出するためのトランジスタであることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006181305A JP5147203B2 (ja) | 2006-06-30 | 2006-06-30 | 絶縁ゲート型半導体装置 |
| TW096123190A TWI373845B (en) | 2006-06-30 | 2007-06-27 | Insulation gate type semiconductor device |
| KR1020070064821A KR100914561B1 (ko) | 2006-06-30 | 2007-06-29 | 절연 게이트형 반도체 장치 |
| US11/822,028 US7843003B2 (en) | 2006-06-30 | 2007-06-29 | Insulated gate semiconductor device |
| CNB2007101273966A CN100502004C (zh) | 2006-06-30 | 2007-07-02 | 绝缘栅型半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006181305A JP5147203B2 (ja) | 2006-06-30 | 2006-06-30 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008010723A JP2008010723A (ja) | 2008-01-17 |
| JP5147203B2 true JP5147203B2 (ja) | 2013-02-20 |
Family
ID=38875712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006181305A Active JP5147203B2 (ja) | 2006-06-30 | 2006-06-30 | 絶縁ゲート型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7843003B2 (ja) |
| JP (1) | JP5147203B2 (ja) |
| KR (1) | KR100914561B1 (ja) |
| CN (1) | CN100502004C (ja) |
| TW (1) | TWI373845B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097918B2 (en) * | 2009-08-14 | 2012-01-17 | Infineon Technologies Ag | Semiconductor arrangement including a load transistor and sense transistor |
| CN102947934B (zh) * | 2010-06-24 | 2015-12-02 | 三菱电机株式会社 | 功率半导体器件 |
| DE102012102533B3 (de) | 2012-03-23 | 2013-08-22 | Infineon Technologies Austria Ag | Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend |
| US9076805B2 (en) * | 2012-07-14 | 2015-07-07 | Infineon Technologies Ag | Current sense transistor with embedding of sense transistor cells |
| JP5758365B2 (ja) * | 2012-09-21 | 2015-08-05 | 株式会社東芝 | 電力用半導体素子 |
| US9536944B2 (en) * | 2012-12-04 | 2017-01-03 | Denso Corporation | Semiconductor device and method of manufacturing same |
| US9773863B2 (en) * | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
| US10468479B2 (en) | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
| JP7224247B2 (ja) * | 2019-07-02 | 2023-02-17 | 三菱電機株式会社 | 半導体装置 |
| US20220140138A1 (en) * | 2020-11-03 | 2022-05-05 | Cree, Inc. | Protection structures for semiconductor devices with sensor arrangements |
| DE112022000930T5 (de) * | 2021-03-26 | 2023-11-16 | Rohm Co., Ltd. | Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils |
| CN117280477B (zh) | 2022-03-11 | 2024-06-25 | 新唐科技日本株式会社 | 半导体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973588B2 (ja) * | 1991-06-10 | 1999-11-08 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| US5461252A (en) * | 1992-10-06 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers |
| JPH07161992A (ja) * | 1993-10-14 | 1995-06-23 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP3156487B2 (ja) * | 1994-03-04 | 2001-04-16 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| DE19534604C1 (de) * | 1995-09-18 | 1996-10-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung |
| JPH09162391A (ja) * | 1995-12-06 | 1997-06-20 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP3349029B2 (ja) * | 1996-01-16 | 2002-11-20 | 株式会社東芝 | 半導体装置 |
| JP3914328B2 (ja) * | 1997-03-25 | 2007-05-16 | 株式会社ルネサステクノロジ | 電流検出セル付トレンチゲート半導体装置および電力変換装置 |
| EP0892435A1 (en) * | 1997-07-14 | 1999-01-20 | STMicroelectronics S.r.l. | Integrated semiconductor transistor with current sensing |
| US6906362B2 (en) * | 2002-01-22 | 2005-06-14 | Fairchild Semiconductor Corporation | Method of isolating the current sense on power devices while maintaining a continuous stripe cell |
| JP5014534B2 (ja) | 2001-04-13 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | Ｍｏｓｆｅｔ |
| US6906399B2 (en) * | 2002-11-04 | 2005-06-14 | Delphi Technologies, Inc. | Integrated circuit including semiconductor power device and electrically isolated thermal sensor |
| JP4622214B2 (ja) * | 2003-07-30 | 2011-02-02 | トヨタ自動車株式会社 | 電流センシング機能を有する半導体装置 |
-
2006
- 2006-06-30 JP JP2006181305A patent/JP5147203B2/ja active Active
-
2007
- 2007-06-27 TW TW096123190A patent/TWI373845B/zh not_active IP Right Cessation
- 2007-06-29 KR KR1020070064821A patent/KR100914561B1/ko not_active IP Right Cessation
- 2007-06-29 US US11/822,028 patent/US7843003B2/en active Active
- 2007-07-02 CN CNB2007101273966A patent/CN100502004C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008010723A (ja) | 2008-01-17 |
| US7843003B2 (en) | 2010-11-30 |
| CN100502004C (zh) | 2009-06-17 |
| KR100914561B1 (ko) | 2009-08-31 |
| US20080001221A1 (en) | 2008-01-03 |
| KR20080002658A (ko) | 2008-01-04 |
| TW200805664A (en) | 2008-01-16 |
| CN101097921A (zh) | 2008-01-02 |
| TWI373845B (en) | 2012-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5147203B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP5048273B2 (ja) | 絶縁ゲート型半導体装置 | |
| US20230112583A1 (en) | Semiconductor device and semiconductor package | |
| US7385250B2 (en) | Semiconductor device | |
| JP5511124B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2008235788A (ja) | 絶縁ゲート型半導体装置 | |
| JP2008085188A (ja) | 絶縁ゲート型半導体装置 | |
| CN105810737A (zh) | 半导体装置 | |
| JP5798024B2 (ja) | 半導体装置 | |
| KR20160088962A (ko) | 반도체 장치 | |
| JP2008251923A (ja) | 半導体装置 | |
| US10566412B2 (en) | High voltage junction field effect transistor (JFET) with spiral voltage divider | |
| CN113302732B (zh) | 半导体装置 | |
| JP2009004707A (ja) | 絶縁ゲート型半導体装置 | |
| JP4086559B2 (ja) | 半導体装置 | |
| JP2002222953A (ja) | 半導体装置 | |
| JP2011009630A (ja) | 保護ダイオード | |
| US20140091387A1 (en) | Semiconductor device | |
| JP3659195B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009016725A (ja) | 半導体装置 | |
| US20230326922A1 (en) | Semiconductor device | |
| JP2001094092A (ja) | パワーｍｏｓトランジスタ | |
| JP2007158098A (ja) | 半導体装置 | |
| JP2023131415A (ja) | 半導体装置 | |
| CN116529877A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090601 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5147203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |