JP5134987B2 - 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法 - Google Patents
入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法 Download PDFInfo
- Publication number
- JP5134987B2 JP5134987B2 JP2008020813A JP2008020813A JP5134987B2 JP 5134987 B2 JP5134987 B2 JP 5134987B2 JP 2008020813 A JP2008020813 A JP 2008020813A JP 2008020813 A JP2008020813 A JP 2008020813A JP 5134987 B2 JP5134987 B2 JP 5134987B2
- Authority
- JP
- Japan
- Prior art keywords
- level shifter
- reference potential
- branch
- circuit
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000011156 evaluation Methods 0.000 claims description 23
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
本発明は、駆動ロジックからドライバへと入力信号を伝達するためのレベルシフタを有する駆動回路、及びそれに付属の方法に関する。
この種の駆動回路は、パワーエレクトロニクスシステムにおいて、単独スイッチとして又はブリッジ回路内に配置されているパワー半導体スイッチを駆動するために必要とされる。この種のブリッジ回路は、単相ブリッジ回路、又は二相ブリッジ回路、又は三相ブリッジ回路として知られていて、この際、単相の所謂ハーブブリッジは多数のパワーエレクトロニクス回路の基本構成要素を意味する。ハーフブリッジ回路内では、２個のパワースイッチ、即ち第１の所謂ＴＯＰスイッチと第２の所謂ＢＯＴスイッチが直列回路として配置されている。
この種のハーフブリッジは、通常、直流中間回路に対する接続部を有する。ハーフブリッジの出力部、典型的には交流電圧端子は、多くの場合、負荷と接続されている。駆動回路は、通常、複数の部分回路或いは機能ブロックから構成されている。制御信号は、第１部分回路内、即ち駆動ロジック内で処理され、他のコンポーネントを介してドライバ回路に供給され、最終的には各々のパワースイッチの制御入力部に供給される。
比較的高い中間回路電圧、例えば１００Ｖよりも大きな中間回路電圧では、多くの場合、駆動ロジックが電位的にドライバ回路から分離され、その理由は、付属のパワースイッチが様々な電位上にあり、それにより電圧的な絶縁が不可避なためである。この分離は少なくともＴＯＰスイッチのために適用されるが、出力が比較的高い場合には、スイッチング時に起り得るグラウンド電位のスリップ(Verriss)に基づき、ＢＯＴスイッチのためにも実施される。この種の分離は、例えば、パルス伝達器により、又はオプトカプラ或いは光導波路（直流電気の分離）又はＨＶＩＣ（ハイ・ボルテージ・インテグレーテッド・サーキット）内の集積回路技術を使って実現され得る。最後のバリエーションは、小さな寸法、低価格、長い寿命などのような様々な長所に基づき、使用の頻度が増している。同時にＨＶＩＣは、中間回路電圧よりも大きい又はそれと同じ破壊電圧を有する高電圧素子を集積するという可能性を提供し、この可能性は、信号レベル変換のためのスイッチング回路、即ち所謂レベルシフタ内で使用され得る。通常、それらの高電圧素子用には横型高電圧ＭＯＳＦＥＴが使用される。
上記のレベルシフタは駆動回路の一部であり、好ましくは集積回路装置として実施されている。レベルシフタは、定義された基準電位を有する回路部分から、時間的により高い又はより低い基準電位を有する回路部分へと又はその逆において信号を伝達するために用いられる。そのような装置はパワー半導体を集積式で且つ電位分離式で駆動するために必要である。
ＨＶＩＣではレベルシフタの形成のために２つの基本的な絶縁技術が知られている。一方はＳＯＩ（シリコン・オン・インシュレータ）技術であり、他方はｐｎ絶縁技術（ジャンクション・アイソレーション）である。ＳＯＩ技術は素子又は素子グループの誘電絶縁を提供するが、現在では８００Ｖまでの耐電圧だけが可能である。ＳＯＩ基板ウェーハは標準基板よりも明らかに高価であるが、そのコストは、誘電絶縁から得られる一連の技術的長所並びに多大なプロセス容易化により相殺される。ｐｎ絶縁技術では遮断電圧が遮断極性化されたｐｎ接合により受容される。この技術は、目下、１２００Ｖまで使用可能である。しかしその製造には極めて手間がかかり、従ってコストのかかるものである。更に、例えば１２５℃よりも高い動作温度のような温度が比較的高い時、並びに迅速でダイナミックな過程におけるグラウンド電位のスリップ時には漏れ電流やラッチアップ効果を有する技術的な問題が存在する。
集積駆動回路では、従来技術により、駆動ロジックからＴＯＰドライバへの駆動信号のレベルシフタ伝達が知られている。このことは、ＴＯＰドライバがＢＯＴドライバと異なり相ごとに増加された基準電位上に位置するため、必要である。従来技術によると駆動側からＴＯＰドライバへの信号伝達はパルシング式の（ダイナミックな）差動的な伝達を用いて行われ、つまり伝達すべき信号から駆動側でスイッチオンパルス及びスイッチオフパルスが生成され、これらのパルスが各々のレベルシフタを介してＴＯＰドライバへと伝達される。この種の伝達方式は大きな伝達確実性と僅かな出力需要により傑出する。様々な集積レベルシフタトポロジーが知られている。最も簡単なトポロジー（接続形態）は、直列に接続された、適切な遮断性能を有するＨＶトランジスタと、抵抗とから成っている。ＨＶトランジスタのゲートへと信号が与えられるとＨＶトランジスタがスイッチオンする。それにより生成されたレベルシフタを通じる横電流(Querstrom)は抵抗上の電圧降下をもたらし、この電圧降下は信号として評価回路により検知され得る。
特許文献１では拡張されたレベルシフタトポロジーが開示されていて、このトポロジーでは、駆動信号がステップごとに、同種にカスケード接続されたｎ個の周知のレベルシフタを用い、ｎ−１個の中間電位を介して伝達される。従って、全レベルシフタにおいて必要な遮断性能のｎ番目の部分だけを有するトランジスタが使用される。必要な遮断性能を有するトランジスタが使用可能である場合、レベルシフタの遮断性能がｎ倍分増加され得る。
前公開されていない特許文献２は、直列に接続されたｎ個のＨＶトランジスタから成る直列回路として実施されているレベルシフタを開示している。このトポロジーは、特許文献１のものに比べ、一方では出力消費が軽減され、他方では回路手間が軽減されているという長所を有する。このことは、より少ないスペース要求、従ってより少ないコストを結果として伴う。
全ての周知のトポロジーは、レベルシフタの相補的な構造において、高い基準電位を有する回路部分から低い基準電位を有する回路部分への信号伝達も可能であるということで共通している。この特性がＴＯＰドライバから駆動ロジックへの信号逆伝達のために利用され得る。
従来技術によると集積駆動回路では駆動ロジック（一次側）とＢＯＴドライバ（二次側）が同じ基準電位又は数ボルトだけ互いに異なる基準電位上に置かれ、その結果、レベルシフタを介した信号伝達は必要不可欠ではない。この際、一次側或いは二次側の基準電位用の端子は、多くの場合、外部で短絡される。しかし、モジュール内部及びシステム内部のインダクタンス、例えば配線インダクタンスにより、パワー素子のスイッチング中にはプラス又はマイナスの方向におけるＢＯＴドライバの基準電位の強力なスリップが発生することになる。このことは、例えば５０Ａよりも大きな大電流が接続される中間出力及び高出力のシステム内で特に強く発生する。この際、電位差は、使用されているトランジスタのゲート酸化物の例えば２０Ｖよりも大きな遮断電圧を越えている。ジャンクション・アイソレーション・テクノロジーは、マイナスの方向における基準電位の対応的なスリップにより、寄生のサイリスタ構造体のトリガ、所謂ラッチアップが起り得るという短所を有する。このことは、機能損失、及び場合により該当する素子の破壊を導く。この制限は、素子の誘電絶縁に起因し、ＳＯＩ技術では供されることなく、その結果、二次側の基準電位が短期的に又は永続的にマイナスである場合にも確実な信号伝達を保証するレベルシフタが回路技術的に実施可能である。
前公開されていない特許文献３は、ＵＰレベルシフタブランチ及びＤＯＷＮレベルシフタブランチとして実施されているものでＳＯＩ技術によるＢＯＴドライバ用のレベルシフタを開示している。しかしこの駆動回路はブリッジトポロジーのためには十分でなく、その理由は、二次側のＴＯＰドライバの基準電位も一次側の基準電位よりもマイナスであり得るためである。
本発明の基礎を成す課題は、使用されているトランジスタのゲート酸化物の耐電圧以上に基準電位差が位置する回路部分間の信号伝達が可能である、好ましくは少なくとも部分的にモノリシック集積された回路の形式の駆動回路を紹介することである。
前記の課題は、本発明に従い、請求項１並びに請求項５の構成要件の措置により解決される。有利な構成形態は下位請求項に記載されている。
本発明の思想は、例えば集積ゲートドライバの一次側である第１基準電位を有する第１回路部分から、例えば集積ゲートドライバのＴＯＰ二次側である第２電位を有する第２回路部分へと信号を好ましくは単方向伝達するためのレベルシフタを有する駆動回路から出発する。本発明に従い、この駆動回路は、入力信号を電位分離式で伝達するためのＴＯＰレベルシフタにより構成される。このＴＯＰレベルシフタ自体は、互いに依存しないで作動する２つの伝達ブランチ（伝達分岐部）、即ちＵＰレベルシフタブランチ及びＤＯＷＮレベルシフタブランチ、並びにそれらに後接続された信号評価回路から成る装置として形成されている。
ＵＰレベルシフタブランチは、二次側の基準電位が一次側の基準電位と同じ又はそれよりも大きい場合、印加する入力信号を一次側から二次側へと伝達する。ＤＯＷＮレベルシフタブランチは、二次側の基準電位が一次側の基準電位と同じ又はそれよりも小さい場合、印加する入力信号を一次側から二次側へと伝達する。従って一次側の基準電位に対して二次側の基準電位がより高い場合にもより低い場合にも少なくとも１つの有効な信号が伝達される。信号評価回路は、ＵＰレベルシフタブランチ或いはＤＯＷＮレベルシフタブランチの各々の出力部の信号を検知し、伝達する信号を二次側において再構成する。
ＴＯＰレベルシフタを有する駆動回路内で駆動ロジックからＴＯＰドライバへと入力信号を伝達するための本発明に従う方法は、ＵＰレベルシフタブランチ又はＤＯＷＮレベルシフタブランチ又はこれらの両方のレベルシフタブランチが信号を信号評価回路の各々付設の入力部へと与える場合に、この信号評価回路が出力信号をＴＯＰドライバへと受け渡すことにより特徴付けられている。
次に図１〜図４に基づき本発明の解決策を更に説明する。
図１は、ハーフブリッジ回路（７０）を有する従来技術によるモノリシック集積駆動回路（１０）を示している。そのハーフブリッジ回路（７０）は、従来技術に従い、ＴＯＰパワースイッチ（７２）とＢＯＴパワースイッチ（７４を有し、これらは、各々、逆並列接続されたダイオードを有するＩＧＢＴとして形成されている。ＢＯＴパワースイッチ（７４）は二次側の基準電位（gnd_sek）上に位置し、この基準電位は、小さな配線インダクタンスを有する適用（アプリケーション）時には一時側の基準電位（gnd_pri）にほぼ同じである。一時側の基準電位（gnd_pri）は駆動回路（１０）の基準電位である。
駆動回路（１０）自体は、駆動ロジック（２０）と、後接続されたＴＯＰドライバ（４０）を有するＴＯＰレベルシフタ（３０）と、後接続されたＢＯＴドライバ（６０）を有するＢＯＴレベルシフタ（５０）とを有する。この際、ＢＯＴドライバ（６０）の基準電位は、駆動ロジック（２０）の基準電位よりも高い、又はそれと同じ、又はそれよりも低いところに位置し得る。この際、ＴＯＰドライバ（４０）の基準電位は駆動ロジック（２０）の基準電位よりも高い又はそれと同じである。
図２は、ＴＯＰレベルシフタ（８０）を有する本発明に従うモノリシック集積駆動回路を示している。このＴＯＰレベルシフタ（８０）は、図１に従う従来技術のものを本発明に従って更に構成したものである。ＴＯＰパワースイッチ（７２）は二次側の基準電位（gnd_hs）上に位置し、この基準電位は、主として大きな配線インダクタンスを有する適用（アプリケーション）時には相ごとに一時側の基準電位（gnd_pri）よりもプラスであるばかりかそれよりもマイナスであり得る。ＴＯＰレベルシフタ（８０）は、この際、パルス発生回路（８２）と、ＵＰレベルシフタブランチ（８４）と、ＤＯＷＮレベルシフタブランチ（８６）と、これらに後接続されている信号評価回路（８８）とから構成されている。パルス発生回路（８２）は、その都度、直接的な非反転信号、及び反転信号をＵＰレベルシフタブランチ（８４）へと提供し、並びに反転器（インバータ）を介してその信号に対する反転信号をＤＯＷＮレベルシフタブランチ（８６）へと提供する。信号評価回路（８８）の出力部はＴＯＰドライバステージ（４０）の入力部に位置している。
図３は、本発明に従う駆動回路のＴＯＰレベルシフタ（８０）を詳細図として示している。それに対し図４は、本発明に従う方法のシミュレーション結果を示している。
ＴＯＰレベルシフタ（８０）は、この際、２つの相補部分、即ちＵＰレベルシフタブランチ（８４）とＤＯＷＮレベルシフタブランチ（８６）を有する。これらのレベルシフタブランチは構造と機能方式に関して基本的に同じであるが、各々相補的なトランジスタが使用されている、即ちＵＰレベルシフタブランチ内のｎチャネルトランジスタはＤＯＷＮレベルシフタブランチ内ではｐチャネルトランジスタにより実施される、そして逆もまたそのとおりである。ＵＰレベルシフタブランチ（８４）内で供給電圧（vdd_hs）に接続される端子は、ＤＯＷＮレベルシフタブランチ（８６）内では対応する基準電位（gnd_hs）に接続され、そして逆もまたそのとおりである。この際、基準電位（gnd_hs）はハーフブリッジ回路（７０）の出力部の電位と同じである。ＵＰレベルシフタブランチとＤＯＷＮレベルシフタブランチの構造を次に説明する。
ＵＰレベルシフタブランチ（８４）の方は、スイッチングトランジスタＭ１或いはＭ２と、各々ｎチャネルタイプの高電圧トランジスタＨＶ１或いはＨＶ２と、ダイオードＤ１或いはＤ２と、抵抗Ｒ１及びＲ５或いはＲ２及びＲ６とを有する２つの部分ブランチから構成されている。各々の部分ブランチのこれらの素子は直列に接続されている。スイッチングトランジスタＭ１或いはＭ２のソース端子は抵抗Ｒ１或いはＲ２を介して一時側の基準電位（gnd_pri）に接続されている。Ｍ１或いはＭ２のゲートはパルス発生回路（８２）のＯＮ（非反転）或いはＯＦＦ（反転）出力部と接続されていて、ＵＰレベルシフタブランチ（８４）の制御入力部を表わしている。ＨＶ１及びＨＶ２のゲートは一時側の供給電圧（vdd_pri）に接続されている。ＨＶ１或いはＨＶ２のドレイン端子は各々ダイオードＤ１或いはＤ２のカソードと接続されている。ダイオードＤ１或いはＤ２のアノードは抵抗Ｒ５或いはＲ６に接続されている。Ｒ５及びＲ６は更に供給電圧（vdd_hs）と接続されている。Ｄ１或いはＤ２のアノードはＵＰレベルシフタブランチ（８４）の出力部ＯＮ_ｐ或いはＯＦＦ_ｐを形成し、信号評価回路（８８）に接続されている。
それに対応し、ＤＯＷＮレベルシフタブランチ（８６）は、スイッチングトランジスタＭ１１或いはＭ１２と、各々ｐチャネルタイプで好ましくはより耐電圧性のトランジスタＭ１３或いはＭ１４と、ダイオードＤ１１或いはＤ１２と、抵抗Ｒ１１及びＲ１５或いはＲ１２及びＲ１６とを有する２つの部分ブランチから構成されている。各々の部分ブランチのこれらの素子は直列に接続されている。スイッチングトランジスタＭ１１或いはＭ１２のソース端子は抵抗Ｒ１１或いはＲ１２を介して一時側の供給電圧（vdd_pri）に接続されている。Ｍ１１或いはＭ１２のゲートは反転器（インバータ）ＩＮＶ１或いはＩＮＶ２を介してパルス発生回路（８２）のＯＮ出力部或いはＯＦＦ出力部と接続されていて、ＤＯＷＮレベルシフタブランチ（８６）の制御入力部を表わしている。Ｍ１３及びＭ１４のゲートは一時側の基準電位（gnd_pri）に接続されている。Ｍ１３或いはＭ１４のドレイン端子は各々ダイオードＤ１１或いはＤ１２のアノードと接続されている。ダイオードＤ１１或いはＤ１２のカソードは抵抗Ｒ１５或いはＲ１６に接続されている。Ｒ１５及びＲ１６は更に二次側の基準電位（gnd_hs）と接続されている。Ｄ１１或いはＤ１２のカソードはＤＯＷＮレベルシフタブランチ（８６）の出力部ＯＮ_ｎ或いはＯＦＦ_ｎを形成し、信号評価回路（８８）に接続されている。
抵抗Ｒ５及びＲ６におけるツェナーダイオードＺ１及びＺ２或いは抵抗Ｒ１５及びＲ１６におけるツェナーダイオードＺ１１及びＺ１２は、出力部ＯＮ_ｐ及びＯＦＦ_ｐ或いはＯＮ_ｎ或いはＯＦＦ_ｎにおける電圧を制限する。
ＵＰレベルシフタブランチ（８４）の抵抗Ｒ３及びＲ４は一次側の動作電圧端子（vdd_pri）に接続され、各々トランジスタＨＶ１或いはＨＶ２のソースに接続されている。従って一次側の未定義状態の場合には常にトランジスタＨＶ１及びＨＶ２はスイッチオフされている。抵抗Ｒ１３及びＲ１４はＤＯＷＮレベルシフタブランチ（８６）内のトランジスタＭ１３或いはＭ１４において対応する機能を担っている。
一次側と二次側の基準電位間における最大許容のプラスの電圧差はトランジスタＨＶ１及びＨＶ２のドレイン・ソース・耐電圧により決定され、マイナスの電圧差においてはトランジスタＭ１３及びＭ１４のドレイン・ソース・耐電圧により決定される。
ＵＰレベルシフタブランチ（８４）を介した信号伝達は、二次側の基準電位（gnd_hs）が一次側の基準電位（gnd_pri）よりも大きい、又はそれと同じ高さである、又はそれよりも僅かに低い場合にだけ行われる。次にこの場合におけるＵＰレベルシフタブランチ（８４）の機能方式について説明する。入力部及び出力部或いは各々の交点における対応した信号経過状況が、対応する動作事例として図４の第２欄（gnd_hs=0V）或いは第３欄（gnd_hs=600V）に示されている。スイッチングトランジスタＭ１のゲートには、パルス発生回路（８２）により入力信号Ｕ_ＩＮのプラスの勾配（スロープ）から生成された制御信号Ｕ_ＯＮ、例えば矩形のパルスが提供される。スイッチングトランジスタＭ２のゲートには、パルス発生回路（８２）により入力信号Ｕ_ＩＮのマイナスの勾配（スロープ）から生成された制御信号Ｕ_ＯＦＦ、例えば矩形のパルスが提供される。これらの制御信号はトランジスタＭ１或いはＭ２の各々のスイッチオンをもたらす。Ｍ１のスイッチオン時には同様にトランジスタＨＶ１が開かれる、或いはＭ２のスイッチオン時にはＨＶ２が開かれる（カスコード原理）。スイッチオン時にはレベルシフタブランチを通じて横電流Ｉquerが流れる。この横電流Ｉquerの大きさは主に抵抗Ｒ１及びＲ５或いはＲ２及びＲ６により決定される。抵抗Ｒ５を介した電圧降下Ｕ_ＯＮ_ｐ或いは抵抗Ｒ６を介した電圧降下Ｕ_ＯＦＦ_ｐは横電流Ｉquerに比例し、信号評価回路（８８）のための各々の入力信号を表わしている。従ってまとめると、デジタル入力信号Ｕ_ＩＮが電流信号に変換され、そのようにしてレベルシフタを介して伝達される。接続されている信号評価回路（８８）は伝達信号を再びデジタル信号Ｕ_ＯＵＴに変換し直し、この信号がＴＯＰスイッチのドライバ（４０）に渡される。
二次側の基準電位（gnd_hs）が一次側に対して例えば数ボルトの所定値よりも下に位置する場合、信号評価回路（８８）内で例えばコンパレータ又はシュミットトリガーである閾値検知回路により予め定められる規定のスイッチオン閾値に達することはない。この場合、入力信号Ｕ_ＩＮはＵＰレベルシフタを介しては伝達されない。その際、ＵＰレベルシフタの出力電圧はスイッチオフ状態（Ｕ_ＯＮ_ｐ＝ＨＩＧＨ）に対応する。トランジスタＭ１、Ｍ２、ＨＶ１、ＨＶ２のドレイン・バルク・ダイオードが導通方向で極性を与えられる範囲で二次側の電位が下降する、即ち二次側の供給電位（vdd_hs）が一次側の基準電位（gnd_pri）より下に低下すると、その際にはダイオードＤ１及びＤ２が両方の部分ブランチを通じる電流の流れを遮断する。
それに対応し、ＤＯＷＮレベルシフタブランチ（８６）を介した信号伝達は、二次側の基準電位（gnd_hs）が一次側の基準電位（gnd_pri）よりも小さい、又はそれと同じ高さである、又はそれよりも僅かに高い場合にだけ行われる。入力部及び出力部或いは各々の交点における対応した信号経過状況が、対応する動作事例として図４の第１欄（gnd_hs=-15V）或いは第２欄（gnd_hs=0V）に示されている。ｐチャネルスイッチングトランジスタＭ１１のゲートには、パルス発生回路（８２）により入力信号Ｕ_ＩＮのプラスの勾配（スロープ）から生成された制御信号Ｕ_ＯＮが反転されて提供される。ｐチャネルスイッチングトランジスタＭ１２のゲートには、パルス発生回路（８２）により入力信号Ｕ_ＩＮのマイナスの勾配（スロープ）から生成された制御信号Ｕ_ＯＦＦが反転されて提供される。これらの制御信号はトランジスタＭ１１或いはＭ１２の各々のスイッチオンをもたらす。Ｍ１１のスイッチオン時には同様にｐチャネルトランジスタＭ１３が開かれる、或いはＭ１２のスイッチオン時にはＭ１４が開かれる（カスコード原理）。スイッチオン時にはレベルシフタブランチを通じて横電流Ｉquerが流れる。この横電流Ｉquerの大きさは主に抵抗Ｒ１１及びＲ１５或いはＲ１２及びＲ１６により決定される。抵抗Ｒ１５を介した電圧降下Ｕ_ＯＮ_ｎ或いは抵抗Ｒ１６を介した電圧降下Ｕ_ＯＦＦ_ｎは横電流Ｉquerに比例し、信号評価回路（８８）のための各々の入力信号を表わしている。従って、二次側の基準電位（gnd_hs）と一次側の基準電位（gnd_pri）の間のこれらの電位状況下でも信号Ｕ_ＩＮが確実に伝達され得て、この信号が出力信号Ｕ_ＯＵＴとしてＴＯＰスイッチのドライバ（４０）に渡される。
二次側の基準電位（gnd_hs）が一次側（gnd_pri）に対して例えば数ボルトの所定値以上に位置する場合、信号評価回路（８８）内で例えばコンパレータ又はシュミットトリガーである閾値検知回路により予め定められる規定のスイッチオン閾値に達することはない。この場合、入力信号Ｕ_ＩＮはＤＯＷＮレベルシフタを介しては伝達されない。その際、ＤＯＷＮレベルシフタの出力電圧はスイッチオフ状態（Ｕ_ＯＮ_ｎ＝ＬＯＷ）に対応する。トランジスタＭ１１〜Ｍ１４のドレイン・バルク・ダイオードが導通方向で極性を与えられる範囲で二次側の電位が上昇する、即ち二次側の基準電位（gnd_hs）が一次側の供給電圧（vdd_pri）の電位以上に増加すると、その際にはダイオードＤ１１及びＤ１２が両方の部分ブランチを通じる電流の流れを遮断する。
二次側の基準電位（gnd_hs）が一次側の基準電位（gnd_pri）の上側或いは下側で数ボルトの範囲内にあると、その際にはＵＰレベルシフタブランチ（８４）もＤＯＷＮレベルシフタブランチ（８６）も有効な信号を一次側から二次側へと伝達する（図４、第２欄（gnd_hs=0V）参照）。この重なり合う範囲により、技術的に起因する素子パラメータの変動による伝達閾値の製作公差を考慮しても、二次側の基準電位の迅速な変化時においても、確実な信号伝達が保証されている。このことはレベルシフタ（８０）の耐妨害性を向上させる。
ＵＰレベルシフタブランチ（８４）（図４、第３欄（gnd_hs=600V）参照）又はＤＯＷＮレベルシフタブランチ（８６）（図４、第１欄（gnd_hs=-15V）参照）を介して信号が伝達されるか又は両方のレベルシフタブランチ（図４、第２欄（gnd_hs=0V）参照）を介して同時に信号が伝達される場合（ＯＲ結合）に、信号評価回路（８８）はＴＯＰドライバ（４０）用の有効な駆動信号（Ｕ_ＯＵＴ）を生成する。
図４には、図３に従うレベルシフタ（８０）の経過的な伝達特性が、二次側の基準電位がマイナスの場合（gnd_hs=-15V、第１欄）、一次側と二次側の基準電位が同じ場合（gnd_hs=0V、第２欄）、二次側の基準電位がプラスの場合（gnd_hs=600V、第３欄）におけるシミュレーションの枠内で図示されている。一次側の基準電位（gnd_pri）は、この際、常にグラウンド電位（０Ｖ）上に位置している。各々、同じ矩形の駆動信号Ｕ_ＩＮが入力部ＩＮへと提供された。図面から見てとれるように、一次側と二次側の基準電位が同じ場合（第２欄）にはＵＰレベルシフタブランチの出力部において（Ｕ_ＯＮ_ｐ、Ｕ_ＯＦＦ_ｐ）もＤＯＷＮレベルシフタブランチの出力部において（Ｕ_ＯＮ_ｎ、Ｕ_ＯＦＦ_ｎ）も伝達信号が現れ、それに対し、マイナスの基準電位の場合にはＤＯＷＮレベルシフタブランチの出力部においてのみ（第１欄；Ｕ_ＯＮ_ｎ、Ｕ_ＯＦＦ_ｎ）伝達信号が現れ、プラスの基準電位の場合にはＵＰレベルシフタブランチの出力部においてのみ（第３欄；Ｕ_ＯＮ_ｐ、Ｕ_ＯＦＦ_ｐ）伝達信号が現れ、対応する相補的なレベルシフタブランチの出力部はスイッチオフ状態に留まる。全ての３つの場合において、少なくとも１つの信号がＵＰレベルシフタブランチ及び／又はＤＯＷＮレベルシフタブランチを介して伝達されたものであり、有効な出力信号Ｕ_ＯＵＴを出力することを信号評価回路が認識する。従ってレベルシフタ（８０）は所望の特性を示す。
１０ モノリシック集積駆動回路
２０ 駆動ロジック
３０ ＴＯＰレベルシフタ
４０ ＴＯＰドライバ
５０ ＢＯＴレベルシフタ
６０ ＢＯＴドライバ
７０ ハーフブリッジ回路
７２ ＴＯＰパワースイッチ
７４ ＢＯＴパワースイッチ
８０ ＴＯＰレベルシフタ
８２ パルス発生回路
８４ ＵＰレベルシフタブランチ
８６ ＤＯＷＮレベルシフタブランチ
８８ 信号評価回路
Ｍ１、Ｍ２ スイッチングトランジスタ
ＨＶ１、ＨＶ２ 高電圧トランジスタ
Ｄ１、Ｄ２ ダイオード
Ｒ１〜Ｒ６ 抵抗
Ｚ１、Ｚ２ ツェナーダイオード
ＯＮ_ｐ、ＯＦＦ_p ＵＰレベルシフタブランチの出力
Ｍ１１、Ｍ１２ スイッチングトランジスタ
Ｍ１３、Ｍ１４ トランジスタ
Ｄ１１、Ｄ１２ ダイオード
Ｒ１１〜Ｒ１６ 抵抗
Ｚ１１、Ｚ１２ ツェナーダイオード
ＩＮＶ１、ＩＮＶ２ 反転器
ＯＮ_ｎ、ＯＦＦ_ｎ ＤＯＷＮレベルシフタブランチの出力
ＩＮ 入力信号
ＯＵＴ 出力信号
gnd_pri 一次側の基準電位
gnd_sek 二次側の基準電位
gnd_hs 二次側の基準電位
vdd_pri 一次側の供給電圧
vdd_hs 二次側の供給電圧
２０ 駆動ロジック
３０ ＴＯＰレベルシフタ
４０ ＴＯＰドライバ
５０ ＢＯＴレベルシフタ
６０ ＢＯＴドライバ
７０ ハーフブリッジ回路
７２ ＴＯＰパワースイッチ
７４ ＢＯＴパワースイッチ
８０ ＴＯＰレベルシフタ
８２ パルス発生回路
８４ ＵＰレベルシフタブランチ
８６ ＤＯＷＮレベルシフタブランチ
８８ 信号評価回路
Ｍ１、Ｍ２ スイッチングトランジスタ
ＨＶ１、ＨＶ２ 高電圧トランジスタ
Ｄ１、Ｄ２ ダイオード
Ｒ１〜Ｒ６ 抵抗
Ｚ１、Ｚ２ ツェナーダイオード
ＯＮ_ｐ、ＯＦＦ_p ＵＰレベルシフタブランチの出力
Ｍ１１、Ｍ１２ スイッチングトランジスタ
Ｍ１３、Ｍ１４ トランジスタ
Ｄ１１、Ｄ１２ ダイオード
Ｒ１１〜Ｒ１６ 抵抗
Ｚ１１、Ｚ１２ ツェナーダイオード
ＩＮＶ１、ＩＮＶ２ 反転器
ＯＮ_ｎ、ＯＦＦ_ｎ ＤＯＷＮレベルシフタブランチの出力
ＩＮ 入力信号
ＯＵＴ 出力信号
gnd_pri 一次側の基準電位
gnd_sek 二次側の基準電位
gnd_hs 二次側の基準電位
vdd_pri 一次側の供給電圧
vdd_hs 二次側の供給電圧
Claims (6)
- 駆動ロジック（２０）からＴＯＰドライバ（４０）へと入力信号（ＩＮ）を伝達するためのＴＯＰレベルシフタ（８０）を有する駆動回路（１０）において、
ＴＯＰレベルシフタ（８０）が、パルス発生回路（８２）と、ＵＰレベルシフタブランチ（８４）及びＤＯＷＮレベルシフタブランチ（８６）と、それらに後接続されている信号評価回路（８８）から成る装置として形成されていること、
ＵＰレベルシフタブランチ（８４）の出力部（ＯＮ_ｐ、ＯＦＦ_ｐ）及びＤＯＷＮレベルシフタブランチ（８６）の出力部（ＯＮ_ｎ、ＯＦＦ_ｎ）が信号評価回路（８８）の入力部と接続されていて、信号評価回路（８８）の出力（ＯＵＴ）がＴＯＰドライバ（４０）用の入力信号を形成すること、
ＵＰレベルシフタブランチ（８４）が２つの部分ブランチから形成され、これらの部分ブランチの方は、カスコード回路としてそれぞれ２つのｎチャネルトランジスタＭ１、ＨＶ１或いはＭ２、ＨＶ２と、それぞれ１つのダイオードＤ１或いはＤ２と、それぞれ２つの抵抗Ｒ１、Ｒ５或いはＲ２、Ｒ６との直列装置から形成され、スイッチングトランジスタＭ１或いはＭ２のソース端子が抵抗Ｒ１或いはＲ２を介して一時側の基準電位（gnd_pri）に接続されていて、Ｍ１或いはＭ２のゲートがＵＰレベルシフタブランチ（８４）の制御入力部としてパルス発生回路（８２）のＯＮ出力部或いはＯＦＦ出力部と接続されていて、ＨＶ１及びＨＶ２のゲートが一時側の供給電圧（vdd_pri）に接続されていて、ＨＶ１或いはＨＶ２のドレイン端子がダイオードＤ１或いはＤ２のカソードと接続されていて、Ｄ１或いはＤ２のアノードの方は、一方では信号評価回路（８８）に対するＵＰレベルシフタブランチ（８４）の出力部ＯＮ_ｐ或いはＯＦＦ_ｐを形成し、他方では抵抗Ｒ５或いはＲ６を介して供給電圧（vdd_hs）と接続されていること、及び
ＤＯＷＮレベルシフタブランチ（８６）が２つの部分ブランチから形成され、これらの部分ブランチの方は、カスコード回路としてそれぞれ２つのｐチャネルトランジスタＭ１１、Ｍ１３或いはＭ１２、Ｍ１４と、それぞれ１つのダイオードＤ１１或いはＤ１２と、それぞれ２つの抵抗Ｒ１１、Ｒ１５或いはＲ１２、Ｒ１６との直列装置から形成され、スイッチングトランジスタＭ１１或いはＭ１２のソース端子が抵抗Ｒ１１或いはＲ１２を介して一時側の供給電圧（vdd_pri）に接続されていて、Ｍ１１或いはＭ１２のゲートがＤＯＷＮレベルシフタブランチ（８６）の制御入力部としてパルス発生回路（８２）の反転ＯＮ出力部或いは反転ＯＦＦ出力部と接続されていて、Ｍ１３及びＭ１４のゲートが一時側の基準電位（gnd_pri）に接続されていて、Ｍ１３或いはＭ１４のドレイン端子がダイオードＤ１１或いはＤ１２のアノードと接続されていて、Ｄ１１或いはＤ１２のカソードの方は、一方では信号評価回路（８８）に対するＤＯＷＮレベルシフタブランチ（８６）の出力部ＯＮ_ｎ或いはＯＦＦ_ｎを形成し、他方では抵抗Ｒ１５或いはＲ１６を介して基準電位（gnd_hs）と接続されていること
を特徴とする駆動回路。 - ＴＯＰレベルシフタ（８０）内でＵＰレベルシフタブランチ（８４）が実質的にＤＯＷＮレベルシフタブランチ（８６）と相補的に形成されていることを特徴とする、請求項１に記載の駆動回路。
- 駆動ロジック（２０）とＴＯＰレベルシフタ（８０）とＴＯＰドライバ（４０）がモノリシック集積されていることを特徴とする、請求項１に記載の駆動回路。
- 機能損失が発生することなく、ＴＯＰドライバ（４０）の基準電位（gnd_hs）が、ＵＰレベルシフタブランチ（８４）及びＤＯＷＮレベルシフタブランチ（８６）の最大可能な耐電圧の値に至るまで駆動ロジック（２０）の基準電位（gnd_pri）に対して変動できることを特徴とする、請求項１に記載の駆動回路。
- 請求項１に記載したＴＯＰレベルシフタ（８０）を有する駆動回路（１０）内で駆動ロジック（２０）からＴＯＰドライバ（４０）へと入力信号（Ｕ_ＩＮ）を伝達するための方法において、
ＵＰレベルシフタブランチ（８４）か又はＤＯＷＮレベルシフタブランチ（８６）か又はこれらの両方のレベルシフタブランチが有効な制御信号（Ｕ_ＯＮ_ｐ／Ｕ_ＯＦＦ_ｐ／Ｕ_ＯＮ_ｎ／Ｕ_ＯＦＦ_ｎ）を信号評価回路（８８）の各々付設の入力部へと与える場合に、この信号評価回路（８８）が出力信号（Ｕ_ＯＵＴ）をＴＯＰドライバ（４０）へと受け渡すことを特徴とする方法。 - 二次側の基準電位（gnd_hs）が一次側の基準電位（gnd_pri）とほぼ同じ又はそれよりも高い場合にＵＰレベルシフタブランチ（８４）が有効な制御信号を信号評価回路（８８）の付設の入力部へと与えること、及び、二次側の基準電位（gnd_hs）が一次側の基準電位（gnd_pri）とほぼ同じ又はそれよりも低い場合にＤＯＷＮレベルシフタブランチ（８６）が有効な制御信号を信号評価回路（８８）の付設の入力部へと与えることを特徴とする、請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102007006319.0 | 2007-02-08 | ||
| DE102007006319A DE102007006319B4 (de) | 2007-02-08 | 2007-02-08 | Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008199607A JP2008199607A (ja) | 2008-08-28 |
| JP5134987B2 true JP5134987B2 (ja) | 2013-01-30 |
Family
ID=39400850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008020813A Active JP5134987B2 (ja) | 2007-02-08 | 2008-01-31 | 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7701278B2 (ja) |
| EP (1) | EP1956709A3 (ja) |
| JP (1) | JP5134987B2 (ja) |
| KR (1) | KR101438236B1 (ja) |
| CN (1) | CN101242133B (ja) |
| DE (1) | DE102007006319B4 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006050913B4 (de) * | 2006-10-28 | 2012-08-23 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
| US7884646B1 (en) * | 2008-02-28 | 2011-02-08 | Marvell Israel (Misl) Ltd. | No stress level shifter |
| TW201112590A (en) * | 2009-09-22 | 2011-04-01 | Chunghwa Picture Tubes Ltd | Driving circuit for power MOSFET |
| DE102010018997B4 (de) | 2010-05-03 | 2013-04-04 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren |
| US9111764B2 (en) | 2012-07-13 | 2015-08-18 | Infineon Technologies Ag | Integrated semiconductor device and a bridge circuit with the integrated semiconductor device |
| KR102092964B1 (ko) | 2012-12-27 | 2020-03-24 | 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 |
| DE102013112262A1 (de) | 2013-11-07 | 2015-05-07 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung für Drei-Level-Inverter |
| DE102013112264A1 (de) | 2013-11-07 | 2015-05-07 | Semikron Elektronik Gmbh & Co. Kg | Ansteuersystem zur Ansteuerung von Brückenschaltungen mit symmetrisch geerdetem Zwischenkreis |
| DE102017112807B4 (de) | 2016-06-09 | 2024-02-15 | Infineon Technologies Austria Ag | Pegelwandlerschaltung |
| US9654087B1 (en) * | 2016-06-09 | 2017-05-16 | Infineon Technologies Austria Ag | Level shifter circuit |
| CN111164893B (zh) | 2018-04-03 | 2023-09-29 | 富士电机株式会社 | 驱动电路、驱动方法及半导体*** |
| TWI715249B (zh) * | 2018-10-17 | 2021-01-01 | 美商高效電源轉換公司 | 用於半橋氮化鎵驅動器應用之位準偏移器 |
| CN109600135B (zh) * | 2018-11-09 | 2023-05-23 | 天津航空机电有限公司 | 一种双模式独立控制的功率驱动电路 |
| US11121713B1 (en) | 2020-08-14 | 2021-09-14 | Analog Devices, Inc. | Boosted switch drivers for high-speed signal switching |
| CN114006520B (zh) * | 2021-10-27 | 2024-05-24 | 广东汇芯半导体有限公司 | 一种高压集成电路和半导体电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638625B2 (ja) * | 1988-09-21 | 1997-08-06 | 日本インター株式会社 | Ｍｏｓ−ｆｅｔゲート駆動回路 |
| US5399915A (en) * | 1992-03-23 | 1995-03-21 | Nec Corporation | Drive circuit including two level-shift circuits |
| JP3372171B2 (ja) * | 1995-08-29 | 2003-01-27 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置 |
| JP3292662B2 (ja) * | 1996-08-30 | 2002-06-17 | 東芝エレベータ株式会社 | インバータ制御装置 |
| KR100287888B1 (ko) * | 1999-01-12 | 2001-04-16 | 김영환 | 레벨 시프터 회로 |
| US6323704B1 (en) * | 2000-08-08 | 2001-11-27 | Motorola Inc. | Multiple voltage compatible I/O buffer |
| JP4462776B2 (ja) * | 2001-03-13 | 2010-05-12 | 三菱電機株式会社 | 電力変換装置および信号レベル変換装置 |
| DE10241711A1 (de) * | 2001-12-13 | 2003-07-03 | Mitsubishi Electric Corp | Leistungshalbleiterbaugruppe |
| JP4088466B2 (ja) * | 2002-03-19 | 2008-05-21 | 三菱電機株式会社 | パワーデバイスの駆動回路 |
| US6586974B1 (en) * | 2002-05-08 | 2003-07-01 | Agilent Technologies, Inc. | Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control |
| JP4313658B2 (ja) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
| DE102004049817A1 (de) * | 2004-10-13 | 2006-04-27 | Semikron Elektronik Gmbh & Co. Kg | Integrierte Schaltungsanordnung zur Ansteuerung von Leistungshalbleiterschaltern |
| JP4682007B2 (ja) * | 2004-11-10 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2006187101A (ja) * | 2004-12-27 | 2006-07-13 | Nissan Motor Co Ltd | 電圧駆動素子の駆動方法 |
| DE102005023652B3 (de) * | 2005-05-23 | 2006-08-03 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit Fehlererkennung zur Ansteuerung von Leistungshalbleiterschaltern und zugehöriges Verfahren |
| DE102006037336B3 (de) | 2006-08-10 | 2008-02-07 | Semikron Elektronik Gmbh & Co. Kg | Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente |
| DE102006050913B4 (de) * | 2006-10-28 | 2012-08-23 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
-
2007
- 2007-02-08 DE DE102007006319A patent/DE102007006319B4/de active Active
-
2008
- 2008-01-19 EP EP08000991A patent/EP1956709A3/de not_active Withdrawn
- 2008-01-22 CN CN2008100051332A patent/CN101242133B/zh active Active
- 2008-01-31 JP JP2008020813A patent/JP5134987B2/ja active Active
- 2008-02-05 KR KR1020080011632A patent/KR101438236B1/ko active IP Right Grant
- 2008-02-08 US US12/069,281 patent/US7701278B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101242133A (zh) | 2008-08-13 |
| JP2008199607A (ja) | 2008-08-28 |
| EP1956709A2 (de) | 2008-08-13 |
| DE102007006319B4 (de) | 2012-12-13 |
| KR101438236B1 (ko) | 2014-09-04 |
| CN101242133B (zh) | 2012-10-10 |
| US7701278B2 (en) | 2010-04-20 |
| DE102007006319A1 (de) | 2008-08-14 |
| US20080231321A1 (en) | 2008-09-25 |
| KR20080074778A (ko) | 2008-08-13 |
| EP1956709A3 (de) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5134987B2 (ja) | 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法 | |
| US9843311B2 (en) | Integrated level shifter circuit | |
| TWI822264B (zh) | 電子電路及操作一電子電路之方法 | |
| TWI821970B (zh) | 自舉式電源供應電路 | |
| JP5315026B2 (ja) | 半導体装置 | |
| JP5499877B2 (ja) | 電力用半導体装置 | |
| TWI681630B (zh) | 半橋式GaN電路及電子組件 | |
| US8493101B2 (en) | Drive circuit with a transmission circuit for capacitively transmitting a signal and associated method | |
| CN110739950A (zh) | 功率晶体管控制信号门控 | |
| TWI472162B (zh) | Standard displacement system and method for voltage driver | |
| US10277224B2 (en) | Bootstrap diode emulator circuit | |
| JP5134908B2 (ja) | 入力信号を伝達するためのｂｏｔレベルシフタを有する駆動回路及びそれに付属の方法 | |
| US6967518B2 (en) | High voltage level shifting IC with under-ground voltage swing withstanding capability | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| KR102026929B1 (ko) | 전력 스위치용 게이트 구동회로 | |
| CN105897246B (zh) | 用于高电压应用的电压电平移位器 | |
| JP5487922B2 (ja) | 半導体装置、その駆動方法、及び駆動装置 | |
| JP2007043857A (ja) | ブリッジ駆動回路装置 | |
| WO2024100928A1 (en) | Gate driver circuit and converter | |
| KR20240057351A (ko) | 충전 펌프를 사용한 송전 게이트 | |
| TW202025611A (zh) | 驅動裝置 | |
| JP2010117469A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5134987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |