JP5131485B2 - Apparatus and method for measuring pulse width and jitter - Google Patents
Apparatus and method for measuring pulse width and jitter Download PDFInfo
- Publication number
- JP5131485B2 JP5131485B2 JP2009171688A JP2009171688A JP5131485B2 JP 5131485 B2 JP5131485 B2 JP 5131485B2 JP 2009171688 A JP2009171688 A JP 2009171688A JP 2009171688 A JP2009171688 A JP 2009171688A JP 5131485 B2 JP5131485 B2 JP 5131485B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- data
- slice level
- calculated
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
本発明は、所定の変調規則に従った種々の信号長を含むディジタルデータが記録された記録媒体（例えば、光ディスク）の再生アナログ信号から、ディジタルデータに含まれる種々の信号長に対応したパルス信号のパルス幅を測定するパルス幅測定装置に関する。また、本発明は、測定したパルス幅に含まれるジッタ（周期方向の理論時間からのずれ又はノイズ）を測定するジッタ測定装置にも関する。さらに、本発明は、前記パルス幅を測定するパルス幅測定方法及び前記ジッタを測定するジッタ測定方法にも関する。 The present invention relates to a pulse signal corresponding to various signal lengths included in digital data from a reproduction analog signal of a recording medium (for example, an optical disk) on which digital data including various signal lengths according to a predetermined modulation rule is recorded. The present invention relates to a pulse width measuring apparatus for measuring the pulse width of the above. The present invention also relates to a jitter measuring apparatus for measuring jitter (deviation from theoretical time in the period direction or noise) included in the measured pulse width. Furthermore, the present invention also relates to a pulse width measuring method for measuring the pulse width and a jitter measuring method for measuring the jitter.
従来から、ＣＤ，ＤＶＤなどの光ディスクに記録されたディジタルデータをアナログ再生し、この再生アナログ信号を用いて、ディジタルデータに含まれる種々の信号長に対応したパルス信号のパルス幅を測定するとともに、測定したパルス幅に含まれるジッタを測定して、光ディスクを検査し、又は光ディスクの再生装置を検査若しくは調整することは知られている。このパルス幅及びジッタを測定する装置及び方法としては、例えば下記特許文献１に、次のような装置及び方法が示されている。
Conventionally, digital data recorded on an optical disk such as a CD or DVD is analog-reproduced, and using this reproduced analog signal, the pulse width of a pulse signal corresponding to various signal lengths included in the digital data is measured, It is known to measure the jitter included in the measured pulse width, inspect the optical disc, or inspect or adjust the playback device of the optical disc. As an apparatus and method for measuring the pulse width and jitter, for example, the following apparatus and method are disclosed in
まず、光ディスクに記録されているディジタルデータをアナログ再生して、図２１(Ａ)に示すような再生アナログ信号を得る。図２１(Ｂ)はこの再生アナログ信号の１つのパルス信号及びその両側の波形を拡大して示すとともに、図２１(Ｃ)は前記拡大波形を破線で示している。次に、この再生アナログ信号を所定周期でサンプリングしてＡ／Ｄ変換し、Ａ／Ｄ変換したサンプリング値を用いて各パルス波形のピーク値をそれぞれ検出する。次に、検出したピーク値を正側ピーク値と負側ピーク値とに分け、正側ピーク値の平均値及び負側ピーク値の平均値を求め、両平均値の中央値をスライスレベルＳＬとして設定する。そして、図２１(Ｃ)に示すように、前記Ａ／Ｄ変換したサンプリング値Ｄ１〜Ｄ７及びスライスレベルＳＬを用いて、パルス幅を次のようにして計算する。 First, the digital data recorded on the optical disc is analog-reproduced to obtain a reproduced analog signal as shown in FIG. FIG. 21B shows an enlarged view of one pulse signal of the reproduced analog signal and waveforms on both sides thereof, and FIG. 21C shows the enlarged waveform with a broken line. Next, the reproduced analog signal is sampled at a predetermined period and A / D converted, and the peak value of each pulse waveform is detected using the sampled value obtained by A / D conversion. Next, the detected peak value is divided into a positive peak value and a negative peak value, an average value of the positive peak value and an average value of the negative peak value are obtained, and the median value of both average values is set as the slice level SL. Set. Then, as shown in FIG. 21C, the pulse width is calculated as follows, using the A / D converted sampling values D1 to D7 and the slice level SL.
まず、パルスの開始時にスライスレベルＳＬを跨ぐサンプリング値Ｄ１，Ｄ２を用いた補間演算により、再生アナログ信号がスライスレベルＳＬとクロスしたタイミングから、再生アナログ信号がスライスレベルＳＬとクロスした直後のサンプリング値Ｄ２のサンプリングタイミングまでの時間ｔ１を計算する。次に、パルスの終了時にスライスレベルＳＬを跨ぐサンプリング値Ｄ６，Ｄ７を用いた補間演算により、再生アナログ信号がスライスレベルＳＬとクロスする直前のサンプリング値Ｄ６のサンプリングタイミングから、再生アナログ信号がスライスレベルＳＬとクロスしたタイミングまでの時間ｔ３を計算する。次に、再生アナログ信号がスライスレベルＳＬとクロスした直後のサンプリング値Ｄ２のサンプリングタイミングから、再生アナログ信号がスライスレベルＳＬとクロスする直前のサンプリング値Ｄ６のサンプリングタイミングまでの時間ｔ２を計算する。そして、前記計算した時間ｔ１、ｔ２、ｔ３を合算して、パルス幅を計算する。 First, the sampling value immediately after the reproduction analog signal crosses the slice level SL from the timing when the reproduction analog signal crosses the slice level SL by the interpolation calculation using the sampling values D1 and D2 across the slice level SL at the start of the pulse. The time t1 until the sampling timing of D2 is calculated. Next, the reproduction analog signal is converted into the slice level from the sampling timing of the sampling value D6 immediately before the reproduction analog signal crosses the slice level SL by interpolation using the sampling values D6 and D7 across the slice level SL at the end of the pulse. Time t3 until the timing of crossing with SL is calculated. Next, the time t2 from the sampling timing of the sampling value D2 immediately after the reproduction analog signal crosses the slice level SL to the sampling timing of the sampling value D6 immediately before the reproduction analog signal crosses the slice level SL is calculated. Then, the pulse width is calculated by adding the calculated times t1, t2, and t3.
上記従来技術においては、パルス幅を検出するために、パルスの開始時及び終了時における補間演算による前記時間ｔ１、ｔ３の計算処理、並びに前記時間ｔ２の計算処理を順に行っているので、１つのパルス信号のパルス幅の測定に多くの時間を要する。また、このパルス幅の測定に多くの時間を要するので、ひいては、パルス信号のジッタの測定にも多くの時間を要する。 In the above prior art, in order to detect the pulse width, the calculation processing of the times t1 and t3 by the interpolation calculation at the start and end of the pulse and the calculation processing of the time t2 are sequentially performed. It takes a lot of time to measure the pulse width of the pulse signal. In addition, since it takes a lot of time to measure the pulse width, it also takes a lot of time to measure the jitter of the pulse signal.
本発明は、パルス幅の測定時間を短縮するとともに、パルス信号のジッタの測定時間を短縮することを目的とする。 It is an object of the present invention to reduce the pulse width measurement time and the pulse signal jitter measurement time.
前記目的を達成するために、本発明の特徴は、記録媒体（ＤＫ）に記録されていて複数種類のパルス幅を含むディジタル信号をアナログ再生し、前記再生したアナログ信号を所定のスライスレベルでスライスして正側パルスと負側パルスとからなる２値化信号を生成し、前記生成した２値化信号の個々のパルス幅を測定するパルス幅測定装置において、前記再生したアナログ信号の瞬時値を所定の時間間隔でＡ／Ｄ変換してディジタルデータとして順次取得するＡ／Ｄ変換手段（１５）と、前記Ａ／Ｄ変換手段により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前又は直後のディジタルデータの取得タイミングを検出し、隣り合う取得タイミングの差を粗パルス幅として計算する粗パルス幅計算手段（１７）と、前記粗パルス幅計算手段による粗パルス幅の計算と並行して補正パルス幅を計算する補正パルス幅計算手段であって、前記Ａ／Ｄ変換手段により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前及び直後のディジタルデータを抽出し、前記抽出した直前及び直後のディジタルデータを用いて、前記跨いだ直前又は直後のディジタルデータの取得タイミングと前記再生アナログ信号が前記スライスレベルとクロスしたタイミングとの時間差を補正パルス幅として計算する補正パルス幅計算手段（１８）と、前記粗パルス幅計算手段により計算された粗パルス幅に前記補正パルス幅計算手段により計算された補正パルス幅を加算又は減算することにより正規パルス幅を計算する正規パルス幅計算手段（１９）とを備え、前記補正パルス幅計算手段を、前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差をそれぞれ計算し、前記計算した２つの差をそれぞれ表す２進数のディジタルデータのうちの大きな方のディジタルデータの最上位から所定のビット数のディジタルデータを取り出すとともに、前記２つのディジタルデータのうちの小さな方のディジタルデータの前記最上位と対応する位置から前記所定のビット数のディジタルデータを取り出すデータ変換手段（１８ａ，１８ｂ）と、予め記憶されていて、前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差と、前記補正パルス幅との関係を表す補正値を記憶した換算テーブルであって、前記データ変換手段により取り出される２つのディジタルデータの変化範囲にわたってそれぞれ変化する前記２つのスライスレベルとの差の各組合わせに対して前記補正値をそれぞれ記憶した換算テーブルを参照し、前記データ変換手段により取り出した２つのディジタルデータを用いて前記補正パルス幅を計算するパルス幅計算手段（１８ｃ）とで構成したことにある。 In order to achieve the above object, the present invention is characterized in that a digital signal recorded on a recording medium (DK) and including a plurality of types of pulse widths is analog-reproduced, and the reproduced analog signal is sliced at a predetermined slice level. Then, in a pulse width measuring device that generates a binary signal composed of a positive pulse and a negative pulse and measures the individual pulse widths of the generated binary signal, the instantaneous value of the reproduced analog signal is obtained. A / D conversion means (15) for A / D conversion at a predetermined time interval to obtain digital data sequentially, and whenever the digital data sequentially obtained by the A / D conversion means crosses the slice level, Coarse pulse width calculation means for detecting the acquisition timing of digital data immediately before or after straddling and calculating the difference between adjacent acquisition timings as the coarse pulse width ( 7) and correction pulse width calculation means for calculating a correction pulse width in parallel with the calculation of the coarse pulse width by the coarse pulse width calculation means, wherein the digital data sequentially acquired by the A / D conversion means is each crossing the slice level, extracts the digital data immediately before and after straddling the, using digital data immediately before and after the extracted, before Symbol straddling just before or the reproduction analog and acquisition timing of the digital data immediately after Correction pulse width calculation means (18) for calculating a time difference between the timing at which the signal crosses the slice level as a correction pulse width, and the correction pulse width calculation means to the coarse pulse width calculated by the coarse pulse width calculation means. A normal pulse width calculator that calculates the normal pulse width by adding or subtracting the calculated correction pulse width. (19) and Bei give a, the correction pulse width calculating means, the difference between the slice level and the value of the digital data immediately before straddling said slice level, and the value of the digital data immediately after straddling the slice level and A difference from the slice level is calculated, digital data having a predetermined number of bits is extracted from the most significant digital data of binary digital data representing the two calculated differences, and the 2 Data conversion means (18a, 18b) for extracting the digital data of the predetermined number of bits from the position corresponding to the most significant digital data of the smaller one of the two digital data; The difference between the value of the digital data immediately before straddling and the slice level, and the slice A conversion table storing a correction value representing a relationship between a difference between the value of digital data immediately after crossing a chair level and the slice level and the correction pulse width, and the two digital data extracted by the data conversion means The conversion table storing the correction value for each combination of the difference between the two slice levels that change over the change range of the data, and using the two digital data extracted by the data conversion means, The pulse width calculating means (18c) for calculating the correction pulse width is used.
このように構成した本発明の特徴においては、補正パルス幅計算手段が粗パルス幅計算手段による粗パルス幅の計算と並行して補正パルス幅を計算し、正規パルス幅計算手段が、前記計算した粗パルス幅と補正パルス幅を用いて正規パルス幅を計算する。したがって、正規パルス幅を計算するまでの時間を短縮することができる。また、この計算した正規パルス幅を用いて、正規パルス幅からなるパルス信号のジッタを計算する場合にも、ジッタを計算するまでの時間を短縮できる。また、補正パルス幅計算手段においては、データ変換手段が、スライスレベルを跨いだ直前のディジタルデータの値とスライスレベルとの差、及びスライスレベルを跨いだ直後のディジタルデータの値とスライスレベルとの差をそれぞれ表すディジタルデータを、両差の比を同一に保ったまま、ビット数の少ないディジタルデータに変換する。そして、パルス幅計算手段が、データ変換手段によって変換された２つのディジタルデータを用いて、換算テーブルを参照することにより補正パルス幅を計算する。したがって、補正パルス幅計算手段は、予め記憶されている換算テーブルを参照することにより、スライスレベルを跨いだ直前のディジタルデータの値とスライスレベルとの差、及びスライスレベルを跨いだ直後のディジタルデータの値とスライスレベルとの差の精度を高く保ったまま、補正パルス幅を高精度かつ短時間で計算できる。 In the feature of the present invention configured as described above, the correction pulse width calculation unit calculates the correction pulse width in parallel with the calculation of the coarse pulse width by the coarse pulse width calculation unit, and the normal pulse width calculation unit calculates the calculation result. The normal pulse width is calculated using the coarse pulse width and the correction pulse width. Therefore, it is possible to shorten the time until the normal pulse width is calculated. Also, when calculating the jitter of a pulse signal having a normal pulse width using the calculated normal pulse width, the time until the jitter is calculated can be shortened. Further, in the correction pulse width calculation means, the data conversion means determines the difference between the digital data value immediately before the slice level and the slice level, and the digital data value immediately after the slice level and the slice level. Digital data representing each difference is converted into digital data having a small number of bits while keeping the ratio of both differences the same. Then, the pulse width calculation means calculates the correction pulse width by referring to the conversion table using the two digital data converted by the data conversion means. Accordingly, the correction pulse width calculation means refers to the conversion table stored in advance, so that the difference between the digital data value just before the slice level and the slice level and the digital data just after the slice level are crossed. The correction pulse width can be calculated with high accuracy and in a short time while keeping the accuracy of the difference between the value of and the slice level high.
また、本発明の他の特徴は、前記パルス幅測定装置において、さらに、前記正規パルス幅計算手段により計算された正規パルス幅を入力するごとに、前記入力した正規パルス幅を、前記スライスレベルを基準とする正側パルス及び負側パルスに分類して正側パルスのパルス幅の積算値及び負側パルスのパルス幅の積算値を計算し、所定数の前記正規パルス幅を入力するごとに前記正側パルスのパルス幅の積算値と前記負側パルスのパルス幅の積算値との比を計算し、前記計算した比が「１」となるように前記スライスレベルを変更するスライスレベル変更手段（２２）を備えたことにある。 In addition, according to another feature of the present invention, in the pulse width measuring apparatus, each time the normal pulse width calculated by the normal pulse width calculating unit is input, the input normal pulse width is set to the slice level. The positive pulse and the negative pulse are classified into the reference positive pulse and the negative pulse to calculate the integrated value of the pulse width of the positive pulse and the integrated pulse width of the negative pulse. Slice level changing means for calculating the ratio of the integrated value of the pulse width of the positive side pulse and the integrated value of the pulse width of the negative side pulse, and changing the slice level so that the calculated ratio becomes “1” ( 22).
このように構成した本発明の他の特徴においては、再生アナログ信号の信号レベルが変動しても、スライスレベル変更手段が、この信号レベルの変動に応じて、スライスレベルを時間変化させる。これにより、スライスレベルを基準にして正側パルスと負側パルスのパルス幅が、常に高精度で検出され、正規パルス幅の測定精度が常に高精度に保たれる。 In another feature of the present invention configured as described above, even if the signal level of the reproduction analog signal varies, the slice level changing means changes the slice level over time according to the variation of the signal level. Thereby, the pulse widths of the positive side pulse and the negative side pulse are always detected with high accuracy on the basis of the slice level, and the measurement accuracy of the normal pulse width is always maintained with high accuracy.
また、本発明の他の特徴は、前記パルス幅測定装置に、さらに、前記正規パルス幅計算手段により計算された正規パルス幅のそれぞれに対応する各信号長を判定し、所定数の前記正規パルス幅の合算値を、前記合算した各正規パルス幅の信号長における単位信号長の倍数の合算値で除算して単位信号長のパルス幅を計算する単位信号長計算手段（２０）と、前記正規パルス幅のパルス信号を前記計算順に並べた２値化パルス信号のエッジと、前記単位信号長のパルス幅のパルス信号を並べたクロック信号のエッジとの各ずれ量を計算し、前記計算した複数のずれ量を用いて２値化パルス信号のジッタを計算するジッタ計算手段（２１）とを備えたことを特徴とするジッタ測定装置にある。 Another feature of the present invention is that the pulse width measuring device further determines each signal length corresponding to each of the normal pulse widths calculated by the normal pulse width calculating means, and a predetermined number of the normal pulses. Unit signal length calculation means (20) for calculating the pulse width of the unit signal length by dividing the sum of the widths by the sum of multiples of the unit signal lengths in the signal lengths of the respective normal pulse widths; Each deviation amount between the edge of the binarized pulse signal in which the pulse signals having the pulse width are arranged in the calculation order and the edge of the clock signal in which the pulse signals having the pulse width of the unit signal length are arranged is calculated. A jitter measuring apparatus comprising jitter calculating means (21) for calculating the jitter of a binarized pulse signal by using the amount of deviation.
このように構成した本発明の他の特徴においては、単位信号長計算手段が、正規パルス幅を用いて単位信号長のパルス幅を計算し、ジッタ計算手段が、正規パルス幅のパルス信号を計算順に並べた２値化パルス信号のエッジと、単位信号長のパルス幅のパルス信号を並べたクロック信号のエッジとの各ずれ量を用いてジッタを計算する。これにより、実際の信号としてのクロック信号を作成する必要がないため、ＰＬＬ回路が不要となり、測定装置のコストを低減できる。 In another feature of the present invention configured as described above, the unit signal length calculation unit calculates the pulse width of the unit signal length using the normal pulse width, and the jitter calculation unit calculates the pulse signal of the normal pulse width. Jitter is calculated using each shift amount between the edge of the binarized pulse signal arranged in order and the edge of the clock signal in which the pulse signals having the unit signal length pulse width are arranged. Thereby, since it is not necessary to create a clock signal as an actual signal, a PLL circuit becomes unnecessary, and the cost of the measuring apparatus can be reduced.
また、本発明の他の特徴は、前記単位信号長計算手段は、前記正規パルス幅計算手段により計算された新たな正規パルス幅を入力するごとに、前記新たな正規パルス幅を含む所定数の正規パルス幅を用いて単位信号長のパルス幅を計算することにある。 According to another aspect of the present invention, each time the unit signal length calculation unit inputs a new normal pulse width calculated by the normal pulse width calculation unit, a predetermined number of units including the new normal pulse width are input. The purpose is to calculate the pulse width of the unit signal length using the normal pulse width.
このように構成した本発明の他の特徴においては、クロック信号を常に再生アナログ信号の周波数に合わせて作成でき、高精度でジッタを測定できる。 In another feature of the present invention configured as described above, the clock signal can be always generated according to the frequency of the reproduced analog signal, and jitter can be measured with high accuracy.
また、本発明は装置の発明として実施できるばかりでなく、方法の発明としても実施できるものである。 The present invention can be implemented not only as an apparatus invention but also as a method invention.
ａ．構成例
以下、本発明に係る光ディスク検査装置の一実施形態について図面を参照しながら説明する。図１は、ＣＤ，ＤＶＤ，ブルーレイディスク（Blu-Ray Disk）などの光ディスクＤＫを検査する光ディスク検査装置の構成例を示す概略ブロック図である。光ディスク検査装置は、光ディスクＤＫの記録層に所定の検査用信号を記録し、同記録された検査用信号を再生して光ディスクＤＫの良否判定を行う装置である。
a. Configuration Example Hereinafter, an optical disk inspection apparatus according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a schematic block diagram showing a configuration example of an optical disc inspection apparatus that inspects an optical disc DK such as a CD, a DVD, or a Blu-Ray disc. The optical disc inspection device is a device that records a predetermined inspection signal on a recording layer of the optical disc DK and reproduces the recorded inspection signal to determine whether the optical disc DK is good or bad.
この光ディスクの検査装置は、光ディスクＤＫが載置固定されるターンテーブル１１を備えている。ターンテーブル１１は、図示しないスピンドルモータによって回転制御されて、光ディスクＤＫ上に形成される光スポットが光ディスクＤＫに対して線速度一定または角速度一定で回転するようになっている。この光ディスクＤＫに対向する側には、レーザ光を集光して照射し、光スポットを光ディスクＤＫ上に形成する光ピックアップ装置１２が配置される。また、光ディスクＤＫ上に形成される光スポットは、スピンドルモータまたは光ピックアップ装置１２を図示しないフィードモータによって光ディスクＤＫの径方向に移動させることにより光ディスクＤＫに対して径方向に移動し、これにより、光スポットは光ディスクＤＫ上を螺旋状に移動する。なお、これらのスピンドルモータおよびフィードモータの制御については本発明に直接関係しないので、その説明は省略する。
This optical disk inspection apparatus includes a
光ピックアップ装置１２は、光ディスクＤＫに信号を記録し、または光ディスクＤＫに記録された信号を再生する光学装置であり、レーザ光源、コリメーティングレンズ、ビームスプリッタ、１／４波長板、対物レンズ、集光レンズ、シリンドリカルレンズ、４分割フォトディテクタ、フォーカスアクチュエータ、トラッキングアクチュエータなどを備えている。そして、この光ピックアップ装置１２は、レーザ光源からのレーザ光を対物レンズで集光して光ディスクＤＫに照射して光ディスクＤＫ上に光スポットを形成し、同光スポットからの反射光を４分割フォトディテクタで受光する。また、光ピックアップ装置１２は、後述するジッタ計算回路２１からパルス幅に関するジッタを表す評価用データを入力して、後述するコンピュータ３０の指令により、チルト調整、レーザ光強度の調整などを行う機能も備えている。
The
４分割フォトディテクタは、分割線で区切られた４つの受光素子からなり、受光した反射光の光量に比例した受光信号を増幅回路１３に出力する。なお、４分割フォトディテクタから出力される受光信号は、フォーカスサーボ制御回路、トラッキングサーボ制御回路、フォーカスアクチュエータおよびトラッキングアクチュエータによる対物レンズのフォーカスサーボ制御およびトラッキングサーボ制御に用いられる。この対物レンズのフォーカスサーボ制御およびトラッキングサーボ制御は、本発明に直接関係しないので、詳しい説明は省略する。
The four-divided photodetector is composed of four light receiving elements separated by a dividing line, and outputs a received light signal proportional to the amount of received reflected light to the
増幅回路１３は、４分割フォトディテクタから出力される受光信号を増幅して、再生信号生成回路１４に出力する。再生信号生成回路１４は、４分割フォトディテクタからの４つの受光信号を全て合算した再生アナログ信号（いわゆる、サム信号）を生成してＡ／Ｄ変換器１５に出力する。また、再生信号生成回路１４は、後述するジッタ計算回路２１からパルス幅に関するジッタを表す評価用データを入力して、後述するコンピュータ３０からの指令により、再生アナログ信号のイコライズ特性を調整する機能も備えている。このＡ／Ｄ変換器１５には、予め決められた固定周波数（例えば、２００ＭＨｚ）のクロック信号を出力するクロック信号発生回路１６が接続されている。Ａ／Ｄ変換器１５は、クロック信号発生回路１６からのクロック信号の周期Ｔｉごとに、再生信号生成回路１４から供給される再生アナログ信号をサンプリングし、このサンプリングした再生アナログ信号の瞬時値をＡ／Ｄ変換する。そして、Ａ／Ｄ変換器１５は、前記Ａ／Ｄ変換した瞬時値をサンプリングデータＳＤとして、クロック信号発生回路１６からのクロック信号の周期Ｔｉごとに、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。
The amplifying
粗パルス幅計算回路１７は、図２に示すように、２値化回路１７ａ及びパルス幅計算回路１７ｂからなる。これらの２値化回路１７ａ及びパルス幅計算回路１７ｂは、入力されたデータを一時的にラッチするラッチ回路を備えているとともに、計算途中のデータ及び計算結果を表すデータを記憶する内部メモリを備えており、ＦＰＧＡ（Field Programmable Gate Array）のように、プログラム処理が可能な回路により構成されている。２値化回路１７ａは、図４に示す２値化プログラムを実行することにより、入力したサンプリングデータＳＤをスライスレベルＳＬと比較して、ディジタルデータ値がスライスレベルＳＬ以上であるとき“１”で表し、ディジタルデータ値がスライスレベルＳＬ未満であるとき“０”で表す正負データＨＬをパルス幅計算回路１７ｂに出力する。なお、スライスレベルＳＬは、詳しくは後述するスライスレベル計算回路２２から供給されるもので、正側パルスと負側パルスを判別するためのサンプリングデータＳＤの基準中間値を示すものである。パルス幅計算回路１７ｂは、図５に示す粗パルス幅計算プログラムの実行により、入力した正負データＨＬが“１”である時間を計算することにより正側の粗パルス幅Ｔｂを計算するとともに、入力した正負データＨＬが“０”である時間を計算することにより負側の粗パルス幅Ｔｂを計算する。そして、パルス幅計算回路１７ｂは、これらの計算した粗パルス幅Ｔｂに、正側及び負側のパルス幅であることを表す正負データＨＬを付加して正規パルス幅計算回路１９に出力する。
As shown in FIG. 2, the coarse pulse
補正パルス幅計算回路１８は、図３に示すように、クロス前後データ抽出回路１８ａ、データ変換回路１８ｂ及び補正時間計算回路１８ｃからなる。これらのクロス前後データ抽出回路１８ａ、データ変換回路１８ｂ及び補正時間計算回路１８ｃも、入力したデータを一時的にラッチするラッチ回路を備えるとともに、計算途中のデータ及び計算結果を表すデータを記憶する内部メモリを備えており、ＦＰＧＡのようにプログラム処理が可能な回路により構成されている。クロス前後データ抽出回路１８ａは、図６に示すクロス前後データ抽出プログラムの実行により、Ａ／Ｄ変換器１５から入力したサンプリングデータＳＤがスライスレベルＳＬを跨ぐ一対のサンプリングデータＳＤを抽出し、各サンプリングデータＳＤとスライスレベルＳＬとの差を表す差データＶ１，Ｖ２を計算してデータ変換回路１８ｂに出力する。データ変換回路１８ｂは、図示しないプログラム処理により、前記入力した差データＶ１，Ｖ２の比率を保ったまま、少数ビットの差データＶ１，Ｖ２に変換して、補正時間計算回路１８ｃに出力する。なお、この変換された差データＶ１，Ｖ２以外のデータは、多数ビット（例えば、３２ビット）の２値化データである。補正時間計算回路１８ｃは、サンプリングデータＳＤがスライスレベルＳＬとクロスする際の補正時間Ｔｃ（図１２，１３参照）を計算して、正規パルス幅計算回路１９に出力する。
As shown in FIG. 3, the correction pulse
正規パルス幅計算回路１９も、入力したデータを一時的に記憶するラッチ回路を備えるとともに、計算途中のデータ及び計算結果を表すデータを記憶する内部メモリを備えており、ＦＰＧＡのようにプログラム処理が可能な回路により構成されている。そして、正規パルス幅計算回路１９は、図８に示す正規パルス幅計算プログラムの実行により、粗パルス幅計算回路１７からの粗パルス幅データＴｂ及び補正パルス幅計算回路１８からの補正時間Ｔｃを用いて、正規パルス幅データＴｓを計算して単位信号長計算回路２０、ジッタ計算回路２１及びスライスレベル計算回路２２に出力する。
The normal pulse
単位信号長計算回路２０、ジッタ計算回路２１及びスライスレベル計算回路２２も、入力したデータを一時的に記憶するラッチ回路を備えているとともに、計算途中のデータ及び計算結果を表すデータを記憶する内部メモリを備えており、ＦＰＧＡのようにプログラム処理が可能な回路により構成されている。そして、単位信号長計算回路２０は、図９に示す単位信号長計算プログラムの実行により、正規パルス幅データＴｓを用いて、単位信号長１Ｔに相当する単位時間Ｔaveであって、時間変化する単位時間Ｔaveを計算してジッタ計算回路２１に出力する。ジッタ計算回路２１は、図１０に示すジッタ計算プログラムの実行により、正規パルス幅データＴｓ及び単位時間Ｔaveを用いて、ジッタ（周期方向の理論時間からのずれ又はノイズ）を表す評価用データを計算して、光ピックアップ装置１２、再生信号生成回路１４及びコンピュータ３０に出力する。スライスレベル計算回路２２は、図１１に示すスライスレベル計算プログラムの実行により、正規パルス幅データＴｓを用いて、時間変化するスライスレベルＳＬを計算して、粗パルス幅計算回路１７の２値価回路１７ａ、及び補正パルス幅計算回路１８のクロス前後データ抽出回路１８ａに出力する。
The unit signal
コンピュータ３０は、入力装置３１からの指示により、前述した各種回路を制御する。コンピュータ３０には、入力装置３１及び表示装置３２も接続されている。入力装置３１は、作業者によって操作される操作スイッチ、マウスなど操作子群からなり、作業者による指示をコンピュータ３０に入力する。表示装置３２は、文字、図形など表示する表示器からなり、その表示状態がコンピュータ３０により制御される。
The
ｂ．パルス列信号の取り出し動作
次に、上記のように構成した実施形態のパルス列信号の取り出し動作について説明する。まず、作業者は図示しない電源スイッチの投入により、コンピュータ３０を含む光ディスク検査装置の各種回路の作動を開始させるとともに、検査対象となる光ディスクＤＫ（本実施形態ではＤＶＤ、ＣＤなど）をターンテーブル１１に載置固定して入力装置３１を操作することにより光ディスクＤＫの検査開始をコンピュータ３０に指示する。コンピュータ３０は、この検査開始指示に応答して、各種回路に検査開始を指示し、各種回路は検査のために作動を開始する。この場合、検査対象となる光ディスクＤＫの記録領域の一部には、所定の変調規則に従った複数種類のパルス幅をもつ一連のディジタル信号からなる光ディスクＤＫの検査用信号が予め記録されている。
b. Extraction Operation of Pulse Train Signal Next, the extraction operation of the pulse train signal of the embodiment configured as described above will be described. First, the operator starts operation of various circuits of the optical disk inspection apparatus including the
この光ディスクＤＫの検査開始の指示により、光ピックアップ装置１２からレーザ光が照射されて光ディスクＤＫ上に光スポットが形成され、同光スポットからの反射光による受光信号が光ピックアップ装置１２から増幅回路１３を介して再生信号生成回路１４に出力される。再生信号生成回路１４は、この受光信号から再生アナログ信号を生成して、Ａ／Ｄ変換器１５に出力する。図１２は再生信号生成回路１４から出力される再生アナログ信号の一部を示している。Ａ／Ｄ変換器１５は、クロック信号発生回路１６からのクロック信号の周期（約２００ＭＨｚに相当する周期）で、再生アナログ信号の瞬時値をＡ／Ｄ変換してサンプリングデータＳＤとし粗パルス幅計算回路１７及び補正パルス幅計算回路１８に繰り返し出力する。このとき、光スポットは、ターンテーブル１１の回転およびターンテーブル１１（または光ピックアップ装置１２）の光ディスクＤＫの径方向への移動により、光ディスクＤＫに対して相対的に線速度一定で螺旋状に光ディスクＤＫ上を移動する。
In response to the instruction to start the inspection of the optical disc DK, a laser beam is irradiated from the
ｃ．粗パルス幅計算動作
次に、粗パルス幅の計算動作について説明する。粗パルス幅計算回路１７の２値化回路１７ａは、前記光ディスクＤＫの検査開始の指示に応答して、図４の２値化プログラムの実行をステップＳ１０にて開始する。この２値化プログラムの実行開始後、２値化回路１７ａは、ステップＳ１２にてＡ／Ｄ変換器１５からのサンプリングデータＳＤの入力を待つ。サンプリングデータＳＤが入力されると、２値化回路１７ａは、ステップＳ１４にて、入力されたサンプリングデータＳＤが、スライスレベル計算回路２２から供給されて一時的に記憶されているスライスレベルＳＬ以上であるかを判定する。サンプリングデータＳＤがスライスレベルＳＬ以上であれば、２値化回路１７ａは、ステップＳ１４にて「Ｙｅｓ」と判定して、ステップＳ１６にて正負データＨＬを“１”に設定してパルス幅計算回路１７ｂに出力する。サンプリングデータＳＤがスライスレベルＳＬ未満であれば、２値化回路１７ａは、ステップＳ１４にて「Ｎｏ」と判定して、ステップＳ１８にて正負データＨＬを“０”に設定してパルス幅計算回路１７ｂに出力する。
c. Coarse Pulse Width Calculation Operation Next, the coarse pulse width calculation operation will be described. The
前記ステップＳ１６，Ｓ１８の処理後、２値化回路１７ａは、ステップＳ２０にて停止指令があったかを判定する。作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されない。したがって、この状態では、２値化回路１７ａは、ステップＳ２０にて「Ｎｏ」と判定して、ステップＳ１２に戻って、Ａ／Ｄ変換器１５からの次のサンプリングデータＳＤの入力を待つ。これらのステップＳ１２〜Ｓ２０の循環処理は、作業者による検査終了の指示まで続行する。このステップＳ１２〜Ｓ２０の循環処理中、サンプリングデータＳＤがスライスレベルＳＬ以上であるか否かを表す正負データＨＬが、図１２に示すように、サンプリングデータＳＤのサンプリングの周期Ｔｉごと（クロック信号発生回路１６によるクロック信号の周期Ｔｉごと）に、パルス幅計算回路１７ｂに出力され続ける。そして、作業者によって検査終了が指示されて、コンピュータ３０から停止指令信号が入力した時点で、２値化回路１７ａは、ステップＳ２０にて「Ｙｅｓ」と判定してステップＳ２２にてこの２値化プログラムの実行を終了する。
After the processing in steps S16 and S18, the
パルス幅計算回路１７ｂは、前記光ディスクＤＫの検査開始の指示に応答して、図５の粗パルス幅計算プログラムの実行をステップＳ３０にて開始する。この粗パルス幅計算プログラムの実行開始後、パルス幅計算回路１７ｂは、ステップＳ３２にてパルス幅の計算に用いる変数ｎを「０」に設定して、ステップＳ３４にて２値化回路１７ａからの正負データＨＬの入力を待つ。正負データＨＬが入力されると、パルス幅計算回路１７ｂは、ステップＳ３６にて、正負データＨＬが“０”であるかを判定する。正負データＨＬが“０”であれば、パルス幅計算回路１７ｂは、ステップＳ３６にて「Ｙｅｓ」と判定して、ステップＳ３８にて２値化回路１７ｂからの次の正負データＨＬの入力を待つ。そして、次の正負データＨＬが入力されると、パルス幅計算回路１７ｂは、ステップＳ４０にて、正負データＨＬが“１”であるかを判定する。正負データＨＬが“０”に保たれていれば、パルス幅計算回路１７ｂは、ステップＳ４０にて「Ｎｏ」と判定し続けて、ステップＳ３８，Ｓ４０の循環処理を繰り返す。このステップＳ３８，Ｓ４０の循環処理中、２値化回路１７ａから“１”を表す正負データＨＬが入力されると、パルス幅計算回路１７ｂは、ステップＳ４０にて「Ｙｅｓ」と判定して、プログラムをステップＳ４２以降に進める。
In response to the instruction to start inspection of the optical disk DK, the pulse
ステップＳ４２においては、パルス幅計算回路１７ｂは、変数ｎに「１」を加算する。このステップＳ４２の最初の処理では、変数ｎは「１」となる。前記ステップＳ４２の処理後、パルス幅計算回路１７ｂは、ステップＳ４４にて、２値化回路１７ａからの次の正負データＨＬの入力を待つ。次の正負データＨＬが入力されると、パルス幅計算回路１７ｂは、ステップＳ４６にて前記入力された正負データＨＬが“０”であるかを判定する。入力された正負データＨＬが“１”であれば、パルス幅計算回路１７ｂは、ステップＳ４６にて「Ｎｏ」と判定して、ステップＳ４８にて停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、パルス幅計算回路１７ｂは、ステップＳ４８にて「Ｎｏ」と判定して、ステップＳ４２に戻る。ステップＳ４２においては、パルス幅計算回路１７ｂは、変数ｎに「１」を加算する。そして、パルス幅計算回路１７ｂは、２値化回路１７ａからの次の正負データＨＬの入力を待つ。これらのステップＳ４２〜Ｓ４８の循環処理は、“０”を表す正負データＨＬが入力されるまで繰り返し行われ、“１”を表す正負データＨＬが入力されるごとに、変数ｎは「１」ずつ増加する。この変数ｎのカウントアップが、正側パルスのパルス幅を検出することに相当する。
In step S42, the pulse
前記ステップＳ４２〜Ｓ４８の循環処理中、２値化回路１７ａから“０”を表す正負データＨＬが入力されると、パルス幅計算回路１７ｂは、ステップＳ４６にて「Ｙｅｓ」と判定して、ステップＳ５０に進む。ステップＳ５０においては、パルス幅計算回路１７ｂは、前記ステップＳ４２〜Ｓ４８の循環処理によりカウントアップされた変数ｎを正負データＨＬの出力周期Ｔｉ（サンプリングデータＳＤのサンプリング周期及びクロック信号の周期Ｔｉ）に乗算することにより、図１２(Ａ)に示すような正側パルスの粗パルス幅データＴｂ（＝ｎ・Ｔｉ）を計算する。そして、パルス幅計算回路１７ｂは、前記ステップＳ５０にて、この計算した粗パルス幅データＴｂに、正側パルスであることを表す正負データＨＬ（＝“１”）を付加して正規パルス幅計算回路１９に出力する。
When the positive / negative data HL representing “0” is input from the
前記ステップＳ５０の処理後、パルス幅計算回路１７ｂは、ステップＳ５２にて変数ｎを「０」に戻して、ステップＳ５８〜Ｓ６４の循環処理を続行する。このステップＳ５８〜Ｓ６４の循環処理は、負側パルスの粗パルス幅データＴｂを検出するための処理であり、ステップＳ５８、Ｓ６０，Ｓ６４の処理は前述したステップＳ４２、Ｓ４４，Ｓ４８の処理と同じであるが、ステップＳ６２の判定処理は、前記ステップＳ４６の判定処理とは異なり、２値化回路１７ａから入力した正負データＨＬが“０”から“１”に変化したことを判定する。この場合、２値化回路１７ａからの正負データＨＬが“０”である限り、ステップＳ６２における「Ｎｏ」との判定のためにステップＳ５８〜Ｓ６４の循環処理が繰り返されて、変数ｎがカウントアップされる。そして、前記正負データＨＬが“１”に変化した時点で、パルス幅計算回路１７ｂは、ステップＳ６６にて、前記ステップＳ５０の場合と同様に、ステップＳ５８〜Ｓ６４の循環処理によりカウントアップされた変数ｎを正負データＨＬの出力周期Ｔｉ（サンプリングデータＳＤのサンプリング周期及びクロック信号の周期Ｔｉ）に乗算することにより、図１２(Ａ)に示すような負側パルスの粗パルス幅データＴｂ（＝ｎ・Ｔｉ）を計算する。また、パルス幅計算回路１７ｂは、ステップＳ６６にて、この計算した粗パルス幅データＴｂに、負側のパルスであることを表す正負データＨＬ（＝“０”）を付加して正規パルス幅計算回路１９に出力する。前記ステップＳ６６の処理後、パルス幅計算回路１７ｂは、ステップＳ６８にて変数ｎを「０」に戻して、前述したステップＳ４２〜Ｓ５０の正側パルスの粗パルス幅データＴｂの計算処理を再び実行する。
After the processing of step S50, the pulse
一方、この粗パルス幅計算プログラムの実行開始時に２値化回路１７ａから入力した正負データＨＬが“１”であれば、パルス幅計算回路１７ｂは、ステップＳ３６にて「Ｎｏ」と判定して、ステップＳ５４，Ｓ５６の処理を実行する。２値化回路１７ａからの正負データＨＬが“１”に保たれている限り、パルス幅計算回路１７ｂは、ステップＳ５６にて「Ｎｏ」と判定して、ステップＳ５４，Ｓ５６の循環処理を実行し続ける。そして、２値化回路１７ａからの正負データＨＬが“１”から“０”に変化した時点で、パルス幅計算回路１７ｂは、ステップＳ５６にて「Ｙｅｓ」と判定して、前述したステップＳ５８〜Ｓ６６からなる負側パルスの粗パルス幅データＴｂの計算処理を実行する。
On the other hand, if the positive / negative data HL input from the
前述したステップＳ４２〜Ｓ５２，Ｓ５８〜Ｓ６８による粗パルス幅データＴｂの計測中、作業者によって検査終了が指示されて、コンピュータ３０から停止指令信号が入力されると、パルス幅計算回路１７ｂは、ステップＳ４８又はＳ６４にて「Ｙｅｓ」と判定して、ステップＳ７０又はＳ７２にてこの粗パルス幅計算プログラムの実行を終了する。
During the measurement of the rough pulse width data Tb in steps S42 to S52 and S58 to S68 described above, when the operator gives an instruction to end the inspection and a stop command signal is input from the
このような粗パルス幅計算回路１７の動作により、図１２(Ａ)に示すように、入力したサンプリングデータＳＤが、スライスレベルＳＬを正側に超えた直後のクロックタイミング（Ａ／Ｄ変換のための周期Ｔｉのクロックタイミング）から、スライスレベルＳＬを負側に超えた直後のクロックタイミングまでの時間ｎ・Ｔｉが正側パルスの粗パルス幅データＴｂとして計算されて正規パルス幅計算回路１９に出力される。また、入力したサンプリングデータＳＤが、スライスレベルＳＬを負側に超えた直後のクロックタイミング（Ａ／Ｄ変換のための周期Ｔｉのクロックタイミング）から、スライスレベルＳＬを正側に超えた直後のクロックタイミングまでの時間ｎ・Ｔｉが負側パルスの粗パルス幅データＴｂとして計算されて正規パルス幅計算回路１９に出力される。
As a result of the operation of the coarse pulse
ｄ．補正パルス幅計算動作
次に、補正パルス幅の計算動作について説明する。補正パルス幅計算回路１８のクロス前後データ抽出回路１８ａは、前記光ディスクＤＫの検査開始の指示に応答して、図６のクロス前後データ抽出プログラムの実行をステップＳ８０にて開始する。このクロス前後データ抽出プログラムの実行開始後、クロス前後データ抽出回路１８ａは、ステップＳ８２にてＡ／Ｄ変換器１５からのサンプリングデータＳＤの入力を待つ。サンプリングデータＳＤが入力されると、クロス前後データ抽出回路１８ａは、ステップＳ８４にて、入力されたサンプリングデータＳＤが、スライスレベル計算回路２２から供給されて一時的に記憶されているスライスレベルＳＬ未満であるかを判定する。スライスレベルＳＬは、前述した粗パルス幅計算回路１７の２値化回路１７ａで用いた値と同じである。サンプリングデータＳＤがスライスレベルＳＬ未満であれば、クロス前後データ抽出回路１８ａは、ステップＳ８４にて「Ｙｅｓ」と判定して、ステップＳ８６にて入力したサンプリングデータＳＤを前回データＤａとして一時記憶する。
d. Correction Pulse Width Calculation Operation Next, the correction pulse width calculation operation will be described. The pre-cross
次に、クロス前後データ抽出回路１８ａは、ステップＳ８８にてＡ／Ｄ変換器１５からの次のサンプリングデータＳＤの入力を待つ。そして、次のサンプリングデータＳＤが入力されると、クロス前後データ抽出回路１８ａは、ステップＳ９０にて、サンプリングデータＳＤがスライスレベルＳＬ以上であるかを判定する。サンプリングデータＳＤがスライスレベルＳＬ未満に保たれていれば、クロス前後データ抽出回路１８ａは、ステップＳ９０にて「Ｎｏ」と判定して、ステップＳ９２にて停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、クロス前後データ抽出回路１８ａは、ステップＳ９２にて「Ｎｏ」と判定して、ステップＳ８６に戻る。ステップＳ８６においては、ステップＳ８８にて新たに入力したサンプリングデータＳＤで前回データＤａを更新する。そして、クロス前後データ抽出回路１８ａは、Ａ／Ｄ変換器１５からの次のサンプリングデータＳＤの入力を待つ。これらのステップＳ８６〜Ｓ９２の循環処理は、スライスレベルＳＬ以上のサンプリングデータＳＤが入力されるまで繰り返し行われる。
Next, the pre-cross
前記ステップＳ８６〜Ｓ９２の循環処理中、Ａ／Ｄ変換器１５からの次のサンプリングデータＳＤがスライスレベルＳＬ以上になると、すなわちサンプリングデータＳＤがスライスレベルＳＬを負側から正側へ跨ぐと、クロス前後データ抽出回路１８ａは、ステップＳ９０にて「Ｙｅｓ」と判定して、ステップＳ９４，Ｓ９６の処理を実行する。ステップＳ９４においては、図１３(Ａ)に示すように、前回データＤａとスライスレベルＳＬとの差の絶対値｜Ｄａ−ＳＬ｜を計算して、この計算した絶対値｜Ｄａ−ＳＬ｜を差データＶ１としてデータ変換回路１８ｂに出力する。ステップＳ９６においては、図１３(Ａ)に示すように、サンプリングデータＳＤとスライスレベルＳＬとの差の絶対値｜ＳＤ−ＳＬ｜を計算して、この計算した絶対値｜ＳＤ−ＳＬ｜を差データＶ２としてデータ変換回路１８ｂに出力する。
If the next sampling data SD from the A /
前記ステップＳ９６の処理後、クロス前後データ抽出回路１８ａは、ステップＳ９８〜Ｓ１０４の循環処理を実行する。このステップＳ９８〜Ｓ１０４の循環処理は、前記とは逆に、サンプリングデータＳＤがスライスレベルＳＬを正側から負側へ跨いだことを検出するものであり、ステップＳ９８、Ｓ１００，Ｓ１０４の処理は前述したステップＳ８６、Ｓ８８，９２の処理と同じであるが、ステップＳ１０２の判定処理は、前記ステップＳ９０の判定処理とは異なり、サンプリングデータＳＤがスライスレベルＳＬ未満であるかを判定する処理である。この場合、前述のステップＳ９４，Ｓ９６の処理直後にはサンプリングデータＳＤはスライスレベルＳＬ以上であったので、サンプリングデータＳＤがスライスレベルＳＬ以上の状態からスライスレベルＳＬ未満の状態になるまで、ステップＳ９８〜Ｓ１０４の循環処理が実行され続ける。そして、サンプリングデータＳＤがスライスレベルＳＬ未満になると、クロス前後データ抽出回路１８ａは、ステップＳ１０２にて「Ｙｅｓ」と判定して、前述したステップＳ９４，Ｓ９６と同様なステップＳ１０６，Ｓ１０８の処理により、図１３(Ｂ)に示すように、前回データＤａとスライスレベルＳＬの差の絶対値｜Ｄａ−ＳＬ｜を計算して差データＶ１としてデータ変換回路１８ｂに出力するとともに、サンプリングデータＳＤとスライスレベルＳＬの差の絶対値｜ＳＤ−ＳＬ｜を計算して差データＶ２としてデータ変換回路１８ｂに出力する。
After the process of step S96, the pre-cross
前記ステップＳ１０８の処理後、クロス前後データ抽出回路１８ａは、前述したステップＳ８６〜Ｓ９６によるサンプリングデータＳＤがスライスレベルＳＬを負側から正側へ跨いだ場合における差データＶ１，Ｖ２の計算処理を再び実行する。
After the processing of step S108, the pre-cross
一方、このクロス前後データ抽出回路１８ａのクロス前後データ抽出プログラムの実行開始時に、Ａ／Ｄ変換器１５からのサンプリングデータＳＤがスライスレベルＳＬ以上であれば、クロス前後データ抽出回路１８ａは、ステップＳ８４にて「Ｎｏ」と判定して、ステップＳ９８〜Ｓ１０４の循環処理を実行する。サンプリングデータＳＤがスライスレベルＳＬ未満になると、クロス前後データ抽出回路１８ａは、前記ステップＳ１０６，Ｓ１０８の処理を実行して、その後に前述したステップＳ８６〜Ｓ９６によるサンプリングデータＳＤがスライスレベルＳＬを負側から正側への跨いだ場合における差データＶ１，Ｖ２の計算処理を実行する。
On the other hand, if the sampling data SD from the A /
前述したステップＳ８６〜Ｓ９６，Ｓ９８〜Ｓ１０８による差データＶ１，Ｖ２の計算処理中、作業者によって検査終了が指示されて、コンピュータ３０から停止指令信号が入力されると、クロス前後データ抽出回路１８ａは、ステップＳ９２又はＳ１０４にて「Ｙｅｓ」と判定して、ステップＳ１１０又はＳ１１２にてこのクロス前後データ抽出プログラムの実行を終了する。
During the calculation processing of the difference data V1 and V2 in steps S86 to S96 and S98 to S108 described above, when the operator gives an instruction to end the inspection and a stop command signal is input from the
データ変換回路１８ｂは、前記光ディスクＤＫの検査開始の指示に応答して、図示しないプログラム処理により、前記入力した多数ビット（例えば、３２ビット）からなる差データＶ１，Ｖ２の比率を保ったまま少ないビット数のデータに変換して補正時間計算回路１８ｃに出力する。本実施形態では、７ビットのデータすなわち「０」〜「１２７」の値に変換する。この変換動作について説明すると、差データＶ１，Ｖ２は、図１４に示すように、２進法のディジタルデータ、すなわち「０」及び「１」の数字を並べた多数ビットのデータからなっている。この場合、図１４の破線で囲むように、「０」及び「１」の数字が並ぶデータを先頭から見て、差データＶ１，Ｖ２のいずれか一方に初めて「１」が現れる桁から７ビットのデータを取り出す。この７ビットのデータは、「０」〜「１２７」の１２８個の数字に相当する。差データＶ１，Ｖ２を、１０進法で表すと、それぞれ「ａ６・２(x+6)＋ａ５・２(x+５)＋ａ４・２(x+４)＋ａ３・２(x+３)＋ａ２・２(x+２)＋ａ１・２(x+１)＋ａ０・２x＋ｂ１・２(x−１)＋ｂ２・２(x−２)＋・・」のようになる。この値からｂ１・２(x−１)以下の値を除外して、２xで除算すると、「ａ６・２6＋ａ５・２５＋ａ４・２４＋ａ３・２３＋ａ２・２２＋ａ１・２＋ａ０」のように、先頭の7ビットのデータを１０進法で表した値となる。すなわち、先頭の７ビットの値を取り出すとは、差データＶ１，Ｖ２を２進法で７桁の数字に丸め、１０進法で同じ値２xで除算することに相当する。なお、７ビットのデータには小数点の位置の情報はないが、差データＶ１，Ｖ２の少数点以下の桁数が同じになるようにしておけば、先頭の７ビットのデータを取り出すのみで、差データＶ１，Ｖ２の比率は保たれる。これにより、差データＶ１，Ｖ２は、比率を保ったまま「０」〜「１２７」のいずれかの値となる。
In response to an instruction to start inspection of the optical disk DK, the
補正時間計算回路１８ｃは、図７に示す補正時間計算プログラムを実行することにより、前記「０」〜「１２７」のいずかの値に変換された差データＶ１，Ｖ２を用いて、換算テーブルを参照することにより補正時間Ｔｃを計算して、計算した補正時間Ｔｃを正規パルス幅計算回路１９に出力する。ここで、換算テーブルについて説明しておくと、換算テーブルは、図１５に示すように、「０」〜「１２７」にわたって変化する差データＶ１，Ｖ２の各組合せに対して、それぞれ補正係数Ｘを予め記憶している。この場合、補正係数ＸはＶ２／(Ｖ１＋Ｖ２)であり、差データＶ１，Ｖ２の「０」〜「１２７」の各値に対して予め計算された値である。
The correction
次に、補正時間計算回路１８ｃによる実際の補正時間Ｔｃの計算について説明する。補正時間計算回路１８ｃは、前記光ディスクＤＫの検査開始の指示に応答して、図７の補正時間計算プログラムの実行をステップＳ１２０にて開始する。この補正時間計算プログラムの実行開始後、補正時間計算回路１８ｃは、ステップＳ１２２にてデータ変換回路１８ｂからの少数ビットに変換された差データＶ１，Ｖ２の入力を待つ。差データＶ１，Ｖ２が入力されると、補正時間計算回路１８ｃは、ステップＳ１２４にて、換算テーブルを参照することにより、入力された差データＶ１，Ｖ２に対応した補正係数Ｘを導出する。次に、補正時間計算回路１８ｃは、ステップＳ１２６にて、この補正係数Ｘを、サンプリングデータＳＤの周期Ｔｉ（クロック信号発生回路１６によるクロック信号の周期Ｔｉ）に乗算することにより、補正時間Ｔｃを計算する。これは、図１３に示すように、補正時間Ｔｃは、Ｔｉ・Ｖ２／(Ｖ１＋Ｖ２)により表されるからである。そして、補正時間計算回路１８ｃは、ステップＳ１２８にて、前記計算した補正時間Ｔｃを正規パルス幅計算回路１９に出力する。
Next, calculation of the actual correction time Tc by the correction
前記ステップＳ１２８の処理後、補正時間計算回路１８ｃは、ステップＳ１３０にて停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、補正時間計算回路１８ｃは、ステップＳ１３０にて「Ｎｏ」と判定して、ステップＳ１２２に戻る。そして、補正時間計算回路１８ｃは、ステップＳ１２２にて、再びデータ変換回路１８ｂからの差データＶ１，Ｖ２の入力を待つ。差データＶ１，Ｖ２が入力されると、補正時間計算回路１８ｃは、前記ステップＳ１２４〜Ｓ１２８の処理により、補正時間Ｔｃを計算して正規パルス幅計算回路１９に出力する。そして、コンピュータ３０から停止指令が入力されない限り、補正時間計算回路１８ｃは、ステップＳ１２２〜Ｓ１３０の循環処理を実行し続ける。コンピュータ３０から停止指令が入力されると、補正時間計算回路１８ｃは、ステップＳ１３０にて「Ｙｅｓ」と判定して、ステップＳ１３２にてこの補正時間計算プログラムの実行を終了する。
After the process of step S128, the correction
ｅ．正規パルス幅計算動作
次に、正規パルス幅の計算動作について説明する。 正規パルス幅計算回路１９は、前記光ディスクＤＫの検査開始の指示に応答して、図８の正規パルス幅計算プログラムの実行をステップＳ１４０にて開始する。この正規パルス幅計算プログラムの実行開始後、正規パルス幅計算回路１９は、ステップＳ１４２にて補正パルス幅計算回路１８からの補正時間Ｔｃの入力を待つ。補正時間Ｔｃが入力されると、正規パルス幅計算回路１９は、ステップＳ１４２ａにて、後補正時間Ｔc2を前記入力した補正時間Ｔｃに設定する。後補正時間Ｔc2は、図１２に示すように、正負の両正規パルス幅の計算の際におけるパルスの後尾部分の補正時間を表す。次に、正規パルス幅計算回路１９は、ステップＳ１４４にて、停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、正規パルス幅計算回路１９は、ステップＳ１４４にて「Ｎｏ」と判定して、ステップＳ１４６に進む。
e. Normal Pulse Width Calculation Operation Next, the normal pulse width calculation operation will be described. In response to the instruction to start inspection of the optical disc DK, the normal pulse
ステップＳ１４６においては、前記ステップＳ１４２と同様に、正規パルス幅計算回路１９は、補正パルス幅計算回路１８からの補正時間Ｔｃの入力を待つ。補正時間Ｔｃが入力されると、正規パルス幅計算回路１９は、ステップＳ１４８にて前補正時間Ｔc1を後補正時間Ｔc2で更新し、ステップＳ１５０にて後補正時間Ｔc2を前記入力した前補正時間Ｔｃで更新する。前補正時間Ｔc1は、図１２(Ａ)に示すように、正負の両正規パルス幅の計算の際におけるパルスの先頭部分の補正時間を表す。
In step S146, as in step S142, the normal pulse
次に、正規パルス幅計算回路１９は、ステップＳ１５２にて、粗パルス幅計算回路１７からの粗パルス幅データＴｂの入力を待つ。この場合、この粗パルス幅データＴｂの入力は、前記ステップＳ１４６による補正時間Ｔｃの入力とほぼ同時に生じる。なお、この場合、粗パルス幅データＴｂ及び補正時間Ｔｃは一旦ラッチ回路に記憶され、ラッチ回路に直前に記憶された粗パルス幅データＴｂ及び補正時間Ｔｃが取り込まれるので、粗パルス幅データＴｂ及び補正時間Ｔｃの入力の多少の時間ずれは問題にならない。粗パルス幅データＴｂが入力されると、正規パルス幅計算回路１９は、ステップＳ１５４にて、粗パルス幅データＴｂに対して、前補正時間Ｔc1を加算するとともに後補正時間Ｔc2を減算して、正規パルス幅データＴｓ（＝Ｔｂ＋Ｔc1−Ｔc2）を計算する。この場合、粗パルス幅データＴｂは、サンプリングデータＳＤがスライスレベルＳＬを跨いだ直後のサンプリングタイミングから、サンプリングデータＳＤがスライスレベルＳＬを逆方向に跨いだ直後のサンプリングタイミングまでの時間である。そして、前補正時間Ｔc1及び後補正時間Ｔc2は、再生アナログ信号がスライスレベルＳＬとクロスしたタイミングから、サンプリングデータＳＤがスライスレベルＳＬを跨いだ直後の前記両サンプリングタイミングまでの時間である。したがって、前記補正演算により、正規パルス幅データＴｓは、スライスレベルＳＬを基準として正負パルスのパルス幅を正確に表したものとなる。そして、正規パルス幅計算回路１９は、ステップＳ１５６にて、前記計算した正規パルス幅データＴｓに、粗パルス幅データＴｂに付加されていた正負データＨＬを付加して、単位信号長計算回路２０、ジッタ計算回路２１及びスライスレベル計算回路２２に出力する。
Next, the normal pulse
前記ステップＳ１５６の処理後、正規パルス幅計算回路１９は、ステップＳ１４４の判定処理に戻る。そして、コンピュータ３０から停止指令が入力されない限り、正規パルス幅計算回路１９は、ステップＳ１４４〜Ｓ１５６の循環処理を繰り返し実行し続けて、サンプリングデータＳＤがスライスレベルＳＬを跨ぐごとに、正規パルス幅データＴｓを単位信号長計算回路２０、ジッタ計算回路２１及びスライスレベル計算回路２２に出力し続ける。一方、コンピュータ３０から停止指令が入力されると、補正時間計算回路１８ｃは、ステップＳ１４４にて「Ｙｅｓ」と判定して、ステップＳ１６０にてこの正規パルス幅計算プログラムの実行を終了する。
After the process of step S156, the normal pulse
ｆ．単位信号長計算動作
次に、単位信号長の計算動作について説明する。単位信号長計算回路２０は、図９に示す単位信号長計算プログラムの実行により、入力した正規パルス幅データＴｓを内部メモリに順次記憶し、過去のＮ1個（例えば、数十個）の正規パルス幅データＴｓを用いて単位信号長１Ｔに相当する単位時間Ｔaveを計算してジッタ計算回路２１に出力する。なお、この単位信号長計算回路２０の機能は、この種の装置におけるＰＬＬ回路（Phase-Locked-Loop回路）が２値化信号から信号長１Ｔを１周期とするクロック信号を作成して出力する処理に相当する。
f. Unit Signal Length Calculation Operation Next, the unit signal length calculation operation will be described. The unit signal
この単位信号長計算回路２０は、前記光ディスクＤＫの検査開始の指示に応答して、図９の単位信号長計算プログラムの実行をステップＳ１７０にて開始する。この単位信号長計算プログラムの実行開始後、単位信号長計算回路２０は、ステップＳ１７２にて、変数ｎ、積算パルス幅Ｔst及び積算信号長Ａｔをそれぞれ「０」にクリアする。変数ｎは、正規パルス幅データＴｓの入力数をカウントするための変数である。積算パルス幅Ｔstは、入力した正規パルス幅データＴｓをＮ1個分まで積算する変数である。積算信号長Ａｔは、入力した各正規パルス幅データＴｓに含まれる単位信号長１Ｔの数を、正規パルス幅データＴｓのＮ1個分まで積算する変数である。前記ステップＳ１７２の処理後、単位信号長計算回路２０は、ステップＳ１７４にて、変数ｎに「１」を加算する。最初のこの処理では、変数ｎは「１」に設定される。
The unit signal
次に、単位信号長計算回路２０は、ステップＳ１７６にて、正規パルス幅計算回路１９からの正規パルス幅データＴｓの入力を待つ。正規パルス幅データＴｓが入力されると、単位信号長計算回路２０は、ステップＳ１７８にて、積算パルス幅Ｔst（初期は「０」）に前記入力した正規パルス幅データＴｓを加算して、積算パルス幅Ｔstを更新する。次に、単位信号長計算回路２０は、ステップＳ１８０にて、前記入力した正規パルス幅データＴｓを、変数ｎによって指定される正規パルス幅データＴｓ(ｎ)として記憶しておく。
Next, the unit signal
前記ステップＳ１８０の処理後、単位信号長計算回路２０は、ステップＳ１８２にて、前記入力した正規パルス幅データＴｓの信号長Ａ・Ｔを判定する。この信号長Ａ・Ｔの判定は、前記入力した正規パルス幅データＴｓが単位信号長１Ｔのパルス幅Ｔの何倍の信号長Ａ・Ｔに相当するかを判定するものである。なお、信号長データＡは、自然数である。具体的には、予め決められている単位信号長１Ｔのパルス幅Ｔを用い、信号長データＡの値を３，４，５・・のように順次増加させながら、正規パルス幅データＴｓが、(Ａ−０.５)・Ｔ≦Ｔｓ＜(Ａ＋０.５)・Ｔのいずれに該当するかを判定、すなわち２.５・Ｔ≦Ｔｓ＜３.５・Ｔ，３.５・Ｔ≦Ｔｓ＜４.５・Ｔ，４.５・Ｔ≦Ｔｓ＜５.５・Ｔ，・・・のいずれに該当するかを判定する。そして、該当したときの信号長データＡ（３，４，５・・・）を、正規パルス幅データＴｓの信号長を表す信号長データＡとして検出する。なお、信号長データＡの値を３，４，５・・のように順次増加させた理由は、ＣＤ，ＤＶＤでは信号長は３Ｔ以上であるからである。
After the processing of step S180, the unit signal
次に、単位信号長計算回路２０は、ステップＳ１８４にて、前記検出した信号長データＡを変数ｎによって指定される信号長データＡ(ｎ)として記憶しておき、ステップＳ１８６にて積算信号長Ａｔに前記検出した信号長データＡを加算して積算信号長Ａｔを更新する。そして、単位信号長計算回路２０は、ステップＳ１８８にて、変数ｎが値Ｎ1に等しくなったかを判定する。変数ｎが値Ｎ1よりも小さければ、単位信号長計算回路２０は、前記ステップＳ１９０にて、停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、単位信号長計算回路２０は、ステップＳ１９０にて「Ｎｏ」と判定して、ステップＳ１７４に戻る。そして、変数ｎが値Ｎ1に達するまで、ステップＳ１７４〜Ｓ１９０の循環処理を実行し続ける。このステップＳ１７４〜Ｓ１９０の循環処理中、単位信号長計算回路２０は、正規パルス幅データＴｓを正規パルス幅計算回路１９から入力するごとに、積算パルス幅Ｔst及び積算信号長Ａｔを更新するとともに、正規パルス幅データＴｓ(ｎ)及び信号長データＡ(ｎ)を蓄積記憶する。
Next, the unit signal
前記ステップＳ１７４〜Ｓ１９０の循環処理中、変数ｎが値Ｎ1に達すると、単位信号長計算回路２０は、ステップＳ１８８にて「Ｙｅｓ」と判定して、ステップＳ１９２に進む。この状態では、図１６に示すように、過去Ｎ1個の正規パルス幅データＴｓが積算パルス幅Ｔstとして計算されているとともに、前記Ｎ1個の正規パルス幅データＴｓの信号長データＡが積算信号長Ａｔとして計算されている。ステップＳ１９２においては、単位信号長計算回路２０は、積算パルス幅Ｔstを積算信号長Ａｔで除算することにより、前記Ｎ1個の正規パルス幅データＴｓに関する単位信号長１Ｔの周期である単位時間Ｔave（＝Ｔst／Ａｔ）を計算して、計算した単位時間Ｔaveをジッタ計算回路２１に出力する。なお、前記ステップＳ１７４〜Ｓ１９０の循環処理中に、コンピュータ３０から停止指令が入力されたときには、単位信号長計算回路２０は、ステップＳ１９０にて「Ｙｅｓ」と判定して、ステップＳ２１６にてこの単位信号長計算プログラムの実行を終了する。
When the variable n reaches the value N 1 during the cyclic processing in steps S174 to S190, the unit signal
前記ステップＳ１９２の処理後、単位信号長計算回路２０は、ステップＳ１９４にて変数ｎを「０」にクリアし、ステップＳ１９６にて、前記ステップＳ１７４の場合と同様に、変数ｎに「１」を加算する。このステップＳ１９６の処理により、変数ｎは「１」に設定される。単位信号長計算回路２０は、ステップＳ１９８にて、前記ステップＳ１７６の処理と同様に、正規パルス幅計算回路１９からの正規パルス幅データＴｓの入力を待ち、正規パルス幅データＴｓが入力されると、ステップＳ２００に進む。ステップＳ２００においては、単位信号長計算回路２０は、積算パルス幅Ｔstから変数ｎによって指定される正規パルス幅データＴｓ(ｎ)を減算し、この減算結果に前記入力した正規パルス幅データＴｓを加算して、積算パルス幅Ｔstを更新する。この処理は、図１６に示すように、今回入力した正規パルス幅データＴｓから過去に遡ってＮ1個の正規パルス幅データＴｓの積算パルス幅Ｔstを計算するためである。次に、単位信号長計算回路２０は、ステップＳ２０２にて、前記ステップＳ１８０の処理と同様に、前記入力した正規パルス幅データＴｓを、変数ｎによって指定される正規パルス幅データＴｓ(ｎ)として記憶する。これにより、変数ｎによって指定される正規パルス幅データＴｓ(ｎ)が更新される。
After the processing in step S192, the unit signal
前記ステップＳ２０２の処理後、単位信号長計算回路２０は、ステップＳ２０４にて、前記ステップＳ１８２と同様に、前記入力した正規パルス幅データＴｓの信号長Ａ・Ｔを判定して、信号長データＡを検出する。次に、単位信号長計算回路２０は、ステップＳ２０６にて、積算信号長Ａｔから変数ｎによって指定される信号長データＡ(ｎ)を減算し、この減算結果に前記入力した検出した信号長データＡを加算して、積算信号長Ａｔを更新する。この処理も、今回入力した正規パルス幅データＴｓに基づく今回の信号長データＡから過去に遡ってＮ1個の信号長データＡの積算信号長Ａｔを計算するためである。次に、単位信号長計算回路２０は、ステップＳ２０８にて、前記ステップＳ１８４の処理と同様に、前記検出した信号長データＡを、変数ｎによって指定される信号長データＡ(ｎ)として記憶する。これにより、変数ｎによって指定される信号長データＡ(ｎ)も更新される。
After the processing in step S202, the unit signal
次に、単位信号長計算回路２０は、ステップＳ２１０にて、前記ステップＳ１９２の処理と同様に、積算パルス幅Ｔstを積算信号長Ａｔで除算することにより単位時間Ｔave（＝Ｔst／Ａｔ）を計算して、計算した単位時間Ｔaveをジッタ計算回路２１に出力する。これにより、今回入力した正規パルス幅データＴｓから過去にＮ1個分の正規パルス幅データＴｓに関する単位時間Ｔaveがジッタ計算回路２１に出力されることになる。前記ステップＳ２１０の処理後、単位信号長計算回路２０は、ステップＳ２１２にて、前記ステップＳ１８８の処理と同様に、変数ｎが値Ｎ1に等しくなったかを判定する。変数ｎが値Ｎ1よりも小さければ、単位信号長計算回路２０は、ステップＳ２１４にて、前記ステップＳ１９０の処理と同様に、停止指令があったかを判定する。この場合も、コンピュータ３０からは停止指令が入力されなければ、単位信号長計算回路２０は、ステップＳ２１４にて「Ｎｏ」と判定して、ステップＳ１９６に戻る。そして、変数ｎが値Ｎ1に達するまで、ステップＳ１９６〜Ｓ２１４の循環処理を実行し続ける。
Next, in step S210, the unit signal
このステップＳ１９６〜Ｓ２１４の循環処理中、単位信号長計算回路２０は、正規パルス幅データＴｓを正規パルス幅計算回路１９から入力するごとに、積算パルス幅Ｔst及び積算信号長Ａｔを更新するとともに、正規パルス幅データＴｓ(ｎ)及び信号長データＡ(ｎ)を更新する。ただし、この場合には、正規パルス幅データＴｓを正規パルス幅計算回路１９から入力するごとに、過去Ｎ1個分の正規パルス幅データＴｓに関する単位時間Ｔaveが計算されて、ジッタ計算回路２１に出力される。そして、変数ｎが値Ｎ1に達すると、単位信号長計算回路２０は、ステップＳ２１２にて「Ｙｅｓ」と判定して、ステップＳ１９４に戻って変数ｎを「０」にクリアした後、前記ステップＳ１９６〜Ｓ２１４からなる循環処理を実行する。これにより、図１６に示すように、Ｎ1個ずつの正規パルス幅データＴｓに基づく単位時間Ｔaveがジッタ計算回路２１に次々に出力され続ける。
During the cyclic processing of steps S196 to S214, the unit signal
一方、前記ステップＳ１９６〜Ｓ２１４の循環処理中に、コンピュータ３０から停止指令が入力されたときには、単位信号長計算回路２０は、ステップＳ２１４にて「Ｙｅｓ」と判定して、ステップＳ２１６にてこの単位信号長計算プログラムの実行を終了する。
On the other hand, when a stop command is input from the
ｇ．ジッタ計算動作
次に、ジッタの計算動作について説明する。ジッタ計算回路２１は、図１０に示すジッタ計算プログラムの実行により、正規パルス幅計算回路１９から正規パルス幅データＴｓを入力するごとに、正規パルス幅データＴｓのパルス幅ずれ量Ｄev、前側ずれ量Ｄevf及び後側すれ量Ｄevbを計算する。ジッタ計算回路２１は、予め決められたＮ2個（例えば数百）の正規パルス幅データＴｓを入力するごとに詳しくは後述するジッタを表すデータを計算して、光ピックアップ装置１２、再生信号生成回路１４及びコンピュータ３０に出力する。また、ジッタ計算回路２１は、単位信号長計算回路２０から順次出力される単位時間Ｔaveを常にラッチ回路に更新記憶している。
g. Jitter Calculation Operation Next, the jitter calculation operation will be described. Whenever the normal pulse width data Ts is input from the normal pulse
パルス幅ずれ量Ｄevとは、図１７(Ａ)に示すように、正規パルス幅データＴｓによって表されたパルス列を繋げた信号である２値化信号と、信号長１Ｔを１周期とするクロック信号とを各信号長ごとに先頭を揃えて並べ、正規パルス幅データＴｓによって表されるパルス幅と前記クロック信号により規定される本来のパルス幅（Ａ・Ｔ）とのずれ量を表す。ここで、値Ａは、前述した信号長データの値を表す。前側ずれ量Ｄevfとは、図１７(Ｂ)に示すように、正規パルス幅データＴｓによって表されたパルス列を繋げた信号である２値化信号と、前記クロック信号とを最初のパルスの先頭だけを揃えて並べ、前記パルス列の先頭すなわち前記パルス列の前側におけるクロック信号からのずれ量を表す。また、後側ずれ量Ｄevb(ｎ)とは、前記図１７(Ｂ)に示すように前記２値化信号と前記クロック信号とを並べた状態における、前記パルス列の後尾すなわち前記パルス列の後側におけるクロック信号からのずれ量を表す。なお、図１７(Ａ)(Ｂ)は、共に正規パルス幅データＴｓの計測開始時において、信号長４Ｔ＋のパルス及び信号長３Ｔ−のパルスが検出された状態を示している。ここで、「＋」は正側パルスを表し、「−」は負側パルスを表す。 As shown in FIG. 17A, the pulse width deviation amount Dev is a binary signal that is a signal obtained by connecting pulse trains represented by the normal pulse width data Ts, and a clock signal having a signal length 1T as one cycle. Are arranged with the heads aligned for each signal length, and represents the amount of deviation between the pulse width represented by the normal pulse width data Ts and the original pulse width (A · T) defined by the clock signal. Here, the value A represents the value of the signal length data described above. As shown in FIG. 17B, the front side deviation amount Devf is a binary signal that is a signal obtained by connecting pulse trains represented by the normal pulse width data Ts and the clock signal only at the head of the first pulse. Are aligned and represent the amount of deviation from the clock signal at the beginning of the pulse train, that is, the front side of the pulse train. Further, the rear shift amount Devb (n) is the tail of the pulse train, that is, the rear side of the pulse train in the state where the binarized signal and the clock signal are arranged as shown in FIG. This represents the amount of deviation from the clock signal. FIGS. 17A and 17B show a state where a pulse having a signal length of 4T + and a pulse having a signal length of 3T− are detected at the start of measurement of the normal pulse width data Ts. Here, “+” represents a positive pulse, and “−” represents a negative pulse.
このジッタ計算回路２１は、前記光ディスクＤＫの検査開始の指示に応答して、図１０のジッタ計算プログラムの実行をステップＳ２２０にて開始する。このジッタ計算プログラムの実行開始後、ジッタ計算回路２０は、ステップＳ２２２にて、変数ｎ及び後側ずれ量データＤevb(０)をそれぞれ「０」にクリアする。変数ｎは、正規パルス幅データＴｓの入力数をカウントするための変数である。後側ずれ量データＤevb(０)は、後述するように、正規パルス幅データＴｓが最初に入力された正規パルス幅データＴｓの前側ずれＤevf(１)を計算するために用いられるデータである。前記ステップＳ２２２の処理後、ジッタ計算回路２１は、ステップＳ２２４にて、変数ｎに「１」を加算する。この最初のステップＳ２２４の処理では、変数ｎは「１」に設定される。
In response to the instruction to start inspection of the optical disk DK, the
次に、ジッタ計算回路２１は、ステップＳ２２６にて、正規パルス幅計算回路１９からの正規パルス幅データＴｓの入力を待つ。正規パルス幅データＴｓが入力されると、ジッタ計算回路２１は、ステップＳ２２８にて、前記図９のステップＳ１８２，Ｓ２０４の処理と同様な処理により、前記入力した正規パルス幅データＴｓの信号長Ａ・Ｔを判定する。そして、この判定処理により、該当した値Ａ（３，４，５・・・）を信号長データＡとして検出する。
Next, the
前記ステップＳ２２８の処理後、ジッタ計算回路２１は、ステップＳ２３０にて、前記検出した信号長データＡに、前記入力した正規パルス幅データＴｓに付加されている正負データＨＬを付加して、信号長データＡ(ｎ)として記憶する。次に、ジッタ計算回路２１は、ステップＳ２３２にて、前記入力した正規パルス幅データＴｓのパルス幅ずれ量Ｄevを計算して、前記計算したパルス幅ずれ量Ｄevをパルス幅ずれ量Ｄev(ｎ)として内部メモリに記憶する。このパルス幅すれ量Ｄevは、前記入力した正規パルス幅データＴｓから、単位信号長計算回路２０から出力されてラッチされている最新の単位時間Ｔaveに前記検出した信号長データＡを乗算した値すなわち本来のパルス幅Ａ・Ｔaveを減算することにより計算される。
After the process of step S228, the
次に、ジッタ計算回路２１は、ステップＳ２３４にて、変数ｎによって指定される１つ前の後側ずれ量Ｄevb(ｎ−１)を、前記入力した正規パルス幅データＴｓに関する前側ずれ量Ｄevf(ｎ)として内部メモリに記憶する。この場合、初回のステップＳ２３４の処理においては、前記ステップＳ２２２の処理によって後側ずれ量Ｄevb(０)として初期設定された「０」が、前側ずれ量Ｄevf(１)として記憶される（図１７(Ｂ)参照）。そして、次回以降は、次に説明される変数ｎによって指定される１つ前の後側ずれ量Ｄevb(ｎ−１)が、前側ずれ量Ｄevf(ｎ)として記憶される。なお、後側ずれ量Ｄevb(ｎ−１)と前側ずれ量Ｄevf(ｎ)が等しい点は、図１７(Ｂ)より明らかである。
Next, in step S234, the
次に、ジッタ計算回路２１は、ステップＳ２３６にて、前記入力した正規パルス幅データＴｓの後側ずれ量Ｄevbを計算して、前記計算した後側ずれ量Ｄevbを後側ずれ量Ｄevb(ｎ)として記憶する。この後側ずれ量Ｄevbの計算においては、まず、前記入力した正規パルス幅データＴｓから、単位信号長計算回路２０から出力されてラッチされている最新の単位時間Ｔaveに前記検出した信号長データＡを乗算した値すなわち本来のパルス幅Ａ・Ｔaveを減算することによりパルス幅ずれ量Ｔｓ−Ａ・Ｔaveを計算する。そして、この計算したパルス幅ずれ量Ｔｓ−Ａ・Ｔaveに、変数ｎによって指定される１つ前の後側ずれ量Ｄevb(ｎ−１)（すなわち変数ｎによって指定される前側ずれ量Ｄevf(ｎ)）を加算することにより、後側ずれ量Ｄevbが計算される。このようにして後側ずれ量Ｄevbが計算される点も、図１７(Ｂ)から明らかである。
Next, in step S236, the
前記ステップＳ２３６の処理後、ジッタ計算回路２１は、ステップＳ２３８にて、変数ｎが予め決めた値Ｎ2（例えば、数十から数百）以上であるかを判定する。変数ｎが値Ｎ2未満であれば、ジッタ計算回路２１は、ステップＳ２３８にて「Ｎｏ」と判定し、ステップＳ２４６にて停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、ジッタ計算回路２１は、ステップＳ２４６にて「Ｎｏ」と判定して、ステップＳ２２４に戻る。そして、変数ｎが所定値Ｎ2に達するまで、ステップＳ２２４〜Ｓ２４６の循環処理を実行し続ける。このステップＳ２２４〜Ｓ２４６の循環処理中、ジッタ計算回路２１は、正規パルス幅データＴｓを正規パルス幅計算回路１９から入力するごとに、パルス幅ずれ量Ｄev(ｎ)、前側ずれ量Ｄevf(ｎ)及び後側ずれ量Ｄevb(ｎ)を内部メモリに蓄積記憶する。
After the processing in step S236, the
前記ステップＳ２２４〜Ｓ２４６の循環処理中、変数ｎが値Ｎ2に達すると、ジッタ計算回路２１は、ステップＳ２３８にて「Ｙｅｓ」と判定して、ステップＳ２４０に進む。この状態では、過去Ｎ2個の正規パルス幅データＴｓのパルス幅ずれ量Ｄev、前側ずれ量Ｄevf及び及び後側ずれ量Ｄevbが計算されるとともに、パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)が蓄積記憶されている。ステップＳ２４０においては、ジッタ計算回路２１は、前記Ｎ2個ずつのパルス幅ずれ量Ｄev(１)〜Ｄev(Ｎ2)、前側ずれ量Ｄevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)を用いて正規パルス幅データＴｓによって表されるパルスに関するジッタを表す評価用データを計算して、前記計算した評価用データの一部又は全部を光ピックアップ装置１２、再生信号生成回路１４及びコンピュータ３０に供給する。
When the variable n reaches the value N 2 during the cyclic processing of steps S224 to S246, the
このジッタを表す評価用データの計算について説明する。この計算においては、パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)の各グループごとに、次の(ａ)〜(ｅ)の５種類の評価用データを計算する。また、前記５種類の評価用データの計算においては、前記パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)の各グループにおいて、さらに各グループごとに次の(１)〜(４)の４種類のサブグループに分けて評価用データを計算する。ここで、説明の便宜上、前記各グループごとのずれ量Ｄev(１)〜Ｄev(Ｎ2)，Ｄevf(１)〜Ｄevf(Ｎ2)，Ｄevb(１)〜Ｄevb(Ｎ2)を共通のずれ量Ｘ(１)〜Ｘ(Ｎ2)としてそれぞれ表す。
(１)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)を共通に用いて評価用データを計算する。
(２)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)を正負データＨＬにより表される正パルス及び負パルスで分類し、分類されたグループに含まれるずれ量Ｘ(１)〜Ｘ(Ｎ2)を用いて、分類ごとに評価用データを計算する。
(３)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)を、信号長データＡ(１)〜Ａ(ｎ)により表される信号長３Ｔ，４Ｔ，５Ｔ・・ごとに分類し、分類されたグループに含まれるずれ量Ｘ(１)〜Ｘ(Ｎ2)を用いて、分類ごとに評価用データを計算する。
(４)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)を、信号長データＡ(１)〜Ａ(ｎ)により表される信号長３Ｔ，４Ｔ，５Ｔ・・ごと、かつ正負データＨＬにより表される正パルス及び負パルスごとに分類し、分類されたグループに含まれるずれ量Ｘ(１)〜Ｘ(Ｎ2)を用いて、分類ごとに評価用データを計算する。
The calculation of the evaluation data representing the jitter will be described. In this calculation, the pulse width deviation amount data Dev (1) to Dev (N 2 ), the front side deviation amount data Devf (1) to Devf (N 2 ), and the rear side deviation amount data Devb (1) to Devb (N 2 ). 5) The following five types of evaluation data (a) to (e) are calculated for each group. In the calculation of the five kinds of evaluation data, the pulse width deviation amount data Dev (1) to Dev (N 2 ), the front side deviation amount data Devf (1) to Devf (N 2 ), and the rear side deviation amount. In each group of data Devb (1) to Devb (N 2 ), evaluation data is calculated by dividing each group into the following four types of subgroups (1) to (4). Here, for convenience of explanation, the deviation amounts Dev (1) to Dev (N 2 ), Devf (1) to Devf (N 2 ), Devb (1) to Devb (N 2 ) for each group are commonly used. Expressed as quantities X (1) to X (N 2 ), respectively.
(1) The evaluation data is calculated by using all the deviation amounts X (1) to X (N 2 ) in common.
(2) All the deviation amounts X (1) to X (N 2 ) are classified by the positive pulse and the negative pulse represented by the positive / negative data HL, and the deviation amounts X (1) to X ( N 2 ) is used to calculate evaluation data for each classification.
(3) All the deviation amounts X (1) to X (N 2 ) are classified into the
(4) All the deviation amounts X (1) to X (N 2 ) are converted into the signal length data A (1) to A (n) for each of the
次に、前記(ａ)〜(ｅ)の５種類の評価用データについて説明する。
(ａ)該当するずれ量Ｘ(１)〜Ｘ(Ｎ2)を、所定幅の複数の領域に分類して、各領域ごとのずれ量Ｘの度数分布（各領域に含まれるずれ量Ｘの数）を評価用データとして計算する。図１８には、ずれ量Ｘを横軸にとり、すなわち各領域を横軸にとり、縦軸に度数を表すグラフを示している。
(ｂ)該当するずれ量Ｘ(１)〜Ｘ(Ｎ2)の標準偏差σを評価用データとして計算する。
(ｃ)標準偏差σを、単位信号長計算回路２０から出力されてラッチされている最新の単位時間Ｔaveで除算した値σ／Ｔaveを評価用データとして計算する。
(ｄ)該当するずれ量Ｘ(１)〜Ｘ(Ｎ2)の平均値Ｘaveを計算し、計算した平均値Ｘaveの偏りＢｉ（すなわち平均値Ｘaveの「０」からのずれ量）を評価用データとして計算する。
(ｅ)偏りＢｉを前記最新の単位時間Ｔaveで除算した値Ｂｉ／Ｔaveを評価用データとして計算する。
なお、本明細書において、これらの全ての評価用データ又はその一部の計算が、ジッタを計算することを意味する。
Next, the five types of evaluation data (a) to (e) will be described.
(a) Corresponding deviation amounts X (1) to X (N 2 ) are classified into a plurality of regions having a predetermined width, and the frequency distribution of the deviation amounts X for each region (the deviation amount X of each region includes Number) as the evaluation data. FIG. 18 shows a graph in which the deviation amount X is taken on the horizontal axis, that is, each region is taken on the horizontal axis, and the frequency is plotted on the vertical axis.
(b) The standard deviation σ of the corresponding deviation amounts X (1) to X (N 2 ) is calculated as evaluation data.
(c) A value σ / Tave obtained by dividing the standard deviation σ by the latest unit time Tave output from the unit signal
(d) The average value Xave of the corresponding deviation amounts X (1) to X (N 2 ) is calculated, and the deviation Bi of the calculated average value Xave (that is, the deviation amount of the average value Xave from “0”) is used for evaluation. Calculate as data.
(e) A value Bi / Tave obtained by dividing the bias Bi by the latest unit time Tave is calculated as evaluation data.
In this specification, calculation of all of these evaluation data or a part thereof means that jitter is calculated.
前記評価用データの計算後、ジッタ計算回路２１は、前記ステップＳ２４０にて、前記計算した評価用データの全て又は一部をコンピュータ３０、光ピックアップ装置１２及び再生信号生成回路１４に出力する。なお、前記評価用データの計算においては、全ての種類の評価用データを計算してもよいが、後述する必要性に応じてその一部のみを計算するようにしてもよい。
After calculating the evaluation data, the
コンピュータ３０は、図示しないプログラムの実行により、ジッタ計算回路２１から出力される前記(ａ)度数分布、(ｂ)標準偏差σ、(ｃ)値σ／Ｔave、(ｄ)偏りＢｉ及び(ｅ)値Ｂｉ／Ｔaveを表す評価用データを表示装置３２に表示する。なお、(ａ)度数分布の場合には、図１８に示すようなヒストグラムを表示装置３２に表示する。また、各評価用データの表示においては、表示装置３２は、パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)のいずれのグループの評価用データあるか、さらには、前記(１)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)、(２)正負パルスごと、(３)信号長３Ｔ，４Ｔ，５Ｔ・・ごと、及び(４)信号長１Ｔ，２Ｔ，３Ｔ・・ごと、かつ正負パルスごとに関する評価用データであるかも表示する。この場合、図示しないプログラムの実行により、前記全ての評価用データのうちで、予め決められた種類の評価用データ又は入力装置３１を用いて作業者が選択した種類の評価用データのみをジッタ計算回路２１から入力して、表示装置３２に表示するようにするとよい。例えば、光ディスクＤＫとしてＤＶＤを採用する場合には、少なくとも、前記(１)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)を用いて計算した前記(ｃ)値σ／Ｔaveを、パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)の各グループごとに表示する。また、光ディスクＤＫとしてＣＤを採用する場合には、少なくとも、前記(４)信号長３Ｔに関するずれ量Ｘ(１)〜Ｘ(Ｎ2)を用いて計算した前記(ｂ)標準偏差σを、パルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)の各グループごとに表示する。
The
光ピックアップ装置１２及び再生信号生成回路１４は、前記(ｂ)標準偏差σ、(ｃ)値σ／Ｔave、(ｄ)偏りＢｉ及び(ｅ)偏りＢｉのうちで、ジッタを表す評価用データとしていずれの種類を入力するか、また入力する評価用データはパルス幅ずれ量データＤev(１)〜Ｄev(Ｎ2)、前側ずれ量データＤevf(１)〜Ｄevf(Ｎ2)及び後側ずれ量データＤevb(１)〜Ｄevb(Ｎ2)のいずれのグループの評価用データであるか、さらには、前記(１)全てのずれ量Ｘ(１)〜Ｘ(Ｎ2)、(２)正負パルスごと、(３)信号長３Ｔ，４Ｔ，５Ｔ・・ごと、及び(４)信号長３Ｔ，４Ｔ，５Ｔ・・ごと、かつ正負パルスごとの評価用データを入力するかも予め定められている。そして、光ピックアップ装置１２は、前記予め定められた評価用データをジッタ計算回路２１から入力し、コンピュータ３０からの指令により、前記入力した評価用データを用いてチルト調整、レーザ光強度の調整などを行う。再生信号生成回路１４は、前記予め定められた評価用データをジッタ計算回路２１から入力し、コンピュータ３０からの指令により、再生アナログ信号のイコライズ特性を調整する。
The
前記ステップＳ２４０のジッタを表す評価用データの計算及び出力後、ジッタ計算回路２１は、ステップＳ２４２にて、次に入力される正規パルス幅データＴｓに関する前側ずれ量Ｄevf(１)及び後側ずれ量Ｄevb(１)の計算のために、後側ずれ量Ｄevb(ｎ)（すなわち後側ずれ量Ｄevb(Ｎ2)）を後側ずれ量Ｄevb(０)として設定する。次に、ジッタ計算回路２１は、ステップＳ２４４にて、変数ｎを「０」にクリアする。そして、コンピュータ３０から停止指令を入力しない限り、ジッタ計算回路２１は、前記ステップＳ２４６に「Ｎｏ」と判定して、ステップＳ２２４に戻る。そして、変数ｎが値Ｎ2に再び達するまで、前述したステップＳ２２４〜Ｓ２４６の循環処理を実行する。これにより、Ｎ2個の正規パルス幅データＴｓが入力されるごとに、正規パルス幅データＴｓに関するジッタを表すデータが計算され続ける。そして、前記ステップＳ２２４〜Ｓ２４６の循環処理中に、コンピュータ３０から停止指令が入力されたときには、ジッタ計算回路２１は、ステップＳ２４６にて「Ｙｅｓ」と判定して、ステップＳ２４８にてこのジッタ計算プログラムの実行を終了する。
After the calculation and output of the evaluation data representing the jitter in step S240, the
ｈ．スライスレベル計算動作
次に、スライスレベルの計算動作について説明する。スライスレベル計算回路２２は、図１１に示すスライスレベル計算プログラムの実行により、正規パルス幅データＴｓを用いて、正側パルス幅の合計と負側パルス幅の合計の比率Ｄｕが「１」になるように、スライスレベルＳＬを繰り返し計算して時間的に変化するスライスレベルＳＬを、粗パルス幅計算回路１７の２値価回路１７ａ、及び補正パルス幅計算回路１８のクロス前後データ抽出回路１８ａに出力する。
h. Slice Level Calculation Operation Next, the slice level calculation operation will be described. By executing the slice level calculation program shown in FIG. 11, the slice level calculation circuit 22 uses the normal pulse width data Ts, and the ratio Du of the total of the positive pulse width and the total of the negative pulse width becomes “1”. As described above, the slice level SL that is repeatedly calculated by repeatedly calculating the slice level SL is output to the
このスライスレベル計算回路２２は、前記光ディスクＤＫの検査開始の指示に応答して、図１１のスライスレベル計算プログラムの実行をステップＳ３００にて開始する。このスライスレベル計算プログラムの実行開始後、スライスレベル計算回路２２は、ステップＳ３０２にて、予め記憶されている初期スライスレベルＳＬ0を、粗パルス幅計算回路１７の２値化回路１７ａ、及び補正パルス幅計算回路１８のクロス前後データ抽出回路１８ａにスライスレベルＳＬとして出力する。この初期スライスレベルＳＬ0は、正側パルスの取り得る最大電圧値（ピーク電圧値）と、負側パルスの取り得る最大電圧値（ボトム電圧値）との平均値である。例えば、正側及び負側パルスが正負両側に等しい幅の最大電圧を出力するように構成されていれば、前記初期スライスレベルＳＬ0は「０」である。２値化回路１７ａ及びクロス前後データ抽出回路１８ａは、最初この初期スライスレベルＳＬ0をスライスレベルＳＬとして取り込み、このスライスレベルＳＬを用いて、前述した図４の２値化プログラム及び図６のクロス前後データ抽出プログラムの演算処理をそれぞれ実行する。
In response to the instruction to start inspection of the optical disc DK, the slice level calculation circuit 22 starts executing the slice level calculation program of FIG. 11 in step S300. After starting the execution of the slice level calculation program, the slice level calculation circuit 22 converts the initial slice level SL0 stored in advance into the
前記ステップＳ３０２の処理後、スライスレベル計算回路２２は、ステップＳ３０４にて、正側積算パルス幅Ｔstp、負側積算パルス幅Ｔstn及び変数ｎ，ｍ，ｑをそれぞれ「０」にクリアする。正側積算パルス幅Ｔstpは、正側パルスのパルス幅を積算する変数である。負側積算パルス幅Ｔstnは、負側パルスのパルス幅を積算する変数である。変数ｎは、Ｎ3個までの正規パルス幅データＴｓの入力数をカウントするための変数である。なお、値Ｎ3は、予め決められた所定値（例えば、数百）である。変数ｍは、過去に入力した正側パルスを指定するための変数である。変数ｑは、過去に入力した負側パルスを指定するための変数である。前記ステップＳ３０４の処理後、スライスレベル計算回路２２は、ステップＳ３０６にて、変数ｎに「１」を加算する。最初のこの処理では、変数ｎは「１」に設定されることになる。 After the process of step S302, the slice level calculation circuit 22 clears the positive integrated pulse width Tstp, the negative integrated pulse width Tstn, and the variables n, m, and q to “0” in step S304. The positive side integrated pulse width Tstp is a variable for integrating the pulse width of the positive side pulse. The negative side integration pulse width Tstn is a variable for integrating the pulse width of the negative side pulse. The variable n is a variable for counting the number of inputs of up to N 3 normal pulse width data Ts. The value N 3 is a predetermined value (for example, several hundreds) determined in advance. The variable m is a variable for designating a positive side pulse input in the past. The variable q is a variable for designating a negative pulse input in the past. After the processing in step S304, the slice level calculation circuit 22 adds “1” to the variable n in step S306. In the first process, the variable n is set to “1”.
次に、スライスレベル計算回路２２は、ステップＳ３０８にて、停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、スライスレベル計算回路２２は、ステップＳ３０８にて「Ｎｏ」と判定して、ステップＳ３１０に進む。ステップＳ３１０においては、スライスレベル計算回路２２は、正規パルス幅計算回路１９からの正規パルス幅データＴｓの入力を待つ。正規パルス幅データＴｓが入力されると、スライスレベル計算回路２２は、ステップＳ３１２にて、正規パルス幅データＴｓに付加されている正負データＨＬが“１”であるか、すなわち正規パルス幅データＴｓは正側パルスに関するものであるかを判定する。
Next, the slice level calculation circuit 22 determines whether or not a stop command has been issued in step S308. Also in this case, unless the operator operates the
正規パルス幅データＴｓが正側パルスに関するもので、正負データＨＬが“１”であれば、スライスレベル計算回路２２は、ステップＳ３１２にて「Ｙｅｓ」と判定して、ステップＳ３１４に進む。ステップＳ３１４においては、スライスレベル計算回路２２は、正側積算パルス幅Ｔstpに正規パルス幅データＴｓによって表されたパルス幅を加算する。次に、スライスレベル計算回路２２は、ステップＳ３１６にて変数ｍに「１」を加算し、ステップＳ３１８にて正規パルス幅データＴｓによって表されたパルス幅を変数ｍによって指定される正側パルス幅データＴsp(ｍ)として記憶する。一方、正規パルス幅データＴｓが負側パルスに関するもので、正負データＨＬが“０”であれば、スライスレベル計算回路２２は、ステップＳ３１２にて「Ｎｏ」と判定して、ステップＳ３２０に進む。ステップＳ３２０においては、スライスレベル計算回路２２は、負側積算パルス幅Ｔstnに正規パルス幅データＴｓによって表されたパルス幅を加算する。次に、スライスレベル計算回路２２は、ステップＳ３２２にて変数ｑに「１」を加算し、ステップＳ３２４にて正規パルス幅データＴｓによって表されたパルス幅を変数ｑによって指定される負側パルス幅データＴsn(ｑ)として記憶する。 If the normal pulse width data Ts relates to the positive pulse and the positive / negative data HL is “1”, the slice level calculation circuit 22 determines “Yes” in step S312, and proceeds to step S314. In step S314, the slice level calculation circuit 22 adds the pulse width represented by the normal pulse width data Ts to the positive integrated pulse width Tstp. Next, the slice level calculation circuit 22 adds “1” to the variable m in step S316, and in step S318, the pulse width represented by the normal pulse width data Ts is set to the positive pulse width specified by the variable m. Store as data Tsp (m). On the other hand, if the normal pulse width data Ts relates to the negative pulse and the positive / negative data HL is “0”, the slice level calculation circuit 22 determines “No” in step S312, and proceeds to step S320. In step S320, the slice level calculation circuit 22 adds the pulse width represented by the normal pulse width data Ts to the negative integrated pulse width Tstn. Next, the slice level calculation circuit 22 adds “1” to the variable q in step S322, and in step S324, the pulse width represented by the normal pulse width data Ts is set to the negative side pulse width specified by the variable q. Store as data Tsn (q).
前記ステップＳ３１８，Ｓ３２４の処理後、スライスレベル計算回路２２は、ステップＳ３２６にて変数ｎが予め決めた値Ｎ3（例えば、数百）以上であるかを判定する。変数ｎが値Ｎ3未満であれば、スライスレベル計算回路２２は、ステップＳ３２６にて、「Ｎｏ」と判定して、ステップＳ３０６に戻る。以降、変数ｎが値Ｎ3に達するまで、スライスレベル計算回路２２は、ステップＳ３０６〜Ｓ３２６の循環処理を実行し続ける。変数ｎが値Ｎ3に達すると、スライスレベル計算回路２２は、ステップＳ３２６にて「Ｙｅｓ」と判定して、ステップＳ３３０に進む。 After the processing of steps S318 and S324, the slice level calculation circuit 22 determines whether the variable n is equal to or greater than a predetermined value N 3 (for example, several hundreds) in step S326. If the variable n is less than the value N 3 , the slice level calculation circuit 22 determines “No” in step S326 and returns to step S306. Thereafter, until the variable n reaches the value N 3 , the slice level calculation circuit 22 continues to execute the cyclic processing of steps S306 to S326. When the variable n reaches the value N 3 , the slice level calculation circuit 22 determines “Yes” in step S326 and proceeds to step S330.
この状態では、スライスレベル計算回路２２は、正規パルス幅計算回路１９からＮ3個の正規パルス幅データＴｓを入力し終え、このＮ3個の正規パルス幅データＴｓのうちの正側パルスに関する各パルス幅の合計値が正側積算パルス幅Ｔstpとして計算されているとともに、正側パルス幅データＴsp(１)，Ｔsp(２)・・として記憶されている。また、前記Ｎ3個の正規パルス幅データＴｓのうちの負側パルスに関する各パルス幅の合計値が負側積算パルス幅Ｔstnとして計算されているとともに、負側パルス幅データＴsn(１)，Ｔsn(２)・・として記憶されている。なお、前記ステップＳ３０６〜Ｓ３２６の循環処理中、コンピュータ３０から停止指令が入力された場合には、スライスレベル計算回路２２は、ステップＳ３０８にて「Ｙｅｓ」と判定して、ステップＳ３２８にてこのスライスレベル計算プログラムの実行を終了する。
In this state, the slice level calculation circuit 22 finishes inputting N 3 normal pulse width data Ts from the normal pulse
ステップＳ３３０においては、スライスレベル計算回路２２は、正側積算パルス幅Ｔstpを負側積算パルス幅Ｔstnで除算することにより正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(０)として記憶しておく。また、スライスレベル計算回路２２は、ステップＳ３３２にて前記初期スライスレベルＳＬ0をスライスレベルデータＳＬ(０)として記憶しておく。次に、スライスレベル計算回路２２は、ステップＳ３３４にて、これらの正負比率データＤu(０)及びスライスレベルデータＳＬ(０)を用いて、下記式１の演算によってスライスレベルＳＬを計算して粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによるクロス前後のデータを抽出する演算に利用する。なお、下記式１中の値ａoは、正負比率Ｄuに対するスライスレベルＳＬの傾斜（ΔＳＬ／ΔＤu）を表すもので、予め用意された定数である。
ＳＬ＝ＳＬ(０)＋ａo・(Ｄu(０)−１) …式１
In step S330, the slice level calculation circuit 22 calculates the positive / negative ratio Du (= Tstp / Tstn) by dividing the positive-side integrated pulse width Tstp by the negative-side integrated pulse width Tstn, and the positive / negative ratio data Du (0). Remember as. The slice level calculation circuit 22 stores the initial slice level SL0 as slice level data SL (0) in step S332. Next, in step S334, the slice level calculation circuit 22 uses the positive / negative ratio data Du (0) and the slice level data SL (0) to calculate the slice level SL by the calculation of the
SL = SL (0) + ao / (Du (0) -1)
前記式１について説明しておくと、正負比率Ｄuは、大量の正規パルス幅データＴｓに対しては、本来「１．０」になるべき値である。そして、正負比率Ｄuが「１．０」よりも大きいときにはスライスレベルＳＬを増加させれば、増加したスライスレベルＳＬを用いた次の正負比率Ｄuの計算値は減少して「１．０」に近づく。また、正負比率Ｄuが「１．０」よりも小さいときにはスライスレベルＳＬを減少させれば、減少したスライスレベルＳＬを用いた次の正負比率Ｄuの計算値は増加して「１．０」に近づく。すなわち、正負比率Ｄu(０)を用いて次に計算されるスライスレベルＳＬは、正負比率Ｄu(０)に対して図１９(Ａ)のように変化する。したがって、次に計算されるスライスレベルＳＬと、正負比率Ｄu(０)との間には、前記式１が成立する。
The
このスライスレベルＳＬの計算及び出力後、スライスレベル計算回路２２は、ステップＳ３３６にて、変数ｎ，ｍ，ｑ，ｒを「０」にクリアするとともに、変数ｓを「１」に設定する。この場合も、変数ｎは、前述の場合と同様に、Ｎ3個までの正規パルス幅データＴｓの入力数をカウントするための変数である。値Ｎ3は、前記と同様に、予め決められた所定値（例えば、数百）である。変数ｍ，ｑは、前述の場合と同様に、過去に入力した正側パルス及び負側パルスを指定するための変数である。変数ｒは、正負比率データＤu(１)，Ｄu(２)・・及びスライスレベルデータＳＬ(１)，ＳＬ(２)・・のそれぞれの計算に利用するための、Ｒ１個までの正規パルス幅データＴｓの入力数をカウントするための変数である。変数ｓは、Ｓ１個までの正負比率データＤu(１)，Ｄu(２)・・及びスライスレベルデータＳＬ(１)，ＳＬ(２)・・を指定するための変数である。そして、値Ｒ１，Ｓ１は、それぞれ例えば数百及び数十以下の予め決められた所定値であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＞Ｒ１＞Ｓ１かつＮ3＝Ｓ１・Ｒ１なる関係がある。 After the calculation and output of the slice level SL, the slice level calculation circuit 22 clears the variables n, m, q, and r to “0” and sets the variable s to “1” in step S336. Also in this case, the variable n is a variable for counting the number of inputs of up to N 3 normal pulse width data Ts, as in the case described above. The value N 3 is a predetermined value (for example, several hundreds) determined in advance as described above. Variables m and q are variables for designating a positive pulse and a negative pulse input in the past as in the case described above. The variable r is up to R 1 normal pulses for use in the calculation of the positive / negative ratio data Du (1), Du (2)... And slice level data SL (1), SL (2). This is a variable for counting the number of inputs of the width data Ts. Variable s is negative ratio data Du (1) up to 1 S, Du (2) ·· and slice level data SL (1), a variable for specifying the SL (2) ··. The values R 1 and S 1 are predetermined predetermined values of, for example, several hundreds and several tens or less, and N 3 > R 1 > S 1 and N between the values N 3 , R 1 , and S 1. 3 = S 1 · R 1
前記ステップＳ３３６の処理後、スライスレベル計算回路２２は、ステップＳ３３８にて、変数ｓによって指定されるスライスレベルデータＳＬ(ｓ)を前記ステップＳ３３４の処理によって計算したスライスレベルＳＬに設定する。この場合、変数ｓは「１」であり、このステップＳ３３８の処理により、スライスレベルデータＳＬ(１)が記憶されることになる。次に、スライスレベル計算回路２２は、ステップＳ３４０にて、変数ｎに「１」を加算する。この場合、変数ｎは「１」に設定されることになる。 After the process of step S336, the slice level calculation circuit 22 sets the slice level data SL (s) specified by the variable s to the slice level SL calculated by the process of step S334 in step S338. In this case, the variable s is “1”, and the slice level data SL (1) is stored by the processing in step S338. Next, the slice level calculation circuit 22 adds “1” to the variable n in step S340. In this case, the variable n is set to “1”.
前記ステップＳ３４０の処理後、スライスレベル計算回路２２は、ステップＳ３４２にて、停止指令があったかを判定する。この場合も、作業者が入力装置３１を操作して検査終了を指示しない限り、コンピュータ３０からは停止指令が入力されず、スライスレベル計算回路２２は、ステップＳ３４２にて「Ｎｏ」と判定して、ステップＳ３４４に進む。ステップＳ３４４においては、スライスレベル計算回路２２は、前記ステップＳ３１０の場合と同様に正規パルス幅計算回路１９からの正規パルス幅データＴｓの入力を待つ。そして、正規パルス幅データＴｓが入力されると、スライスレベル計算回路２２は、前記ステップＳ３１２の場合と同様に、ステップＳ３４６にて、入力した正規パルス幅データＴｓが正側パルスに関するものであるかを判定する。
After the process of step S340, the slice level calculation circuit 22 determines whether a stop command has been issued in step S342. Also in this case, unless the operator operates the
正規パルス幅データＴｓが正側パルスに関するもので、正負データＨＬが“１”であれば、スライスレベル計算回路２２は、ステップＳ３４６にて「Ｙｅｓ」と判定し、ステップＳ３４８にて変数ｍに「１」を加算して、ステップＳ３５０に進む。ステップＳ３５０においては、スライスレベル計算回路２２は、正側積算パルス幅Ｔstpから変数ｍによって指定される正側パルス幅データＴsp(ｍ)を減算し、減算結果に前記入力した正規パルス幅データＴｓによって表されたパルス幅を加算する。これにより、前回までの正側積算パルス幅Ｔstpとして積算されていた正規パルス幅データＴｓによって表された複数のパルス幅のうちで最も古い正規パルス幅データＴｓの次の正規パルス幅データＴｓから、今回新たに入力した正規パルス幅データＴｓまでの正規パルス幅データによって表されたパルス幅の積算値が正側積算パルス幅Ｔstpとして計算されることになる。前記ステップＳ３５０の処理後、スライスレベル計算回路２２は、ステップＳ３５２にて、今回新たに入力した正規パルス幅データＴｓによって表されたパルス幅を変数ｍによって指定される正側パルス幅データＴsp(ｍ)として記憶する。 If the normal pulse width data Ts relates to the positive pulse and the positive / negative data HL is “1”, the slice level calculation circuit 22 determines “Yes” in step S346, and sets “m” in the variable m in step S348. 1 "is added, and the process proceeds to step S350. In step S350, the slice level calculation circuit 22 subtracts the positive side pulse width data Tsp (m) specified by the variable m from the positive side integrated pulse width Tstp, and uses the normal pulse width data Ts input to the subtraction result. Add the indicated pulse widths. Thus, from the normal pulse width data Ts next to the oldest normal pulse width data Ts among the plurality of pulse widths represented by the normal pulse width data Ts accumulated as the positive-side accumulated pulse width Tstp until the previous time, The integrated value of the pulse width represented by the normal pulse width data up to the newly input normal pulse width data Ts is calculated as the positive-side integrated pulse width Tstp. After the processing of step S350, the slice level calculation circuit 22 in step S352, the positive side pulse width data Tsp (m) specified by the variable m, the pulse width represented by the normal pulse width data Ts newly input this time. ).
一方、正規パルス幅データＴｓが負側パルスに関するもので、正負データＨＬが“０”であれば、スライスレベル計算回路２２は、ステップＳ３４６にて「Ｎｏ」と判定し、ステップＳ３５４にて変数ｑに「１」を加算して、ステップＳ３５６に進む。ステップＳ３５６においては、スライスレベル計算回路２２は、負側積算パルス幅Ｔstnから変数ｍによって指定される負側パルス幅データＴsn(ｑ)を減算し、減算結果に前記入力した正規パルス幅データＴｓによって表されたパルス幅を加算する。これにより、前回までの負側積算パルス幅Ｔstnとして積算されていた正規パルス幅データＴｓによって表された複数のパルス幅のうちで最も古い正規パルス幅データＴｓの次の正規パルス幅データＴｓから、今回新たに入力した正規パルス幅データＴｓまでの正規パルス幅データによって表されたパルス幅の積算値が負側積算パルス幅Ｔstnとして計算されることになる。前記ステップＳ３５６の処理後、スライスレベル計算回路２２は、ステップＳ３５８にて、今回新たに入力した正規パルス幅データＴｓによって表されたパルス幅を変数ｑによって指定される負側パルス幅データＴsn(ｑ)として記憶する。 On the other hand, if the normal pulse width data Ts relates to the negative pulse and the positive / negative data HL is “0”, the slice level calculation circuit 22 determines “No” in step S346, and the variable q in step S354. “1” is added to, and the process proceeds to step S356. In step S356, the slice level calculation circuit 22 subtracts the negative side pulse width data Tsn (q) specified by the variable m from the negative side integrated pulse width Tstn, and uses the input normal pulse width data Ts as the subtraction result. Add the indicated pulse widths. Thereby, from the normal pulse width data Ts next to the oldest normal pulse width data Ts among the plurality of pulse widths represented by the normal pulse width data Ts integrated as the negative side integrated pulse width Tstn until the previous time, The integrated value of the pulse width represented by the normal pulse width data up to the newly input normal pulse width data Ts is calculated as the negative-side integrated pulse width Tstn. After the processing in step S356, the slice level calculation circuit 22 determines in step S358 that the pulse width represented by the normal pulse width data Ts newly input this time is negative pulse width data Tsn (q ).
前記ステップＳ３５２，Ｓ３５８の処理後、スライスレベル計算回路２２は、ステップＳ３６０にて変数ｒに「１」を加算して、ステップＳ３６２にて変数ｒが値Ｒ１（例えば、数十）以上であるかを判定する。変数ｎが値Ｒ１未満であれば、スライスレベル計算回路２２は、ステップＳ３６２にて、「Ｎｏ」と判定して、ステップＳ３４０に戻る。以降、変数ｒが値Ｒ１に達するまで、スライスレベル計算回路２２は、ステップＳ３４０〜Ｓ３６２の循環処理を実行し続ける。変数ｒが値Ｒ１に達すると、スライスレベル計算回路２２は、ステップＳ３６２にて「Ｙｅｓ」と判定して、ステップＳ３６６に進む。なお、前記ステップＳ３４０〜Ｓ３６２の循環処理中、コンピュータ３０から停止指令が入力された場合には、スライスレベル計算回路２２は、ステップＳ３４２にて「Ｙｅｓ」と判定して、ステップＳ３６４にてこのスライスレベル計算プログラムの実行を終了する。
After the processing in steps S352 and S358, the slice level calculation circuit 22 adds “1” to the variable r in step S360, and the variable r is greater than or equal to a value R 1 (for example, several tens) in step S362. Determine whether. If the variable n is less than the value R 1, the slice level calculation circuit 22, at step S362, a determination of "No", the flow returns to step S340. Thereafter, until the variable r reaches a value R 1, the slice level calculation circuit 22 continues to execute the circulation process of steps S340～S362. If the variable r reaches the value R 1, the slice level calculation circuit 22 determines "Yes" in step S362, the process proceeds to step S366. If a stop command is input from the
この状態では、スライスレベル計算回路２２は、前記ステップＳ３４０〜Ｓ３６２の循環処理の開始時から、正規パルス幅計算回路１９からのＲ１個の正規パルス幅データＴｓを入力したことになる。そして、この状態では、前記ステップＳ３４０〜Ｓ３６２の循環処理の開始時に正側積算パルス幅Ｔstp及び負側積算パルス幅Ｔstnとして積算したパルス幅に関する正規パルス幅データＴｓの最後の正規パルス幅データＴｓからＲ1個だけ進んだ正規パルス幅データＴｓから、過去に遡ってＮ３個の正規パルス幅データＴｓのうちで正側パルスに関するパルス幅の積算値が正側積算パルス幅Ｔstpとして計算されている。また、前記過去に遡ってＮ３個の正規パルス幅データＴｓのうちで負側パルスに関するパルス幅の積算値が負側積算パルス幅Ｔstnとして計算されている。
In this state, the slice level calculation circuit 22 has input the R 1 normal pulse width data Ts from the normal pulse
さらに、前記ステップＳ３４０〜Ｓ３６２の循環処理の開始時における正側パルス幅データＴsp(１)〜Ｔsp(Ｍ1)のうちで、古い正側パルス幅データから順に、今回の前記ステップＳ３４０〜Ｓ３６２の循環処理によって正側積算パルス幅に加えられた正規パルス幅データＴｓに置き換えられる。また、前記ステップＳ３４０〜Ｓ３６２の循環処理の開始時における負側パルス幅データＴsn(１)〜Ｔsp(Ｎ3−Ｍ1)のうちで、古い負側パルス幅データから順に、今回の前記ステップＳ３４０〜Ｓ３６２の循環処理によって負側積算パルス幅に加えられた正規パルスパルス幅データＴｓに置き換えられる。なお、値Ｍ1は、前述したステップＳ３０６〜Ｓ３２６の循環処理によって正側パルス幅データＴsp(ｍ)として記憶された正側パルス幅データの数である。値Ｎ3−Ｍ1は、前述したステップＳ３０６〜Ｓ３２６の循環処理によって負側パルス幅データＴsn(ｑ)として記憶された負側パルス幅データの数である。 Further, among the positive-side pulse width data Tsp (1) to Tsp (M 1 ) at the start of the circulation processing in steps S340 to S362, the oldest positive-side pulse width data is sequentially applied to the current steps S340 to S362. The normal pulse width data Ts added to the positive integrated pulse width is replaced by the circulation process. In addition, among the negative pulse width data Tsn (1) to Tsp (N 3 −M 1 ) at the start of the circulation processing in steps S340 to S362, the current step S340 is performed in order from the old negative pulse width data. Are replaced with the normal pulse pulse width data Ts added to the negative integrated pulse width by the cyclic processing of .about.S362. Note that the value M 1 is the number of positive side pulse width data stored as the positive side pulse width data Tsp (m) by the circulation processing in steps S306 to S326 described above. The value N 3 −M 1 is the number of negative side pulse width data stored as the negative side pulse width data Tsn (q) by the circulation processing in steps S306 to S326 described above.
ステップＳ３６６においては、スライスレベル計算回路２２は、変数ｒを「０」にクリアする。次に、スライスレベル計算回路２２は、ステップＳ３６８にて、正側積算パルス幅Ｔstpを負側積算パルス幅Ｔstnで除算することにより正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(ｓ)として記憶する。この場合、変数ｓは「１」であり、正負比率データＤu(１)が記憶されることになる。前記ステップＳ３６８の処理後、スライスレベル計算回路２２は、ステップＳ３７０にて、下記式２の演算の実行により、変数ｓ（＝１）によって指定される平均スライスレベルデータＳＬav(１)を計算して記憶する。
ＳＬav(１)＝(Ｒ1／Ｎ3)・ＳＬ(１)＋((Ｎ3−Ｒ1)／Ｎ3)・ＳＬ(０) …式２
平均スライスレベルデータＳＬav(１)を計算する理由は、後述する回帰式ＳＬ＝ａ・Ｄu＋ｂを用いて次のスライスレベルＳＬを計算するが、図２０に示すように、前記回帰式中の正負比率Ｄuが計算された際には、スライスレベルデータＳＬ(１)，ＳＬ(０)に基づいて計算されたパルス幅の積算値が用いられている。そして、これらのスライスレベルデータＳＬ(１)，ＳＬ(０)を用いて計算された正規パルス幅データＴｓの数の割合は、値Ｒ1／Ｎ3と値(Ｎ3−Ｒ1)／Ｎ3の比に等しいために、前記式２に従った平均スライスレベルデータＳＬav(１)の計算が必要となる。なお、図２０は、値Ｓ１が「５」である場合を例示的に示している。
In step S366, the slice level calculation circuit 22 clears the variable r to “0”. Next, in step S368, the slice level calculation circuit 22 calculates the positive / negative ratio Du (= Tstp / Tstn) by dividing the positive-side integrated pulse width Tstp by the negative-side integrated pulse width Tstn to calculate the positive / negative ratio data Du. Store as (s). In this case, the variable s is “1”, and the positive / negative ratio data Du (1) is stored. After the process of step S368, the slice level calculation circuit 22 calculates the average slice level data SLav (1) specified by the variable s (= 1) by executing the calculation of the
SLav (1) = (R 1 / N 3 ) · SL (1) + ((N 3 −R 1 ) / N 3 ) · SL (0)
The reason for calculating the average slice level data SLav (1) is that the next slice level SL is calculated using a regression equation SL = a · Du + b described later. As shown in FIG. 20, the positive / negative ratio in the regression equation is calculated. When Du is calculated, the integrated value of the pulse width calculated based on the slice level data SL (1), SL (0) is used. The ratio of the number of normal pulse width data Ts calculated using these slice level data SL (1) and SL (0) is the value R 1 / N 3 and the value (N 3 −R 1 ) / N. In order to be equal to the ratio of 3 , it is necessary to calculate the average slice level data SLav (1) according to the
前記ステップＳ３７０の処理後、スライスレベル計算回路２２は、ステップＳ３７２にて、スライスレベルＳＬを計算する。このスライスレベルＳＬの計算について説明すると、正負比率Ｄuを用いて次のスライスレベルＳＬを計算する場合、前述のように、スライスレベルＳＬは正負比率Ｄuの増加に従って直線的に増加する（図１９(Ａ)参照）。したがって、このスライスレベルＳＬの計算においては、図１９(Ｂ)に示すように、回帰式ＳＬ＝ａ・Ｄu＋ｂを想定する。そして、変数ｓが「１」である状態では、スライスレベルＳＬ(０)、平均スライスレベルＳＬav(１)及び正負比率データＤu(０)，Ｄu(１)を用いる。そして、この回帰式ＳＬ＝ａ・Ｄu＋ｂにおける値ａ，ｂの決定においては、一般的に最小二乗法が利用される。 After the process of step S370, the slice level calculation circuit 22 calculates the slice level SL in step S372. The calculation of the slice level SL will be described. When the next slice level SL is calculated using the positive / negative ratio Du, as described above, the slice level SL increases linearly as the positive / negative ratio Du increases (FIG. 19 ( A)). Accordingly, in the calculation of the slice level SL, a regression equation SL = a · Du + b is assumed as shown in FIG. When the variable s is “1”, the slice level SL (0), the average slice level SLav (1), and the positive / negative ratio data Du (0), Du (1) are used. In determining the values a and b in the regression equation SL = a · Du + b, the least square method is generally used.
この場合、一般的には、複数のそれぞれ対応する正負比率Ｄui（Ｄu1，Ｄu２・・）及びスライスレベルＳＬi（ＳＬ1，ＳＬ２・・）を用いて、値ａ，ｂは次の式３，４によって計算される。
ａ＝Σ(Ｄui−Ｄuav)・(ＳＬi−ＳＬav)／Σ(Ｄui−Ｄuav)2 …式３
ｂ＝ＳＬav−ａ・Ｄuav …式４
なお、値Ｄuav及び値ＳＬavは、正負比率Ｄui（Ｄu1，Ｄu2・・）及びスライスレベルＳＬi（ＳＬ1，ＳＬ2・・）の各平均値である。
In this case, in general, using a plurality of corresponding positive / negative ratios Dui (Du 1 , Du 2 ...) And slice levels SLi (SL 1 ,
a = Σ (Dui−Duav) · (SLi−SLav) / Σ (Dui−Duav) 2
b = SLav−a · Duav (4)
The value Duav and the value SLav are average values of the positive / negative ratio Dui (Du1, Du2...) And the slice level SLi (SL1, SL2...).
再び、スライスレベル計算プログラムの説明に戻ると、スライスレベル計算回路２２は、ステップＳ３７２において、まず、前記式３，４を用いて値ａ，ｂを計算する。この場合、変数ｓは「１」であるので、正負比率Ｄuiとして前記記憶した正負比率データＤu(０)，Ｄu(１)を用いるとともに、スライスレベルＳＬiとしてスライスレベルデータＳＬ(０)及び平均スライスレベルデータＳＬav(１)を用いて、前記式３，４に従って値ａ，ｂを計算する。その後、回帰式ＳＬ＝ａ・Ｄu＋ｂに正負比率Ｄuとして「１」を代入してスライスレベルＳＬを計算する。そして、スライスレベル計算回路２２は、計算したスライスレベルＳＬを、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによる以降のクロス前後のデータを抽出する演算に利用する。
Returning to the description of the slice level calculation program again, in step S372, the slice level calculation circuit 22 first calculates the values a and b using the
前記ステップＳ３７２の処理後、スライスレベル計算回路２２は、ステップＳ３７４にて変数ｓに「１」を加算し、ステップＳ３７６にて、変数ｓが値Ｓ1以上であるかを判定する。この場合、変数ｓは「２」であり、値Ｓ1は例えば「５」であるので、スライスレベル計算回路２２は、ステップＳ３７６にて「Ｎｏ」と判定して、ステップＳ３８０に進む。ステップＳ３８０においては、スライスレベル計算回路２２は、変数ｎが値Ｎ3以上であるかを判定する。この場合、前記ステップＳ３３６の処理によって変数ｎを「０」にクリアした後、前記ステップＳ３４０〜Ｓ３６２のＲ１回の循環処理によって変数ｎは値Ｒ１であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＝Ｓ１・Ｒ１なる関係があるので、変数ｎは値Ｎ3未満である。したがって、スライスレベル計算回路２２は、ステップＳ３８０にて「Ｎｏ」と判定して、ステップＳ３３８に戻る。ステップＳ３３８においては、スライスレベル計算回路２２は、前記ステップＳ３７２の処理によって計算したスライスレベルＳＬを、変数ｓ（＝２）によって指定されるスライスレベルデータＳＬ(ｓ)として記憶する。
After processing at step S372, the slice level calculation circuit 22 adds "1" to the variable s in step S374, in step S376, it determines whether the variable s is a value S 1 or more. In this case, since the variable s is “2” and the value S 1 is “5”, for example, the slice level calculation circuit 22 determines “No” in Step S376 and proceeds to Step S380. In step S380, the slice level calculation circuit 22 determines whether the variable n is greater than or equal to the value N 3 . In this case, after clearing the variable n to "0" by processing at step S336, the variable n by R 1 single circulation process of the step S340~S362 is a value R 1, the
前記ステップＳ３３８の処理後、スライスレベル計算回路２２は、前記ステップＳ３６６の処理によって「０」にクリアした変数ｒが値Ｒ1に達するまで、前述したステップＳ３４０〜Ｓ３６２の循環処理を繰返し実行する。そして、変数ｒが値Ｒ1に達すると、スライスレベル計算回路２２は、ステップＳ３６２にて「Ｙｅｓ」と判定して、このステップＳ３４０〜Ｓ３６２の循環処理を終了する。そして、この循環処理により、正規パルス幅計算回路１９からの新たなＲ１個の正規パルス幅データＴｓが入力され、このＲ１個の正規パルス幅データＴｓを用いて、新たな正側積算パルス幅Ｔstp及び負側積算パルス幅Ｔstnが計算される。また、正側パルス幅データＴsp(１)〜Ｔsp(Ｍ1)及び負側パルス幅データＴsn(１)〜Ｔsp(Ｎ3−Ｍ1)のうち、正側及び負側を合わせてＲ１個のデータも、新たなものに更新される。
After processing at step S338, the slice level calculation circuit 22, until the variable r cleared to "0" by processing at step S366 reaches a value R 1, repeatedly performs the circulation process of steps S340~S362 described above. When the variable r reaches the value R 1 , the slice level calculation circuit 22 determines “Yes” in step S362, and ends the cyclic processing in steps S340 to S362. Then, by this cyclic processing, new R 1 normal pulse width data Ts from the normal pulse
前記ステップＳ３４０〜Ｓ３６２の循環処理後、スライスレベル計算回路２２は、ステップＳ３６６にて変数ｒを「０」にクリアした後、ステップＳ３６８にて、前記新たに計算した正側積算パルス幅Ｔstpと負側積算パルス幅Ｔstnを用いて、前述したように新たな正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(ｓ)として記憶する。この場合、変数ｓは「２」であり、正負比率データＤu(２)が記憶されることになる。次に、スライスレベル計算回路２２は、ステップＳ３７０にて、変数ｓ（＝２）によって指定される平均スライスレベルデータＳＬav(２)を計算して記憶する。この場合、前記正負比率Ｄuが計算された際には、図２０に示すように、スライスレベルデータＳＬ(２)，ＳＬ(１)，ＳＬ(０)基づいて計算されたパルス幅の積算値が用いられている。そして、これらのスライスレベルデータＳＬ(２)，ＳＬ(１)，ＳＬ(０)を用いて計算された正規パルス幅データＴｓの数の割合は、値Ｒ1／Ｎ3，Ｒ1／Ｎ3，(Ｎ3−２・Ｒ1)／Ｎ3の比に等しいために、平均スライスレベルデータＳＬav(３)の計算は、下記式５に従う。
ＳＬav(２)＝(Ｒ1／Ｎ3)・(ＳＬ(２)＋ＳＬ(１))＋((Ｎ3−２・Ｒ1)／Ｎ3)・ＳＬ(０)…式５
After the cyclic processing in steps S340 to S362, the slice level calculation circuit 22 clears the variable r to “0” in step S366, and then in step S368, the newly calculated positive integrated pulse width Tstp and negative As described above, a new positive / negative ratio Du (= Tstp / Tstn) is calculated using the side integrated pulse width Tstn and stored as positive / negative ratio data Du (s). In this case, the variable s is “2”, and the positive / negative ratio data Du (2) is stored. Next, the slice level calculation circuit 22 calculates and stores the average slice level data SLav (2) designated by the variable s (= 2) in step S370. In this case, when the positive / negative ratio Du is calculated, as shown in FIG. 20, the integrated value of the pulse width calculated based on the slice level data SL (2), SL (1), SL (0) is obtained. It is used. The ratios of the numbers of normal pulse width data Ts calculated using these slice level data SL (2), SL (1), SL (0) are values R 1 / N 3 and R 1 / N 3. , (N 3 −2 · R 1 ) / N 3 , the average slice level data SLav (3) is calculated according to the following equation (5).
SLav (2) = (R 1 / N 3) · (SL (2) + SL (1)) + ((N 3 -2 · R 1) / N 3) · SL (0) ... Equation 5
前記ステップＳ３７０の処理後、スライスレベル計算回路２２は、ステップＳ３７２にてスライスレベルＳＬを再び計算する。このスライスレベルＳＬの計算においては、回帰式ＳＬ＝ａ・Ｄu＋ｂの値ａ，ｂを、正負比率Ｄuiとして前記記憶した正負比率データＤu(０)，Ｄu(１)，Ｄu(２)を用いるとともに、スライスレベルＳＬiとしてスライスレベルデータＳＬ(０)及び平均スライスレベルデータＳＬav(１)，ＳＬav(２)を用いて、前記式３，４に従って値ａ，ｂを計算する。その後、回帰式ＳＬ＝ａ・Ｄu＋ｂに正負比率Ｄuとして「１」を代入してスライスレベルＳＬを計算する。この場合も、スライスレベル計算回路２２は、計算したスライスレベルＳＬを、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによる以降のクロス前後のデータを抽出する演算に利用する。
After the process of step S370, the slice level calculation circuit 22 calculates the slice level SL again in step S372. In the calculation of the slice level SL, the values a and b of the regression equation SL = a · Du + b are used as the positive / negative ratio Dui and the stored positive / negative ratio data Du (0), Du (1), Du (2) are used. Then, using the slice level data SL (0) and the average slice level data SLav (1), SLav (2) as the slice level SLi, the values a and b are calculated according to the
前記ステップＳ３７２の処理後、スライスレベル計算回路２２は、ステップＳ３７４にて変数ｓに「１」を加算し、ステップＳ３７６にて変数ｓが値Ｓ1以上であるかを再び判定する。この場合、変数ｓは「３」であり、値Ｓ1は例えば「５」であるので、スライスレベル計算回路２２は、ステップＳ３７６にて「Ｎｏ」と判定し、ステップＳ３８０にて変数ｎが値Ｎ3以上であるかを判定する。この場合、前記ステップＳ３３６の処理によって変数ｎを「０」にクリアした後、前記ステップＳ３４０〜Ｓ３６２の２・Ｒ１回の循環処理によって変数ｎは値２・Ｒ１であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＝Ｓ１・Ｒ１なる関係があるので、変数ｎは値Ｎ3未満である。したがって、スライスレベル計算回路２２は、ステップＳ３８０にて「Ｎｏ」と判定して、ステップＳ３３８に再び戻る。ステップＳ３３８においては、スライスレベル計算回路２２は、前記ステップＳ３７２の処理によって計算したスライスレベルＳＬを、変数ｓ（＝３）によって指定されるスライスレベルデータＳＬ(ｓ)として記憶する。
After processing at step S372, the slice level calculation circuit 22 adds "1" to the variable s in step S374, again determines whether the variable s value S 1 or more at step S376. In this case, since the variable s is “3” and the value S 1 is “5”, for example, the slice level calculation circuit 22 determines “No” in step S376, and the variable n is a value in step S380. It is determined whether N 3 or more. In this case, after the variable n is cleared to “0” by the process of the step S336, the variable n is the
その後、スライスレベル計算回路２２は、前記ステップＳ３６６の処理によって「０」にクリアした変数ｒが値Ｒ1に達するまで、前述したステップＳ３４０〜Ｓ３６２の循環処理を再び繰返し実行する。そして、変数ｒが値Ｒ1に達すると、スライスレベル計算回路２２は、ステップＳ３６２にて「Ｙｅｓ」と判定して、このステップＳ３４０〜Ｓ３６２の循環処理を終了する。そして、この循環処理により、正規パルス幅計算回路１９からの新たなＲ１個の正規パルス幅データＴｓが入力され、このＲ１個の正規パルス幅データＴｓを用いて、新たな正側積算パルス幅Ｔstp及び負側積算パルス幅Ｔstnが計算される。また、正側パルス幅データＴsp(１)〜Ｔsp(Ｍ1)及び負側パルス幅データＴsn(１)〜Ｔsp(Ｎ3−Ｍ1)のうち、正側及び負側を合わせてＲ１個のデータも、新たなものに更新される。
Thereafter, the slice level calculation circuit 22 repeatedly executes the above-described cyclic processing of steps S340 to S362 again until the variable r cleared to “0” by the processing of step S366 reaches the value R 1 . When the variable r reaches the value R 1 , the slice level calculation circuit 22 determines “Yes” in step S362, and ends the cyclic processing in steps S340 to S362. Then, by this cyclic processing, new R 1 normal pulse width data Ts from the normal pulse
前記ステップＳ３４０〜Ｓ３６２の循環処理後、スライスレベル計算回路２２は、ステップＳ３６６にて変数ｒを「０」にクリアした後、ステップＳ３６８にて、前記新たに計算した正側積算パルス幅Ｔstpと負側積算パルス幅Ｔstnを用いて、前述したように新たな正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(ｓ)として記憶する。この場合、変数ｓは「３」であり、正負比率データＤu(３)が記憶されることになる。次に、スライスレベル計算回路２２は、ステップＳ３７０にて、変数ｓ（＝３）によって指定される平均スライスレベルデータＳＬav(３)を計算して記憶する。この場合、前記正負比率Ｄuが計算された際には、図２０に示すように、スライスレベルデータＳＬ(３)，ＳＬ(２)，ＳＬ(１)，ＳＬ(０)に基づいて計算されたパルス幅の積算値が用いられている。そして、これらのスライスレベルデータＳＬ(３)，ＳＬ(２)，ＳＬ(１)，ＳＬ(０)を用いて算された正規パルス幅データＴｓの数の割合は、値Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3，(Ｎ3−３・Ｒ1)／Ｎ3の比に等しいために、平均スライスレベルデータＳＬav(３)の計算は、下記式６に従う。
ＳＬav(３)＝(Ｒ1／Ｎ3)・(ＳＬ(３)＋ＳＬ(２)＋ＳＬ(１))
＋((Ｎ3−３・Ｒ1)／Ｎ3)・ＳＬ(０)…式６
After the cyclic processing in steps S340 to S362, the slice level calculation circuit 22 clears the variable r to “0” in step S366, and then in step S368, the newly calculated positive integrated pulse width Tstp and negative As described above, a new positive / negative ratio Du (= Tstp / Tstn) is calculated using the side integrated pulse width Tstn and stored as positive / negative ratio data Du (s). In this case, the variable s is “3”, and the positive / negative ratio data Du (3) is stored. Next, the slice level calculation circuit 22 calculates and stores the average slice level data SLav (3) designated by the variable s (= 3) in step S370. In this case, when the positive / negative ratio Du is calculated, it is calculated based on the slice level data SL (3), SL (2), SL (1), SL (0) as shown in FIG. The integrated value of the pulse width is used. The ratio of the number of normal pulse width data Ts calculated using these slice level data SL (3), SL (2), SL (1), SL (0) is the value R 1 / N 3 , Since the ratio is equal to the ratio of R 1 / N 3 , R 1 / N 3 , (N 3 −3 · R 1 ) / N 3 , the average slice level data SLav (3) is calculated according to the following equation (6).
SLav (3) = (R 1 / N 3 ) · (SL (3) + SL (2) + SL (1))
+ ((N 3 −3 · R 1 ) / N 3 ) · SL (0)...
前記ステップＳ３７０の処理後、スライスレベル計算回路２２は、ステップＳ３７２にてスライスレベルＳＬを再び計算する。このスライスレベルＳＬの計算においては、回帰式ＳＬ＝ａ・Ｄu＋ｂの値ａ，ｂを、正負比率Ｄuiとして前記記憶した正負比率データＤu(０)，Ｄu(１)，Ｄu(２)，Ｄu(３)を用いるとともに、スライスレベルＳＬiとしてスライスレベルデータＳＬ(０)及び平均スライスレベルデータＳＬav(１)，ＳＬav(２)，ＳＬav(３)を用いて、前記式３，４に従って値ａ，ｂを計算する。その後、回帰式ＳＬ＝ａ・Ｄu＋ｂに正負比率Ｄuとして「１」を代入してスライスレベルＳＬを計算する。この場合も、スライスレベル計算回路２２は、計算したスライスレベルＳＬを、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによる以降のクロス前後のデータを抽出する演算に利用する。
After the process of step S370, the slice level calculation circuit 22 calculates the slice level SL again in step S372. In the calculation of the slice level SL, the values a and b of the regression equation SL = a · Du + b are stored as positive / negative ratio data Du (0), Du (1), Du (2), Du ( 3), and using the slice level data SL (0) and the average slice level data SLav (1), SLav (2), SLav (3) as the slice level SLi, the values a and b according to the
前記ステップＳ３７２の処理後、スライスレベル計算回路２２は、ステップＳ３７４にて変数ｓに再び「１」を加算し、ステップＳ３７６にて変数ｓが値Ｓ1以上であるかを再び判定する。この場合、変数ｓは「４」であり、値Ｓ1は例えば「５」であるので、スライスレベル計算回路２２は、ステップＳ３７６にて「Ｎｏ」と判定し、ステップＳ３８０にて変数ｎが値Ｎ3以上であるかを再び判定する。この場合、前記ステップＳ３３６の処理によって変数ｎを「０」にクリアした後、前記ステップＳ３４０〜Ｓ３６２の３・Ｒ１回の循環処理によって変数ｎは値３・Ｒ１であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＝Ｓ１・Ｒ１なる関係があるので、変数ｎは値Ｎ3未満である。したがって、スライスレベル計算回路２２は、ステップＳ３８０にて「Ｎｏ」と判定して、ステップＳ３３８に再び戻る。ステップＳ３３８においては、スライスレベル計算回路２２は、前記ステップＳ３７２の処理によって計算したスライスレベルＳＬを、変数ｓ（＝４）によって指定されるスライスレベルデータＳＬ(ｓ)として記憶する。
After processing at step S372, the slice level calculation circuit 22 adds "1" again to the variable s in step S374, again determines whether the variable s value S 1 or more at step S376. In this case, since the variable s is “4” and the value S 1 is “5”, for example, the slice level calculation circuit 22 determines “No” in step S376, and the variable n is a value in step S380. It is determined again whether N 3 or more. In this case, after clearing the variable n to "0" by processing at step S336, the variable n by 3 · R 1 times the circulation process of steps S340~S362 is a
その後、スライスレベル計算回路２２は、前記ステップＳ３６６の処理によって「０」にクリアした変数ｒが値Ｒ1に達するまで、前述したステップＳ３４０〜Ｓ３６２の循環処理を再び繰返し実行する。そして、変数ｒが値Ｒ1に達すると、スライスレベル計算回路２２は、ステップＳ３６２にて「Ｙｅｓ」と判定して、このステップＳ３４０〜Ｓ３６２の循環処理を終了する。そして、この循環処理により、正規パルス幅計算回路１９からの新たなＲ１個の正規パルス幅データＴｓが入力され、このＲ１個の正規パルス幅データＴｓを用いて、新たな正側積算パルス幅Ｔstp及び負側積算パルス幅Ｔstnが計算される。また、正側パルス幅データＴsp(１)〜Ｔsp(Ｍ1)及び負側パルス幅データＴsn(１)〜Ｔsp(Ｎ3−Ｍ1)のうち、正側及び負側を合わせてＲ１個のデータも、新たなものに更新される。
Thereafter, the slice level calculation circuit 22 repeatedly executes the above-described cyclic processing of steps S340 to S362 again until the variable r cleared to “0” by the processing of step S366 reaches the value R 1 . When the variable r reaches the value R 1 , the slice level calculation circuit 22 determines “Yes” in step S362, and ends the cyclic processing in steps S340 to S362. Then, by this cyclic processing, new R 1 normal pulse width data Ts from the normal pulse
前記ステップＳ３４０〜Ｓ３６２の循環処理後、スライスレベル計算回路２２は、ステップＳ３６６にて変数ｒを「０」にクリアした後、ステップＳ３６８にて、前記新たに計算した正側積算パルス幅Ｔstpと負側積算パルス幅Ｔstnを用いて、前述したように新たな正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(ｓ)として記憶する。この場合、変数ｓは「４」であり、正負比率データＤu(４)が記憶されることになる。次に、スライスレベル計算回路２２は、ステップＳ３７０にて、変数ｓ（＝４）によって指定される平均スライスレベルデータＳＬav(４)を計算して記憶する。この場合、前記正負比率Ｄuが計算された際には、図２０に示すように、スライスレベルデータＳＬ(４)，ＳＬ(３)，ＳＬ(２)，ＳＬ(１)，ＳＬ(０)に基づいて計算されたパルス幅の積算値が用いられている。そして、この場合、値Ｓ1がこの例では「５」であり、かつ値Ｎ3，Ｒ1，Ｓ1はＮ3＝Ｒ1・Ｓ1の関係にあり、変数ｓは「４」であるので、値(Ｎ3−４・Ｒ1)は値Ｒ1に等しい。したがって、前記スライスレベルデータＳＬ(４)，ＳＬ(３)，ＳＬ(２)，ＳＬ(１)，ＳＬ(０)を用いて計算された正規パルス幅データＴｓの数の割合は、値Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3の比に等しく、平均スライスレベルデータＳＬav(４)の計算は下記式７に従う。
ＳＬav(４)＝(Ｒ1／Ｎ3)・(ＳＬ(４)＋ＳＬ(３)＋ＳＬ(２)＋ＳＬ(１)＋ＳＬ(０))…式７
After the cyclic processing in steps S340 to S362, the slice level calculation circuit 22 clears the variable r to “0” in step S366, and then in step S368, the newly calculated positive integrated pulse width Tstp and negative As described above, a new positive / negative ratio Du (= Tstp / Tstn) is calculated using the side integrated pulse width Tstn and stored as positive / negative ratio data Du (s). In this case, the variable s is “4”, and the positive / negative ratio data Du (4) is stored. Next, the slice level calculation circuit 22 calculates and stores the average slice level data SLav (4) designated by the variable s (= 4) in step S370. In this case, when the positive / negative ratio Du is calculated, as shown in FIG. 20, the slice level data SL (4), SL (3), SL (2), SL (1), SL (0) The integrated value of the pulse width calculated based on this is used. In this case, the value S 1 is “5” in this example, the values N 3 , R 1 , and S 1 are in a relationship of N 3 = R 1 · S 1 , and the variable s is “4”. Therefore, the value (N 3 -4 · R 1 ) is equal to the value R 1 . Therefore, the ratio of the number of normal pulse width data Ts calculated using the slice level data SL (4), SL (3), SL (2), SL (1), SL (0) is the value R 1. / N 3 , R 1 / N 3 , R 1 / N 3 , R 1 / N 3 , R 1 / N 3 , and the average slice level data SLav (4) is calculated according to the following equation (7).
SLav (4) = (R 1 / N 3 ) · (SL (4) + SL (3) + SL (2) + SL (1) + SL (0))...
前記ステップＳ３７０の処理後、スライスレベル計算回路２２は、ステップＳ３７２にてスライスレベルＳＬを再び計算する。このスライスレベルＳＬの計算においては、回帰式ＳＬ＝ａ・Ｄu＋ｂの値ａ，ｂを、正負比率Ｄuiとして前記記憶した正負比率データＤu(０)，Ｄu(１)，Ｄu(２)，Ｄu(３)，Ｄu(４)を用いるとともに、スライスレベルＳＬiとしてスライスレベルデータＳＬ(０)及び平均スライスレベルデータＳＬav(１)，ＳＬav(２)，ＳＬav(３)，ＳＬav(４)を用いて、前記式３，４に従って値ａ，ｂを計算する。その後、回帰式ＳＬ＝ａ・Ｄu＋ｂに正負比率Ｄuとして「１」を代入してスライスレベルＳＬを計算する。この場合も、スライスレベル計算回路２２は、計算したスライスレベルＳＬを、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによる以降のクロス前後のデータを抽出する演算に利用する。
After the process of step S370, the slice level calculation circuit 22 calculates the slice level SL again in step S372. In the calculation of the slice level SL, the values a and b of the regression equation SL = a · Du + b are stored as positive / negative ratio data Du (0), Du (1), Du (2), Du ( 3), Du (4) and slice level data SL (0) and average slice level data SLav (1), SLav (2), SLav (3), SLav (4) as slice level SLi, The values a and b are calculated according to the
前記ステップＳ３７２の処理後、スライスレベル計算回路２２は、ステップＳ３７４にて変数ｓに再び「１」を加算し、ステップＳ３７６にて変数ｓが値Ｓ1以上であるかを再び判定する。この場合、変数ｓは「５」であり、値Ｓ1は例えば「５」であるので、スライスレベル計算回路２２は、ステップＳ３７６にて「Ｙｅｓ」と判定し、ステップＳ３７８にて変数ｓを「０」にクリアする。次に、スライスレベル計算回路２２は、ステップＳ３８０にて変数ｎが値Ｎ3以上であるかを再び判定する。この場合、前記ステップＳ３３６の処理によって変数ｎを「０」にクリアした後、前記ステップＳ３４０〜Ｓ３６２の４・Ｒ１回の循環処理によって変数ｎは値４・Ｒ１であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＝Ｓ１・Ｒ１なる関係があるので、変数ｎは値Ｎ3未満である。したがって、スライスレベル計算回路２２は、ステップＳ３８０にて「Ｎｏ」と判定して、ステップＳ３３８に再び戻る。ステップＳ３３８においては、スライスレベル計算回路２２は、前記ステップＳ３７２の処理によって計算したスライスレベルＳＬを、変数ｓ（＝０）によって指定されるスライスレベルデータＳＬ(ｓ)として記憶する。
After processing at step S372, the slice level calculation circuit 22 adds "1" again to the variable s in step S374, again determines whether the variable s value S 1 or more at step S376. In this case, since the variable s is “5” and the value S 1 is “5”, for example, the slice level calculation circuit 22 determines “Yes” in Step S376, and sets the variable s to “ Clear to "0". Next, the slice level calculation circuit 22 determines again whether or not the variable n is greater than or equal to the value N 3 in step S380. In this case, after the variable n is cleared to “0” by the process of the step S336, the variable n is a
その後、スライスレベル計算回路２２は、前記ステップＳ３６６の処理によって「０」にクリアした変数ｒが値Ｒ1に達するまで、前述したステップＳ３４０〜Ｓ３６２の循環処理を再び繰返し実行する。そして、変数ｒが値Ｒ1に達すると、スライスレベル計算回路２２は、ステップＳ３６２にて「Ｙｅｓ」と判定して、このステップＳ３４０〜Ｓ３６２の循環処理を終了する。そして、この循環処理により、正規パルス幅計算回路１９からの新たなＲ１個の正規パルス幅データＴｓが入力され、このＲ１個の正規パルス幅データＴｓを用いて、新たな正側積算パルス幅Ｔstp及び負側積算パルス幅Ｔstnが計算される。また、正側パルス幅データＴsp(１)〜Ｔsp(Ｍ1)及び負側パルス幅データＴsn(１)〜Ｔsp(Ｎ3−Ｍ1)のうち、正側及び負側を合わせてＲ１個のデータも、新たなものに更新される。
Thereafter, the slice level calculation circuit 22 repeatedly executes the above-described cyclic processing of steps S340 to S362 again until the variable r cleared to “0” by the processing of step S366 reaches the value R 1 . When the variable r reaches the value R 1 , the slice level calculation circuit 22 determines “Yes” in step S362, and ends the cyclic processing in steps S340 to S362. Then, by this cyclic processing, new R 1 normal pulse width data Ts from the normal pulse
前記ステップＳ３４０〜Ｓ３６２の循環処理後、スライスレベル計算回路２２は、ステップＳ３６６にて変数ｒを「０」にクリアした後、ステップＳ３６８にて、前記新たに計算した正側積算パルス幅Ｔstpと負側積算パルス幅Ｔstnを用いて、前述したように新たな正負比率Ｄu（＝Ｔstp／Ｔstn）を計算して正負比率データＤu(ｓ)として記憶する。この場合、変数ｓは「０」であり、正負比率データＤu(０)が記憶されることになる。次に、スライスレベル計算回路２２は、ステップＳ３７０にて、変数ｓ（＝０）によって指定される平均スライスレベルデータＳＬav(０)を計算して記憶する。この場合、前記正負比率Ｄuが計算された際には、図２０に示すように、スライスレベルデータＳＬ(０)，ＳＬ(４)，ＳＬ(３)，ＳＬ(２)，ＳＬ(１)に基づいて計算されたパルス幅の積算値が用いられている。そして、これらのスライスレベルデータＳＬ(０)，ＳＬ(４)，ＳＬ(３)，ＳＬ(２)，ＳＬ(１)を用いて計算された正規パルス幅データＴｓの数の割合は、値Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3，Ｒ1／Ｎ3の比に等しいため、平均スライスレベルデータＳＬav(０)の計算は、下記式８に従う。
ＳＬav(０)＝(Ｒ1／Ｎ3)・(ＳＬ(０)＋ＳＬ(４)＋ＳＬ(３)＋ＳＬ(２)＋ＳＬ(１))…式８
After the cyclic processing in steps S340 to S362, the slice level calculation circuit 22 clears the variable r to “0” in step S366, and then in step S368, the newly calculated positive integrated pulse width Tstp and negative As described above, a new positive / negative ratio Du (= Tstp / Tstn) is calculated using the side integrated pulse width Tstn and stored as positive / negative ratio data Du (s). In this case, the variable s is “0”, and the positive / negative ratio data Du (0) is stored. Next, the slice level calculation circuit 22 calculates and stores the average slice level data SLav (0) designated by the variable s (= 0) in step S370. In this case, when the positive / negative ratio Du is calculated, as shown in FIG. 20, the slice level data SL (0), SL (4), SL (3), SL (2), SL (1) The integrated value of the pulse width calculated based on this is used. The ratio of the number of normal pulse width data Ts calculated using these slice level data SL (0), SL (4), SL (3), SL (2), SL (1) is the value R Since the ratio is equal to the ratio of 1 / N 3 , R 1 / N 3 , R 1 / N 3 , R 1 / N 3 , and R 1 / N 3 , the average slice level data SLav (0) is calculated according to the following formula 8. .
SLav (0) = (R 1 / N 3 ) · (SL (0) + SL (4) + SL (3) + SL (2) + SL (1))...
前記ステップＳ３７０の処理後、スライスレベル計算回路２２は、ステップＳ３７２にてスライスレベルＳＬを再び計算する。このスライスレベルＳＬの計算においては、回帰式ＳＬ＝ａ・Ｄu＋ｂの値ａ，ｂを、正負比率Ｄuiとして前記記憶した正負比率データＤu(０)，Ｄu(１) ，Ｄu(２) ，Ｄu(３) ，Ｄu(４)を用いるとともに、スライスレベルＳＬiとして平均スライスレベルデータＳＬav(０)，ＳＬav(１)，ＳＬav(２)
，ＳＬav(３) ，ＳＬav(４)を用いて、前記式３，４に従って値ａ，ｂを計算する。その後、回帰式ＳＬ＝ａ・Ｄu＋ｂに正負比率Ｄuとして「１」を代入してスライスレベルＳＬを計算する。この場合も、スライスレベル計算回路２２は、計算したスライスレベルＳＬを、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。粗パルス幅計算回路１７は、この出力されたスライスレベルＳＬをラッチして、２値化回路１７ａによる以降の２値化演算に利用する。補正パルス幅計算回路１８は、この出力されたスライスレベルＳＬをラッチして、クロス前後データ抽出回路１８ａによる以降のクロス前後のデータを抽出する演算に利用する。
After the process of step S370, the slice level calculation circuit 22 calculates the slice level SL again in step S372. In the calculation of the slice level SL, the values a and b of the regression equation SL = a · Du + b are stored as positive / negative ratio data Du (0), Du (1), Du (2), Du ( 3) and Du (4) and average slice level data SLav (0), SLav (1), SLav (2) as slice level SLi
, SLav (3) and SLav (4), the values a and b are calculated according to the
前記ステップＳ３７２の処理後、スライスレベル計算回路２２は、ステップＳ３７４にて変数ｓに再び「１」を加算し、ステップＳ３７６にて変数ｓが値Ｓ1以上であるかを再び判定する。この場合、変数ｓは「１」であり、値Ｓ1は例えば「５」であるので、スライスレベル計算回路２２は、ステップＳ３７６にて「Ｎｏ」と判定し、ステップＳ３８０にて変数ｎが値Ｎ3以上であるかを再び判定する。この場合、前記ステップＳ３３６の処理によって変数ｎを「０」にクリアした後、前記ステップＳ３４０〜Ｓ３６２の５・Ｒ１回の循環処理によって変数ｎは値５・Ｒ１であり、値Ｎ3，Ｒ１，Ｓ１間にはＮ3＝Ｓ１・Ｒ１なる関係があるので、変数ｎは値Ｎ3に等しくなる。したがって、スライスレベル計算回路２２は、ステップＳ３８０にて「Ｙｅｓ」と判定して、ステップＳ３８２に進む。ステップＳ３８２においては、スライスレベル計算回路２２は、前記ステップＳ３３６と同様に、変数ｎ，ｍ，ｑを「０」にクリアして、ステップＳ３３８に再び戻る。ステップＳ３３８においては、スライスレベル計算回路２２は、前記ステップＳ３７２の処理によって計算したスライスレベルＳＬを、変数ｓ（＝１）によって指定されるスライスレベルデータＳＬ(ｓ)として記憶する。 After processing at step S372, the slice level calculation circuit 22 adds "1" again to the variable s in step S374, again determines whether the variable s value S 1 or more at step S376. In this case, since the variable s is “1” and the value S 1 is “5”, for example, the slice level calculation circuit 22 determines “No” in step S376, and the variable n is a value in step S380. It is determined again whether N 3 or more. In this case, after the variable n is cleared to “0” by the process of the step S336, the variable n is a value of 5 · R 1 by the cyclic processing of 5 · R 1 of the steps S340 to S362, and the value N 3 , since R 1, is between S 1 is n 3 = S 1 · R 1 becomes relation, the variable n is equal to the value n 3. Therefore, the slice level calculation circuit 22 determines “Yes” in step S380 and proceeds to step S382. In step S382, the slice level calculation circuit 22 clears the variables n, m, and q to “0” as in step S336, and returns to step S338. In step S338, the slice level calculation circuit 22 stores the slice level SL calculated by the processing in step S372 as slice level data SL (s) specified by the variable s (= 1).
前記ステップＳ３３８の処理後、スライスレベル計算回路２２は、ステップＳ３４０〜Ｓ３６２の循環処理をＲ１回だけ実行するごとに、ステップＳ３６６〜Ｓ３８０の処理を実行して、ふたたびステップＳ３３８の処理及びステップＳ３４０〜Ｓ３６２の循環処理をＲ１回だけ実行する。このようなステップＳ３３８〜Ｓ３８０の処理中、変数ｓが値Ｓ１（例えば「５」）に達するごとに、変数ｓは「０」に戻される。したがって、変数ｓは、０〜４にわたって繰り返し変化する。そして、ステップＳ３３８〜Ｓ３８０の処理により、正負比率データＤu(ｓ)、平均スライスレベルデータＳＬav(ｓ)及びスライスレベルデータＳＬ(ｓ)は、０〜４に渡って順次更新される。そして、変数ｎが値Ｎ3になるごとに、ステップＳ３８０，Ｓ３８２の処理により、変数ｎ，ｍ，ｑが「０」にクリアされて、ステップＳ３３８〜Ｓ３８２の処理が実行される。このような、ステップＳ３３８〜Ｓ３８２の処理により、作業者によって検査終了が指示されるまで、スライスレベル計算回路２２は、スライスレベルＳＬを順次更新しながら、粗パルス幅計算回路１７及び補正パルス幅計算回路１８にそれぞれ出力する。
After processing at step S338, the slice level calculation circuit 22, the circulation process of steps S340~S362 in each run once R, by executing the processing of step S366～S380, again the process and step S340 of step S338 the circulation processing ~S362 execute once R. During the processes in steps S338 to S380, the variable s is returned to “0” every time the variable s reaches a value S 1 (for example, “5”). Therefore, the variable s changes repeatedly from 0 to 4. Then, the positive / negative ratio data Du (s), the average slice level data SLav (s), and the slice level data SL (s) are sequentially updated over 0 to 4 by the processes of steps S338 to S380. Each time the variable n reaches the value N 3 , the processes of steps S380 and S382 clear the variables n, m, and q to “0”, and the processes of steps S338 to S382 are executed. The slice level calculation circuit 22 sequentially updates the slice level SL and sequentially calculates the coarse pulse
そして、前記ステップＳ３３８〜Ｓ３８２の循環処理中、コンピュータ３０から停止指令が入力された場合には、スライスレベル計算回路２２は、ステップＳ３４２にて「Ｙｅｓ」と判定して、ステップＳ３６４にてこのスライスレベル計算プログラムの実行を終了する。
When a stop command is input from the
ｉ.実施形態による効果
補正パルス幅計算回路１８が粗パルス計算回路１７による粗パルス幅Ｔｂの計算と並行して補正時間Ｔｃを計算し、正規パルス幅計算回路１９が、前記計算した粗パルス幅Ｔｂと補正パルス幅Ｔｃを用いて正規パルス幅データＴｓを計算する。したがって、正規パルス幅データＴｓを計算するまでの時間を短縮することができるとともに、ジッタの測定に要する時間を短縮できる。また、この補正パルス幅Ｔｃの計算においては、データ変換回路１８ｂが、スライスレベルＳＬを跨ぐ直前及び直後のサンプリングデータＳＤの値と、スライスレベルＳＬとの各差をそれぞれ表す差データＶ１，Ｖ２を、両差データＶ１，Ｖ２の比を同一に保ったまま、ビット数の少ない7ビットのデータに変換する。そして、補正時間計算回路１８ｃは、予め記憶されている換算テーブルを参照することにより、前記変換した差データＶ１，Ｖ２を用いて補正時間Ｔｃを計算する。これにより、スライスレベルＳＬを跨ぐ直前及び直後のサンプリングデータＳＤの値と、スライスレベルＳＬとの各差を表す差データＶ１，Ｖ２の比の精度を高く保ったまま、補正時間Ｔｃを高精度かつ短時間で計算できる。
i. Effects According to Embodiment The correction pulse
また、スライスレベル計算回路２２は、正規パルス幅データＴｓを入力するごとに、スライスレベルＳＬの正側パルス幅の積算値Ｔstp及び負側パルス幅の積算値Ｔstnを計算し、所定数Ｒ1の正規パルス幅データＴｓを入力するごとに前記正側パルス幅の積算値Ｔstpと負側パルス幅の積算値Ｔstnとの比である正負比率Ｄuを計算し、前記計算した正負比率Ｄuが「１」となるようにスライスレベルＳＬを変更する。これにより、再生アナログ信号の信号レベルが変動しても、スライスレベルＳＬは、この信号レベルの変動に応じて時間変化するので、負側パルス幅と正側パルス幅が常に高精度で検出され、正規パルス幅データＴｓの測定精度が常に高精度に保たれる。 Moreover, the slice level calculation circuit 22, each time entering the normal pulse width data Ts, calculates the integrated value Tstn integrated value Tstp and negative pulse width of the positive pulse width of the slice level SL, a predetermined number of R 1 Each time the normal pulse width data Ts is input, a positive / negative ratio Du, which is a ratio between the positive pulse width integrated value Tstp and the negative pulse width integrated value Tstn, is calculated, and the calculated positive / negative ratio Du is “1”. The slice level SL is changed so that Thereby, even if the signal level of the reproduction analog signal fluctuates, the slice level SL changes with time according to the fluctuation of the signal level, so the negative side pulse width and the positive side pulse width are always detected with high accuracy, The measurement accuracy of the regular pulse width data Ts is always kept high.
また、単位信号長計算回路２０は、正規パルス幅データＴｓを用いて単位信号長１Ｔのパルス幅Ｔaveを計算し、ジッタ計算回路２１が、正規パルス幅データＴｓを計算順に並べた２値化パルス信号のエッジと、単位信号長１Ｔのパルス幅Ｔaveのパルス信号を並べたクロック信号のエッジとの各ずれ量を用いてジッタを計算する。これにより、実際の信号としてクロック信号を作成する必要がないために、ＰＬＬ回路が不要となり、測定装置のコストを低減できる。さらに、単位信号長計算回路２０は、正規パルス幅計算回路１９により計算された新たな正規パルス幅データＴｓを入力するごとに、前記新たな正規パルス幅データＴｓを含む所定数Ｎ1の正規パルス幅データＴｓを用いて単位信号長１Ｔのパルス幅Ｔaveを計算する。これにより、クロック信号を常に再生アナログ信号の周波数に合わせて作成でき、高精度でジッタを測定できる。
The unit signal
ｊ．変形例
さらに、本発明の実施にあたっては、上記実施形態に限定されるものではなく、本発明の目的を逸脱しない限りにおいて種々の変更が可能である。
j. In addition, the implementation of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the object of the present invention.
上記実施形態においては、正規パルス幅計算回路１９においては、図１２(Ａ)に示すように、スライスレベルＳＬを跨いだ直後のサンプリングデータＳＤの取得タイミングから、次にスライスレベルＳＬを跨いだ直後のサンプリングデータＳＤの取得タイミングまでの時間を粗パルス幅Ｔｂとし、再生アナログ信号がスライスレベルＳＬとクロスしたタイミングから直後にスライスレベルＳＬを跨いだサンプリングデータＳＤの取得タイミングまでの時間を前補正時間Ｔc1とし、かつ次に再生アナログ信号がスライスレベルＳＬとクロスしたタイミングから直後にスライスレベルＳＬを跨いだサンプリングデータＳＤの取得タイミングまでの時間を後補正時間Ｔc2として、式Ｔｓ＝Ｔｂ＋Ｔc1−Ｔc2の演算の実行により正規パルス幅データＴｓを計算するようにした。
In the above embodiment, in the normal pulse
しかし、これに代えて次のような方法を採用することもできる。図１２(Ｂ)に示すように、スライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから、次にスライスレベルＳＬを跨いだ直後のサンプリングデータＳＤの取得タイミングまでの時間を粗パルス幅Ｔｂとする。前記スライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから直後に再生アナログ信号がスライスレベルＳＬとクロスしたタイミングまでの時間を前補正時間Ｔc1とし、かつ上記実施形態と同様な後補正時間Ｔc2を採用する。そして、式Ｔｓ＝Ｔｂ−Ｔc1−Ｔc2の演算の実行により正規パルス幅データＴｓを計算する。この場合も、前補正時間Ｔc1及び後補正時間Ｔc2は、スライスレベルＳＬを跨いだ直前及び直後の２つのサンプリングデータＳＤをそれぞれ用いた上記実施形態と同様な補間演算により計算する。 However, the following method can be adopted instead. As shown in FIG. 12B, the time from the acquisition timing of the sampling data SD immediately before crossing the slice level SL to the acquisition timing of the sampling data SD immediately after crossing the slice level SL is defined as the rough pulse width Tb. To do. The time from the acquisition timing of the sampling data SD immediately before crossing the slice level SL to the timing immediately after the reproduced analog signal crosses the slice level SL is defined as the pre-correction time Tc1, and the same post-correction time Tc2 as in the above embodiment is used. adopt. Then, the normal pulse width data Ts is calculated by executing the calculation of the expression Ts = Tb−Tc1−Tc2. Also in this case, the pre-correction time Tc1 and the post-correction time Tc2 are calculated by the same interpolation operation as that in the above embodiment using the two sampling data SD immediately before and after the slice level SL.
また、図１２(Ｃ)に示すように、スライスレベルＳＬを跨いだ直後のサンプリングデータＳＤの取得タイミングから、次にスライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングまでの時間を粗パルス幅Ｔｂとする。上記実施形態と同様な前補正時間Ｔc1を採用し、スライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから直後に再生アナログ信号がスライスレベルＳＬとクロスしたタイミングまでの時間を前補正時間Ｔc2とする。そして、式Ｔｓ＝Ｔｂ＋Ｔc1＋Ｔc2の演算の実行により正規パルス幅データＴｓを計算する。この場合も、前補正時間Ｔc1及び後補正時間Ｔc2は、スライスレベルＳＬを跨いだ直前及び直後の２つのサンプリングデータＳＤをそれぞれ用いた上記実施形態と同様な補間演算により計算する。 Further, as shown in FIG. 12C, the time from the acquisition timing of the sampling data SD immediately after straddling the slice level SL to the acquisition timing of the sampling data SD immediately before straddling the slice level SL is represented by the rough pulse width. Let Tb. A pre-correction time Tc1 similar to that in the above embodiment is adopted, and the time from the acquisition timing of the sampling data SD immediately before crossing the slice level SL to the timing immediately after the reproduction analog signal crosses the slice level SL is referred to as a pre-correction time Tc2. To do. Then, the normal pulse width data Ts is calculated by executing the calculation of the equation Ts = Tb + Tc1 + Tc2. Also in this case, the pre-correction time Tc1 and the post-correction time Tc2 are calculated by the same interpolation operation as that in the above embodiment using the two sampling data SD immediately before and after the slice level SL.
また、図１２(Ｄ)に示すように、スライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから、次にスライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングまでの時間を粗パルス幅Ｔｂとする。前記スライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから直後に再生アナログ信号がスライスレベルＳＬとクロスしたタイミングまでの時間を前補正時間Ｔc1とし、かつスライスレベルＳＬを跨ぐ直前のサンプリングデータＳＤの取得タイミングから直後に再生アナログ信号がスライスレベルＳＬとクロスしたタイミングまでの時間を前補正時間Ｔc2とする。そして、式Ｔｓ＝Ｔｂ−Ｔc1＋Ｔc2の演算の実行により正規パルス幅データＴｓを計算する。この場合も、前補正時間Ｔc1及び後補正時間Ｔc2は、スライスレベルＳＬを跨いだ直前及び直後の２つのサンプリングデータＳＤをそれぞれ用いた上記実施形態と同様な補間演算により計算する。 Also, as shown in FIG. 12D, the time from the acquisition timing of the sampling data SD immediately before crossing the slice level SL to the acquisition timing of the sampling data SD immediately before crossing the slice level SL is represented by the rough pulse width Tb. And The time from the acquisition timing of the sampling data SD immediately before crossing the slice level SL to the timing immediately after the reproduced analog signal crosses the slice level SL is defined as a pre-correction time Tc1, and the sampling data SD immediately before the slice level SL is crossed. The time from the acquisition timing to the timing at which the reproduced analog signal crosses the slice level SL immediately after is set as the pre-correction time Tc2. Then, the normal pulse width data Ts is calculated by executing the calculation of the expression Ts = Tb−Tc1 + Tc2. Also in this case, the pre-correction time Tc1 and the post-correction time Tc2 are calculated by the same interpolation operation as that in the above embodiment using the two sampling data SD immediately before and after the slice level SL.
また、上記実施形態においては、補正パルス幅計算回路１８は、換算テーブルを参照して差データＶ1，Ｖ2に対応した補正係数Ｘを導出し、この補正係数ＸにＡ／Ｄ変換器１５によるＡ／Ｄ変換の周期（クロック信号発生回路１６からのクロック信号の周期）である時間値Ｔiを乗算して補正時間Ｔｃを計算した。しかし、時間値Ｔiは固定値であるため、換算テーブルに、前記補正係数Ｘに時間値Ｔiを乗算した値Ｘ・Ｔiを予め記憶しておき、換算テーブルを参照して差データＶ1，Ｖ2に対応した補正時間Ｔｃを直接導出するようにしてもよい。
In the above embodiment, the correction pulse
また、上記実施形態においては、粗パルス幅計算回路１７及び補正パルス幅計算回路１８において、前記時間値Ｔiを用いて、粗パルス幅Ｔｂ及び補正時間Ｔｃをそれぞれ計算した。しかし、時間値Ｔiは前述のように固定値であるため、時間値Ｔiを乗算しない値ｎ及び補正係数Ｘを粗パルス幅Ｔｂ及び補正時間Ｔｃとして計算してもよい。この場合、正規パルス幅計算回路１９及び単位信号長計算回路２０で計算される正規パルス幅データＴｓ及び単位時間Ｔaveも時間値Ｔｉを乗算しない値である。そして、この場合には、表示装置３２にジッタを表示する際に時間値Ｔｉを乗算するとよい。
In the above embodiment, the coarse pulse
また、上記実施形態においては、換算テーブルを用いて補正時間Ｔｃを計算したが、ジッタを表す値が算出されるまでの時間を遅くしてもよい場合には、これに代えて、Ｖ２／(Ｖ１＋Ｖ１)＝Ｔｃ／Ｔｉの計算式からＶ１，Ｖ２を使って補正時間Ｔｃを計算するようにしてもよい。これによれば、正規パルス幅データＴｓ及びジッタを表す値が算出されるまでの時間は遅くなるが、再生アナログ信号の瞬時値を表すサンプリングデータを１つのプログラム処理で処理するよりは速くすることができる。 In the above embodiment, the correction time Tc is calculated using the conversion table. However, if the time until the value representing the jitter is calculated may be delayed, V2 / ( The correction time Tc may be calculated using V1 and V2 from the formula of V1 + V1) = Tc / Ti. According to this, the time until the value representing the normal pulse width data Ts and the jitter is calculated is delayed, but the sampling data representing the instantaneous value of the reproduced analog signal is made faster than processing by one program processing. Can do.
また、上記実施形態においては、単位信号長計算回路２０で単位時間Ｔaveを順次計算して（仮想上のクロック信号を生成して）、ジッタ計算回路２１に出力するようにしたが、装置のコストを重要視しなければ、これに代えて、再生アナログ信号から２値化信号を作成し、この２値化信号からＰＬＬ回路でクロック信号を作成して、このクロック信号の１周期の時間データを随時取得してジッタ計算回路２１に供給するようにしてもよい。これによっても、ジッタを表す値が算出されるまでの時間を短くできる。
In the above embodiment, the unit signal
また、上記実施形態においては、正側パルスのパルス幅の積算値Ｔstpと負側パルスのパルス幅の積算値Ｔstnの比である正負比率Ｄuが「１」になるようにスライスレベルＳＬを随時計算して新たなスライスレベルＳＬを設定するようにした。しかし、短期間における再生アナログ信号のレベル変動が無視できるほど小さい場合は、前記両積算値Ｔstp，Ｔstnの比である正負比率Ｄuが「１」になるように一度スライスレベルＳＬを設定すれば、そのスライスレベルＳＬを保持するようにしてもよい。また、長期間における再生アナログ信号のレベル変動が無視できるほど小さい場合は、スライスレベルＳＬを固定するようにしてもよい。 In the above embodiment, the slice level SL is calculated as needed so that the positive / negative ratio Du, which is the ratio of the integrated value Tstp of the positive pulse width and the integrated value Tstn of the negative pulse width, is “1”. Thus, a new slice level SL is set. However, if the level fluctuation of the reproduced analog signal in a short period is so small that it can be ignored, once the slice level SL is set so that the positive / negative ratio Du, which is the ratio of the two integrated values Tstp and Tstn, becomes “1”, The slice level SL may be held. If the level variation of the reproduced analog signal over a long period is so small that it can be ignored, the slice level SL may be fixed.
また、上記実施形態においては、粗パルス幅計算回路１７、補正パルス幅計算回路１８、正規パルス幅計算回路１９、単位信号長計算回路２０、ジッタ計算回路２１及びスライスレベル計算回路２２を、ＦＰＧＡのように、プログラム処理が可能な回路により構成した。しかし、これに代えて、これらの回路１７〜２２を、純粋なハード回路により構成してもよい。また、これらの回路１７〜２２を、粗パルス幅計算回路１７及び補正パルス幅計算回路１８の計算処理が平行に行われることを条件に、通常のプログラム処理を行うコンピュータで構成してもよい。
In the above-described embodiment, the coarse pulse
また、上記実施形態においては、光ディスクに記録されたディジタルデータをアナログ再生した際のパルス幅及びジッタを測定するようにした。しかし、光ディスク以外の記録媒体に所定の変調規則に従った種々の信号長を含むディジタルデータが記録されていて、このディジタルデータをアナログ再生した再生アナログ信号に複数の信号長のパルス信号が含まれるならば、光ディスク以外の種々の記録媒体に対しても本発明は適用できる。 In the above embodiment, the pulse width and jitter are measured when analog data is reproduced from the digital data recorded on the optical disk. However, digital data including various signal lengths according to a predetermined modulation rule is recorded on a recording medium other than the optical disk, and a reproduced analog signal obtained by analog reproduction of this digital data includes a plurality of signal length pulse signals. If so, the present invention can be applied to various recording media other than optical disks.
ＤＫ…光ディスク、１２…光ピックアップ装置、１４…再生信号生成回路、１７…粗パルス幅計算回路、１７ａ…２値化回路、１７ｂ…パルス幅計算回路、１８…補正パルス幅計算回路、１８ａ…クロス前後データ抽出回路、１８ｂ…データ変換回路、１８ｃ…補正時間計算回路、１９…正規パルス幅計算回路、２０…単位信号長計算回路、２１…ジッタ計算回路、２２…スライスレベル計算回路、３０…コンピュータ装置。 DK: optical disk, 12: optical pickup device, 14: reproduction signal generation circuit, 17: coarse pulse width calculation circuit, 17a: binarization circuit, 17b: pulse width calculation circuit, 18: correction pulse width calculation circuit, 18a: cross Pre- and post-data extraction circuit, 18b ... data conversion circuit, 18c ... correction time calculation circuit, 19 ... normal pulse width calculation circuit, 20 ... unit signal length calculation circuit, 21 ... jitter calculation circuit, 22 ... slice level calculation circuit, 30 ... computer apparatus.
Claims (8)
前記再生したアナログ信号の瞬時値を所定の時間間隔でＡ／Ｄ変換してディジタルデータとして順次取得するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前又は直後のディジタルデータの取得タイミングを検出し、隣り合う取得タイミングの差を粗パルス幅として計算する粗パルス幅計算手段と、
前記粗パルス幅計算手段による粗パルス幅の計算と並行して補正パルス幅を計算する補正パルス幅計算手段であって、前記Ａ／Ｄ変換手段により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前及び直後のディジタルデータを抽出し、前記抽出した直前及び直後のディジタルデータを用いて、前記跨いだ直前又は直後のディジタルデータの取得タイミングと前記再生アナログ信号が前記スライスレベルとクロスしたタイミングとの時間差を補正パルス幅として計算する補正パルス幅計算手段と、
前記粗パルス幅計算手段により計算された粗パルス幅に前記補正パルス幅計算手段により計算された補正パルス幅を加算又は減算することにより正規パルス幅を計算する正規パルス幅計算手段とを備え、
前記補正パルス幅計算手段を、
前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差をそれぞれ計算し、前記計算した２つの差をそれぞれ表す２進数のディジタルデータのうちの大きな方のディジタルデータの最上位から所定のビット数のディジタルデータを取り出すとともに、前記２つのディジタルデータのうちの小さな方のディジタルデータの前記最上位と対応する位置から前記所定のビット数のディジタルデータを取り出すデータ変換手段と、
予め記憶されていて、前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差と、前記補正パルス幅との関係を表す補正値を記憶した換算テーブルであって、前記データ変換手段により取り出される２つのディジタルデータの変化範囲にわたってそれぞれ変化する前記２つのスライスレベルとの差の各組合わせに対して前記補正値をそれぞれ記憶した換算テーブルを参照し、前記データ変換手段により取り出した２つのディジタルデータを用いて前記補正パルス幅を計算するパルス幅計算手段とで構成したことを特徴とするパルス幅測定装置。 A digital signal recorded on a recording medium and including a plurality of types of pulse widths is analog-reproduced, and the reproduced analog signal is sliced at a predetermined slice level to generate a binary signal composed of a positive pulse and a negative pulse. In a pulse width measuring device that generates and measures individual pulse widths of the generated binary signal,
A / D conversion means for A / D converting the instantaneous value of the reproduced analog signal at predetermined time intervals and sequentially acquiring it as digital data;
Each time digital data sequentially acquired by the A / D conversion means crosses the slice level, the digital data acquisition timing immediately before or after the crossing is detected, and the difference between adjacent acquisition timings is calculated as a coarse pulse width. Coarse pulse width calculating means for
Correction pulse width calculation means for calculating a correction pulse width in parallel with the calculation of the coarse pulse width by the coarse pulse width calculation means, wherein the digital data sequentially acquired by the A / D conversion means straddles the slice level. each extracts digital data immediately before and after straddling the, using digital data immediately before and after the extracted, the reproduction analog signal acquisition timing before SL digital data immediately before or immediately after straddling said slice Correction pulse width calculation means for calculating the time difference between the level and the crossing timing as the correction pulse width;
Bei example a regular pulse width calculation means for calculating the normalized pulse width by adding or subtracting the calculated correction pulse width by the correction pulse width calculation means calculated coarse pulse width by the coarse pulse width calculation means,
The correction pulse width calculation means,
The difference between the value of the digital data immediately before crossing the slice level and the slice level, and the difference between the value of the digital data immediately after crossing the slice level and the slice level are calculated, and the two calculated The digital data of a predetermined number of bits is extracted from the most significant digital data of the binary digital data representing the difference, and the least significant digital data of the two digital data is extracted from the most significant digital data. Data conversion means for extracting the digital data of the predetermined number of bits from the corresponding position;
The difference between the digital data value stored immediately in advance and crossing the slice level and the slice level, the difference between the digital data value immediately after crossing the slice level and the slice level, and the correction A conversion table storing a correction value representing a relationship with a pulse width, for each combination of differences between the two slice levels respectively changing over a change range of two digital data taken out by the data conversion means And a pulse width calculating means for calculating the correction pulse width using two digital data extracted by the data converting means with reference to a conversion table storing the correction values respectively. measuring device.
前記正規パルス幅計算手段により計算された正規パルス幅を入力するごとに、前記入力した正規パルス幅を、前記スライスレベルを基準とする正側パルス及び負側パルスに分類して正側パルスのパルス幅の積算値及び負側パルスのパルス幅の積算値を計算し、所定数の前記正規パルス幅を入力するごとに前記正側パルスのパルス幅の積算値と前記負側パルスのパルス幅の積算値との比を計算し、前記計算した比が「１」となるように前記スライスレベルを変更するスライスレベル変更手段を備えたことを特徴とするパルス幅測定装置。 The pulse width measuring device according to claim 1 , further comprising:
Each time the normal pulse width calculated by the normal pulse width calculating means is input, the input normal pulse width is classified into a positive pulse and a negative pulse based on the slice level, and a pulse of the positive pulse. The integrated value of the width and the integrated value of the pulse width of the negative pulse are calculated, and the integrated value of the pulse width of the positive pulse and the integrated pulse width of the negative pulse each time a predetermined number of the normal pulse widths are input. A pulse width measuring apparatus comprising slice level changing means for calculating a ratio to a value and changing the slice level so that the calculated ratio becomes “1”.
前記正規パルス幅計算手段により計算された正規パルス幅のそれぞれに対応する各信号長を判定し、所定数の前記正規パルス幅の合算値を、前記合算した各正規パルス幅の信号長における単位信号長の倍数の合算値で除算して単位信号長のパルス幅を計算する単位信号長計算手段と、
前記正規パルス幅のパルス信号を前記計算順に並べた２値化パルス信号のエッジと、前記単位信号長のパルス幅のパルス信号を並べたクロック信号のエッジとの各ずれ量を計算し、前記計算した複数のずれ量を用いて２値化パルス信号のジッタを計算するジッタ計算手段とを備えたことを特徴とするジッタ測定装置。 In the pulse width measuring device according to claim 1 or 2 ,
Each signal length corresponding to each of the normal pulse widths calculated by the normal pulse width calculating means is determined, and a sum value of a predetermined number of the normal pulse widths is used as a unit signal in the signal length of each summed normal pulse width. Unit signal length calculation means for calculating the pulse width of the unit signal length by dividing by the sum of multiples of the length,
Calculating each deviation amount between an edge of the binary pulse signal in which the pulse signals having the normal pulse width are arranged in the calculation order and an edge of the clock signal in which the pulse signals having the pulse width of the unit signal length are arranged; And a jitter calculating means for calculating the jitter of the binarized pulse signal using the plurality of deviations.
前記単位信号長計算手段は、
前記正規パルス幅計算手段により計算された新たな正規パルス幅を入力するごとに、前記新たな正規パルス幅を含む所定数の正規パルス幅を用いて単位信号長のパルス幅を計算することを特徴とするジッタ測定装置。 In the jitter measuring apparatus according to claim 3 ,
The unit signal length calculation means includes:
Each time a new normal pulse width calculated by the normal pulse width calculation means is input, a pulse width of a unit signal length is calculated using a predetermined number of normal pulse widths including the new normal pulse width. Jitter measuring device.
前記再生したアナログ信号の瞬時値を所定の時間間隔でＡ／Ｄ変換してディジタルデータとして順次取得するＡ／Ｄ変換工程と、
前記Ａ／Ｄ変換工程により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前又は直後のディジタルデータの取得タイミングを検出し、隣り合う取得タイミングの差を粗パルス幅として計算する粗パルス幅計算工程と、
前記粗パルス幅計算工程による粗パルス幅の計算と並行して補正パルス幅を計算する補正パルス幅計算工程であって、前記Ａ／Ｄ変換工程により順次取得されたディジタルデータが前記スライスレベルを跨ぐごとに、前記跨いだ直前及び直後のディジタルデータを抽出し、前記抽出した直前及び直後のディジタルデータを用いて、前記跨いだ直前又は直後のディジタルデータの取得タイミングと前記再生アナログ信号が前記スライスレベルとクロスしたタイミングとの時間差を補正パルス幅として計算する補正パルス幅計算工程と、
前記粗パルス幅計算工程により計算された粗パルス幅に前記補正パルス幅計算工程により計算された補正パルス幅を加算又は減算することにより正規パルス幅を計算する正規パルス幅計算工程とを含み、
前記補正パルス幅計算工程を、
前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差をそれぞれ計算し、前記計算した２つの差をそれぞれ表す２進数のディジタルデータのうちの大きな方のディジタルデータの最上位から所定のビット数のディジタルデータを取り出すとともに、前記２つのディジタルデータのうちの小さな方のディジタルデータの前記最上位と対応する位置から前記所定のビット数のディジタルデータを取り出すデータ変換工程と、
予め記憶されていて、前記スライスレベルを跨いだ直前のディジタルデータの値と前記スライスレベルとの差、及び前記スライスレベルを跨いだ直後のディジタルデータの値と前記スライスレベルとの差と、前記補正パルス幅との関係を表す補正値を記憶した換算テーブルであって、前記データ変換工程により取り出される２つのディジタルデータの変化範囲にわたってそれぞれ変化する前記２つのスライスレベルとの差の各組合わせに対して前記補正値をそれぞれ記憶した換算テーブルを参照し、前記データ変換工程により取り出した２つのディジタルデータを用いて前記補正パルス幅を計算するパルス幅計算工程とで構成したことを特徴とするパルス幅測定方法。 A digital signal recorded on a recording medium and including a plurality of types of pulse widths is analog-reproduced, and the reproduced analog signal is sliced at a predetermined slice level to generate a binary signal composed of a positive pulse and a negative pulse. In a pulse width measurement method for generating and measuring individual pulse widths of the generated binary signal,
An A / D conversion step of sequentially obtaining digital data by A / D converting the instantaneous value of the reproduced analog signal at a predetermined time interval;
Each time digital data sequentially acquired by the A / D conversion step crosses the slice level, the timing of acquiring digital data immediately before or after the crossing is detected, and the difference between adjacent acquisition timings is calculated as a coarse pulse width. Coarse pulse width calculation step to
A correction pulse width calculation step of calculating a correction pulse width in parallel with the calculation of the coarse pulse width in the coarse pulse width calculation step, wherein the digital data sequentially acquired by the A / D conversion step straddles the slice level each extracts digital data immediately before and after straddling the, using digital data immediately before and after the extracted, the reproduction analog signal acquisition timing before SL digital data immediately before or immediately after straddling said slice A correction pulse width calculation step for calculating a time difference between the level and the crossing timing as a correction pulse width;
A normal pulse width calculation step of calculating a normal pulse width by adding or subtracting the correction pulse width calculated by the correction pulse width calculation step to the coarse pulse width calculated by the coarse pulse width calculation step ,
The correction pulse width calculation step,
The difference between the value of the digital data immediately before crossing the slice level and the slice level, and the difference between the value of the digital data immediately after crossing the slice level and the slice level are calculated, and the two calculated The digital data of a predetermined number of bits is extracted from the most significant digital data of the binary digital data representing the difference, and the least significant digital data of the two digital data is extracted from the most significant digital data. A data conversion step of extracting the digital data of the predetermined number of bits from the corresponding position;
The difference between the digital data value stored immediately in advance and crossing the slice level and the slice level, the difference between the digital data value immediately after crossing the slice level and the slice level, and the correction A conversion table storing a correction value representing a relationship with a pulse width, for each combination of differences between the two slice levels that change over a change range of two digital data extracted by the data conversion step. And a pulse width calculation step of calculating the correction pulse width using two digital data extracted by the data conversion step with reference to a conversion table storing the correction values respectively. Measuring method.
前記正規パルス幅計算工程により計算された正規パルス幅を入力するごとに、前記入力した正規パルス幅を、前記スライスレベルを基準とする正側パルス及び負側パルスに分類して正側パルスのパルス幅の積算値及び負側パルスのパルス幅の積算値を計算し、所定数の前記正規パルス幅を入力するごとに前記正側パルスのパルス幅の積算値と前記負側パルスのパルス幅の積算値との比を計算し、前記計算した比が「１」となるように前記スライスレベルを変更するスライスレベル変更工程を含むことを特徴とするパルス幅測定方法。 The pulse width measuring method according to claim 5 , further comprising:
Each time the normal pulse width calculated in the normal pulse width calculation step is input, the input normal pulse width is classified into a positive pulse and a negative pulse based on the slice level, and a pulse of the positive pulse. The integrated value of the width and the integrated value of the pulse width of the negative pulse are calculated, and the integrated value of the pulse width of the positive pulse and the integrated pulse width of the negative pulse each time a predetermined number of the normal pulse widths are input. And a slice level changing step of changing the slice level so that the calculated ratio becomes “1”.
前記正規パルス幅計算工程により計算された正規パルス幅のそれぞれに対応する各信号長を判定し、所定数の前記正規パルス幅の合算値を、前記合算した各正規パルス幅の信号長における単位信号長の倍数の合算値で除算して単位信号長のパルス幅を計算する単位信号長計算工程と、
前記正規パルス幅のパルス信号を前記計算順に並べた２値化パルス信号のエッジと、前記単位信号長のパルス幅のパルス信号を並べたクロック信号のエッジとの各ずれ量を計算し、前記計算した複数のずれ量を用いて２値化パルス信号のジッタを計算するジッタ計算工程とを含むことを特徴とするジッタ測定方法。 In the pulse width measuring method according to claim 5 or 6 ,
Each signal length corresponding to each of the normal pulse widths calculated by the normal pulse width calculation step is determined, and a total value of the predetermined number of the normal pulse widths is a unit signal in the signal lengths of the respective normal pulse widths. A unit signal length calculation step of calculating the pulse width of the unit signal length by dividing by the sum of multiples of the length;
Calculating each deviation amount between an edge of the binary pulse signal in which the pulse signals having the normal pulse width are arranged in the calculation order and an edge of the clock signal in which the pulse signals having the pulse width of the unit signal length are arranged; And a jitter calculating step of calculating the jitter of the binarized pulse signal using the plurality of deviation amounts.
前記単位信号長計算工程は、
前記正規パルス幅計算工程により計算された新たな正規パルス幅を入力するごとに、前記新たな正規パルス幅を含む所定数の正規パルス幅を用いて単位信号長のパルス幅を計算することを特徴とするジッタ測定方法。 The jitter measurement method according to claim 7 ,
The unit signal length calculation step includes:
Each time a new normal pulse width calculated by the normal pulse width calculation step is input, a pulse width of a unit signal length is calculated using a predetermined number of normal pulse widths including the new normal pulse width. Jitter measurement method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009171688A JP5131485B2 (en) | 2009-07-23 | 2009-07-23 | Apparatus and method for measuring pulse width and jitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009171688A JP5131485B2 (en) | 2009-07-23 | 2009-07-23 | Apparatus and method for measuring pulse width and jitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011028796A JP2011028796A (en) | 2011-02-10 |
| JP5131485B2 true JP5131485B2 (en) | 2013-01-30 |
Family
ID=43637371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009171688A Expired - Fee Related JP5131485B2 (en) | 2009-07-23 | 2009-07-23 | Apparatus and method for measuring pulse width and jitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5131485B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101584651B1 (en) * | 2013-09-13 | 2016-01-12 | 주식회사 진영지앤티 | Slim type speaker and method for manufacturing thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG65019A1 (en) * | 1997-09-13 | 1999-09-21 | Disk Ware Co Ltd | Jitter measuring method utilizing a/d conversion and device |
| JP3949875B2 (en) * | 2000-06-12 | 2007-07-25 | シャープ株式会社 | Clock phase correction circuit |
| JP2005174409A (en) * | 2003-12-09 | 2005-06-30 | Matsushita Electric Ind Co Ltd | Method and device for decoding |
| JP2007207283A (en) * | 2006-01-30 | 2007-08-16 | Toshiba Corp | Frequency detecting device, frequency detecting method, and optical disk device |
-
2009
- 2009-07-23 JP JP2009171688A patent/JP5131485B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011028796A (en) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100455717B1 (en) | Traial writing method and optical disk system using the same | |
| TWI332655B (en) | ||
| JP4971509B2 (en) | Recording power determination method, program, and recording medium | |
| JP2004039117A (en) | Information recording medium, information recording device and information reproducing device | |
| JP5131485B2 (en) | Apparatus and method for measuring pulse width and jitter | |
| JP2006236467A (en) | Optical information recording device and method, and signal processing circuit | |
| TWI269284B (en) | Detecting device for tracing error | |
| CN101088122A (en) | Recordable optical storage systems | |
| JP4229331B2 (en) | Optical information recording apparatus and method, and signal processing circuit | |
| JP4395416B2 (en) | Optical information recording device | |
| JP2006147125A (en) | Method and device for deciding recording power | |
| US6956802B2 (en) | Aperture ratio measuring apparatus for optical recording medium with pre-pits | |
| JP3545163B2 (en) | Signal conversion device and digital information recording device | |
| KR20070097512A (en) | Analysis of optical effects on storage medium | |
| JP4309879B2 (en) | Reproduction signal evaluation apparatus, reproduction signal evaluation method, and reproduction signal evaluation computer program | |
| JP2006236468A (en) | Optical information recording device, method, and signal processing circuit, and optical information reproducing device, method, and signal processing circuit | |
| JPH10198981A (en) | Optical information reproduction device | |
| JP3998011B2 (en) | Optical disk device | |
| JP2006331602A (en) | Optical information recording apparatus and method, and signal processing circuit | |
| JP4283203B2 (en) | Land pre-pit amplitude evaluation method and apparatus, and land pre-pit amplitude measurement method and apparatus | |
| JP4383270B2 (en) | Reproduction signal evaluation apparatus, reproduction signal evaluation method, and reproduction signal evaluation computer program | |
| JP2006134530A (en) | Optical disk device and optical disk evaluation method | |
| JP2010129155A (en) | Method for determining recording power of optical disk drive, and optical disk drive | |
| CN101647063A (en) | Apparatus and method for determining write strategy, and apparatus and method for recording data | |
| CN1448920A (en) | Method for correcting optimum writing capability of CD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121010 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |