JP5130433B2 - 窒化物半導体発光素子及びその製造方法 - Google Patents

窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5130433B2
JP5130433B2 JP2009267890A JP2009267890A JP5130433B2 JP 5130433 B2 JP5130433 B2 JP 5130433B2 JP 2009267890 A JP2009267890 A JP 2009267890A JP 2009267890 A JP2009267890 A JP 2009267890A JP 5130433 B2 JP5130433 B2 JP 5130433B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
type nitride
semiconductor layer
pits
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009267890A
Other languages
English (en)
Other versions
JP2010153838A (ja
Inventor
正 鐸 ▲呉▼
容 天 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010153838A publication Critical patent/JP2010153838A/ja
Application granted granted Critical
Publication of JP5130433B2 publication Critical patent/JP5130433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体発光素子及びその製造方法に関し、より詳細にはESD耐性及び光抽出効率の優れた窒化物半導体発光素子及びその製造方法に関する。
半導体発光素子(Light Emitting Diode、LED)とは、電流が印加されると、p型とn型の半導体の接合部分における電子と正孔の再結合によって、様々な色相の光を発生する半導体装置である。このようなLEDは、フィラメントに基づいた発光素子に比べて、長い寿命、低い電力消耗、優れた初期駆動特性、高い振動抵抗及び反復的な電源断続に対する高い公差など多くの長所を有しているので、その需要が持続的に増加しつつある。特に近年では、青色系列の短波長領域で発光可能な3族窒化物半導体が脚光を浴びている。
一般に、3族窒化物半導体(以下、「窒化物半導体」とする)は、AlGaIn1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する。このような窒化物半導体発光素子は、n型窒化物半導体層、活性層及びp型窒化物半導体層を順次に成長させた発光構造物を含んでいる。n型窒化物半導体層から提供される電子とp型窒化物半導体層から提供される正孔とが活性層で再結合することによって、発光が生じる。
窒化物半導体発光素子の発光効率は、外部量子効率及び内部量子効率によって決まるが、内部量子効率はほぼ100%に至る一方で、実際に素子の外に放出される外部量子効率は非常に低い。これは、多重量子井戸構造で生成された光が素子の外に放出される時に、素子と空気との間の界面で屈折率差によって生じる全反射のためである。素子内部で発生した光が素子の表面に到達した時に、入射角が臨界角より大きいと、光が外に抽出されずに反射して、再び素子内部に進行してしまう。それによって光抽出効率が低くなるという問題点が生じている。
また、窒化物半導体発光素子は、人や事物からよく発生する静電気放電(ESD:Electrostatic discharge)に弱いので、破損しやすいという問題点がある。このようなESDに対する耐性は、半導体発光素子の信頼性項目の一つであって、ESD特性を向上させることが必要である。
本発明は、上記のような問題点を解決するためのものであり、その目的は、ESDに対する耐性及び光抽出効率の優れた窒化物半導体発光素子を提供することにある。
前記課題を解決するための手段として、本発明は、基板と、前記基板上に形成され、上面に複数のV‐ピットが形成されたn型窒化物半導体層と、前記n型窒化物半導体層上に形成され、前記複数のV‐ピットによって形成された屈曲を含む活性層と、前記活性層上に形成され、上面に複数の突出部が形成されたp型窒化物半導体層とを含むことを特徴とする窒化物半導体発光素子を提供する。
前記複数の突出部は、前記複数のV‐ピットとマッチングしていることが好ましい。
前記複数の突出部の幅は、前記複数のV‐ピットの大きさよりも大きいことが好ましい。
前記n型窒化物半導体層と前記活性層との間に、前記複数のV‐ピットによって形成された屈曲を含むn型窒化物系超格子層をさらに含むことが可能である。
前記活性層と前記p型窒化物半導体層との間に、前記複数のV‐ピットによって形成された屈曲を含むp型窒化物系超格子層をさらに含むことが可能である。
前記n型窒化物半導体層と前記活性層との間に、前記複数のV‐ピットによって形成された屈曲を含むn型窒化物系超格子層をさらに含み、前記活性層と前記p型窒化物半導体層との間に、前記複数のV‐ピットによって形成された屈曲を含むp型窒化物系超格子層をさらに含むことが可能である。
また、前記の課題を解決するための他の手段として、本発明は、基板の上面に、複数のV‐ピットが形成されるようにn型窒化物半導体層を成長させるステップと、前記n型窒化物半導体層上に、前記複数のV‐ピットによって形成された屈曲を含む活性層を成長させるステップと、前記活性層上に、上面に複数の突出部が形成されたp型窒化物半導体層を成長させるステップとを含むことを特徴とする窒化物半導体発光素子の製造方法を提供する。
前記n型窒化物半導体層を成長させるステップにおいて、成長温度を700℃乃至950℃にすることが好ましい。
前記活性層を成長させるステップにおいて、成長温度を1000℃以下にすることが好ましい。
前記p型窒化物半導体層を成長させるステップにおいて、成長温度を1000℃以上にすることが好ましい。
前記複数の突出部が形成されたp型窒化物半導体層は、p型不純物の流れを調節して形成することが好ましい。
前記複数の突出部は、前記複数のV‐ピットとマッチングするように成長させることが好ましい。
前記複数の突出部は、その幅が前記複数のV‐ピットの大きさよりも大きくなるように成長させることが好ましい。
前記n型窒化物半導体層を成長させるステップの後に、前記n型窒化物半導体層上に、前記複数のV‐ピットによって形成された屈曲を含むn型窒化物系超格子層を形成するステップをさらに含むことが可能である。
前記活性層を成長させるステップの後に、前記活性層上に、前記複数のV‐ピットによって形成された屈曲を含むp型窒化物系超格子層を形成するステップをさらに含むことが可能である。
本発明によれば、n型窒化物半導体層の上に複数のV‐ピットが形成されているので、p型窒化物半導体層の上にインシチュー(in‐situ)工程で突出部を形成することができる。複数のV‐ピット及び突出部によって、静電気が印加された時に集中する電流が遮断されてESD耐性が向上し、臨界角以下になる光の比率が増加して光抽出効率を向上させることができる。
本発明の一実施形態に係る窒化物半導体発光素子の構造を示す断面図である。 本発明の一実施形態に係る窒化物半導体発光素子のn型窒化物半導体層の構造を示す斜視図である。 本発明の一実施形態に係るp型窒化物半導体層の上面を撮影したLM(Light Microscope)写真である。 本発明の一実施形態に係る半導体発光素子の一部領域を撮影したTEM(Transmission Electron Microscope)写真である。 本発明の他の実施形態に係る窒化物半導体発光素子の構造を示す断面図である。 本発明の一実施形態に係る窒化物半導体発光素子の製造方法を示す工程別の断面図である。 本発明の一実施形態に係る窒化物半導体発光素子の製造方法を示す工程別の断面図である。 本発明の一実施形態に係る窒化物半導体発光素子の製造方法を示す工程別の断面図である。
以下、添付した図面を参照して、本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が以下に説明する実施形態に限定されるわけではない。また、本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されたものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張する場合があり、図面上において同じ符号で表示される要素は同じ要素である。
図1は、本発明の一実施形態に係る窒化物半導体発光素子の構造を示す断面図である。図1を参照すると、窒化物半導体発光素子100は、基板110と、基板110上に形成されたn型窒化物半導体層120と、n型窒化物半導体層120上に形成された活性層130と、活性層130上に形成されたp型窒化物半導体層140とを含んでいる。図示していないが、n型及びp型窒化物半導体層120、140上には、電圧を印加するためにn型窒化物半導体層120をメッサエッチングして露出した領域上に形成したn‐電極及びp型窒化物半導体層140上に形成したp‐電極を含むことができる。
基板110は、特に限定されず、サファイアまたはスピネル(MgAl)のような絶縁性基板またはSiC、Si、ZnO、GaAs、GaNなどの半導体基板を使用することができる。
サファイア基板は、六角‐ロンボ型(Hexa‐Rhombo R3c)対称性を有する結晶体であって、c軸方向に13.001Åの格子定数、a軸方向には4.765Åの格子間距離を有し、C(0001)面、A(1120)面、R(1102)面などを有する。サファイア基板のC面は比較的に窒化物薄膜の成長が容易で、高温で安定するため、窒化物成長用基板として主に使用される。
n型窒化物半導体層120及びp型窒化物半導体層140は、AlInGa(1‐x‐y)Nの組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1)を有するn型不純物及びp型不純物がドーピングされた半導体物質から形成することができ、代表的にはGaN、AlGaN、InGaNから形成することができる。n型不純物としてSi、Ge、Se、TeまたはCなどを使用することができ、p型不純物としてはMg、ZnまたはBeなどを使用することができる。
n型窒化物半導体層120の上面には、複数のV‐ピット(pit)120aが形成されている。基板110及びn型窒化物半導体層120は互いに異なる格子定数を有するので、格子定数差によってストレーンが発生する。このようなストレーンは転位のような結晶欠陷の要素として作用する。複数のV‐ピット120aは、基板との格子欠陷による転位d上に発生する。複数のV‐ピット120aを含むn型窒化物半導体層120の形成方法については後述する。
図2は、n型窒化物半導体層120の構造を示す斜視図である。図2を参照すると、n型窒化物半導体層120は、一般的な成長面0001と傾いた成長面1‐101を含んでいる。n型窒化物半導体層120は一般的な成長面0001で成長するが、転位のある所では傾いた成長面1-101で成長する。このような傾いた成長面1-101によってV‐ピット120aが形成される。この場合、V‐ピット120aの上面は六角形状を有し、断面はV形状を有する。
窒化物半導体素子は、例えばモールディング工程や製品に適用する時に、人や事物からよく発生する静電気放電(Electrostatic Discharge)によって破損しやすい。しかし、欠陷のある部位で電流が遮断されるので、本発明による半導体発光素子は、静電気が印加された時にV‐ピットのある所で、集中する電流が遮断されてESD(Electrostatic Discharge)耐性が向上する。
活性層130は、InAlGa(1‐x‐y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)組成式を有することができ、電子と正孔の再結合によって光が発生する層であって単一または多重量子井戸構造を有する窒化物半導体層で構成することができる。
活性層130は、n型窒化物半導体層120上に形成され、n型窒化物半導体層120に形成された複数のV‐ピット120aによって形成された屈曲を含んでいる。すなわち、活性層130は、複数のV‐ピット120aによって形成された屈曲に対応して部分的に屈曲した形状をしている。n型窒化物半導体層120上に活性層130を形成する時に、n型窒化物半導体層120上の一般的な成長面0001及び傾いた成長面1-101における垂直成長速度及び側面成長速度を調節して、V‐ピットを完全に埋めないようにしながら成長させる。より具体的な活性層の形成方法については後述する。
p型窒化物半導体層140は活性層130上に形成され、その上面に突出部140aが形成されている。即ち、p型窒化物半導体層140を活性層130上に形成する時に、成長条件を調節して活性層130上に存在する屈曲を埋めながら成長させ、p型ドーパントの流れを調節して上面に突出部140aを形成する。屈曲のある部位でp型ドーパントの量が増加し、これによって屈曲のある部位における成長速度が速くなって突出部を形成することができる。これによって、ESD耐性が向上すると共に、光抽出効率を向上させることができる。より具体的な成長方法については後述する。
図3は、本発明に係るp型窒化物半導体層140の上面を撮影したLM(Light Microscope)写真である。図3を参照すると、p型窒化物半導体層140の上面に複数の突出部が形成されていることを確認することができる。
このようにp型窒化物半導体層140の上面に突出部を形成したことによって、光抽出効率が向上する。従来の半導体発光素子の場合には、活性層で発生した光がp型窒化物半導体層を通じて空気(パッケージで構成される場合、Siなど)に放出される時、臨界角以上で入射した光は、全反射によって外部に抽出されずに内部に閉じこめられてしまう。しかし、本発明による半導体発光素子では、p型窒化物半導体層140に形成された突出部によって光の経路が変更され、臨界角以下になる光の比率が増加することになる。
図4は、本発明の実施形態に係る半導体発光素子において、図1のA領域を撮影したTEM(Transmission Electron Microscope)写真である。
複数の突出部140aは、成長条件によってその幅及び高さの調節が可能であり、p型窒化物半導体層140において密度の高い領域に該当する。また、突出部140aは、n型窒化物半導体層120の上面に形成されたV‐ピットとマッチングすることができ、光抽出効率を高めるために、突出部140aの幅はV‐ピット120aの大きさよりも大きいことが好ましい。突出部140aの幅は、数Å乃至数μmであることが可能である。これに限定されるわけではないが、突出部140aの幅は10Å乃至2000nmで、高さは1nm乃至10000nmであることが好ましい。
図5は、本発明の他の実施形態に係る窒化物半導体発光素子を示す断面図である。図5を参照すると、本実施形態に係る窒化物半導体発光素子200は、基板210と、基板210上に形成されたn型窒化物半導体層220と、n型窒化物半導体層220上に形成された活性層230と、活性層230上に形成されたp型窒化物半導体層240とを含んでいる。図示してはいないが、n型及びp型窒化物半導体層220、240上には、電圧を印加するために、n型窒化物半導体層220をメッサエッチングして露出した領域上に形成したn−電極及びp型窒化物半導体層240上に形成したp−電極を含むことが可能である。
本実施形態において、n型窒化物半導体層220と活性層230との間には、n型窒化物系超格子層250を含むことができる。n型窒化物系超格子層250は、これに限定されるわけではないが、AlGaN/GaN/InGaN層が複数積層されたものであり得る。n型窒化物系超格子層250は、n型窒化物半導体層220の上面に形成されたV‐ピット220aによって形成された屈曲を含んでいる。すなわち、n型窒化物系超格子層250は、複数のV‐ピット220aによって形成された屈曲に対応して部分的に屈曲した形状をしている。
また、活性層230とp型窒化物半導体層240との間には、p型窒化物系超格子層260を含むことができる。p型窒化物系超格子層260は、これに限定されるわけではないが、AlGaN/GaN/InGaN層が複数積層されたものであり得る。p型窒化物系超格子層260は、n型窒化物半導体層220の上面に形成されたV‐ピット220aによって形成された屈曲を含んでいる。すなわち、p型窒化物系超格子層260は、複数のV‐ピット220aによって形成された屈曲に対応して部分的に屈曲した形状をしている。より具体的には、p型窒化物系超格子層260上に形成された屈曲は、活性層230上に形成された屈曲によって形成される。
上述したような違いの他に、同じ用語で表した他の構成要素については、図1の場合と同じものと理解できるので、それらに対する説明は省略する。
以下、上述した窒化物半導体発光素子を製造する方法を説明する。図6乃至図8は、本発明の一実施形態に係る窒化物半導体発光素子の製造方法を示す工程別の断面図である。
n型窒化物半導体層、活性層、p型窒化物半導体層を成長させるためには、公知の工程を利用することができ、例えば、有機金属気相成長法(MOCVD)、分子線エピタキシー法(MBE)またはハイドライド気相成長法(HVPE)を利用することができる。
以下では、有機金属気相成長法(MOCVD)を利用した方法を具体的に説明する。
まず、図6に示すように、成長用基板110を設け、その上にn型窒化物半導体層120を成長させる。
基板110及びn型窒化物半導体層120は互いに異なる格子定数を有するので、格子定数差によってストレーンが発生し、このようなストレーンによって基板110及びn型窒化物半導体層120に転位dが発生する。窒素をキャリアガスにする雰囲気で、温度を制御する場合、転位dのある領域でn型窒化物半導体層120の成長が抑制されて、傾いた成長面を有する。このように転位dが存在する場所で、傾いた成長面によってV‐ピット120aが形成される。成長温度は700℃乃至950℃であることが好ましい。
この他にも、前駆体の流量または内部圧力を調節して、上面に複数のV‐ピット120aが形成されたn型窒化物半導体層120を成長させることができる。
また、これに限定されるわけではないが、n型窒化物半導体層120のn型不純物の濃度は、1x1017乃至5x1021であることが好ましい。n型不純物の濃度が増加すれば、結晶性が低下しない範囲で順方向電圧Vを減少させる効果が得られる。n型不純物の濃度が増加すれば結晶性が低下するが、結晶性が低下しない範囲内でn型不純物の濃度を定めることが好ましい。
次に、図7に示すように、n型窒化物半導体層120上に量子障壁層及び量子井戸層を相互に積層して多重量子井戸構造を有する活性層130を成長させる。活性層130には、n型窒化物半導体層120の上面に形成された複数のV‐ピット120aによって、屈曲が形成される。n型窒化物半導体層120の一般的な成長面及び傾いた成長面に対する垂直成長速度及び側面成長速度を調節して、V‐ピットを完全に埋めないようにしながらV‐ピット120aに沿って屈曲を形成するように成長させる。成長速度は、前駆体の流量、圧力及び成長温度によって調節することができる。例えば、成長温度を調節する場合、1000℃以下に維持することが好ましい。
また、図示してはいないが、活性層130の成長ステップの前に、n型窒化物半導体層120上にn型窒化物系超格子層を形成することができる。この時、n型窒化物系超格子層は、AlGaN/GaN/InGaN層を複数積層して形成することができる。
n型窒化物系超格子層は、n型窒化物半導体層120の上面に形成されたV‐ピット120aによって形成された屈曲を含んでいる。具体的な成長方法は、活性層130の成長方法と類似している。
次に、図8に示すように、活性層130上にp型窒化物半導体層140を成長させる。p型窒化物半導体層140は、垂直成長速度及び側面成長速度を調節して屈曲を形成せずにV‐ピット120aを埋めながら成長させる。成長速度は、前駆体の流量、圧力及び成長温度によって調節することができる。例えば、成長温度を1000℃以上に維持することが好ましい。
また、p型不純物の流れを調節して、p型窒化物半導体層140の上面に突出部140aを形成することができる。p型不純物は、これに限定されるわけではないが、例えばMg、ZnまたはBeなどを使用することができ、Mgを使用することがより好ましい。
好ましくは、複数の突出部140aは、n型窒化物半導体層120の上面に形成された複数のV‐ピット120aとマッチングするように成長させることが好ましい。すなわち、複数のV‐ピット120aが形成されている位置に突出部140aを形成することが好ましい。ただし、複数のV‐ピット120aが形成されていない位置に突出部140aを形成できることはもちろんである。
活性層130上には屈曲が形成されているが、屈曲が形成された領域ではp型不純物の注入が円滑で、これによって成長速度が速いので、突出部140aを形成することができる。突出部140aの幅及び高さは、成長条件を調節することによって調節可能である。
本発明に係る窒化物半導体発光素子は、p型半導体層140の上面に突出部140aを形成するときに、インシチュー(in‐situ)工程を利用することができるので、工程が単純であり、さらに大気中への露出による酸化膜や異物の発生を抑制することができる。
また、図示してはいないが、p型半導体層140の成長前に、活性層130上にp型窒化物系超格子層を形成することができる。この時、p型窒化物系超格子層は、AlGaN/GaN/InGaN層を複数積層して形成することができる。
p型窒化物系超格子層は、n型窒化物半導体層120の上面に形成されたV‐ピット120aによって形成された屈曲を含んでいる。具体的な成長方法は、活性層130の成長方法と類似している。
本発明は、上述した実施形態及び添付した図面によって限定されるわけではなく、添付した特許請求の範囲によって限定されるものである。従って、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で、当技術分野における通常の知識を有する者であれば、様々な形態への置換、変形及び変更が可能であり、これも本発明の範囲に属するものである。
110 基板
120 n型窒化物半導体層
120a V‐ピット
130 活性層
140 p型窒化物半導体層
140a 突出部

Claims (10)

  1. 基板と、
    前記基板上に形成され、上面に複数のV‐ピットが形成されたn型窒化物半導体層と、
    前記n型窒化物半導体層上に形成され、前記複数のV‐ピットによって形成された屈曲を含む活性層と、
    前記活性層上に形成され、前記複数のV‐ピットによって形成された屈曲を含むp型窒化物系超格子層と、
    前記p型窒化物系超格子層上に形成され、前記複数のV‐ピットとマッチングする位置に上面に複数の突出部が形成されたp型窒化物半導体層と
    を含むことを特徴とする窒化物半導体発光素子。
  2. 前記複数の突出部の幅は、前記複数のV‐ピットの大きさよりも大きいことを特徴とする請求項に記載の窒化物半導体発光素子。
  3. 前記n型窒化物半導体層と前記活性層との間に、前記複数のV‐ピットによって形成された屈曲を含むn型窒化物系超格子層をさらに含むことを特徴とする請求項1または請求項に記載の窒化物半導体発光素子。
  4. 基板の上面に、複数のV‐ピットが形成されるようにn型窒化物半導体層を成長させるステップと、
    前記n型窒化物半導体層上に、前記複数のV‐ピットによって形成されるが、前記V‐ピットを完全に埋めないように上面に形成された屈曲を含む活性層を成長させるステップと、
    前記活性層上に、複数のV‐ピットによって形成された屈曲を含むp型窒化物系超格子層を形成させるステップと、
    前記p型窒化物系超格子層上に形成され、上面のうち複数のV‐ピットとマッチングする位置に複数の突出部が形成されたp型窒化物半導体層を成長させるステップと
    を含むことを特徴とする窒化物半導体発光素子の製造方法。
  5. 前記n型窒化物半導体層を成長させるステップにおいて、成長温度を700℃乃至950℃にすることを特徴とする請求項に記載の窒化物半導体発光素子の製造方法。
  6. 前記活性層を成長させるステップにおいて、成長温度を1000℃以下にすることを特徴とする請求項または請求項に記載の窒化物半導体発光素子の製造方法。
  7. 前記p型窒化物半導体層を成長させるステップにおいて、成長温度を1000℃以上にすることを特徴とする請求項乃至請求項のいずれか1項に記載の窒化物半導体発光素子の製造方法。
  8. 前記複数の突出部が形成されたp型窒化物半導体層は、p型不純物の流れを調節して形成することを特徴とする請求項乃至請求項のいずれか1項に記載の窒化物半導体発光素子の製造方法。
  9. 前記複数の突出部は、その幅が前記複数のV‐ピットの大きさよりも大きくなるように成長させることを特徴とする請求項乃至請求項のいずれか1項に記載の窒化物半導体発光素子の製造方法。
  10. 前記n型窒化物半導体層を成長させるステップの後に、前記n型窒化物半導体層上に、前記複数のV‐ピットによって形成された屈曲を含むn型窒化物系超格子層を形成するステップをさらに含むことを特徴とする請求項乃至請求項のいずれか1項に記載の窒化物半導体発光素子の製造方法。
JP2009267890A 2008-12-23 2009-11-25 窒化物半導体発光素子及びその製造方法 Active JP5130433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080132442A KR101521259B1 (ko) 2008-12-23 2008-12-23 질화물 반도체 발광소자 및 그 제조방법
KR10-2008-0132442 2008-12-23

Publications (2)

Publication Number Publication Date
JP2010153838A JP2010153838A (ja) 2010-07-08
JP5130433B2 true JP5130433B2 (ja) 2013-01-30

Family

ID=42264691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009267890A Active JP5130433B2 (ja) 2008-12-23 2009-11-25 窒化物半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (2) US8134170B2 (ja)
JP (1) JP5130433B2 (ja)
KR (1) KR101521259B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102249640B1 (ko) 2014-10-29 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6725250B1 (en) * 1996-11-29 2004-04-20 Ellis, Iii Frampton E. Global network computers
KR101028286B1 (ko) * 2009-12-28 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
JP6081062B2 (ja) * 2011-01-26 2017-02-15 エルジー イノテック カンパニー リミテッド 発光素子
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
CN102623600A (zh) * 2011-01-31 2012-08-01 隆达电子股份有限公司 半导体发光结构
RU2494498C2 (ru) * 2011-02-24 2013-09-27 Юрий Георгиевич Шретер Светоизлучающее полупроводниковое устройство
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2509120A1 (en) 2011-04-05 2012-10-10 Imec Semiconductor device and method
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
US20120119254A1 (en) * 2011-07-08 2012-05-17 Yong Tae Moon Light emitting device, light emitting device package and lighting system including the same
US20140103359A1 (en) * 2011-07-28 2014-04-17 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
JP6005346B2 (ja) * 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US9178114B2 (en) * 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8853668B2 (en) * 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
WO2013128913A1 (ja) 2012-02-28 2013-09-06 パナソニック株式会社 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
CN103296150A (zh) * 2012-03-01 2013-09-11 上海蓝光科技有限公司 一种发光二极管及其制造方法
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9861206B2 (en) * 2013-03-22 2018-01-09 Comfort Revolution, LLC Mattress toppers combining foam and pocket coil layers
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102013103601A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN103560185B (zh) * 2013-08-01 2016-06-01 圆融光电科技有限公司 Led外延结构
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機el表示装置
JP2015177025A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光半導体素子
TWI556466B (zh) * 2014-09-19 2016-11-01 錼創科技股份有限公司 氮化物半導體結構
JP2016063176A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP6433246B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6433248B2 (ja) 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6433247B2 (ja) 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法
JP6380172B2 (ja) * 2015-03-06 2018-08-29 豊田合成株式会社 Iii族窒化物半導体発光素子とその製造方法
DE102015104150A1 (de) 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Bauelement mit einer Mehrfachquantentopfstruktur
JP2018510514A (ja) 2015-04-08 2018-04-12 コリア フォトニクス テクノロジー インスティテュート 窒化物系半導体発光素子及びその製造方法
CN105355741B (zh) * 2015-11-02 2017-09-29 厦门市三安光电科技有限公司 一种led外延结构及制作方法
KR102569461B1 (ko) * 2015-11-30 2023-09-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 조명장치
CN105428486A (zh) * 2015-12-24 2016-03-23 南昌大学 一种具有三维p-n结的半导体发光二极管芯片及其制备方法
KR102464030B1 (ko) * 2015-12-29 2022-11-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
WO2017124879A1 (zh) * 2016-01-18 2017-07-27 厦门市三安光电科技有限公司 一种半极性led结构及其制备方法
CN105870286A (zh) * 2016-04-22 2016-08-17 南昌大学 带V坑多量子阱多波长的GaN基LED外延结构及其制备方法
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자
CN110718614A (zh) * 2018-07-12 2020-01-21 江西兆驰半导体有限公司 一种提高光提取效率的紫外发光二极管芯片及其制作方法
CN111180562B (zh) * 2020-01-10 2021-08-03 南昌大学 一种用于沉积铟镓氮量子阱的有锥形坑且含铝成分的薄层
US20220262983A1 (en) * 2021-02-17 2022-08-18 Seoul Viosys Co., Ltd. Single chip multi band light emitting diode, light emitting device and light emitting module having the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
US6690700B2 (en) * 1998-10-16 2004-02-10 Agilent Technologies, Inc. Nitride semiconductor device
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2005259970A (ja) 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
KR101338274B1 (ko) * 2006-08-08 2013-12-09 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
JP4882618B2 (ja) 2006-09-11 2012-02-22 三菱化学株式会社 GaN系半導体発光ダイオードの製造方法
JP5050574B2 (ja) 2007-03-05 2012-10-17 住友電気工業株式会社 Iii族窒化物系半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102249640B1 (ko) 2014-10-29 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Also Published As

Publication number Publication date
KR101521259B1 (ko) 2015-05-18
US8134170B2 (en) 2012-03-13
US8728841B2 (en) 2014-05-20
US20100155704A1 (en) 2010-06-24
KR20100073702A (ko) 2010-07-01
JP2010153838A (ja) 2010-07-08
US20120129289A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
US8030640B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
TWI623112B (zh) Nitride semiconductor light-emitting element
JP6686172B2 (ja) 窒化物半導体発光素子
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
TW202221938A (zh) Led及製造方法
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
TW201528441A (zh) 氮化物半導體元件之製造方法
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
JP2008227103A (ja) GaN系半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子
KR101387543B1 (ko) 질화물 반도체 발광 소자
JP2019197857A (ja) 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP5834495B2 (ja) 窒化物半導体素子
JP2007251168A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5130433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250