以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の第1実施形態に係る固体撮像装置を示す概略構成図である。なお、本実施形態では、インターライン転送(IT)方式のCCD撮像素子を用いた場合を例に採って説明するものとする。
図1において、行列状に配列され、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部11と、これらセンサ部11の垂直列ごとに設けられ、各センサ部11から読み出しゲート部12によって読み出された信号電荷を垂直転送するCCDからなる複数本の垂直転送部13とによって撮像エリア14が構成されている。
この撮像エリア14において、センサ部11は例えばPN接合のフォトダイオードからなっている。このセンサ部11に蓄積された信号電荷は、読み出しゲート部12に後述する読み出しパルスが印加されることによって垂直転送部13に読み出される。垂直転送部13は、例えば4相の垂直転送クロックφV1〜φV4によって転送駆動され、読み出された信号電荷を水平ブランキング期間内において1走査線(1ライン)に相当する部分ずつ順に垂直方向に転送する。
ここで、垂直転送部13において、1相目および3相目の転送電極は、読み出しゲート部12のゲート電極を兼ねている。このことから、4相の垂直転送クロックφV1〜φV4のうち、1相目の転送クロックφV1と3相目の転送クロックφV3が低レベル(以下、“L”レベルと称す)、中間レベル(以下、“M”レベルと称す)および高レベル(以下、“H”レベルと称す)の3値をとるように設定されており、その3値目の“H”レベルのパルスが読み出しゲート部12の読み出しパルスXSGとなる。
撮像エリア14の図面上の下側には、CCDからなる水平転送部15が配されている。この水平転送部15には、複数本の垂直転送部13から1ラインに相当する信号電荷が順次転送される。水平転送部15は、例えば2相の水平転送クロックφH1,φH2によって転送駆動され、複数本の垂直転送部13から移された1ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
水平転送部15の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部16が設けられている。この電荷電圧変換部16は、水平転送部15によって水平転送されてきた信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体からの光の入射量に応じたCCD出力VOUTとして出力端子17から導出される。
上述したセンサ部11、読み出しゲート部12、垂直転送部13、水平転送部15および電荷電圧変換部16等は半導体基板(以下、単に基板と称す)18上に形成される。以上により、インターライン転送方式のCCD撮像素子10が構成されている。
このCCD撮像素子10を駆動するための先述した垂直転送クロックφV1〜φV4および水平転送クロックφH1,φH2は、タイミング発生回路19で発生される。このタイミング発生回路19は、CCD撮像素子10を駆動する駆動手段として機能し、垂直転送クロックφV1〜φV4や水平転送クロックφH1,φH2以外にも、電子シャッタ時に、センサ部11の各々に蓄積された信号電荷を、一斉に基板18に掃き出すために当該基板18に印加するシャッタパルスφSUBなどの各種のタイミング信号をも適宜発生する構成となっている。
基板18の外部には、当該基板18をバイアスするバイアス電圧(以下、基板バイアスと称す)Vsubを発生する基板バイアス発生回路20が設けられている。この基板バイアス発生回路20で生成された基板バイアスVsubは、ダイオードDを経た後端子21を介して基板18に印加される。この基板バイアスVsubの電圧値により、CCD撮像素子10のセンサ部11の飽和信号電荷量が決まる。その原理については後述する。
一方、タイミング発生回路19で発生されるシャッタパルスφSUBは、コンデンサCで直流カットされた後、端子21を介して基板18に印加される。端子21とグランドとの間には抵抗Rが接続されている。なお、ダイオードDは、シャッタパルスφSUBの“L”レベルを基板バイアスVsubの直流レベルにクランプする作用をなす。
なお、本例では、基板バイアス発生回路20を基板18の外部に設ける構成を採っているが、基板バイアス発生回路20をダイオードDと共に基板18上に形成する構成を採ることも可能である。
この基板バイアス発生回路20は、動作モードに応じて基板バイアスVsubの電圧値を変えることで、センサ部11の飽和信号電荷量を例えば2段階に切り換える飽和信号電荷量設定手段として機能する。すなわち、一例として、各フィールドごとに1ラインおきに信号電荷を読み出すフレーム読み出しモードと、垂直転送部13内でn画素(n≧2)の信号電荷を加算して垂直転送する加算読み出しモードとで異なる電圧値の基板バイアスVsubを発生するようになっている。
具体的には、基板バイアス発生回路20は、図2に示すように、制御電圧DCINが“L”レベルとなるフレーム読み出しモードでは基板バイアスVsub1を発生し、制御電圧DCINが“H”レベルとなる加算読み出しモードでは基板バイアスVsub1よりも高い電圧値の基板バイアスVsub2を発生する。ここで、フレーム読み出しモード時の基板バイアスVsub1の電圧値は、デバイス個々の製造ばらつきに伴うセンサ部11における後述するオーバーフローバリアのポテンシャルのばらつきを考慮して基板18ごとに最適値に設定される。
これに対して、加算読み出しモード時の基板バイアスVsub2の電圧値は、垂直転送部13内でn画素分の信号電荷の加算が行われる場合、センサ部11の飽和信号電荷量がフレーム読み出しモード時の飽和信号電荷量の約1/nになるように設定される。このように、加算読み出しモード時には、基板バイアス発生回路20からフレーム読み出しモード時の基板バイアスVsub1よりも高い電圧値の基板バイアスVsub2が発生されることで、センサ部11の飽和信号電荷量がフレーム読み出しモード時の約1/nになる。
図3は、センサ部11の周辺の基板深さ方向の構造を示す断面図である。図3において、例えばN型の基板18の表面にP型のウェル領域31が形成されている。このウェル領域31の表面にはN+型の信号電荷蓄積領域32が形成され、さらにその上にP+型の正孔蓄積領域33が形成されることにより、いわゆるHAD(正孔蓄積ダイオード)構造のセンサ部11が構成されている。
このセンサ部11に蓄積される信号電荷eの電荷量は、図4のポテンシャル分布図に示すように、P型のウェル領域31で構成されるオーバーフローバリアOFBのポテンシャルバリアの高さによって決定される。すなわち、このオーバーフローバリアOFBは、センサ部11に蓄積される飽和信号電荷量Qsを決めるものであり、蓄積電荷量がこの飽和信号電荷量Qsを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板18側へ掃き出される。
以上により、いわゆる縦型オーバーフロードレイン構造のセンサ部11が構成されている。縦型オーバーフロードレイン構造においては、基板18がオーバーフロードレインとなる。このセンサ部11において、飽和信号電荷量Qsは、デバイスのS/N特性、垂直転送部13の取り扱い電荷量などによって決定されるが、製造ばらつきにより、オーバーフローバリアOFBのポテンシャルがばらつくことになる。
このオーバーフローバリアOFBのポテンシャルは、先述した基板バイアスVsubの電圧値によって決まる。換言すれば、基板バイアスVsubの電圧値により、センサ部11の飽和信号電荷量Qsが設定される。したがって、先述したように、加算読み出し動作モード時には、基板バイアスVsub2の電圧値がフレーム読み出し動作モード時よりも高くなることにより、その分だけオーバーフローバリアOFBのポテンシャルが深くなるため、センサ部11の飽和信号電荷量Qsが約1/nになるのである。
センサ部11の横方向には、読み出しゲート部12を構成するP型領域34を介してN+型の信号電荷転送領域35およびP+型のチャネルストッパ領域36が形成されている。信号電荷転送領域35の下には、スミア成分の混入を防止するためのP+型の不純物拡散領域37が形成されている。さらに、信号電荷転送領域35の上方には、ゲート絶縁膜38を介して例えば多結晶シリコンからなる転送電極39が配されることにより、垂直転送部13が構成されている。転送電極39は、P型領域34の上方に位置する部分が、読み出しゲート部12のゲート電極を兼ねている。
垂直転送部13の上方には、転送電極39を覆うようにして層間膜40を介してAl(アルミニウム)遮光膜41が形成されている。このAl遮光膜41は、センサ部11において選択的にエッチング除去されており、外部からの光Lはこのエッチング除去によって形成された開口42を通してセンサ部11内に入射する。そして、基板18には、センサ部11の飽和信号電荷量Qsを決める基板バイアスVsub(Vsub1/Vsub2)が、端子21を介して与えられるようになっている。
次に、上記構成の第1実施形態に係る固体撮像装置における各動作モードでの動作について説明する。
(第1具体例)
第1具体例に係る固体撮像装置では、色分離が可能なように、図1のCCD撮像素子10として、図5に示すように、補色(例えば、Mg(マゼンタ)、Cy(シアン)、G(グリーン)、Ye(イエロー))の2×4配列のカラーフィルタを有するCCD撮像素子を用いるものとする。また、簡単のために、2列9行の画素配列の場合を例に採って示している。
そして、このCCD撮像素子10に対して、奇数ラインと偶数ラインの各画素の信号電荷をフィールドごとに交互に読み出し、かつ各画素の信号電荷を独立に転送するフレーム読み出しモードと、各画素から読み出した信号電荷を垂直転送部13中で例えば2画素分を加算して垂直転送する加算読み出しモードの2つの動作モードが、タイミング発生回路19で発生される各種のタイミング信号によって設定されるようになっている。
先ず、フレーム読み出しモードが設定されると、図1において、基板バイアス発生回路20に対して“L”レベルの制御電圧DCIN(図2を参照)が与えられる。すると、基板バイアス発生回路20は、センサ部11のオーバーフローバリアのポテンシャルのばらつきを考慮して基板18ごとに最適値に設定された基板バイアスVsub1を発生する。この基板バイアスVsub1は、端子21を介して基板18に印加される。
このように、基板18を基板バイアスVsub1によってバイアスした状態において、静止画モードを実現するためにフレーム読み出し動作が行われる。すなわち、奇数ラインと偶数ラインの各画素の信号電荷をフィールドごとに交互に読み出し、かつ各画素の信号電荷を独立に垂直転送し、さらに水平転送する動作が行われる。このフレーム読み出し動作は周知であることから、ここでは、その詳細な動作説明については省略するものとする。
次に、加算読み出しモードが設定されると、基板バイアス発生回路20に対して“H”レベルの制御電圧DCIN(図2を参照)が与えられる。すると、基板バイアス発生回路20は、垂直転送部13中での2画素加算に対応した電圧値の基板バイアスVsub2を発生する。この基板バイアスVsub2は、端子21を介して基板18に印加される。このように、垂直転送部13中での2画素加算に対応した電圧値の基板バイアスVsub2で基板18をバイアスすることで、この加算読み出しモード時のセンサ部11の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。
ここで、この加算読み出しモード時の動作について、図6および図7のタイミングチャートを用いて説明する。図6は4相の垂直転送クロックφV1〜φV4の垂直同期タイミングを、図7は水平同期タイミングをそれぞれ示している。
先ず、図6のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目,3相目の垂直転送クロックφV1,φV3に“H”レベルの読み出しパルスXSGが立つことで、全てのセンサ部11の信号電荷が垂直転送部13に読み出され、かつ垂直転送部13内において行方向にて隣り合う2画素間で信号電荷が加算される。具体的には、図5から明らかなように、1行目の各画素と2行目の各画素について、3行目の各画素と4行目の各画素について、5行目の各画素と6行目の各画素について、……という具合に、垂直転送部13内において信号電荷の2画素加算が行われる。
そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期間において、4相の垂直転送クロックφV1〜φV4の図7に示すタイミング関係によって1ライン分の垂直転送(ラインシフト)が行われる。これにより、垂直転送部13から水平転送部15に対して、信号電荷が1ライン分ずつ転送される。その後、1ライン分の信号電荷は、水平転送部15によって順に水平転送され、電荷電圧変換部16で信号電圧に変換されてCCD出力VOUTとして出力される。
上述したように、フレーム読み出しモードと加算読み出しモードの2つの動作モードをとり得るCCD撮像素子10を備えた固体撮像装置において、加算読み出しモードの設定時に、センサ部11から読み出した信号電荷を垂直転送部13内で例えば2画素分を加算した後垂直転送するようにしたことにより、信号電荷を加算することなく独立に垂直転送する場合に比べて出力ライン数が1/2になるため、フレームレートがフレーム読み出しモードに対して2倍になり、また全画素の情報を出力できるため、画質および感度を向上できる。
しかも、加算読み出しモードの設定時には、センサ部11の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部13内で加算した2画素分の信号電荷との各電荷量が等しくなるので、センサ部11が飽和またはそれに近い状態にあっても、2画素加算に伴って垂直転送部13内および水平転送部15内で信号電荷が溢れるのを未然に防止できる。
さらに、CCD撮像素子10においては、構造上、何ら変更を加えていなく、基板18に与える基板バイアスVsubを動作モードに応じて切り換えるだけの構成であることから、フレーム読み出しモード時の飽和信号電荷量は従来と変わらないため、フレーム読み出し動作による静止画撮像時の画質としても、従来と同じ画質を得ることができる。
なお、上記第1具体例では、加算読み出しモードの際に、垂直転送部13内で2画素加算を行うとしたが、2画素加算に限られるものではなく、3画素以上の信号電荷を垂直転送部13内で加算することも可能である。この場合、加算する画素数をn個(n≧2)とした場合、基板バイアス発生回路20で発生される基板バイアスVsub2で決まるセンサ部11の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約1/nに設定することで、画素加算に伴う垂直転送部13内および水平転送部15内での信号電荷の溢れを防止できる。
また、上記第1具体例では、垂直転送部13内でのみ信号電荷の加算を行う構成としたが、垂直転送部13内での画素加算に加えて、水平転送部15内でのライン加算を行うようにすることも可能である。一例として、垂直転送部13内2画素加算+水平転送部15内2ライン加算の場合の加算読み出し動作について、第2の具体例として以下に説明する。
(第2具体例)
第2具体例に係る固体撮像装置では、色分離が可能なように、図1のCCD撮像素子10として、図8に示すように、補色の2×8配列のカラーフィルタを有するCCD撮像素子を用いるものとする。また、簡単のために、3列9行の画素配列の場合を例に採って示している。
先ず、加算読み出しモードが設定されると、基板バイアス発生回路20に対して“H”レベルの制御電圧DCIN(図2を参照)が与えられる。すると、基板バイアス発生回路20は、加算する画素数に対応した電圧値の基板バイアスVsub2を発生する。本例では、垂直転送部13内で2画素分、水平転送部15で2ライン(=2画素)分の信号電荷を加算することから、4(=2×2)画素分の信号電荷の加算に対応して基板バイアスVsub2の電圧値が設定される。
このように、垂直転送部13内および水平転送部15内での計4画素分の信号電荷の加算に対応した電圧値の基板バイアスVsub2で基板18をバイアスすることで、この加算読み出しモード時のセンサ部11の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/4に設定される。
ここで、この垂直転送部13内2画素加算+水平転送部15内2ライン加算の場合の加算読み出しモード時の動作について、図9および図10のタイミングチャートを用いて説明する。図9は4相の垂直転送クロックφV1〜φV4の垂直同期タイミングを、図10は水平同期タイミングをそれぞれ示している。
先ず、図9のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目,3相目の垂直転送クロックφV1,φV3に“H”レベルの読み出しパルスXSGが立つことで、全てのセンサ部11の信号電荷が垂直転送部13に読み出され、かつ垂直転送部13内において行方向にて隣り合う2画素間で信号電荷が加算される。具体的には、図8から明らかなように、1行目の各画素と2行目の各画素について、3行目の各画素と4行目の各画素について、5行目の各画素と6行目の各画素について、……という具合に、垂直転送部13内において信号電荷の2画素加算が行われる。
そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期間において、4相の垂直転送クロックφV1〜φV4の図10に示すタイミング関係によって2ライン分の信号電荷について垂直転送が行われる。これにより、垂直転送部13から水平転送部15に対して、2ライン分の信号電荷が続けて転送される。
この2ライン分の信号電荷が垂直転送部13から水平転送部15に転送されるとき、図10のタイミングチャートから明らかなように、先の1ライン分の信号電荷が転送された直後に、2相の水平転送クロックφH1,φH2が1クロック分出力されることで、水平転送部15では1パケット分の水平転送(以下、これを1ビットシフトと称す)が行われる。そして、この1ビットシフト後に、後の1ライン分の信号電荷が垂直転送部13から水平転送部15に転送される。
このように、垂直転送部13から水平転送部15へ信号電荷を転送する際に、先ず1ライン分の信号電荷を転送した直後に水平転送部15において1ビットシフトを行い、その後次の1ライン分の信号電荷を転送することにより、図8から明らかなように、上下2ラインにおける斜め方向の信号電荷、即ち同じ色同士の信号電荷について水平転送部15内で加算が行われる。その後、この加算された信号電荷は、水平転送部15によって順に水平転送され、電荷電圧変換部16で信号電圧に変換されてCCD出力VOUTとして出力される。
上述したように、フレーム読み出しモードと加算読み出しモードの2つの動作モードをとり得るCCD撮像素子10を備えた固体撮像装置において、加算読み出しモード時に、垂直転送部13内で例えば2画素分の信号電荷を加算し、その後水平転送部15内で例えば2ライン分の信号電荷を加算するようにしたことにより、信号電荷を加算することなく独立に転送する場合に比べて出力ライン数が1/4になるため、フレームレートがフレーム読み出しモードに対して4倍になり、また全画素の情報を出力できるため、画質および感度を向上できる。
しかも、加算読み出しモードの設定時には、センサ部11の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の例えば約1/4に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部13内および水平転送部15内で加算した4画素分の信号電荷との各電荷量が等しくなるので、センサ部11が飽和またはそれに近い状態にあっても、垂直2画素加算+水平2ライン加算に伴って垂直転送部13内および水平転送部15内で信号電荷が溢れるのを未然に防止できる。
ここで、水平転送部15内で2ライン加算を行うようにするためには、図7および図10の各タイミングチャートの対比から明らかなように、4相の垂直転送クロックφV1〜φV4の周波数を2倍に設定する必要がある。ところが、垂直転送部13内での画素加算と組み合わせたことにより、水平転送部15内でのライン加算のみでフレームレートを上げる場合に比べれば、垂直転送クロックφV1〜φV4の周波数は半分で済む。
すなわち、フレームレートを例えば4倍に上げる場合を例に採ると、水平転送部15内でのライン加算のみでフレームレートを上げる場合には、限られた水平ブランキング期間内で4ライン分の信号電荷の加算を行うことになることから、垂直転送クロックφV1〜φV4の周波数を4倍に上げる必要があるが、垂直転送部13内での画素加算と水平転送部15内でのライン加算とを組み合わせることで、垂直転送クロックφV1〜φV4の周波数を2倍に上げるだけで対応でこることになる。
なお、上記第2具体例においては、加算読み出しモードの際に、垂直転送部13内で2画素加算、水平転送部15内で2ライン加算を行うとしたが、2画素+2ライン加算に限られるものではなく、3画素以上+3ライン以上の信号電荷を加算することも可能である。この場合、垂直加算する画素数をn(n≧2)、水平加算するライン数をm(n≧2)とした場合に、基板バイアス発生回路20で発生される基板バイアスVsub2で決まるセンサ部11の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約1/(n×m)に設定することで、画素加算に伴う垂直転送部19内および水平転送部15内での信号電荷の溢れを防止できる。
図11は、本発明の第2実施形態に係る固体撮像装置を示す概略構成図である。なお、本実施形態では、IT方式のCCD撮像素子を用いた場合を例に採って説明するものとする。
図11において、行列状に配列され、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部51と、これらセンサ部51の垂直列ごとに設けられ、各センサ部51から読み出しゲート部52によって読み出された信号電荷を垂直転送するCCDからなる複数本の垂直転送部53とによって撮像エリア54が構成されている。
この撮像エリア54において、センサ部51は例えばPN接合のフォトダイオードからなっている。このセンサ部51に蓄積された信号電荷は、読み出しゲート部52に読み出しパルスXSGが印加されることによって垂直転送部53に読み出される。垂直転送部53は、例えば4相の垂直転送クロックφV1〜φV4によって転送駆動され、読み出された信号電荷を水平ブランキング期間内において1走査線(1ライン)に相当する部分ずつ順に垂直方向に転送する。
ここで、垂直転送部53において、1相目および3相目の転送電極は、第1実施形態の場合と同様に、読み出しゲート部52のゲート電極を兼ねていることから、4相の垂直転送クロックφV1〜φV4のうち、1相目の転送クロックφV1と3相目の転送クロックφV3が“L”レベル、“M”レベルおよび“H”レベルの3値をとるように設定されており、その3値目の“H”レベルのパルスが読み出しゲート部52の読み出しパルスXSGとなる。
撮像エリア54の図面上の下側には、CCDからなる水平転送部55が配されている。この水平転送部55には、複数本の垂直転送部53から1ラインに相当する信号電荷が順次転送される。水平転送部55は、例えば2相の水平転送クロックφH1,φH2によって転送駆動され、複数本の垂直転送部53から移された1ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
水平転送部55の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部56が設けられている。この電荷電圧変換部56は、水平転送部55によって水平転送されてきた信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体からの光の入射量に応じたCCD出力VOUTとして出力端子57から導出される。
上述したセンサ部51、読み出しゲート部52、垂直転送部53、水平転送部55および電荷電圧変換部56等は基板58上に形成される。以上により、インターライン転送方式のCCD撮像素子50が構成されている。
このCCD撮像素子50を駆動するための先述した垂直転送クロックφV1〜φV4および水平転送クロックφH1,φH2は、タイミング発生回路59で発生される。このタイミング発生回路59は、CCD撮像素子50を駆動する駆動手段として機能する。ここで、垂直転送クロックφV1〜φV4のうち、1相目,3相目の垂直転送クロックφV1/φV3については、後述する間引き読み出しを実現するために、例えば2系統の垂直転送クロックφV1A,φV1B/φV3A,φV3Bが発生される。
図12に、間引き読み出しを実現するための垂直転送部53の転送電極の配線パターン例を示す。ここでは、行方向(垂直方向)において4画素を繰り返し単位として、前半の2画素については信号電荷を読み出し、後半の2画素については信号電荷を読み出さない場合、即ち2ラインおきに2ラインずつ間引く間引き読み出しの場合を例に採って示している。
図12において、垂直転送クロックφV1A,φV1B,φV2,φV3A,φV3B,φV4を伝送するために計6本のバスライン62−1〜62−6が配線されている。そして、垂直転送クロックφV1Aを伝送するバスライン62−1には1相目の転送電極63−1が3画素おきに接続され、垂直転送クロックφV1Bを伝送するバスライン62−2にはバスライン62−1に接続された以外の1相目の転送電極24−1が3画素おきに接続され、垂直転送クロックφV2を伝送するバスライン62−3には4相目の転送電極63−4が1画素おきに接続されている。
また、垂直転送クロックφV3Aを伝送するバスライン62−4には3相目の転送電極63−3が3画素おきに接続され、垂直転送クロックφV3Bを伝送するバスライン62−5にはバスライン62−4に接続された以外の3相目の転送電極63−3が3画素おきに接続され、垂直転送クロックφV4を伝送するバスライン62−6には2相目の転送電極24−2が1画素おきに接続されている。
垂直転送クロックφV1A/φV1B,φV3A/φV3Bは、先述したように、その3値目の“H”レベルのパルスがセンサ部51から信号電荷を読み出すときに読み出しゲート部52を駆動する読み出しパルスXSGとなる。そして、フレーム読み出し動作の際には、図13(A)に示すように、垂直転送クロックφV1A/φV1B,φV3A/φV3Bの各々に読み出しパルスXSGが立つのに対して、ライン間引き動作の際には、図13(B)に示すように、垂直転送クロックφV1A,φV3Aのみに読み出しパルスXSGが立つことになる。
再び図1において、タイミング発生回路59は、垂直転送クロックφV1(A/B),φV2,φV3(A/B),φV4や水平転送クロックφH1,φH2以外にも、電子シャッタ時に、センサ部51の各々に蓄積された信号電荷を、一斉に基板58に掃き出すために当該基板58に印加するシャッタパルスφSUBなどの各種のタイミング信号をも適宜発生する構成となっている。
基板58の外部には、当該基板58をバイアスする基板バイアスVsubを発生する基板バイアス発生回路60が設けられている。この基板バイアス発生回路60で生成された基板バイアスVsubは、ダイオードDを経た後端子61を介して基板58に印加される。この基板バイアスVsubの電圧値により、CCD撮像素子50のセンサ部51の飽和信号電荷量が決まる。その原理は、第1実施形態に係る固体撮像装置において説明した通りである。
一方、タイミング発生回路59で発生されるシャッタパルスφSUBは、コンデンサCで直流カットされた後、端子61を介して基板58に印加される。端子61とグランドとの間には抵抗Rが接続されている。なお、ダイオードDは、シャッタパルスφSUBの“L”レベルを基板バイアスVsubの直流レベルにクランプする作用をなす。
なお、本例では、基板バイアス発生回路60を基板58の外部に設ける構成を採っているが、第1実施形態の場合と同様に、基板バイアス発生回路60をダイオードDと共に基板58上に形成する構成を採ることも可能である。
この基板バイアス発生回路60は、動作モードに応じて基板バイアスVsubの電圧値を変えることで、センサ部51の飽和信号電荷量を例えば2段階に切り換える飽和信号電荷量設定手段として機能する。すなわち、一例として、フレーム読み出しモードと特殊読み出しモードとで異なる電圧値の基板バイアスVsubを発生するようになっている。
ここで、特殊読み出しモードとは、読み出しゲート部52に対して所定の繰り返し単位ごとに読み出しパルスXSGを印加して、一部のラインの画素の信号電荷のみを読み出すライン間引き読み出し動作と、垂直転送部53内および水平転送部55内の少なくとも一方でN画素(N≧2)の信号電荷を加算する加算読み出し動作との組み合わせによる動作モードのことを言う。
具体的には、基板バイアス発生回路60は、制御電圧DCINが“L”レベルとなるフレーム読み出しモードでは基板バイアスVsub1を発生し、制御電圧DCINが“H”レベルとなる特殊読み出しモードでは基板バイアスVsub1よりも高い電圧値の基板バイアスVsub2を発生する。ここで、フレーム読み出しモード時の基板バイアスVsub1の電圧値は、デバイス個々の製造ばらつきに伴うセンサ部51における後述するオーバーフローバリアのポテンシャルのばらつきを考慮して基板58ごとに最適値に設定される。
これに対して、特殊読み出しモード時の基板バイアスVsub2の電圧値は、垂直転送部53内および水平転送部55内の少なくとも一方でN画素分(N≧2)の信号電荷の加算が行われる場合、センサ部51の飽和信号電荷量がフレーム読み出しモード時の飽和信号電荷量の約1/Nになるように設定される。このように、特殊読み出しモード時には、基板バイアス発生回路60からフレーム読み出しモード時の基板バイアスVsub1よりも高い電圧値の基板バイアスVsub2が発生されることで、センサ部61の飽和信号電荷量がフレーム読み出しモード時の約1/Nになる。
次に、上記構成の第2実施形態に係る固体撮像装置における特殊読み出しモードでの動作について説明する。
(第1具体例)
第1具体例に係る固体撮像装置では、色分離が可能なように、図11のCCD撮像素子50として、図14に示すように、補色の2×8配列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向(垂直方向)において例えば4画素を繰り返し単位として、その4画素のうちの2画素についてのみセンサ部51から信号電荷を読み出すライン間引き動作に加えて、垂直転送部53内で例えば2画素分の信号電荷を加算する加算読み出し動作が行われるものとする。
先ず、特殊読み出しモードが設定されると、基板バイアス発生回路60に対して“H”レベルの制御電圧DCINが与えられる。すると、基板バイアス発生回路60は、垂直転送部53内で加算する画素数に対応した電圧値の基板バイアスVsub2を発生する。本具体例では、垂直転送部53内で2画素分の信号電荷の加算が行われることから、それに対応して基板バイアスVsub2の電圧値が設定される。
このように、垂直転送部53内での計2画素分の信号電荷の加算に対応した電圧値の基板バイアスVsub2で基板58をバイアスすることで、この特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。
ここで、このライン間引き+垂直転送部53内2画素加算の場合の特殊読み出しモード時の動作について、図15および図16のタイミングチャートを用いて説明する。図15は4相の垂直転送クロックφV1(A/B),φV2,φV3(A/B),φV4の垂直同期タイミングを、図16は水平同期タイミングをそれぞれ示している。また、図14において、各画素の横には、各画素に与えられる2系統の垂直転送クロックφV1A/φV1B,φV3A/φV3Bと各画素との対応関係を示している。
先ず、図15のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目,3相目の垂直転送クロックφV1A,φV3Aに“H”レベルの読み出しパルスXSGが立つことで、行方向において2画素ごとに2画素おきにセンサ部51の信号電荷が垂直転送部53に読み出される。これが、本具体例でのライン間引き動作である。そして、読み出された2画素ごとの信号電荷は、垂直転送部53内で加算される。
具体的には、図14から明らかなように、1行目の各画素と2行目の各画素について、5行目の各画素と6行目の各画素について、9行目の各画素と10行目の各画素について、……という具合に、2画素を単位としてセンサ部51から信号電荷が垂直転送部53に読み出され、かつ垂直転送部53内において読み出された2画素ごとに信号電荷の加算が行われる。
そして、2画素加算された2行分の信号電荷を1ライン分の信号電荷として、水平ブランキング期間において、4相の垂直転送クロックφV1(A/B),φV2,φV3(A/B),φV4の図16に示すタイミング関係によって2ライン分の垂直転送が行われる。このとき、後の1ライン分については、ライン間引き動作によって信号電荷が存在しないことから、水平転送部55には1ライン分の信号電荷が転送される。この1ライン分の信号電荷は、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。
上述したように、フレーム読み出しモードと特殊読み出しモードの2つの動作モードをとり得るCCD撮像素子50を備えた固体撮像装置において、特殊読み出しモードの設定時に、行方向において2画素ごとに2画素おきにセンサ部51からの信号電荷の読み出しを間引く(ライン間引き)とともに、読み出した信号電荷については垂直転送部53内で2画素ごとに加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数が1/4になるため、フレームレートがフレーム読み出しモードに対して4倍になる。
しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、垂直転送部53内で加算した2画素分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、2画素加算に伴って垂直転送部53内および水平転送部55内で信号電荷が溢れるのを未然に防止できる。
なお、上記第1具体例に係る加算読み出し動作では、垂直転送部53内で2画素加算を行うとしたが、2画素加算に限られるものではなく、3画素以上の信号電荷を垂直転送部53内で加算することも可能である。この場合、加算する画素数をn個(n≧2)とした場合、基板バイアス発生回路60で発生される基板バイアスVsub2で決まるセンサ部51の飽和信号電荷量を、フレーム読み出しモード時の飽和信号電荷量の約1/nに設定することで、画素加算に伴う垂直転送部53内および水平転送部55内での信号電荷の溢れを防止できる。
(第2具体例)
第2具体例に係る固体撮像装置では、図11のCCD撮像素子50として、図17に示すように、原色(R,G,B)の2×2配列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向において例えば16画素を繰り返し単位として、その16画素のうちの4画素についてのみセンサ部51から信号電荷を読み出す、換言すれば16画素につき12画素の信号電荷を間引くライン間引き動作に加えて、水平転送部55内で例えば2ライン分の信号電荷を加算する加算読み出し動作が行われるものとする。
この第2具体例に係る特殊読み出しモードでは、水平転送部55内で2ライン(2画素)分の信号電荷の加算が行われることから、その加算ライン数に対応して基板バイアスVsub2の電圧値が設定される。これにより、特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/2に設定される。
また、16画素につき12画素を間引くライン間引き動作を実現するために、垂直転送クロックφV1〜φV4のうち、1相目,3相目の垂直転送クロックφV1,φV3については、3系統の垂直転送クロックφV1A/φV1B/φV1C,φV3A/φV3B/φV3Cが、タイミング発生回路59で生成されることになる。
ここで、このライン間引き+水平転送部52内2ライン加算の場合の特殊読み出しモード時の動作について、図18および図19のタイミングチャートを用いて説明する。図18は4相の垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の垂直同期タイミングを、図19は水平同期タイミングをそれぞれ示している。
また、図17において、各画素の横には、各画素に与えられる3系統の垂直転送クロックφV1A/φV1B/φV1C,φV3A/φV3B/φV3Cについての各画素との対応関係を示している。なお、垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の各画素への伝送系については、図12に示した配線原理に則ってパターン配線されるものとする。
先ず、図18のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目,3相目の垂直転送クロックφV1A,φV3Aに“H”レベルの読み出しパルスXSGが立つことで、行方向において16画素を繰り返し単位として、その16画素のうちの4画素についてのみセンサ部51の信号電荷が垂直転送部53に読み出される。換言すれば、16画素について12画素の信号電荷が間引かれる。これが、これが本具体例でのライン間引き動作である。
具体的には、図17から明らかなように、1行目から16行目を繰り返し単位とし、1行目、3行目、10行目および12行目の各画素についてのみ信号電荷が読み出され、残りの2行目、4行目〜9行目、11行目、13行目〜16行目の各画素については信号電荷が間引かれることになる。そして、読み出された各信号電荷は、垂直転送部53内で加算されることなく、順次垂直転送されて水平転送部55に供給される。
この垂直転送部53から水平転送部55への信号電荷の転送の際には、水平ブランキング期間において、4相の垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の図19に示すタイミング関係によって4ライン(4行)単位で垂直転送が行われる。これにより、最初の4ライン分について見れば、1ライン目、3ライン目についてのみ信号電荷が存在することから、2ライン(2画素)分の信号電荷が水平転送部55内で加算されることになる。その後、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。
上述したように、特殊読み出しモードの設定時に、行方向において16画素を繰り返し単位として、その16画素のうちの12画素についてセンサ部51からの信号電荷の読み出しを間引く(ライン間引き)とともに、読み出した信号電荷については水平転送部55内で2ライン分を加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数が1/8(=4/16÷2)になるため、フレームレートがフレーム読み出しモードに対して8倍になる。
しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/2に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、水平転送部55内で加算した2ライン分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、2ライン加算に伴って水平転送部55内で信号電荷が溢れるのを未然に防止できる。
なお、上記第2具体例に係る加算読み出し動作では、水平転送部55内で2ライン加算を行うとしたが、2ライン加算に限られるものではなく、例えば第2具体例のように、16ラインを繰り返し単位としてそのうちの4ライン分の信号電荷を読み出す場合には、その読み出した4ライン分の信号電荷を水平転送部55内でライン加算することも可能である。この場合には、特殊読み出しモード時の飽和信号電荷量をフレーム読み出しモード時の約1/4に設定すれば良い。
また、水平転送部55での加算ライン数を1つに固定する必要はなく、このライン加算モードについては、例えば加算ライン数がx個(x≧2)の場合とy個(x>y)の場合の2種類以上の動作モードを設定し、それを適宜選択できるようにすることも可能である。この場合には、各動作モード時の飽和信号電荷量がフレーム読み出しモード時の約1/x と約1/yとなるように、基板バイアス発生回路60で発生される基板バイアスVsub2を、各動作モードに応じて切り換えるようにすれば良い。
(第3具体例)
第3具体例に係る固体撮像装置では、色分離が可能なように、図11のCCD撮像素子50として、図20に示すように、原色の2×2配列のカラーフィルタを有するCCD撮像素子を用いるものとする。そして、本具体例に係る特殊読み出しモードでは、行方向において例えば16画素を繰り返し単位として、その16画素のうちの8画素についてのみセンサ部51から信号電荷を読み出す、換言すれば16画素につき8画素の信号電荷を間引くライン間引き動作に加えて、水平転送部55内で例えば4ライン分の信号電荷を加算する加算読み出し動作が行われるものとする。
この第3具体例に係る特殊読み出しモードでは、水平転送部55内で4ライン(4画素)分の信号電荷の加算が行われることから、その加算ライン数に対応して基板バイアスVsub2の電圧値が設定される。これにより、特殊読み出しモード時のセンサ部51の飽和信号電荷量が、フレーム読み出しモード時の飽和信号電荷量の約1/4に設定される。
また、16画素につき8画素を間引くライン間引き動作を実現するために、垂直転送クロックφV1〜φV4のうち、1相目,3相目の垂直転送クロックφV1,φV3については、第2具体例の場合と同様に、3系統の垂直転送クロックφV1A/φV1B/φV1C,φV3A/φV3B/φV3Cが、タイミング発生回路59で生成されることになる。
ここで、このライン間引き+水平転送部52内4ライン加算の場合の特殊読み出しモード時の動作について、図21および図22のタイミングチャートを用いて説明する。図21は4相の垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の垂直同期タイミングを、図22は水平同期タイミングをそれぞれ示している。
また、図20において、各画素の横には、各画素に与えられる3系統の垂直転送クロックφV1A/φV1B/φV1C,φV3A/φV3B/φV3Cについての各画素との対応関係を示している。なお、垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の各画素への伝送系については、図12に示した配線原理に則ってパターン配線されるものとする。
先ず、図21のタイミングチャートにおいて、垂直ブランキング期間のあるタイミングで1相目,3相目の垂直転送クロックφV1A/φV1B,φV3A/φV3Bに“H”レベルの読み出しパルスXSGが立つことで、行方向において16画素を繰り返し単位として、その16画素のうちの8画素についてのみセンサ部51の信号電荷が垂直転送部53に読み出される。換言すれば、16画素について8画素の信号電荷が間引かれる。これが、本具体例でのライン間引き動作である。
具体的には、図20から明らかなように、1行目から16行目を単位とし、1行目、3行目、5行目、7行目、10行目、12行目、14行目および16行目の各画素について信号電荷が読み出され、残りの2行目、4行目、6行目、8行目、9行目、11行目、13行目および15行目の各画素については信号電荷が間引かれることになる。そして、読み出された各信号電荷は、垂直転送部53内で加算されることなく、順次垂直転送されて水平転送部55に供給される。
この垂直転送部53から水平転送部55への信号電荷の転送の際には、水平ブランキング期間において、4相の垂直転送クロックφV1(A/B/C),φV2,φV3(A/B/C),φV4の図22に示すタイミング関係によって4ライン(4行)単位で垂直転送が行われる。これにより、最初の4ライン分について見れば、1ラインおきに信号電荷が存在することから、4ライン(2画素)分の信号電荷が水平転送部55内で加算されることになる。その後、水平転送部55によって順に水平転送され、電荷電圧変換部56で信号電圧に変換されてCCD出力VOUTとして出力される。
上述したように、特殊読み出しモードの設定時に、行方向において16画素を繰り返し単位として、その16画素のうちの8画素についてセンサ部51からの信号電荷の読み出しを間引く(ライン間引き)とともに、読み出した信号電荷については水平転送部55内で4ライン分を加算するようにしたことにより、信号電荷を間引かずかつ加算することなく独立に垂直転送する場合に比べて出力ライン数が1/8(=8/16÷4)になるため、フレームレートがフレーム読み出しモードに対して8倍になる。
しかも、特殊読み出しモードの設定時には、センサ部51の飽和信号電荷量をフレーム読み出しモード時の飽和信号電荷量の約1/4に設定するようにしたことにより、フレーム読み出しモードで読み出された信号電荷と、水平転送部55内で加算した4ライン分の信号電荷との各電荷量が等しくなるので、センサ部51が飽和またはそれに近い状態にあっても、4ライン加算に伴って水平転送部55内で信号電荷が溢れるのを未然に防止できる。
なお、上記第3具体例に係る加算読み出し動作では、水平転送部55内で4ライン加算を行うとしたが、4ライン加算に限られるものではなく、例えば第3具体例ように、16ラインを繰り返し単位としてそのうちの8ライン分の信号電荷を読み出す場合には、その読み出した8ライン分の信号電荷を水平転送部55内でライン加算することも可能である。この場合には、特殊読み出しモード時の飽和信号電荷量をフレーム読み出しモード時の約1/8に設定すれば良い。
また、水平転送部55での加算ライン数を1つに固定する必要はなく、このライン加算モードについては、例えば加算ライン数がx個(x≧2)の場合とy個(y>x)の場合の2種類以上の動作モードを設定し、それを適宜選択できるようにすることも可能である。この場合には、各動作モード時の飽和信号電荷量がフレーム読み出しモード時の約1/x と約1/yとなるように、基板バイアス発生回路60で発生される基板バイアスVsub2を、各動作モードに応じて切り換えるようにすれば良い。
以上説明した第1,第2実施形態では、各画素から読み出した信号電荷を独立に垂直転送する読み出し方式が、インターレースに対応したフレーム読み出し方式のCCD撮像素子に適用した場合を例に採って説明したが、これに限られるものではなく、全画素の信号電荷を同一時刻に一斉に読み出し、かつ各画素の信号電荷を独立に転送する全画素読み出し方式のCCD撮像素子にも同様に適用可能である。
また、上記各実施形態においては、画素加算あるいはライン加算の際の各画素の飽和信号電荷量を、縦型オーバーフロードレイン構造(図3を参照)を有するCCD撮像素子において、基板バイアスVsubを通常の動作モード時と変えることによって設定する構成としたが、これに限定されるものではない。
例えば、画素ごとにオーバーフロードレインを有するいわゆる横型オーバーフロードレイン構造を有するCCD撮像素子においては、各画素のオーバーフローバリアのポテンシャルを決める直流バイアスを動作モードに応じて変えることによっても、画素加算あるいはライン加算の際の各画素の飽和信号電荷量を設定することができる。
また、水平転送部内でのみ加算を行う動作モードを採る場合には、垂直転送部から水平転送部へ信号電荷を転送するV‐H転送領域において、垂直転送部ごとに転送チャネルの横にオーバーフロードレインを設けるとともに、そのオーバーフローバリアのポテンシャルを直流バイアスによって決める構成とし、その直流バイアスを動作モードに応じて変えることにより、ライン加算の際の各画素の飽和信号電荷量を設定するようにすることもできる。
図23は、上記各実施形態に係る固体撮像装置を撮像デバイスとして用いた本発明に係るカメラシステムの概略構成図である。本カメラシステムは、例えばデジタルスチルカメラとして用いられる。
本カメラシステムにおいて、CCD撮像素子71として、先述した第1実施形態に係るCCD撮像素子、即ちフレーム読み出し(又は、全画素読み出し)と、垂直転送部内画素加算又は水平転送部内ライン加算との組み合わせによる読み出しが可能なCCD撮像素子や、第2実施形態に係るCCD撮像素子、即ちフレーム読み出し(又は、全画素読み出し)と、間引き読み出しと垂直転送部内画素加算又は水平転送部内ライン加算との組み合わせによる読み出しが可能なCCD撮像素子が用いられる。
CCD撮像素子71の撮像面上には、被写体(図示せず)から入射される像光が、レンズ72等の光学系を通して結像される。このCCD撮像素子71は、先述したタイミング発生回路11/59などを含むCCD駆動回路73によって駆動される。CCD撮像素子71の基板には、基板バイアス発生回路74で発生される基板バイアスVsubが印加される。この基板バイアス発生回路74として、第1実施形態で説明した基板バイアス発生回路20あるいは第2実施形態で説明した基板バイアス発生回路60が用いられる。
CCD撮像素子71の出力信号(CCD出力VOUT)は、次段の信号処理回路75において、自動ホワイトバランス(AWB)調整などの種々の信号処理が行われた後、撮像信号として外部に出力される。また、CCD撮像素子71の動作モードを設定するための動作モード設定部76が設けられている。この動作モード設定部76では、一例として、静止画を撮影するための通常撮像モードと、撮影画像を液晶モニタ等でモニタリングするためのモニタリングモードとが設定される。
この動作モード設定部76で設定された動作モードを表わすモード情報は、CCD駆動回路73、基板バイアス発生回路74および信号処理回路75に供給される。CCD駆動回路73は、通常撮像モードの設定時には、フレーム読み出し動作(又は、全画素読み出し動作)を行うようにCCD撮像素子71を駆動し、モニタリングモードの設定時には、第1実施形態における第1,第2の具体例で説明した加算読み出し動作、あるいは第2実施形態における第1〜第3の具体例で説明した特殊読み出し動作を行うようにCCD撮像素子71を駆動する。
基板バイアス発生回路74は、通常撮像モードの設定時には、CCD撮像素子71の個々の製造ばらつきに伴うセンサ部のオーバーフローバリアのポテンシャルのばらつきを考慮して最適値に設定された基板バイアスVsub1をCCD撮像素子71の基板に与え、モニタリングモードの設定時には、加算画素数をn(n≧2)、加算ライン数をm(m≧2)とした場合に、画素の飽和信号電荷量が通常撮像モード時の約1/n、約1/m又は約1/(n×m)となるように電圧値が設定された基板バイアスVsub2を与える。
上述したように、CCD撮像素子71を備えたカメラシステムにおいて、モニタリングモード時には、第1実施形態に係る加算読み出し動作、あるいは第2実施形態に係る特殊読み出し動作を行うとともに、画素の飽和信号電荷量を通常撮像モード時の例えば1/2程度に設定することにより、画素加算あるいはライン加算に伴う垂直転送部内および水平転送部内での信号電荷の溢れを防止しつつ、フレームレートを通常撮像モード時に比べて大幅に上げることができるため、撮影画像をなめらかな動画としてモニタリングできることになる。
なお、ここでは説明を簡単にするために、撮影画像を液晶モニタ等でモニタリングする際に、第1実施形態の加算読み出し動作、あるいは第2実施形態の特殊読み出し動作を行うとしたが、実際には、AF制御、AWB制御、AE制御等を行う際にも、これらの読み出し動作が行われる。この場合には、各種の自動制御装置の応答速度を上げることができることから、CCD撮像素子71の多画素化に対応できるため、より高性能のカメラシステムを実現できることになる。